JP2010245288A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010245288A
JP2010245288A JP2009092317A JP2009092317A JP2010245288A JP 2010245288 A JP2010245288 A JP 2010245288A JP 2009092317 A JP2009092317 A JP 2009092317A JP 2009092317 A JP2009092317 A JP 2009092317A JP 2010245288 A JP2010245288 A JP 2010245288A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
integrated circuit
layer
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009092317A
Other languages
English (en)
Other versions
JP5528000B2 (ja
Inventor
Takao Yonehara
隆夫 米原
Kiyofumi Sakaguchi
清文 坂口
Nobuo Kawase
信雄 川瀬
Kenji Nakagawa
健二 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009092317A priority Critical patent/JP5528000B2/ja
Priority to PCT/JP2010/002426 priority patent/WO2010116694A2/en
Priority to US13/262,915 priority patent/US8647923B2/en
Publication of JP2010245288A publication Critical patent/JP2010245288A/ja
Application granted granted Critical
Publication of JP5528000B2 publication Critical patent/JP5528000B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】いわゆる後工程に分離プロセスを適用し、低コストで３次元実装された半導体装置の製造方法を提供する。
【解決手段】第１の半導体基板１１の表面側に複数の第１の集積回路１７を作製する工程と、第２の半導体基板１に設けられた分離層２の上に形成された半導体層３に、複数の第２の集積回路７を作製する工程と、２つの半導体基板を接合部同士が接合するように貼り合せ、貼り合わせ構造体を得る工程と、前記分離層で前記貼り合せ構造体から前記第２の半導体基板を分離することにより、前記複数の第２の集積回路が作製された半導体層３を前記第１の半導体基板１１に移設する工程と、前記第１の半導体基板１１をダイシングして、前記第１の集積回路と前記第２の集積回路とを有する積層チップを得る工程、とを含む半導体装置の製造方法である。
【選択図】図１

Description

本発明は、ＤＲＡＭ、フラッシュメモリ等の半導体メモリに好適に用いられる半導体装置の製造方法に関する。特に集積回路（ＩＣ）が作製されたチップを複数積層してパッケージ化した、いわゆる３次元実装された半導体装置の製造方法に関する。
ＣＭＯＳ回路が作製された半導体層を、ハンドル基板に転写して３次元実装されたＩＣを製造する方法は、非特許文献１に記載されている。一例を挙げるなら、シリコンウエハの表面に多孔質シリコンからなる分離層を形成し、その上に単結晶シリコンからなる半導体層をエピタキシャル成長させ、その半導体層のＣＭＯＳ回路を作製する。
続いて、ＣＭＯＳ回路が作製された半導体層をハンドル基板に貼り合わせ、分離層において分離を行い、半導体層をハンドル基板に転写する。この工程を複数回繰り返すことにより、ＣＭＯＳ回路が作製された半導体層を複数、ハンドル基板上に、積層する。
特許文献１には、２回の分離工程を経て形成される半導体層を有する２つの基板を半導体層同士が接合するように貼り合わせて、最後に片方の基板を分離する、３次元実装された半導体装置を製造するプロセスが記載されている。
特開２００４−２００５２２号公報
Ｐｒｏｃｅｅｄｉｎｇ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ，Ｗａｓｈｉｎｇｔｏｎ ＤＣ，ＵＳＡ，Ｄｅｃ．２００５，Ｈｉｒｏｙｕｋｉ Ｓａｎｄａ ｅｔ ａｌ．「Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＣＭＯＳＦＥＴｓ ｏｎ Ｐｏｒｏｕｓ Ｓｉｌｉｃｏｎ ｆｏｒ Ｎｏｖｅｌ Ｄｅｖｉｃｅ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ」
しかしながら、従来の分離工程を含む転写技術は、半導体装置の製造プロセスにおける、いわゆる前工程に採用されるものであり、歩留まりなどのコスト要因から十分に廉価な製造方法ではなかった。
本発明は、このような背景技術に鑑みてなされたものである。本発明の目的は、いわゆる後工程に分離プロセスを適用し、低コストで３次元実装された半導体装置の製造方法を提供するものである。
上記課題に鑑み、本発明の半導体装置の製造方法は、
第１の半導体基板１１の表面側に複数の第１の集積回路１７を作製する工程と、
第２の半導体基板１に設けられた分離層２の上に形成された半導体層３に、複数の第２の集積回路７を作製する工程と、
前記第１の半導体基板と前記第２の半導体基板とを、前記第１の集積回路の接合部１６と前記第２の集積回路の接合部６とを接合するように貼り合せ、貼り合わせ構造体を得る工程と、
前記分離層で前記貼り合せ構造体から前記第３の半導体基板を分離することにより、前記複数の第２の集積回路が作製された半導体層３を前記第１の半導体基板１１に移設する工程と、
前記複数の第２の集積回路が移設された前記第１の半導体基板１１をダイシングして、前記第１の集積回路と前記第２の集積回路とを有する積層チップを得る工程、とを含む半導体装置の製造方法である。
本発明の別の半導体装置の製造方法は、
第１の半導体基板１１の表面側に複数の第１の集積回路１７を作製する工程と、
第２の半導体基板１に設けられた第１の分離層２の上に形成された第１の半導体層３に、複数の第２の集積回路７を作製する工程と、
前記第１の半導体基板と前記第２の半導体基板とを、前記第１の集積回路の接合部１６と前記第２の集積回路の接合部６とを接合するように貼り合せ、第１の貼り合わせ構造体を得る工程と、
前記第１の分離層で前記第１の貼り合せ構造体から前記第２の半導体基板をを分離することにより、前記複数の第２の集積回路が作製された第１の半導体層３を前記第１の半導体基板１１に移設する工程と、
第３の半導体基板２１に設けられた第２の分離層２２の上に形成された第２の半導体層２３に、複数の第３の集積回路２７を作製する工程と、
前記第１の半導体層３と前記第２の半導体層２３とを、前記第２の集積回路の接合部８と前記第３の集積回路の接合部２８とを接合するように貼り合せ、第２の貼り合わせ構造体を得る工程と、
前記第２の分離層で前記第２の貼り合せ構造体から前記第３の半導体基板をを分離することにより、前記複数の第３の集積回路２７が作製された第２の半導体層２３を前記第１の半導体基板に移設する工程と、
前記複数の第２及び第３の集積回路が移設された前記第１の半導体基板をダイシングして、前記第１の集積回路と前記第２の集積回路と前記第３の集積回路とを有する積層チップを得る工程と、を含む半導体装置の製造方法である。
本発明によれば、貫通電極や接合部等を形成した後、つまり、後工程に分離プロセスを適用することで、低コストで３次元実装された半導体装置を製造できる。
本発明の一実施形態による半導体装置の製造方法を説明するための模式的断面図である。 本発明の別の実施形態による半導体装置の製造方法を説明するための模式的断面図である。 本発明の別の実施形態による半導体装置の模式的断面図である。 本発明の更に別の実施形態による半導体装置の模式的断面図である。
以下、図面を参照しつつ本発明をより詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。
（実施形態１）
図１は、本発明の一実施形態による半導体装置の製造方法を説明するための模式的断面図である。
まず、第１の半導体基板１１としてバルクシリコンウエハ、エピタキシャルシリコンウエハのような半導体基板を用意する。そして、周知の製造プロセスにより第１の半導体基板１１の表面側に、複数の第１の集積回路１７を作製する。ここで云う、第１の集積回路とは、後にチップ（ダイ）となる一つの集積回路部分である。例えば、ＤＲＡＭやフラッシュメモリであれば、多数のメモリセルと、メモリセルを選択する選択回路、メモリセルから信号を読み出したり、メモリセルに信号を書き込むための信号処理回路等を含む。この工程では分離・転写工程は伴わないことが好ましい。
図１（ａ）に示すように、バルクシリコンウエハのような第２の半導体基板１に設けられた多孔質シリコンのような分離層２上に単結晶シリコンのような半導体層３を形成したウエハを用意する。そこに、複数（ここでは３つを図示している）の第２の集積回路７を作製する。また、ＭＯＳトランジスタのような素子及び多数のＭＯＳトランジスタを接続する多層配線を形成した後、半導体層３にスルーホールやビアホールと呼ばれる貫通孔を形成する。その貫通孔の内壁表面に絶縁膜を形成して絶縁性内壁表面とし、貫通孔内に導電体を充填して、貫通電極４を形成する（スルーシリコンビア技術）。この時、エッチング時間を調整して、溝の深さＤｔを半導体層３の厚さｔ３よりも小さくする。Ｄｔ＜ｔ３、つまり、溝４内の導電層の底が分離層２に到達しない程度に浅く形成する。半導体層３の厚さｔ３は１．０μｍ以上２０μｍ以下、より好ましくは１．０μｍ以上１０μｍ以下の範囲から選択しうる。例えば、ＣＭＯＳ回路を作製する場合には、１．０μｍ以上、２．０μｍ以下であり、メモリ構造を作製する場合には、種々の記憶電荷を保持する容量によって異なるが、１．０μｍ以上、１０．０μｍ以下である。穴又は溝の深さＤｔは、半導体層３の厚さの半分以上であって、溝の下方に半導体層３の２０分の１以下厚さの残留部を残すことが好ましいものである。つまり、ｔ３／２≦Ｄｔ＜ｔ３／２０×１を満足するように設計するとよい。導電体としては、スズ（Ｓｎ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）及びアルミニウム（Ａｌ）のうちのいずれか一つ、またはこれらのうちの少なくとも一つ以上で作製された合金で形成すると良い。
その後、はんだや金からなる接合部６（接合パッドとも言う。）を形成する。こうして、図１（ａ）に示す構造体が得られる。図では判りやすいように、貫通電極や接合部の位置を集積回路のチップの内側に描いているが、通常、貫通電極や接合部は、集積回路のチップの周辺部分に設けられる。この工程でも分離・転写工程は伴わないことが好ましい。
本発明において貫通電極とは、各チップの集積回路の配線と接続されており、チップ同士を積層した場合は、配線と電気的に接続できる機能を有する。具体的には電源供給ライン、入出力ライン、クロック信号ライン、グランドラインになり得る。
分離層２としては、多孔質体からなる分離層が好ましく用いられ、例えば、シリコンウエハの表面を陽極化成してえられる多孔質シリコン層などが用いられる。陽極化成を行う際には、Ｐ＋型又はＮ＋型の基板を用いるか、少なくとも陽極化成する領域がＰ＋型又はＮ＋型となるようにＰ型又はＮ型の不純物をドープしておくことが好ましい。本発明においては特にＰ＋型の基板を用いるか、少なくとも陽極化成する領域がＰ＋型となるようにＰ型の不純物をドープしておくことが好ましい。
また本発明においては、上記Ｐ＋型又はＮ＋型の領域抵抗率を調整して導電性を高め、必要に応じて多孔質層の一部を残存させて、チップ化した際に電磁波等のノイズに対するシールドとして機能させることもできる。
また、図１（ｂ）に示すように、予め、第１の半導体基板１１を用意し、その表面に複数の第１の集積回路１７を作製する。ここでは、貫通電極１４が描かれているが、この第１の半導体基板１１を薄層化しない場合には、この貫通電極１４は必ずしも必要ではない。そして、集積回路１７の表面にはんだや金からなる接合部１６を形成する。こうして、ハンドル基板となる、第１の集積回路１７が形成された半導体基板からなる構造体が得られる。
これに、図１（ｂ）に示すように、第２の半導体基板１と、第１の半導体基板１１とを、それぞれの接合部６，１６が形成された面同士を向かい合わせにする。そして、間に接着剤１８を介在させて、接合部の無い領域において、第１及び第２の半導体基板を接着する。この時、接合部同士も接合させ、電気的に短絡しておく。これにより、貼り合わせ構造体が得られる。
接着剤を用いる場合には、フリップリップボンディングした第１及び第２の半導体基板（貼り合わせ構造体）の周囲をディスペンサ等によりアクリル樹脂のような封止部材で一旦囲う。その封止部材の一部に開口を設けて硬化させておき、その開口から内部空間により粘性の低い接着剤を導入し、硬化させる。この接着剤の充填技術は液晶パネルの製造方法において用いられている、周知の液晶材料の充填する方法と同様である。或いは、いずれか一方の半導体基板の表面における接合部の設けられていない領域に、粒子状の接着剤（接着ビーズ）を分散配置しておき、他方の半導体基板をフリップチップボンディングする際に、同時に接着ビーズを変形させて硬化してもよい。これらの方法により介在させた接着剤は、後に分離層２において半導体層３を分離する際に、接合部のみの接着力に頼らず、２つの半導体基板の接着強度を増すために用いられる。
本発明において用いることができる好ましい接着剤としては、低粘度、低不純物、高耐候性、低脱ガス、低収縮性、１６０℃における耐熱性、高接着力、低熱膨張率、高熱伝導率、高体積抵抗率を満たす接着剤を選択することが好ましい。これらの条件を満たす接着剤としては、例えば、アクリル系、メタクリル系（アクリレート系）、エポキシ系（酸無水物硬化剤）、ポリイミド系、ポリイミドアミド系（ポロイミド＝ナイロン変性系）の接着剤を挙げることができる。そしてこれらの接着剤を接合表面（基板又はチップ表面）に塗布し、一定のタック性を残した状態で乾燥した後、所定の荷重をかけて、所定の温度で熱処理を行う。
また、貼りあわせの接着剤と導通の両方を兼ねるものとして、厚さ方向に対しては電気的に短絡して、横方向に対しては隣接する接合パッド間を絶縁する異方性導電フィルムやペーストを用いてもよい。
また本発明においては、接着剤の代わりまたは接着剤に加えて、接着剤として機能するフィルム（ホットメルトシート）を用いて接着することも可能である。本発明においては例えば日立化成工業株式会社製のダイボンディングフィルム、ＦＨシリーズ、ＤＦシリーズ、ＨＳシリーズ、アンダーフィル用フィルム、ＵＦシリーズ等を使用することができる。
続いて、図１の（ｃ）に示すような２つの半導体基板１，１１が接合された構造体の側面に研磨粒子を含まない高圧の水流を吹き付ける。そして、分離層２において、貼り合わせ構造体から第２の半導体基板１を分離する。換言すると、半導体層３を第２の半導体基板１から剥離する。こうして、図１（ｄ）に示すように、複数の集積回路が作製された半導体層３が、第２の半導体基板１から第１の半導体基板１１上に移設、転写される。
分離方法は、上述したようないわゆるウオータージェット法に限らず、窒素等の高圧ガスを吹き付けるガスジェット法でもよく、要するに楔の作用をもつ流体を吹き付ければよい。或いは、金属などの固体からなる楔を２枚の半導体基板間に打ち込んで機械的に分離してもよい。図では２枚の半導体基板の側面が揃っているように描かれているが、実際には、半導体基板の面取り部（べべリング部）により２枚の半導体基板間には窪み（凹部）が形成されている。よって、この部分に楔を挿入することにより、２枚の半導体基板が互いに離れるような方向の力ベクトルを加えれば、両者は機械的強度の低い分離層２において分離される。勿論、始めに、固体の楔で貼り合わせ構造体の分離を開始し、次いで、流体の楔で貼り合わせ構造体を完全に分離してもよい。
ここで、分離後の分離層２は、第１の半導体基板１１の半導体層側、又は第２の半導体基板側、或いは両者の側に残留し得る。特に、分離層として多孔質体の多孔度が異なる少なくとも２つの多孔質層の積層体を用いれば、多孔質層の界面に近い部分であって相対的に多孔度の高い多孔質層に亀裂が形成され、当該多孔質層の界面に沿って分離がなされる。 これにより、残留多孔質層の厚さは、集積回路が作製される半導体基板表面部分の全体に亘って均一な厚さとなる。（図１（ｄ）参照）
その後、必要に応じて残留する分離層２をエッチング等により除去し、半導体層３の裏面を露出させる。貫通電極４が露出するまで、半導体層３の裏面をエッチングし、貫通電極４を露出させた後、はんだや金などにより接合部８を形成する。
こうして、図１（ｅ）に示すように、２つの集積回路が積層された構造体が得られる。２層でよい場合には、この構造体をダイシングソーにより、隣接する集積回路間の領域（破線）に溝を形成して貼り合わせ構造体を切断し、各集積回路をチップ状に分離独立させるダイシングを行う。
こうして、少なくとも第１の集積回路と第２の集積回路とを有する積層チップ、即ち３次元実装された半導体装置が製造できる。
（実施形態２）
本実施形態は、３層以上の集積回路が作製された半導体層または半導体基板を積層するものである。
まず、前述した実施形態１において得られる図１（ｅ）の構造体と同じ構造体３０を用意する。また、図１（ａ）の構造体と同じ構造体３１を用意する。
そして、これら構造体３０、３１を、接着剤を介して互いに貼り合わせ、更に、分離層２２において分離を行い、３層以上の集積回路が作製された半導体層を積層する。
半導体基板の貼り合わせ方法や分離方法は、前述した実施形態１と同様の方法を用いることができる。図２（ｂ）は、集積回路が作製された２つめの半導体層２３が、積層構造体３０上に転写された状態を示す。そして、必要に応じて、残留多孔質層２３を除去する。
その後、図２（ｃ）に示すように、実施形態１と同様に半導体層２３に形成された貫通電極２４を露出させて、はんだや金からなる接合部２８を形成する。
更に、図２（ｃ）に示す構造体をダイシングソーにより、隣接する集積回路間の領域（破線）に溝を形成して貼り合わせ構造体を切断し、各集積回路をチップ状に分離独立させるダイシングを行う。
図３は、こうして得られた、少なくとも３つの集積回路が積層された積層チップ、即ち、３次元実装された半導体装置を示している。この後、金属やセラミックスなどからなる実装基板上にダイボンディングされ、パッケージ化される。図３は、縦方向を拡大して描いているが、実際には厚さ（図中縦方向の長さ）より、チップサイズ（図中横方向の長さ）の方がかなり大きい。
以上の実施形態において、第１の半導体基板１１や、各半導体層３、２３に作製される集積回路は、同一の回路でもよく、別の回路でもよい。同一の回路の場合には、集積回路としては、ＤＲＡＭのような記憶保持動作が必要な半導体メモリや、フラッシュメモリと称されるＥＥＰＲＯＭ、ＭＲＡＭ等の不揮発性半導体メモリが好ましく用いられる。積層数も、図示した３層に限らす、８層以上、より好ましくは１２層以上であり得る。
また、半導体基板１１を薄層化しない場合には、当該半導体基板１１に作製される集積回路のみを、他の集積回路とは異なる回路（例えば、ロジックＩＣ）とすることも好ましいものである。
（実施形態３）
本実施形態は、本発明の半導体装置の製造方法により得られた積層チップの一部拡大図である。
図４は、同一チップサイズの３つの集積回路が積層された部分の断面を示している。図４の下方には、不図示の同一チップサイズの集積回路チップがあり、それに図４に示す構造体が積層されたものが、本実施形態の積層チップである。
半導体メモリなどの集積回路７が作製された半導体層３には、貫通電極４と接合部としてのはんだバンプ８が形成されている。その上には、同じ半導体メモリからなる集積回路２７が作製された半導体層２３が積層され、半導体層２３には、貫通電極２４と接合部としてのはんだバンプ２８が形成されている。
更にその上に、半導体メモリからなる集積回路３７が作製された半導体層３３が積層されている。ここで、一番上の半導体層３３においては、分離層３２を除去することなく、半導体層３３上に残している。
貫通電極３４は、下方の貫通電極２４、４上に積層されるように配置され、互いに導通をとるように短絡している。それぞれの半導体層３、２３、３３の部分では、貫通孔内壁が絶縁膜で形成されているので、各半導体層と貫通孔内部でショートすることはない。一方、最上部に位置する半導体層３３の表面に残留させた多孔質体からなる分離層３２は、高濃度のほう素を含むシリコンからなる低抵抗層である。そのため、分離層と貫通電極３４とを互いに短絡させ、分離層層３２を、電気シールド層として利用することにより、積層チップの誤動作や静電破壊等を防止することができる。貫通電極３４とそれに繋がる貫通電極４、２４は、各半導体層のＰ型ボディ部分を相互に電気的に短絡させるボディコンタクトである。このボディコンタクトは、ｐＭＯＳトランジスタのＮ型半導体ウエルが形成されるところのＰ型のボディ部分（分離された半導体層の共通部分）を、不図示の配線層を通じて電気的に互いに短絡させるとともに、接地される。この多孔質体からなる層３２に代えて、高濃度ドープのＰ＋半導体層又は金属層を設けることもできる。
１ 第２の半導体基板
２ 分離層
３ 半導体層
６ 接合部
７ 第２の集積回路
１１ 第１の半導体基板
１６ 接合部
１７ 第１の集積回路

Claims (7)

  1. 第１の半導体基板の表面側に複数の第１の集積回路を作製する工程と、
    第２の半導体基板に設けられた分離層の上に形成された半導体層に、複数の第２の集積回路を作製する工程と、
    前記第１の半導体基板と前記第２の半導体基板とを、前記第１の集積回路の接合部と前記第２の集積回路の接合部とを接合するように貼り合せ、貼り合わせ構造体を得る工程と、
    前記分離層で前記貼り合せ構造体から前記第２の半導体基板を分離することにより、前記複数の第２の集積回路が作製された半導体層を前記第１の半導体基板に移設する工程と、
    前記複数の第２の集積回路が移設された前記第１の半導体基板をダイシングして、前記第１の集積回路と前記第２の集積回路とを有する積層チップを得る工程と、を含む半導体装置の製造方法。
  2. 前記接合部の無い領域において、前記第１の半導体基板と前記第２の半導体基板とを接着剤で接着する工程を含む請求項１に記載の半導体装置の製造方法。
  3. 前記接合部の無い領域に粒子状の接着剤を配置して、前記第１の半導体基板と前記第２の半導体基板とを接着剤で接着する工程を含む請求項２に記載の半導体装置の製造方法。
  4. 前記第１の集積回路の接合部と前記第２の集積回路の接合部とを接合するように貼り合せ、前記貼り合わせ構造体の周囲に封止部材を設け、前記封止部材に設けられた開口から接着剤を前記接合部の無い領域に導入して、前記第１の半導体基板と前記第２の半導体基板とを接着剤で接着する工程を含む請求項２に記載の半導体装置の製造方法。
  5. 前記第２の集積回路は、前記接合部に接続された貫通電極を有する請求項１に記載の半導体装置の製造方法。
  6. 第１の半導体基板の表面側に複数の第１の集積回路を作製する工程と、
    第２の半導体基板に設けられた第１の分離層の上に形成された第１の半導体層に、複数の第２の集積回路を作製する工程と、
    前記第１の半導体基板と前記第２の半導体基板とを、前記第１の集積回路の接合部と前記第２の集積回路の接合部とを接合するように貼り合せ、第１の貼り合わせ構造体を得る工程と、
    前記第１の分離層で前記第１の貼り合せ構造体から前記第２の半導体基板を分離することにより、前記複数の第２の集積回路が作製された第１の半導体層を前記第１の半導体基板に移設する工程と、
    第３の半導体基板に設けられた第２の分離層の上に形成された第２の半導体層に、複数の第３の集積回路を作製する工程と、
    前記第１の半導体層と前記第２の半導体層とを、前記第２の集積回路の接合部と前記第３の集積回路の接合部とを接合するように貼り合せ、第２の貼り合わせ構造体を得る工程と、
    前記第２の分離層で前記第２の貼り合せ構造体から前記第３の半導体基板を分離することにより、前記複数の第３の集積回路が作製された第２の半導体層を前記第１の半導体基板に移設する工程と、
    前記複数の第２及び第３の集積回路が移設された前記第１の半導体基板をダイシングして、前記第１の集積回路と前記第２の集積回路と前記第３の集積回路とを有する積層チップを得る工程と、を含む半導体装置の製造方法。
  7. 最上部に位置する半導体層の表面に貫通電極と短絡させた電気シールド層を形成する請求項６に記載の半導体装置の製造方法。
JP2009092317A 2009-04-06 2009-04-06 半導体装置の製造方法 Expired - Fee Related JP5528000B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009092317A JP5528000B2 (ja) 2009-04-06 2009-04-06 半導体装置の製造方法
PCT/JP2010/002426 WO2010116694A2 (en) 2009-04-06 2010-04-02 Method of manufacturing semiconductor device
US13/262,915 US8647923B2 (en) 2009-04-06 2010-04-02 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009092317A JP5528000B2 (ja) 2009-04-06 2009-04-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010245288A true JP2010245288A (ja) 2010-10-28
JP5528000B2 JP5528000B2 (ja) 2014-06-25

Family

ID=43097983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009092317A Expired - Fee Related JP5528000B2 (ja) 2009-04-06 2009-04-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5528000B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015195220A1 (en) * 2014-06-18 2015-12-23 Intel Corporation Modular printed circuit board
US9900983B2 (en) 2014-06-18 2018-02-20 Intel Corporation Modular printed circuit board electrical integrity and uses
CN112714952A (zh) * 2018-09-21 2021-04-27 脸谱科技有限责任公司 包括贯穿硅通孔的三维电路的堆叠

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291250A (ja) * 1993-04-06 1994-10-18 Nec Corp 半導体集積回路およびその形成方法
JPH11251518A (ja) * 1998-03-02 1999-09-17 Seiko Epson Corp ３次元デバイス
JPH11261001A (ja) * 1998-03-13 1999-09-24 Japan Science & Technology Corp ３次元半導体集積回路装置の製造方法
JP2002519847A (ja) * 1998-06-22 2002-07-02 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． 薄い基層の製造方法
JP2005184023A (ja) * 2005-01-14 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2006501641A (ja) * 2002-09-03 2006-01-12 アトメル グルノーブル ソシエテ アノニム 光マイクロシステム及びその形成方法
WO2006027981A1 (ja) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. 立体的電子回路装置とそれを用いた電子機器およびその製造方法
US20060138627A1 (en) * 2004-12-29 2006-06-29 Mohamad Shaheen Methods of vertically stacking wafers using porous silicon
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
JP2007096090A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291250A (ja) * 1993-04-06 1994-10-18 Nec Corp 半導体集積回路およびその形成方法
JPH11251518A (ja) * 1998-03-02 1999-09-17 Seiko Epson Corp ３次元デバイス
JPH11261001A (ja) * 1998-03-13 1999-09-24 Japan Science & Technology Corp ３次元半導体集積回路装置の製造方法
JP2002519847A (ja) * 1998-06-22 2002-07-02 フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． 薄い基層の製造方法
JP2006501641A (ja) * 2002-09-03 2006-01-12 アトメル グルノーブル ソシエテ アノニム 光マイクロシステム及びその形成方法
WO2006027981A1 (ja) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. 立体的電子回路装置とそれを用いた電子機器およびその製造方法
US20060138627A1 (en) * 2004-12-29 2006-06-29 Mohamad Shaheen Methods of vertically stacking wafers using porous silicon
JP2005184023A (ja) * 2005-01-14 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
JP2007096090A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015195220A1 (en) * 2014-06-18 2015-12-23 Intel Corporation Modular printed circuit board
US9829915B2 (en) 2014-06-18 2017-11-28 Intel Corporation Modular printed circuit board
US9900983B2 (en) 2014-06-18 2018-02-20 Intel Corporation Modular printed circuit board electrical integrity and uses
CN112714952A (zh) * 2018-09-21 2021-04-27 脸谱科技有限责任公司 包括贯穿硅通孔的三维电路的堆叠
JP2022510747A (ja) * 2018-09-21 2022-01-28 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニー スルーシリコンビアを含む３次元回路の積層
JP7304936B2 (ja) 2018-09-21 2023-07-07 メタ プラットフォームズ テクノロジーズ， リミテッド ライアビリティ カンパニー スルーシリコンビアを含む３次元回路の積層

Also Published As

Publication number Publication date
JP5528000B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
US8647923B2 (en) Method of manufacturing semiconductor device
CN110970407B (zh) 集成电路封装件和方法
TWI613740B (zh) 具有較高密度之積體電路封裝結構以及方法
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
US6667225B2 (en) Wafer-bonding using solder and method of making the same
TW201430973A (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
JP2007506278A (ja) 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法
KR101426362B1 (ko) 접합 반도체 구조 형성 방법 및 그 방법에 의해 형성된 반도체 구조
KR20160059738A (ko) 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
CN105575889B (zh) 制造三维集成电路的方法
US11855067B2 (en) Integrated circuit package and method
JP2014103395A (ja) バッティングコンタクト方式を用いたウエハ間の電気的連結方法およびこれを用いて実現した半導体装置
JP5409084B2 (ja) 半導体装置の製造方法
JP5528000B2 (ja) 半導体装置の製造方法
JP5489512B2 (ja) 半導体装置の製造方法
JP6473897B2 (ja) 半導体デバイスの製造方法
TWI415222B (zh) 半導體裝置及其製造方法
JP5527999B2 (ja) 半導体装置の製造方法
TWI482548B (zh) 線路結構的製造方法
US20180019174A1 (en) Semiconductor device and method for manufacturing the same
JP2011243800A (ja) 半導体装置の製造方法
JP5550252B2 (ja) 半導体装置の製造方法
US9466553B2 (en) Package structure and method for manufacturing package structure
TWI514531B (zh) 半導體結構及其製法
Lee et al. Fabrication, assembly, failure estimations of for ultra-thin chips stacking by using pre-molding technology

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140415

LAPS Cancellation because of no payment of annual fees