JP7304936B2 - スルーシリコンビアを含む３次元回路の積層 - Google Patents

スルーシリコンビアを含む３次元回路の積層 Download PDF

Info

Publication number
JP7304936B2
JP7304936B2 JP2021507075A JP2021507075A JP7304936B2 JP 7304936 B2 JP7304936 B2 JP 7304936B2 JP 2021507075 A JP2021507075 A JP 2021507075A JP 2021507075 A JP2021507075 A JP 2021507075A JP 7304936 B2 JP7304936 B2 JP 7304936B2
Authority
JP
Japan
Prior art keywords
die
silicon
silicon substrate
electrical components
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021507075A
Other languages
English (en)
Other versions
JP2022510747A (ja
Inventor
ラジェンドラ ディー． ペンゼ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meta Platforms Technologies LLC
Original Assignee
Meta Platforms Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meta Platforms Technologies LLC filed Critical Meta Platforms Technologies LLC
Publication of JP2022510747A publication Critical patent/JP2022510747A/ja
Application granted granted Critical
Publication of JP7304936B2 publication Critical patent/JP7304936B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14253—Digital-to-analog converter [DAC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は、一般に、３次元（３Ｄ）回路の積層に関し、詳細には、受動層中に形成されたスルーシリコンビア（ｔｈｒｏｕｇｈ－ｓｉｌｉｃｏｎ－ｖｉａ）を含む回路ダイを積層することに関する。
３Ｄ集積回路は、互いに積層され、スルーシリコンビアを使用することによって相互接続された、複数の回路ダイを含み得る。３Ｄ集積回路は、低減された電力および従来の２次元プロセスよりも小さいフットプリントにおいて、性能改善を達成することができる。しかしながら、３Ｄ回路ダイを積層するための現在の既存の方法は、フェースツーバック（ｆａｃｅ－ｔｏ－ｂａｃｋ）構成における限界を有する。たとえば、現在の既存の方法は、高密度機能モジュールを機能回路上に組み込むことができない。また、現在の既存の方法は、能動回路エリアの損失なしに、多数のスルーシリコンビア相互接続を提供することができない。さらに、現在の既存の方法は、一時的キャリアを使用し、一時的キャリアとダイとの間の表面接合において課題を有する。現在の既存の方法におけるこれらのフォールバックは、高密度電子的構成要素を３Ｄ回路ダイに組み込むことを妨げる。
実施形態が、積層回路ダイのアセンブリを作製することに関する。複数のスルーシリコンビアが、シリコン基板中に形成される。シリコン基板は、回路ダイを積層するための永続的キャリアとして機能し得る。シリコン基板は、誘電体－誘電体（ｄｉｅｌｅｃｔｒｉｃ－ｔｏ－ｄｉｅｌｅｃｔｒｉｃ）接合を通して第１のダイ上に取り付けられる。スルーシリコンビアの一部または全部が、第１のダイに電気的に接続される。シリコン基板および第１のダイが、フェースツーフェース（ｆａｃｅ－ｔｏ－ｆａｃｅ）接合を通して第２のダイ上に取り付けられる。第１のダイは、第２のダイに電気的に接続される。シリコン基板は、スルーシリコンビアを露出させる（ｒｅｖｅａｌ）ために薄くされ得る。スルーシリコンビアは、シリコン基板上に取り付けられた電気的構成要素と第１のダイとの間の電気的接続を提供する。
いくつかの実施形態では、スルーシリコンビアが露出された後に、マイクロ発光ダイオード（ＬＥＤ）のアレイがシリコン基板上に取り付けられる。マイクロＬＥＤは、スルーシリコンビアを通して第１のダイに電気的に接続される。第１のダイは、マイクロＬＥＤを駆動するために電流を提供する駆動回路を含み得る。第２のダイは、マイクロＬＥＤを動作させるためにデジタル信号をアナログ信号に変換するデジタル回路を含み得る。また、シリコン基板は、マイクロＬＥＤの動作から生成された熱を放散する金属要素を含み得る。
本発明による実施形態が、特に、積層回路ダイの方法およびアセンブリを対象とする添付の特許請求の範囲で開示され、１つの請求項カテゴリー、たとえば方法において述べられた任意の特徴は、別の請求項カテゴリー、たとえば、アセンブリ、システム、記憶媒体、およびコンピュータプログラム製品などにおいても主張され得る。添付の特許請求の範囲における従属関係または参照は、形式上の理由で選定されるにすぎない。ただし、前の請求項への意図的な参照（特に複数の従属関係）から生じる主題も請求され得、その結果、請求項とその特徴との任意の組合せが、開示され、添付の特許請求の範囲で選定された従属関係にかかわらず請求され得る。請求され得る主題は、添付の特許請求の範囲に記載の特徴の組合せだけでなく、特許請求の範囲における特徴の任意の他の組合せをも含み、特許請求の範囲において述べられた各特徴は、特許請求の範囲における任意の他の特徴または他の特徴の組合せと組み合わせられ得る。さらに、本明細書で説明または示される実施形態および特徴のいずれも、別個の請求項において、ならびに／あるいは、本明細書で説明もしくは示される任意の実施形態もしくは特徴との、または添付の特許請求の範囲の特徴のいずれかとの任意の組合せで請求され得る。
一実施形態では、積層回路ダイのアセンブリを作製するための方法は、
複数のスルーシリコンビアをシリコン基板中に形成することと、
シリコン基板を第１のダイ上に取り付けることであって、スルーシリコンビアの少なくとも一部が第１のダイに電気的に接続される、シリコン基板を取り付けることと、
シリコン基板および第１のダイをフェースツーフェース接合を通して第２のダイ上に取り付けることであって、第１のダイが第２のダイに電気的に接続される、シリコン基板および第１のダイを取り付けることと、
第２のダイが第１のダイおよびシリコン基板上に取り付けられた後に、スルーシリコンビアを露出させることと
を含み得、
シリコン基板が、露出させることの前に、キャリア基板として機能するように構成される。
スルーシリコンビアの数が、１０，０００から５００，０００までの範囲内にあり得る。
スルーシリコンビアは、１から５０マイクロメートルまでの範囲内のピッチを有し得る。
一実施形態では、方法は、
第１のダイおよび第２のダイを取り付けられたシリコン基板をプリント回路板上に取り付けることであって、第２のダイがプリント回路板に電気的に接続される、シリコン基板を取り付けること
をさらに含み得る。
一実施形態では、方法は、
スルーシリコンビアが露出された後に、１つまたは複数の電気的構成要素をシリコン基板上に取り付けることであって、電気的構成要素がスルーシリコンビアを通して第１のダイに電気的に接続される、１つまたは複数の電気的構成要素を取り付けること
をさらに含み得る。
１つまたは複数の電気的構成要素は、マイクロ発光ダイオードまたはフォトダイオードのアレイを含み得る。
第１のダイは、１つまたは複数の電気的構成要素に駆動電流を提供するように構成された駆動回路を備え得る。
第２のダイは、１つまたは複数の電気的構成要素を動作させるためにデジタル信号をアナログ信号に変換するように構成されたデジタル回路を備え得る。
シリコン基板は、電気的構成要素の動作から生成された熱を発散するように構成された金属要素を備え得る。
スルーシリコンビアは、シリコン基板のエッジにおいて形成され得る。
一実施形態では、積層回路ダイのアセンブリは、
スルーシリコンビアを伴って形成されたシリコン基板と、
接合によってシリコン基板に取り付けられた第１のダイであって、第１のダイの電極がスルーシリコンビアに電気的に接続される、第１のダイと、
フェースツーフェース接合によって第１のダイに取り付けられた第２のダイであって、第２のダイの電極が第１のダイの電極に電気的に接続される、第２のダイと
を備え、
シリコン基板が、露出させることの前に、キャリア基板として機能するように構成される。
スルーシリコンビアの数が、１０，０００から５００，０００までの範囲内にあり得る。
スルーシリコンビアは、１から５０マイクロメートルまでの範囲内のピッチを有し得る。
一実施形態では、アセンブリは、第１のダイおよび第２のダイを取り付けられたシリコン基板がその上に取り付けられた、プリント回路板をさらに備え得、第２のダイはプリント回路板に電気的に接続され得る。
一実施形態では、アセンブリは、スルーシリコンビアが露出された後にシリコン基板上に取り付けられた、１つまたは複数の電気的構成要素をさらに備え得、電気的構成要素は、スルーシリコンビアを通して第１のダイに電気的に接続され得る。
１つまたは複数の電気的構成要素は、マイクロ発光ダイオードまたはフォトダイオードのアレイを含み得る。
第１のダイは、１つまたは複数の電気的構成要素に駆動電流を提供するように構成された駆動回路を備え得る。
第２のダイは、１つまたは複数の電気的構成要素を動作させるためにデジタル信号をアナログ信号に変換するように構成されたデジタル回路を備え得る。
シリコン基板は、電気的構成要素の動作から生成された熱を発散するように構成された金属要素を備え得る。
スルーシリコンビアは、シリコン基板のエッジにおいて形成され得る。
本発明による一実施形態では、１つまたは複数のコンピュータ可読非一時的記憶媒体は、実行されたとき、特に製造またはアセンブリプロセスまたはシステム内で、本発明による方法または上述の実施形態のいずれかを実施するように動作可能であるソフトウェアを具現し得る。
本発明による一実施形態では、システムは、１つまたは複数のプロセッサと、プロセッサに結合され、プロセッサによって実行可能な命令を備える少なくとも１つのメモリとを備え得、プロセッサは、命令を実行したとき、特に製造またはアセンブリプロセスまたはシステム内で、本発明による方法または上述の実施形態のいずれかを実施するように動作可能である。
本発明による一実施形態では、好ましくはコンピュータ可読非一時的記憶媒体を備えるコンピュータプログラム製品は、データ処理システム上で実行されたとき、特に製造またはアセンブリプロセスまたはシステム内で、本発明による方法または上述の実施形態のいずれかを実施するように動作可能であり得る。
実施形態の教示は、添付の図面とともに以下の発明を実施するための形態を考慮することによって容易に理解され得る。
一実施形態による、シリコン基板がキャリアとして機能する、積層回路ダイのアセンブリの例示的な概略図である。 一実施形態による、シリコン基板を示す断面図である。 一実施形態による、シリコン基板がキャリアとして機能する、積層回路ダイのアセンブリを形成するプロセスを示す図である。 一実施形態による、シリコン基板がキャリアとして機能する、積層回路ダイのアセンブリを形成するプロセスを示す図である。 一実施形態による、シリコン基板がキャリアとして機能する、積層回路ダイのアセンブリを形成するプロセスを示す図である。 一実施形態による、シリコン基板がキャリアとして機能する、積層回路ダイのアセンブリを形成するプロセスを示す図である。 一実施形態による、積層回路ダイのアセンブリを作製するためのプロセスを示すフローチャートである。
図は、単に例示の目的で様々な実施形態を示す。
実施形態の以下の説明では、より完全な理解を与えるために、多数の具体的な詳細が記載される。ただし、実施形態が、これらの具体的な詳細のうちの１つまたは複数なしに実施され得ることに留意されたい。他の事例では、説明を不必要に複雑にすることを回避するために、よく知られている特徴は詳細に説明されていない。
実施形態は、同様の参照番号が同等または機能的に同様の要素を示す図を参照しながら本明細書で説明される。また、図において、各参照番号の最左の数字は、参照番号が最初に使用される図に対応する。
実施形態は、永続的キャリアを使用することによって積層回路ダイのアセンブリを作製することに関する。アセンブリは、永続的キャリアとして機能するシリコン基板と、第１のダイと、第２のダイとを含む。シリコン基板は、誘電体－誘電体接合を通して第１のダイ上に取り付けられる。第２のダイは、同様に、誘電体－誘電体接合を通して第１のダイおよびシリコン基板上に取り付けられる。スルーシリコンビアが、シリコン基板中に形成され、シリコン基板を薄くすることによって露出される。いくつか電気的構成要素が、シリコン基板上に取り付けられ、スルーシリコンビアを通して第１のダイに電気的に接続され得る。シリコン基板は、電気配線のための金属要素および／または電気的構成要素の動作によって生成された熱を放散するための金属要素を含む。アセンブリは、プリント回路板上に取り付けられ得、第２のダイがプリント回路板に電気的に接続される。
図１Ａは、一実施形態による、積層回路ダイのアセンブリ１００の例示的な概略図である。アセンブリ１００は、構成要素の中でも、シリコン基板１１０と、第１のダイ１２０と、第２のダイ１３０とを含み得る。シリコン基板１１０と、第１のダイ１２０と、第２のダイ１３０とは、誘電体－誘電体接合１４０を通して互いに積層される。一実施形態では、誘電体－誘電体接合１４０は、酸化物の上面が酸化物の底面と接触していることによって形成される酸化物－酸化物（ｏｘｉｄｅ－ｏｘｉｄｅ）接合である。酸化物－酸化物接合を使用することによって、アセンブリ１００は、高温に耐えることができる。誘電体－誘電体接合１４０は、炭化ケイ素接合または他のタイプの接合であり得る。シリコン基板１１０は、５μｍから１０μｍまでの範囲内の厚さを有する。一実施形態では、シリコン基板１１０は、厚さ約５μｍ、幅約３ｍｍ、および長さ約６ｍｍであり、第１のダイ１２０および第２のダイは各々、厚さ約５０μｍ、幅約３ｍｍ、および長さ約６ｍｍである。他の実施形態では、シリコン基板１１０と、第１のダイ１２０と、第２のダイ１３０とは、異なるサイズを有することができる。
シリコン基板１１０は、スルーシリコンビア１５０を含む。いくつかの実施形態では、スルーシリコンビア１５０は、シリコン基板１１０が第１のダイ１２０および第２のダイ１３０とアセンブルされる前または後のいずれかに、形成され得る。スルーシリコンビア１５０は、スルーシリコンビア１５０のあらわにされたパッドをもつ平坦面を得るために、シリコン基板１１０を薄くすることによって露出される。平坦面は、センサー、フォトダイオード、マイクロＬＥＤなど、高密度電子的構成要素の微細ピッチ取付けを可能にする。いくつかの実施形態では、スルーシリコンビアは、１μｍから５０μｍまでの範囲内のピッチを有する。シリコン基板１１０は、多数のスルーシリコンビア１５０を含むことができる。スルーシリコンビア１５０の数は、１０，０００から５００，０００までの範囲内にあり得る。図１の実施形態では、スルーシリコンビア１５０は、シリコン基板１１０のエッジに位置する。スルーシリコンビア１５０とシリコン基板１１０のエッジとの間に、ほぼ０．２５ミリメートルのすきまがある。他の実施形態では、スルーシリコンビア１５０は、シリコン基板１１０の他の領域中に位置し得る。
図１Ａの実施形態では、マイクロＬＥＤアレイ１６０が、シリコン基板１１０上に取り付けられ、スルーシリコンビア１５０に電気的に接続される。他の実施形態では、スルーシリコンビア１５０は、異なるデバイス（たとえば、複数のマイクロＬＥＤ）に接続され得る。マイクロＬＥＤアレイ１１０は、いくつかのマイクロＬＥＤを含む。これらのマイクロＬＥＤは、１つまたは複数のピクセルを具現するために、ヘッドマウントデバイス、フォン、または他のタイプの電子デバイス中のディスプレイ要素において使用され得る。
スルーシリコンビア１５０のうちの少なくともいくつかが、第１のダイ１２０に電気的に接続される。第１のダイ１２０は、たとえば、第１のダイ１２０中のビア１７０と電極１７５とを通して、第２のダイ１３０に電気的に接続される。一実施形態では、第１のダイ１２０は、ほぼ７５μｍのピッチを有するほぼ５，０００個のビアを含む。したがって、スルーシリコンビア１５０により、マイクロＬＥＤアレイ１６０は、第１のダイ１２０および第２のダイ１３０に電気的に接続される。
図１Ａの実施形態では、アセンブリ１００は、プリント回路板１８０上に取り付けられ、第２のダイ１３０は、第２のダイ１３０中のビア１７０と電極１７５とを通してプリント回路板１８０に電気的に（および／またはデジタル的に）接続される。第２のダイ中にほぼ５００個のビア１７０があり得、それらのビア１７０は少なくとも１２５μｍのピッチを有する。いくつかの実施形態では、プリント回路板１８０は、第２のダイ１３０にデジタル信号を提供する回路要素を含む。第２のダイ１３０は、マイクロＬＥＤアレイ１６０を動作させるために、プリント回路板１８０から受信されたデジタル信号をアナログ信号に変換する回路要素を含み得る。第１のダイ１２０は、第２のダイ１３０によって生成されたアナログ信号を受信し、アナログ信号に基づいてマイクロＬＥＤアレイ１６０に駆動電流を提供する。一実施形態では、第１のダイ１２０は、各マイクロＬＥＤが異なる輝度および／または色を有することができるように、マイクロＬＥＤアレイ１６０中の各マイクロＬＥＤを別々に駆動する駆動回路を含む。
図１Ａの実施形態では、スルーシリコンビア１５０は、（回路構成要素が形成される能動回路エリアであり得る）第１のダイ１２０または第２のダイ１３０ではなく、（受動層であり得、能動回路構成要素を含まない）シリコン基板１１０中に形成される。したがって、この実施形態は、能動回路エリア中に多数の高密度スルーシリコンビアを形成する必要をなくし、したがって、能動回路エリアの損失が回避される。また、シリコン基板１１０は永続的キャリアとして機能し、それにより一時的キャリアを使用する必要がなくなる。永続的キャリアは、アセンブリが形成された後に除去される必要がない。また、接合面の平坦性に関する高い要件を有する、一時的キャリア上に第１のダイ１２０を取り付けることよりも、シリコン基板１１０上に第１のダイ１２０を取り付けるプロセスは容易である。
図１Ｂは、一実施形態による、シリコン基板１１０を示す断面図である。スルーシリコンビア１５０に加えて、複数の金属要素１９０がシリコン基板１１０中に配置される。金属要素１９０は、シリコン基板１１０中に埋め込まれた１片の銅、金、または他のタイプの金属であり得る。図１Ｂは、矩形形状を有する７つの金属要素１９０を示す。他の実施形態では、シリコン基板１１０は、様々な形状を有する異なる数の金属要素１９０を含むことができる。また、断面のエリアの最高９０％が、金属要素１９０によって占められ得る。金属要素１９０は、マイクロＬＥＤアレイ１６０および／または他の電気的構成要素の動作から生成された熱を放散することができる。金属要素１９０はまた、電気配線のためにシリコン基板１１０に埋め込まれ得る。いくつかの実施形態では、金属要素１９０は、ダミーフィル（ｄｕｍｍｙ ｆｉｌｌ）であり、スルーシリコンビア１５０に電気的に接続されない。
図２Ａ～図２Ｄは、一実施形態による、永続的キャリアを使用することによって積層回路ダイのアセンブリを形成するプロセスを示す。図２Ａは、いくつかのスルーシリコンビア２２０が形成されたシリコン基板２１０を示す。シリコン基板２１０は、スルーシリコンビア２２０が露出されないように、スルーシリコンビア２２０の高さよりも大きい厚さを有する。一実施形態では、スルーシリコンビア２２０の高さは、５μｍから１０μｍまでの範囲内にある。スルーシリコンビア１５０は、高密度電気相互接続を形成する。シリコン基板２１０は、複数の集積回路をパッケージ中に一緒に積層するために機械的ベースとして使用され得る、キャリア基板として機能することができる。スルーシリコンビア２２０に加えて、金属要素（図２Ａに図示せず）が、熱放散を可能にするためにシリコン基板中に埋め込まれる。図２Ａは、電極２４０をもつ第１のダイ２３０をも示す。第１のダイ２３０は、シリコンウエハ２５０を含む。図２Ａは、電極２７０をもつ第２のダイ２６０をさらに示す。第２のダイは、シリコンウエハ２８０を含む。
図２Ｂでは、シリコン基板２１０は第１のダイ２３０上に取り付けられ、スルーシリコンビア２２０の少なくとも一部が第１のダイ２３０の電極２４０に電気的に接続される。第１のダイ２３０のシリコンウエハ２５０は、第１のダイ２３０中のビアを露出させるために研削される。たとえば、（たとえば、化学機械平坦化またはプラズマ処理によって）シリコン基板２１０の表面と第１のダイ２３０の表面とに対して表面処理を実施することと、それらの処理された表面の間にファンデルワールス接合を形成するためにシリコン基板２１０の処理された表面と第１のダイ２３０の処理された表面とを当接させる（ａｂｕｔ）ことと、次いで２００℃から２５０℃までの範囲内の温度で表面を焼きなますこととによって、シリコン基板２１０と第１のダイ２３０との間に酸化物－酸化物接合２３５の層が形成される。酸化物－酸化物接合２３５は、高温に耐えることができない粘着性ポリマーの使用を回避する。酸化物－酸化物接合２３５の代替形態、誘電体－誘電体接合の層が、シリコン基板２１０と第１のダイ２３０との間に形成され得る。
図２Ｃでは、シリコン基板２１０および第１のダイ２３０が、第２のダイ２６０上に取り付けられる。第１のダイ２３０と第２のダイ２６０との間の接合は、フェースツーフェース接合である。シリコン基板２１０がキャリア基板として機能するので、第１のダイ２３０および第２のダイ２６０は、フェースツーフェース接合を可能にするために薄い必要はない。第２のダイ２６０のシリコンウエハ２８０は、第２のダイ２６０中のビアを露出させるために研削される。第１のダイ２３０と第２のダイ２６０との間に酸化物－酸化物接合の層がある。酸化物－酸化物接合は、たとえば、シリコン基板２１０と第１のダイ２３０とに関して上記で説明されたものと同じプロセスを使用して、取得され得る。また、第１のダイ２３０は、第２のダイ２６０に電気的に接続される。酸化物－酸化物接合２６５の代替形態、誘電体－誘電体接合の層が、第１のダイ２３０と第２のダイ２６０との間に形成され得る。
図２Ｄでは、シリコン基板２１０は、スルーシリコンビア２２０を露出させるために薄くされ得る。一実施形態では、シリコン基板２１０は、ドライエッチングまたはウェットエッチングによって薄くされる。別の実施形態では、シリコン基板２１０は、機械研磨、化学研磨、または両方の組合せによって薄くされる。シリコン基板２１０の厚さは、スルーシリコンビア２２０の高さに等しいかまたはそれよりも小さくなるように低減される。その結果、スルーシリコンビア２２０は、シリコン基板２１０の、第１のダイ２３０に対向する側からシリコン基板２１０の反対側までの電気的接続を確立するために、シリコン基板２１０を通過する。また、スルーシリコンビア２２０が、（受動層である）シリコン基板中に形成されるので、第１のダイ２３０および第２のダイ２６０中の能動回路エリアの損失が、回避または低減される。図２Ａ～図２Ｄの実施形態では、スルーシリコンビア２２０は、シリコン基板２１０が第１のダイ２３０および第２のダイ２６０に取り付けられる前に、シリコン基板２１０中に形成される。いくつかの実施形態では、スルーシリコンビア２２０は、シリコン基板２１０が第１のダイ２３０上に取り付けられた後に、ただしシリコン基板２１０および第１のダイ２３０が第２のダイ２６０上に取り付けられる前に、形成される。いくつかの他の実施形態では、スルーシリコンビア２２０は、シリコン基板２１０が第１のダイ２３０および第２のダイ２６０に取り付けられた後に、シリコン基板２１０中に形成され得る。
図３は、一実施形態による、積層回路ダイのアセンブリを作製するためのプロセスを示すフローチャートである。プロセスは、いくつかの実施形態では、図３に関して説明されるステップとは異なるまたは追加のステップを含むか、あるいは図３に関して説明される順序とは異なる順序でステップを実施し得る。
３１０において、複数のスルーシリコンビアが、シリコン基板中に形成される。いくつかの実施形態では、スルーシリコンビアは、シリコン基板のエッジにおいて形成される。
シリコン基板は、たとえば、酸化物－酸化物接合を通して、第１のダイ上に取り付けられる。酸化物－酸化物接合は、プラズマ処理、圧縮、および焼きなましを通して形成され得る。スルーシリコンビアの少なくとも一部が、第１のダイに電気的に接続される。３３０において、シリコン基板および第１のダイは、フェースツーフェース接合を通して第２のダイ上に取り付けられ、第１のダイは第２のダイに電気的に接続される。シリコン基板は、取付けプロセス中にキャリア基板として機能することができる。
３４０において、スルーシリコンビアは、第２のダイが第１のダイおよびシリコン基板上に取り付けられた後に、露出される。スルーシリコンビアは、エッチング、研磨、または他の手法を通してシリコン基板を薄くすることによって露出され得る。薄くされたシリコン基板は、スルーシリコンビアの導電性パッドが露出されるように、スルーシリコンビアの高さ以下の厚さを有する。電気的構成要素が、シリコン基板上に取り付けられ、スルーシリコンビアに電気的に接続され得る。電気的構成要素の例は、マイクロＬＥＤおよびフォトダイオードを含む。第１のダイおよび第２のダイは、電気的構成要素の動作を制御および駆動する回路を含むことができる。スルーシリコンビアが第１のダイまたは第２のダイ中に形成されないので、第１のダイおよび第２のダイ上の能動回路エリアの損失は、なくされる。
本明細書で使用される言い回しは、主に読みやすさおよび教授の目的で選択されており、その言い回しは、本発明の主題を画定または制限するために選択されていないことがある。したがって、本開示の範囲はこの詳細な説明によって限定されるのではなく、むしろ、本明細書に基づく出願に関して生じる請求項によって限定されることが意図される。したがって、実施形態の開示は、以下の特許請求の範囲に記載される本開示の範囲を例示するものであり、限定するものではない。

Claims (19)

  1. 積層回路ダイのアセンブリを作製するための方法であって、
    複数のスルーシリコンビアをシリコン基板中に形成することと、
    前記シリコン基板を第１のダイ上に取り付けることであって、前記スルーシリコンビアの少なくとも一部が前記第１のダイに電気的に接続される、前記シリコン基板を取り付けることと、
    前記シリコン基板および前記第１のダイをフェースツーフェース接合を通して第２のダイ上に取り付けることであって、前記第１のダイが前記第２のダイに電気的に接続される、前記シリコン基板および前記第１のダイを取り付けることと、
    前記第２のダイが前記第１のダイおよび前記シリコン基板上に取り付けられた後に、前記スルーシリコンビアを露出させることと
    を含み、
    前記シリコン基板が、前記露出させることの前に、キャリア基板として機能するように構成された、
    方法。
  2. 前記スルーシリコンビアの数が、１０，０００から５００，０００までの範囲内にある、請求項１に記載の方法。
  3. 前記スルーシリコンビアが、１から５０マイクロメートルまでの範囲内のピッチを有する、請求項１に記載の方法。
  4. 前記第１のダイおよび前記第２のダイを取り付けられた前記シリコン基板をプリント回路板上に取り付けることであって、前記第２のダイが前記プリント回路板に電気的に接続される、前記シリコン基板を取り付けること
    をさらに含む、請求項１に記載の方法。
  5. 前記スルーシリコンビアが露出された後に、１つまたは複数の電気的構成要素を前記シリコン基板上に取り付けることであって、前記電気的構成要素が前記スルーシリコンビアを通して前記第１のダイに電気的に接続される、１つまたは複数の電気的構成要素を取り付けること
    をさらに含む、請求項１に記載の方法。
  6. 前記１つまたは複数の電気的構成要素が、マイクロ発光ダイオードまたはフォトダイオードのアレイを含む、請求項５に記載の方法。
  7. 前記第１のダイが、前記１つまたは複数の電気的構成要素に駆動電流を提供するように構成された駆動回路を備える、請求項５に記載の方法。
  8. 前記第２のダイが、前記１つまたは複数の電気的構成要素を動作させるためにデジタル信号をアナログ信号に変換するように構成されたデジタル回路を備える、請求項５に記載の方法。
  9. 前記シリコン基板が、前記電気的構成要素の動作から生成された熱を発散するように構成された金属要素を備える、請求項５に記載の方法。
  10. 前記スルーシリコンビアが、前記シリコン基板のエッジにおいて形成される、請求項１に記載の方法。
  11. 積層回路ダイのアセンブリであって、
    スルーシリコンビアを伴って形成されたシリコン基板と、
    接合によって前記シリコン基板に取り付けられた第１のダイであって、前記第１のダイの電極が前記スルーシリコンビアに電気的に接続される、第１のダイと、
    フェースツーフェース接合によって前記第１のダイに取り付けられた第２のダイであって、前記第２のダイの電極が前記第１のダイの前記電極に電気的に接続される、第２のダイと
    を備え、
    前記シリコン基板が、露出させることの前に、キャリア基板として機能するように構成され、
    前記スルーシリコンビアの数が、１０，０００から５００，０００までの範囲内にある、アセンブリ。
  12. 前記スルーシリコンビアが、１から５０マイクロメートルまでの範囲内のピッチを有する、請求項１１に記載のアセンブリ。
  13. 前記第１のダイおよび前記第２のダイを取り付けられた前記シリコン基板がその上に取り付けられた、プリント回路板をさらに備え、前記第２のダイが前記プリント回路板に電気的に接続される、請求項１１に記載のアセンブリ。
  14. 前記スルーシリコンビアが露出された後に前記シリコン基板上に取り付けられた、１つまたは複数の電気的構成要素をさらに備え、前記電気的構成要素が前記スルーシリコンビアを通して前記第１のダイに電気的に接続される、請求項１１に記載のアセンブリ。
  15. 前記１つまたは複数の電気的構成要素が、マイクロ発光ダイオードまたはフォトダイオードのアレイを含む、請求項１４に記載のアセンブリ。
  16. 前記第１のダイが、前記１つまたは複数の電気的構成要素に駆動電流を提供するように構成された駆動回路を備える、請求項１４に記載のアセンブリ。
  17. 前記第２のダイが、前記１つまたは複数の電気的構成要素を動作させるためにデジタル信号をアナログ信号に変換するように構成されたデジタル回路を備える、請求項１４に記載のアセンブリ。
  18. 前記シリコン基板が、前記電気的構成要素の動作から生成された熱を発散するように構成された金属要素を備える、請求項１４に記載のアセンブリ。
  19. 前記スルーシリコンビアが、前記シリコン基板のエッジにおいて形成される、請求項１１に記載のアセンブリ。
JP2021507075A 2018-09-21 2018-12-19 スルーシリコンビアを含む３次元回路の積層 Active JP7304936B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862734700P 2018-09-21 2018-09-21
US62/734,700 2018-09-21
US16/222,460 2018-12-17
US16/222,460 US10700041B2 (en) 2018-09-21 2018-12-17 Stacking of three-dimensional circuits including through-silicon-vias
PCT/US2018/066414 WO2020060578A1 (en) 2018-09-21 2018-12-19 Stacking of three-dimensional circuits including through-silicon-vias

Publications (2)

Publication Number Publication Date
JP2022510747A JP2022510747A (ja) 2022-01-28
JP7304936B2 true JP7304936B2 (ja) 2023-07-07

Family

ID=69883596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021507075A Active JP7304936B2 (ja) 2018-09-21 2018-12-19 スルーシリコンビアを含む３次元回路の積層

Country Status (6)

Country Link
US (1) US10700041B2 (ja)
EP (1) EP3853892A4 (ja)
JP (1) JP7304936B2 (ja)
KR (1) KR20210049906A (ja)
CN (1) CN112714952A (ja)
WO (1) WO2020060578A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373991B2 (en) * 2020-02-06 2022-06-28 Lumileds Llc Methods of manufacturing light-emitting devices with metal inlays and bottom contacts
US11575074B2 (en) 2020-07-21 2023-02-07 Lumileds Llc Light-emitting device with metal inlay and top contacts
JP7510820B2 (ja) 2020-08-31 2024-07-04 シャープ福山レーザー株式会社 画像表示素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245288A (ja) 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
CN102379037B (zh) * 2009-03-30 2015-08-19 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
US9236341B1 (en) * 2010-08-25 2016-01-12 Xilinix, Inc. Through-silicon vias with metal system fill
US8236584B1 (en) * 2011-02-11 2012-08-07 Tsmc Solid State Lighting Ltd. Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
US8560982B2 (en) * 2011-06-27 2013-10-15 Xilinx, Inc. Integrated circuit design using through silicon vias
KR20130044052A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 적층 반도체 패키지
JP2013110151A (ja) 2011-11-17 2013-06-06 Elpida Memory Inc 半導体チップ及び半導体装置
JP5925006B2 (ja) * 2012-03-26 2016-05-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
TWI506712B (zh) * 2012-10-25 2015-11-01 矽品精密工業股份有限公司 半導體結構之測試方法
US20140327132A1 (en) 2013-05-03 2014-11-06 National Center For Advanced Packaging (Ncap China) TSV Backside Reveal Structure and Exposing Process
US9184139B2 (en) 2013-12-17 2015-11-10 Stats Chippac, Ltd. Semiconductor device and method of reducing warpage using a silicon to encapsulant ratio
US9543229B2 (en) * 2013-12-27 2017-01-10 International Business Machines Corporation Combination of TSV and back side wiring in 3D integration
KR102258739B1 (ko) * 2014-03-26 2021-06-02 삼성전자주식회사 하이브리드 적층 구조를 갖는 반도체 소자 및 그 제조방법
KR102258743B1 (ko) * 2014-04-30 2021-06-02 삼성전자주식회사 반도체 패키지의 제조 방법, 이에 의해 형성된 반도체 패키지 및 이를 포함하는 반도체 장치
US9666520B2 (en) * 2014-04-30 2017-05-30 Taiwan Semiconductor Manufactuing Company, Ltd. 3D stacked-chip package
KR102352677B1 (ko) 2014-08-27 2022-01-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20160343719A1 (en) * 2015-05-22 2016-11-24 Globalfoundries Singapore Pte. Ltd. Interposers for integrated circuits with one-time programming and methods for manufacturing the same
US9806128B2 (en) * 2015-05-22 2017-10-31 Globalfoundries Singapore Pte. Ltd. Interposers for integrated circuits with multiple-time programming and methods for manufacturing the same
JP6531603B2 (ja) 2015-10-01 2019-06-19 富士通株式会社 電子部品、電子装置及び電子装置の製造方法
US9818726B2 (en) * 2015-12-28 2017-11-14 International Business Machines Corporation Chip stack cooling structure
US9704830B1 (en) * 2016-01-13 2017-07-11 International Business Machines Corporation Semiconductor structure and method of making
US11189573B2 (en) * 2016-03-31 2021-11-30 Intel Corporation Semiconductor package with electromagnetic interference shielding using metal layers and vias
US10833052B2 (en) * 2016-10-06 2020-11-10 Micron Technology, Inc. Microelectronic package utilizing embedded bridge through-silicon-via interconnect component and related methods
US10763290B2 (en) * 2017-02-22 2020-09-01 Elwha Llc Lidar scanning system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245288A (ja) 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022510747A (ja) 2022-01-28
KR20210049906A (ko) 2021-05-06
EP3853892A4 (en) 2021-11-17
EP3853892A1 (en) 2021-07-28
US10700041B2 (en) 2020-06-30
CN112714952A (zh) 2021-04-27
WO2020060578A1 (en) 2020-03-26
US20200098729A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
TWI546915B (zh) 多重中介層基板電路組件以及其製造方法
JP7304936B2 (ja) スルーシリコンビアを含む３次元回路の積層
US7646086B2 (en) Semiconductor package
CN111357102A (zh) 用于多芯片模块的非嵌入式硅桥芯片
TWI694612B (zh) 半導體模組
TW201921625A (zh) 具有橫向偏移堆疊之半導體晶粒之半導體裝置
JP2008546174A5 (ja)
TW201742223A (zh) 半導體封裝
WO2010035376A1 (ja) 半導体装置の製造方法
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
US9257355B2 (en) Method for embedding a chipset having an intermediary interposer in high density electronic modules
KR20070092120A (ko) 반도체 장치 및 그 제조 방법
US10546987B2 (en) Method for producing a component, and a component
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
JP2002270720A (ja) 半導体装置およびその製造方法
CN102881666B (zh) 晶圆级器件封装
CN113299632A (zh) 具有镜像电路的堆叠式晶粒的集成电路器件
JP2021530098A (ja) 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ
JP2004134480A (ja) 半導体装置及びその製造方法
JP4334397B2 (ja) 半導体装置及びその製造方法
CN112151457A (zh) 封装结构及其制作方法和电子设备
US10680033B2 (en) Chip packaging method and chip package
CN109243981B (zh) 封装结构及其制造方法
JP5555400B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230627

R150 Certificate of patent or registration of utility model

Ref document number: 7304936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150