JP7510820B2 - 画像表示素子 - Google Patents

Description

本発明は、マイクロ発光素子を含む画像表示素子に関する。

基板（backplane）上に、画素を構成するマイクロ発光素子が複数配置された表示素子が提案されている。例えば、特許文献１に開示されている技術では、シリコン基板の上に駆動回路が形成され、駆動回路の上に紫外光を発光する微小な発光ダイオード（ＬＥＤ（Light Emitting Diode））アレイが配置される。また、上記技術では、発光ダイオードアレイの上に、紫外光を赤色、緑色、及び青色の可視光へ変換する波長変換層（wavelength conversion layer）が設けられる事により、カラー画像を表示するマイクロディスプレイ素子が開示されている。別の形態として、青、緑、赤の発光をする化合物半導体を駆動回路上に積層した単色表示素子を用いて、フルカラー表示する方法も提案されている。

このような表示素子は、小型でありながら、輝度が高く、耐久性も高いという特性を有している。この為、眼鏡型端末（glasses-like devices）、ヘッドアップディスプレイ（ＨＵＤ（Head-Up Display））等の表示素子として期待されている。

特開２００２－１４１４９２号公報（２００２年５月１７日公開）

眼鏡型端末に用いられる、高解像度・高輝度のマイクロマイクロディスプレイ素子では、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路が形成されたシリコン基板上に、強い可視光や近紫外光、紫外光を発する発光素子が積層されている。シリコン基板からなる駆動回路基板への光の漏洩が避けられない。シリコン基板表面には、Ｎウエル／Ｐウエルが配置され、それぞれＰＭＯＳトランジスタ、ＮＭＯＳトランジスタを含んでいる。シリコン基板表面に達した光は、シリコンによって吸収され、両ウエル内で電子・正孔対が発生する。この様な電子、正孔は、トランジスタのソース・ドレインに流れ込み、トランジスタのリーク電流となる。この様なリーク電流が大きいと、設計通りの回路動作が出来なくなる。

上記の様な問題を避ける為に、トランジスタを覆う光遮蔽層を設ける事が考えられる。金属製の光遮蔽層を設けると、発光素子と接続する電極部との間に隙間が必要となる。配線間を埋める層間絶縁膜は透明である為、層間絶縁膜を介して、光がトランジスタまで達する。従って、完全に光の侵入経路をゼロにする事は難しい。絶縁性材料によって、遮光する場合には、この様な問題は生じないが、完全に光の侵入を防ぐ為には、非常に厚い層が必要となり、駆動回路基板と発光素子の間に非常に長い配線が必要となり、電気抵抗や熱抵抗が大きいという別の問題を生じる。

本発明の目的は、高解像度・高輝度のマイクロマイクロディスプレイ素子に於いても、駆動回路基板のトランジスタ付近への光侵入を防止する事で、安定した、高精度の制御を実現する事である。

前記の課題を解決するために、本発明の一実施形態は、アレイ状に配列された複数のマイクロ発光素子と、前記複数のマイクロ発光素子を発光させる駆動回路が配置された半導体層を含む画像表示素子であって、前記半導体層の第１面に前記駆動回路を構成するトランジスタと配線層が配置されており、前記半導体層の、前記第１面とは反対側の第２面に、前記複数のマイクロ発光素子が配置されており、前記トランジスタ及び前記配線層は、前記半導体層を貫通する貫通電極によって、前記マイクロ発光素子と電気的に接続されている。

高解像度・高輝度のマイクロマイクロディスプレイ素子に於いて、駆動回路基板のトランジスタ付近への光侵入を防止する事で、画像表示の制御精度を向上し、表示画質を向上し、消費電力を低減できる。

本発明の実施形態１に係る画像表示素子の断面模式図である。 本発明の実施形態１に係る画像表示素子のマイクロ発光素子と半導体層との接続部に関する、断面模式図である。 本発明の実施形態１に係る画像表示素子の駆動回路を構成するトランジスタの周辺部分の断面模式図である。 本発明の実施形態２に係る画像表示素子のマイクロ発光素子と半導体層の接続部に関する、断面模式図である。 本発明の実施形態３に係る画像表示素子の駆動回路を構成するトランジスタの周辺部分の断面模式図である。 本発明の実施形態４に係る画像表示素子のマイクロ発光素子と半導体層の接続部に関する、断面模式図である。 本発明の実施形態５に係る画像表示素子のマイクロ発光素子と半導体層の接続部に関する、断面模式図である。 本発明の実施形態６に係る画像表示素子のマイクロ発光素子と半導体層の接続部に関する、断面模式図である。 本発明の実施形態７に係る画像表示素子の駆動回路を構成するトランジスタの周辺部分の断面模式図である。

以下に、複数のマイクロ発光素子１００を有する画像表示素子２００を例に挙げ、図１から図９を参照して本発明の実施形態を説明する。なお、画像表示素子２００は、複数のマイクロ発光素子１００と、駆動回路基板５０とを含み、駆動回路基板５０は画素領域（pixel region）１にあるマイクロ発光素子１００に電流を供給し、発光を制御する。マイクロ発光素子１００は画素領域１において、アレイ状に配置されている。マイクロ発光素子１００は、駆動回路基板５０とは反対側に光を放出する。特に断らない限り、マイクロ発光素子１００が空気中へ光を放出する面を光放出面（light emitting surface）と呼ぶ。なお、画像表示素子２００の構成の説明において、特に断らない限り、光放出面を上面、光放出面側とは反対側の面を下面、上面及び下面以外の側方の面を側面と称する。同様に、光放出方向を上方、反対方向を下方と呼ぶ。光放出面に対する垂線方向で、空気中へ向かう方向を前方とも呼ぶ。

マイクロ発光素子１００の上面側の電極を第１電極、下面側の電極を第２電極と呼び、マイクロ発光素子１００を構成する化合物半導体の上面側の導電層を第１導電層、下面側の導電層を第２導電層と呼ぶ。尚、以下では、発光部として、化合物半導体を使用する構成のマイクロ発光素子１００につい記述するが、マイクロ発光素子１００として、有機ＬＥＤや量子ドットＬＥＤ等、他の素材からなる発光素子を使用する事も可能である。

駆動回路基板５０は、画素領域１では、各マイクロ発光素子１００に供給する電流を制御するマイクロ発光素子駆動回路（micro light emitting element driving circuit）を配置し、２次元マトリックス状に配置されたマイクロ発光素子１００の各行を選択する行選択回路や、各列に発光信号を出力する列信号出力回路、入力信号に基づいて発光信号を算出する画像処理回路、入出力回路、等を画素領域１の外側に配置している。駆動回路基板５０は、一般的には、ＬＳＩ（Large Scale Integration）が形成されたシリコン基板（半導体基板）であり、公知の技術で製造できる為、その機能、構成に関しては詳述しない。また、実施形態では、トランジスタとしてＭＯＳ－ＦＥＴ（Field Effect Transistor）を例示しているが、バイポーラトランジスタでも同様な構成は可能である。

なお、マイクロ発光素子１００の平面視での形状は特に限定されない。マイクロ発光素子１００は矩形、多角形、円形、楕円形など様々な平面形状を取り得るが、最も大きな長さが、１０μｍ以下を想定している。画像表示素子２００は画素領域１に、３千個以上のマイクロ発光素子１００を集積している事を想定している。

〔実施形態１〕
図１は、本発明の実施形態１に係る画像表示素子２００の断面模式図である。図１に示す様に、画像表示素子２００は、複数のマイクロ発光素子１００がアレイ状に配列された画素領域１と、マイクロ発光素子１００の第１電極３０を接続する接続領域３とを含む。本実施形態では、画像表示素子２００は単色の表示素子であり、マイクロ発光素子１００が１画素を構成している。本構成では、マイクロ発光素子１００の上面が光放出面である。

マイクロ発光素子１００は、化合物半導体層１４と、Ｐ電極（第２電極）２３Ｐと、Ｎ電極（第１電極）３０とを備えている。化合物半導体層１４は放出光を発する発光層（light emission layer）１２と、発光層１２へ電子を注入するＮ型層（N-type layer、第１導電層）１１、発光層１２へ正孔を注入するＰ型層（P-type layer、第２導電層）１３よりなる。化合物半導体層１４は、例えば、紫外光から赤色までの波長帯で発光するマイクロ発光素子では、窒化物半導体（ＡｌＩｎＧａＮ系）であり、黄緑色から赤色までの波長帯で発光する場合は、ＡｌＩｎＧａＰ系である。赤色から赤外線の波長帯では、ＡｌＧａＡｓ系やＧａＡｓ系である。化合物半導体層１４としては、無機化合物半導体だけでなく、有機エレクトロルミネッセンス素子や量子ドットエレクトロルミネッセンス素子でも良い。

本構成では、マイクロ発光素子１００の化合物半導体層１４について、光放出側にＮ型層１１を配置する構成について説明するが、Ｐ型層１３を光放出側に配置する構成も可能である。Ｎ型層１１、発光層１２、Ｐ型層１３は、通常、単層では無く複数の層を含んで最適化されているが、本特許構成とは直接関係しないので、各層の詳細な構造は記載しない。図１では、隣接するマイクロ発光素子１００間は分断されているが、Ｎ型層１１によって、繋がっていても良い。

駆動回路基板５０は半導体層６０と配線層７０より成り、半導体層６０の第１面に配線層７０が配置されている。半導体層６０の第１面とは反対側の第２面に、マイクロ発光素子１００がアレイ状に配列されている。半導体層６０は、例えば、単結晶シリコンよりなるが、これに限定されない。配線層７０と半導体層６０の境界部分に、駆動回路を構成するトランジスタ８０が配置されている。トランジスタ８０のチャネル部分や、ソース・ドレインを構成する拡散層は半導体層６０側に含まれ、ゲート電極、ゲート絶縁膜、トランジスタの端子間を接続する配線は、配線層７０に含まれる。半導体層６０の第１面側表面には、トランジスタを配置するＰウエル６１やＮウエル６４が配置されており、更に内部には半導体層本体６３が配置されている。半導体層本体６３は、例えば、単結晶シリコン基板その物か、エピ成長層であり、通常Ｐ型であるが、これに限定されない。

半導体層６０には、貫通電極４０が設けられている。画素領域１では、マイクロ発光素子駆動回路を構成するトランジスタ８０と、マイクロ発光素子１００のＰ電極２３Ｐとが、貫通電極４０と電極接続部２０とを介して、接続されている。隣接するマイクロ発光素子１００間、マイクロ発光素子１００と駆動回路基板５０との間は、アンダーフィル１６によって埋められている。アンダーフィルは無機材でも有機材でも良く、遮光性を有する事が好ましい。

接続領域３では、Ｎ電極３０と駆動回路基板５０の配線（例えばグランド配線）を接続する為の接続素子１１０とが設けられている。接続素子１１０は、マイクロ発光素子１００を構成する化合物半導体層１４と同じ化合物半導体層１４を含み、Ｎ電極３０と導通するＮ配線１８を有している。Ｎ配線１８は、貫通電極４０と電極接続部２０とを介して、配線層７０へ接続されている。

トランジスタ８０から貫通電極４０と電極接続部２０とを通して、Ｐ電極２３Ｐへ電流が供給され、Ｐ電極２３Ｐから、Ｐ型層１３を経て、発光層１２へキャリアが注入され、発光が生じる。Ｎ型層１１からＮ電極３０へ流れる電流は、接続素子１１０のＮ配線１８から、電極接続部２０、貫通電極４０を経て、配線層７０のグランド線へと流れる。この様にして、駆動回路基板５０が、個々のマイクロ発光素子１００の発光量を制御し、画像を表示する。

従来技術では、配線層７０の、半導体層６０とは反対側の面に、マイクロ発光素子１００が配置されている。配線層７０は、アルミニュウムや銅を主とする配線部分と、配線間を絶縁する層間絶縁膜７１からなる。層間絶縁膜７１はシリコン酸化膜等の透明絶縁膜が使用される為、配線層７０内において、完全に光の光路を遮断する事が出来ない。何故なら、完全に光の光路を遮断する為に、透明絶縁膜を断絶する事は、配線間をショートする事になるからである。従って、マイクロ発光素子１００が発した光の内、光放出方向とは反対側である配線層７０側に漏れ出た光が、一定量半導体層６０へ達する事は避けられない。半導体層６０に達した光は、トランジスタのソース・ドレインを構成する拡散層の近傍で吸収され、リーク電流を生じる。

本構成では、マイクロ発光素子１００が、半導体層６０の、配線層７０とは反対側の表面に配置されている。マイクロ発光素子１００が発した光の内、光放出方向とは反対側である半導体層６０側に漏れ出た光は、半導体層６０に吸収され、トランジスタ８０の近傍までには達しない。従って、トランジスタ８０にリーク電流が発生する事を防止できる。半導体層６０の厚さは、２μｍから２０μｍ程度である事が好ましい。シリコンの吸収係数は、長波長程小さくなる為、発光波長が長い程、半導体層６０を厚くする必要がある。

この様な構造は次の様に製造できる。駆動回路を形成したシリコン基板の、トランジスタ８０や配線層７０が形成された面とは反対側の面を研磨し、シリコン基板部分を必要な厚さにする。これにより、配線層７０と半導体層６０が出来る。次いで、半導体層６０の第２面側から、半導体層６０の第１面側に達する穴を開口し、穴の内部に絶縁膜を形成する。絶縁膜は穴を埋め尽くさず、穴の中央部には空間を残す。穴の底部の絶縁膜は除去し、穴の側壁にのみ絶縁膜を残す。これにより貫通電極保護膜４１が形成される。

次いで、貫通電極保護膜４１によって囲まれた空間に、導電体を埋め込む事で、貫通電極導電部４２が形成される。これらの製造工程には、公知の技術が活用できる。この様にして貫通電極４０を形成し、電極接続部２０を介して、マイクロ発光素子１００を貼り付ける事で、画像表示素子２００が出来上がる。詳細については、本発明とは関係ない為、省略する。

貫通電極４０の平面形状は、円形、四角形、長方形等、どの様な形状でも良い。絶縁膜はＣＶＤ（Chemical Vapor Deposition）法や、ＡＬＤ(Atomic Layer Deposition)法等で形成できる絶縁膜なら、どの様な素材でも良い。貫通電極導電部４２を構成する導電体は、金属でも半導体でも良い。貫通電極４０は、半導体層６０の第２面から第１面に向かうにつれて、水平方向の寸法が徐々に小さくなっても良いし、一定であっても良い。

マイクロ発光素子１００及び、その半導体層６０と接続部の断面図を図２に示す。半導体層６０に関しては、マイクロ発光素子１００と接続する側の一部のみ（半導体層本体６３の一部）を描いている。マイクロ発光素子１００は、個々に分割されており、マイクロ発光素子１００の発光層１２の側面は絶縁性の保護膜１５に覆われている。Ｐ電極２３Ｐは、Ｐ型層１３と接して配置されており、銀やアルミニュウム等の反射率の高い金属材料で構成されても良いし、異なる金属材料を複数層積層しても良い。或は、Ｐ型層１３側から、透明導電膜、誘電体多層膜、金属膜と積層した構造でも良い。

Ｎ電極３０は透明導電膜であり、例えばＩＴＯ（Indium-Tin-Oxide、インジュウム錫酸化物）、ＩＺＯ（Indium-Zinc-Oxide、インジュウム亜鉛酸化物）等の酸化物半導体であっても良いし、銀ナノファイバー膜等であっても良い。画素領域１では、Ｎ電極３０は、Ｎ型層１１と接している。図２に示す様に、接続領域３では、Ｎ電極３０はＮ型層１１と接続し、Ｎ型層１１を介して、Ｎ配線１８と電気的に導通している。但し、Ｎ電極３０とＮ配線１８とが直接導通しても良い。

電極接続部２０はバンプ、ペースト、異方性導電膜等の接続部材である。Ｐ電極２３Ｐ側に配置して、貫通電極４０と接続しても良いし、貫通電極４０側に配置して、Ｐ電極２３Ｐと接続しても良いし、Ｐ電極２３Ｐ側と貫通電極４０側の両方に、電極接続部２０の一部を配置し、接着しても良い。

貫通電極４０は、半導体層６０を貫通する貫通電極導電部（導電体）４２と、その周囲を覆う貫通電極保護膜（絶縁層）４１よりなる。また、半導体層６０の、マイクロ発光素子１００との接合面側に半導体層保護膜４３が配置されている。半導体層保護膜４３は、半導体層６０を介して、隣接するＰ電極２３Ｐ間で電流が流れる事を防止する。但し、マイクロ発光素子１００を発光させる為に、電極接続部２０に印加される電圧によって、電極接続部２０と半導体層６０との間で、電流が流れなければ、省略する事が出来る。貫通電極保護膜４１や半導体層保護膜４３はＳｉＯ２やＳｉＮ等の絶縁膜であり、透明である。光の透過を抑制する為、その厚さは２００ｎｍ以下である事が好ましい。また、貫通電極保護膜４１への光の侵入を低減する為、貫通電極４０の表面は、電極接続部２０によって、完全に覆われる事が好ましい。即ち、貫通電極導電部４２と貫通電極保護膜４１の両方の表面が電極接続部２０によって覆われる事が好ましい。この様な構造では、光が貫通電極保護膜４１を通して、半導体層６０内部へ光が浸透する事を防止できる。

トランジスタ８０の周辺部分の拡大図を図３に示す。尚、見易くする為に、図３では、図１と上下方向が逆転している。図３の下方にマイクロ発光素子１００が配置されている。半導体層６０に関しては、トランジスタ８０側の一部のみを描いている。画素領域１では、貫通電極４０を介して、マイクロ発光素子１００へ電流を供給するＮＭＯＳトランジスタを例示している。Ｐウエル６１中に、ソース８２とドレイン８３が配置され、トレンチ素子分離８５によって、他のトランジスタから分離されている。ソース８２とドレイン８３は共に、Ｎ拡散層である。ソース８２とドレイン８３との間に、ゲート絶縁膜８４を介して、ゲート電極８１が設けられている。ソース８２と貫通電極４０とが接続している。配線層７０は、コンタクトプラグ７２、１層目配線７３、ビアプラグ７４、層間絶縁膜７１等よりなる。図３では、１層目配線７３のみを示し、２層目以降の配線を省略したが、配線層は複数層を有している。また、図３ではゲート電極８１や１層目配線７３は何処にもつながっていない様に見えるが、紙面奥側や手前側で、他の配線に繋がっている事を想定している。図示していないが、Ｎウエル（第２ウエル）６４の中に形成されたＰＭＯＳ－ＦＥＴも配置されている。

ゲート電極８１にプラス電圧が印加されると、トランジスタ８０が導通し、１層目配線７３から供給される電流が、ドレイン８３からソース８２へ流れ、ソース８２から貫通電極４０を介して、半導体層６０の反対側にあるマイクロ発光素子１００へ電流が流れる。

本構成では、図３の接続領域３において、Ｎ電極３０に接続する貫通電極４０を配線（例えばグランド配線）にＰ型拡散層８７を介して接続している。本構成では、トランジスタ８０を介さずに、貫通電極４０とグランド線とを接続しているが、画素領域１と同様の構造によって、トランジスタ８０を介して、接続しても良い。接続領域３に示す様に、Ｎウエル６４には、接続するＮ型拡散層８６を介して、電源配線より電源電圧を供給されている。

本構成では、従来とは逆に、半導体層６０の、配線層７０とは反対側の面にマイクロ発光素子１００を配置する事で、マイクロ発光素子１００が発する光がトランジスタ８０の近傍まで侵入し、トランジスタ８０にリーク電流を生じる事を防止する事ができる。従って、回路動作の精度を上げる事で、画像表示精度を向上できる。更に、本構成では、半導体層６０が薄くなる事で、半導体層６０による熱抵抗が減少し、マイクロ発光素子１００が発する熱を速やかに排出する事ができる。これはマイクロ発光素子１００の温度上昇を低減し、発光効率を向上できる。

〔実施形態２〕
実施形態２について、図４を用いて説明する。本構成の画像表示素子２００ａでは、半導体層６０ａの構成のみが、実施形態１と異なる。それ以外の点は、実施形態１と同様である。実施形態１では、半導体層６０の、マイクロ発光素子１００を配置する側の面に、半導体層保護膜４３を配置しているが、本構成では、保護拡散層４４を設けている。

本構成では、隣接するマイクロ発光素子１００の電極接続部２０間に於けるリーク電流の発生を防止する為に、保護拡散層４４を配置している。保護拡散層４４は、半導体層本体６３とは反対導電型（本実施形態ではＮ型導電層）である。保護拡散層４４は、貫通電極４０の周囲を囲って、半導体層６０ａの表面部に形成されている。隣接する貫通電極４０毎に、保護拡散層４４は分断されている。本構成では、電極接続部２０が直接保護拡散層４４と接触する。即ち、電極接続部２０はシリコンと直接接触する為、貫通電極保護膜４１への光の侵入を防止する事が出来る。隣接する電極接続部間では、半導体層６０ａの表面には、ＮＰＮ接合ができている為、リーク電流は発生しない。

本構成によっても、実施形態１と同様の効果を実現できる。

〔実施形態３〕
実施形態３について、図５を用いて説明する。本構成の画像表示素子２００ｂでは、半導体層６０ｂの構成のみが、実施形態１と異なる。それ以外の点は、実施形態１と同様である。画像表示素子２００ｂでは、画素領域１に深いＮウエル（第３ウエル）６２が追加されている点において、実施形態１と異なる。

本構成では、半導体層６０ｂにおいて、トリプルウエル構造を採用している。ＣＭＯＳ回路を構成する為のＰウエル（第１ウエル）６１とＮウエル（第２ウエル）６４とに加えて、深いＮウエル（第３ウエル）６２を有しており、深いＮウエル６２によって、Ｐウエル６１が、半導体層６０の半導体層本体６３から分離されている。深いＮウエル６２には電源電圧が印加され、グランドレベルに保たれるＰウエル６１と半導体層本体６３の間の接合は逆バイアスされる事で、空乏層が生じる。この空乏層によって、半導体層６０ｂのトランジスタ８０近傍に達した光によって生じるキャリアを捕獲する事で、トランジスタのリーク電流発生を防止する事が出来る。マイクロ発光素子１００の発する波長が非常に長い場合や、画像表示素子２００ｂに赤外線が入射し得る場合には、半導体層６０ｂを非常に厚くしないと、光を吸収しきれな。しかし、半導体層６０ｂが厚くなるほど、貫通電極４０の作製は難しくなる。従って、多少の光の侵入を許容し、この様なトリプルウエル構造によってリーク電流の発生を抑制する事が出来る。尚、通常の製造方法では、半導体層本体６３が元のシリコン基板か、エピ層が有る場合にはエピ層の部分に対応しており、トリプルウエル構造は後から作り込まれるウエル構造である。

図５の接続領域３では、深いＮウエル６２はＮウエル６４と繋がっており、Ｎウエル６４に接続するＮ型拡散層８６を介して、電源配線より電源電圧を供給されている。

本構成においても、実施形態１と同様の効果を実現できる。

〔実施形態４〕
実施形態４について、図６を用いて説明する。本構成の画像表示素子２００ｃでは、マイクロ発光素子１００ｃの構成のみが、実施形態１と異なる。それ以外の点は、実施形態１と同様である。マイクロ発光素子１００ｃでは、光放出方向にＰ型層１３が配置されている点、電極接続部２０を有しない点、周囲に隔壁２４を有する点において、実施形態１とは異なる。

実施形態１～３のマイクロ発光素子１００の構成は、一旦、その形状に加工された後に、電極接続部２０を介して、半導体層６０と貼り合わされる事で、画像表示素子として形成される製造方法に適している。例えば、化合物半導体層１４を成長させる基板上において、化合物半導体層１４を加工し、保護膜１５やＰ電極２３Ｐを形成した後、電極接続部２０を介して、半導体層６０と接合し、アンダーフィル１６を形成する。その後、基板を剥離し、Ｎ電極３０を形成する事で画像表示素子２００ｃが完成する。即ち、半導体層６０では、アンダーフィル１６の形成と、Ｎ電極３０の形成が主な工程であった。本構成のマイクロ発光素子１００ｃは、マイクロ発光素子１００ｃの製造を半導体層６０上で行う製造方法に適している。

図６に示す様に、マイクロ発光素子１００ｃでは、貫通電極４０上にＮ電極２３Ｎ（第２電極）が配置され、その上に化合物半導体層１４ｃが配置されている。Ｎ電極２３Ｎは貫通電極保護膜４１が露出しない様に、貫通電極４０全体を覆っている。化合物半導体層１４ｃはＮ電極２３Ｎ側から、Ｎ型層１１、発光層１２、Ｐ型層１３の順で積層されている。隣接するＮ電極２３Ｎ間には、隔壁２４が設けられている。隔壁２４は導電性である事が好ましい。隔壁２４はマイクロ発光素子１００ｃの外周を囲っており、平面視ではメッシュ状に配置される。隔壁２４は、少なくとも側面が光反射性である事が好ましい。マイクロ発光素子１００ｃから、隣接部への光放出を抑制でき、光クロストークを防止できる。

また。隔壁２４の側面は、光放出方向に向かって、開く様に傾斜している事が好ましい。水平方向に放出される光を、光放出方向に向けて反射する事で、光放出効率を向上できる。従って、隔壁２４は、銀やアルミニュウムの様に、可視光に対して高い反射率を有する材料を主成分として構成するか、少なくとも表面には、これらの金属材料を配置し、内部は無機材料や有機材料より構成する、複合部材であっても良い。

化合物半導体層１４ｃの周囲は保護膜１５ｃに覆われている。保護膜１５ｃは、マイクロ発光素子１００ｃが発する光に対して透明な絶縁膜である。化合物半導体層１４ｃのＰ型層１３の表面は、保護膜１５ｃから露出しており、Ｐ電極３０ｃ（第１電極）が接している。Ｐ電極３０ｃは透明電極である。図６では保護膜１５ｃが、化合物半導体層１４ｃのＰ型層１３表面と同じ高さまで埋め込まれ、平坦な表面を有しているが、Ｎ電極２３Ｎや、化合物半導体層１４ｃを一定の厚さで覆っても良い。

接続領域３では、隔壁２４が貫通電極４０と接している。即ち、図６の構成に於いては、接続素子１１０ｃは、隔壁２４とＰ電極３０ｃよりなる。但し、Ｐ電極３０ｃは省略しても良いし、画素領域１内のＮ電極２３Ｎや化合物半導体層１４ｃと同じ構造を配置し、隔壁２４を重ねて配置しても良い。隔壁２４は画素領域１から接続領域３まで、連続して配置されており、マイクロ発光素子１００ｃの第１電極側の配線抵抗を低減している。これにより、透明電極であるＰ電極３０ｃを薄くする事が可能となり、Ｐ電極３０ｃの光吸収を低減し、光出力を向上できる。

本構成では、マイクロ発光素子１００ｃに占める化合物半導体層１４ｃの面積が非常に狭い。従って、化合物半導体層全体を、半導体層６０に貼り付けた後に、図６の様なボックス状の化合物半導体層１４ｃへ加工すると、化合物半導体層１４ｃ間に存在した化合物半導体層は加工によって失われてしまう。多くの化合物半導体層が無駄となる。しかし、予めボックス状に加工した化合物半導体層１４ｃを、間引いて、半導体層６０上に転写する製造方法を取る事で、化合物半導体層１４ｃを有効に活用する事が出来る。この様に、マイクロ発光素子１００ｃに占める化合物半導体層１４ｃの面積が非常に狭い本構成では、化合物半導体層を有効活用する事が可能である。

本構成ではＮ電極２３Ｎや隔壁２４として金属材料を用いる事が好ましく、これらの部分から、半導体層６０への光漏洩は防止できる。しかし、Ｎ電極２３Ｎや隔壁２４には必ず隙間が生じる為、半導体層６０へ光が漏洩する。漏洩した光は、半導体層６０によって吸収され、トランジスタ８０には達しない。従って、本構成に於いても、実施形態１と同様の効果を実現できる。

〔実施形態５〕
実施形態５について、図７を用いて説明する。本構成の画像表示素子２００ｄは、実施形態４と類似しているが、隔壁２４ｄの構成に半導体層６０ｄの表面部分を使用している点で、実施形態４と異なる。

実施形態１～４での半導体層６０の、マイクロ発光素子１００側の面は平坦であったが、図７に示す様に、半導体層６０ｄの表面はすり鉢状に掘り込まれている。凹部の底部に貫通電極４０が配置され、凸部が隔壁２４ｄの本体部分を構成している。半導体層６０ｄの表面には、半導体層保護膜４３ｄが形成されている。凹部の底に、Ｎ電極２３Ｎが、貫通電極４０全体を覆って、配置されている点は実施形態４と同じである。隔壁２４ｄの側壁表面には、隔壁反射層２５が配置されている。隔壁反射層２５は、導電性が高く、且つ、可視光に対する反射性も高い薄膜より構成される。例えば、銀やアルミニュウムを主成分とする金属膜である。本構成では、Ｎ電極２３Ｎと隔壁反射層２５とを同一材料によって、同時に形成する事が出来ると言う利点がある。マイクロ発光素子１００ｄにおいて、化合物半導体層１４ｃを覆う保護膜１５ｄや、透明電極よりなるＰ電極３０ｄが有る点は実施形態４と同様である。

接続領域３では、画素領域１と同様に、半導体層６０ｄの表面に凹凸が形成されており、凹部の底に貫通電極４０が配置されている。貫通電極４０は隔壁反射層２５と接続している。隔壁反射層２５は、画素領域１から連続して繋がっており、第１電極側の配線となっている。接続素子１１０ｄでは、隔壁２４ｄからなる。尚、図７では，接続領域３では、Ｐ電極３０ｄを除去した構成となっているが、実施形態４と同様に、Ｐ電極３０ｄを配置しても良い。

本構成に於いても、実施形態１と同様の効果を実現できる。

〔実施形態６〕
実施形態６について、図８を用いて説明する。本構成の画像表示素子２００ｅは、マイクロ発光素子の構成は実施形態４と類似しているが、フルカラー表示素子である点に於いて異なる。実施形態１～５の表示素子は、単色表示であり、化合物半導体層１４が発する光を、そのまま外部へ放出している。本構成では、マイクロ発光素子は励起光発光素子１０５と波長変換部（青色波長変換部３１、赤色波長変換部３２、緑色波長変換部３３）からなる。励起光発光素子１０５は、例えば、窒化物半導体層１４ｅ、Ｎ電極（第２電極）２３Ｎ、Ｐ電極（第１電極）３０ｃからなり、紫外線、近紫外線、青色光等を放出する。励起光発光素子１０５の光放出面側に配置された波長変換部が、励起光を吸収し、ダウンコンバートした長波長光を外部へ放出する。
図８に示す様に、青色マイクロ発光素子１００Ｂは、励起光発光素子１０５の上に、青色波長変換部３１を配置している。青色波長変換部３１は、励起光発光素子１０５が発する励起光を吸収し、青色光を放出する。青色波長変換部３１は、例えば、蛍光体粒子や、量子ドット粒子、蛍光分子よりなる染料等を含む樹脂層である。青色波長変換部３１の周囲は、隔壁２４によって囲われており、赤色マイクロ発光素子１００Ｒや緑色マイクロ発光素子１００Ｇ、或は他画素に属する青色マイクロ発光素子１００Ｂへの光漏洩を防止している。また、隔壁２４の側壁が、光放出方向に開く様に傾斜している為、光放出効率を向上できる。

赤色マイクロ発光素子１００Ｒや緑色マイクロ発光素子１００Ｇも、赤色波長変換部３２と緑色波長変換部３３の構成材料が異なるだけで、青色マイクロ発光素子１００Ｂと同様である。また、青色光を発する様に、励起光発光素子１０５を構成する場合には、青色波長変換部３１は必要無い。但し、青色波長変換部３１の代わりに、透明樹脂部を配置する事で、光取り出し効率を向上する事が出来る。

本構成では、励起光発光素子１０５が発する励起光だけでなく、ダウンコンバートされた青色光、緑色光、赤色光も、トランジスタ８０近傍へ浸透する可能性がある。特に赤色光はシリコンの吸収係数が小さい為、半導体層６０の厚さを、赤色光の侵入を阻止する様に設定する事で、励起光を含む全ての光の侵入を防止できる。

本構成に於いても、実施形態１と同様の効果を実現できる。また、単一画像表示素子によって、フルカラー表示を実現する事が出来る。

〔実施形態７〕
実施形態７について、図９を用いて説明する。本構成の画像表示素子２００ｆは、第１面に、貫通電極４０とトランジスタ８０の拡散層等を接続する接続電極４５を有している点において、実施形態１の画像表示素子２００と異なる。その他は実施形態１と変わらない。

貫通電極４０を形成する上で、水平方向の寸法が大きい方が、容易に形成できる。しかし、寸法が大きい貫通電極４０をそのままトランジスタ８０等に接続しようとすると、第１面に面積の広い拡散層を形成する必要が有る。この点は、画素面積を縮小する上で、好ましく無い。そこで、第１面に形成されたトランジスタ８０のソース８２を構成する拡散層から、半導体層６０の内側に、接続電極４５を形成し、貫通電極４０を接続電極４５と接続する事で、拡散層の面積増加を防止する事ができる。接続電極４５は、次の様にして形成できる。ソース８２やＰ型拡散層８７から、半導体層６０の内部に向けて、径の小さな穴を形成し、穴の内部に接続電極保護膜４６を形成する。ＣＶＤ法によって、ＳｉＯ２等の絶縁膜を堆積し、ドライエッチング法によってエッチバックする事で、穴の側壁のみに、絶縁膜を残す事ができる。続いて、接続電極保護膜４６に覆われていない、穴の空間に、導電材を埋込み、接続電極４５を形成する。接続電極４５は、第１面側で拡散層の表面と接触し、ソース８２やＰ型拡散層８７と電気的に接続する事が好ましい。

接続電極４５は限られた面積に形成できる。第１面に接続電極４５を形成しておく事で、水平方向の断面積が大きな貫通電極４０を使用する事ができる。従って、貫通電極４０を容易に製造できる。

本構成に於いても、実施形態１と同様の効果を実現できる。

〔まとめ〕
本発明の態様１に係る画像表示素子は、アレイ状に配列された複数のマイクロ発光素子と、複数のマイクロ発光素子を発光させる駆動回路が配置された半導体層を含む画像表示素子であって、半導体層の第１面に駆動回路を構成するトランジスタと配線層が配置されており、半導体層の、第１面とは反対側の第２面に、複数のマイクロ発光素子が配置されており、トランジスタ及び配線層は、半導体層を貫通する貫通電極によって、マイクロ発光素子と電気的に接続されている。

上記構成によれば、半導体層の、配線層とは反対側の面にマイクロ発光素子を配置する事で、マイクロ発光素子が発する光がトランジスタの近傍まで侵入し、トランジスタにリーク電流を生じる事を防止する事ができる。

本発明の態様２に係る画像表示素子は、上記態様１において、貫通電極の断面は、平面視において、外側に絶縁層を配置し、内側に導電体を配置している。

本発明の態様３に係る画像表示素子は、上記態様１または２において、貫通電極は、マイクロ発光素子の各々に設けられている。

本発明の態様４に係る画像表示素子は、上記態様１から３のいずれかにおいて、第２面において、貫通電極は、電極接続部によって、全体を覆われている。

上記構成によれば、半導体層内部へ光が浸透する事を防止できる。

本発明の態様５に係る画像表示素子は、上記態様１から３のいずれかにおいて、第２面において、貫通電極は、マイクロ発光素子の一方の電極によって、全体を覆われている。

上記構成によれば、半導体層内部へ光が浸透する事を防止できる。

本発明の態様６に係る画像表示素子は、上記態様１から５のいずれかにおいて、第１面において、貫通電極は、Ｎ型拡散層またはＰ型拡散層と接続している。

本発明の態様７に係る画像表示素子は、上記態様１から６のいずれかにおいて、半導体層の第２面は、貫通電極部を除き、絶縁膜に覆われている。

上記構成によれば、半導体層を介して、隣接する電極間で電流が流れる事を防止できる。

本発明の態様８に係る画像表示素子は、上記態様１から６のいずれかにおいて、半導体層の第２面において、貫通電極は、半導体層本体とは逆導電型の拡散層に覆われている。

上記構成によれば、隣接するマイクロ発光素子の電極接続部間に於けるリーク電流の発生を防止できる。

本発明の態様９に係る画像表示素子は、上記態様１から８のいずれかにおいて、複数のマイクロ発光素子が配置された画素領域に於いて、半導体層の第１面側には、トランジスタが配置される第１のウエルと、第１のウエルの第２面側に、第１のウエルとは反対導電型の第３のウエルが配置されている。

本発明の態様１０に係る画像表示素子は、上記態様９において、第３のウエルは、第１のウエルとは反対導電型の第２のウエルを介して、配線層と接続している。

上記構成によれば、空乏層によって、半導体層のトランジスタ近傍に達した光によって生じるキャリアを捕獲する事で、トランジスタのリーク電流発生を防止できる。

本発明の態様１１に係る画像表示素子は、上記態様１から１０のいずれかにおいて、マイクロ発光素子は、マイクロ発光素子の光放出面側に第１電極を有しており、光放出面とは反対側の面に、第１電極とは逆の極性の第２電極を有しており、第２電極は貫通電極と導通している。

本発明の態様１２に係る画像表示素子は、上記態様１１において、複数のマイクロ発光素子が配置された画素領域の外側に接続領域が配置されており、接続領域には、複数のマイクロ発光素子の第１電極と配線層を接続する接続素子と、接続素子に接続する貫通電極が配置されている。

本発明の態様１３に係る画像表示素子は、上記態様１から１２のいずれかにおいて、マイクロ発光素子は、励起光発光素子と波長変換部からなる。

上記構成によれば、単一画像表示素子によって、フルカラー表示を実現できる。

本発明の態様１４に係る画像表示素子は、上記態様１から１３のいずれかにおいて、マイクロ発光素子は、半導体層の第２面に形成された隔壁によって、周囲を囲われている。

上記構成によれば、隔壁として金属材料を用いる事により、半導体層への光漏洩は防止できる。

本発明の態様１５に係る画像表示素子は、上記態様１４において、隔壁は、半導体層の第２面に配置された、半導体層からなる凸部を含む。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

１００、１００ｃ、１００ｄ マイクロ発光素子
１００Ｂ 青色マイクロ発光素子
１００Ｒ 赤色マイクロ発光素子
１００Ｇ 緑色マイクロ発光素子
１１０、１１０ｃ、１１０ｄ 接続素子
１０５ 励起光発光素子
１ 画素領域
３ 接続領域
１１ Ｎ型層
１２ 発光層
１３ Ｐ型層
１４、１４ｃ 化合物半導体層
１４ｅ 窒化物半導体層
１５、１５ｃ、１５ｄ 保護膜
１６ アンダーフィル
１８ Ｎ配線
２０ 電極接続部
２３Ｐ Ｐ電極（第２電極）
２３Ｎ Ｎ電極（第２電極）
２４、２４ｄ 隔壁
２５ 隔壁反射層
３０ Ｎ電極（第１電極）
３０ｃ、３０ｄ Ｐ電極（第１電極）
３１ 青色波長変換部
３２ 赤色波長変換部
３３ 緑色波長変換部
４０ 貫通電極
４１ 貫通電極保護膜（絶縁層）
４２ 貫通電極導電部（導電体）
４３、４３ｄ 半導体層保護膜（絶縁膜）
４４ 保護拡散層
４５ 接続電極
４６ 接続電極保護膜
５０ 駆動回路基板
６０、６０ａ、６０ｂ、６０ｄ 半導体層
６１ Ｐウエル（第１ウエル）
６２ 深いＮウエル（第３ウエル）
６３ 半導体層本体
６４ Ｎウエル（第２ウエル）
７０ 配線層
７１ 層間絶縁膜
７２ コンタクトプラグ
７３ １層目配線
７４ ビアプラグ
８０ トランジスタ
８１ ゲート電極
８２ ソース
８３ ドレイン
８４ ゲート絶縁膜
８５ トレンチ素子分離
８６ Ｎ型拡散層
８７ Ｐ型拡散層
２００、２００ａ，２００ｂ、２００ｃ、２００ｄ、２００ｅ、２００ｆ 画像表示素子

Claims (14)

1. アレイ状に配列された複数のマイクロ発光素子と、前記複数のマイクロ発光素子を発光させる駆動回路が配置された半導体層を含む画像表示素子であって、
   前記半導体層の第１面に前記駆動回路を構成するトランジスタと配線層が配置されており、
   前記半導体層の、前記第１面とは反対側の第２面に、前記複数のマイクロ発光素子が配置されており、
   前記トランジスタ及び前記配線層は、前記半導体層を貫通する貫通電極によって、前記マイクロ発光素子と電気的に接続され、
   前記半導体層は、前記マイクロ発光素子が発する光を吸収し、当該光が前記駆動回路を構成する前記トランジスタまで到達しない厚さで形成されており、
   前記第１面において、前記貫通電極は、Ｎ型拡散層またはＰ型拡散層と直接接続していることを特徴とする画像表示素子。
2. アレイ状に配列された複数のマイクロ発光素子と、前記複数のマイクロ発光素子を発光させる駆動回路が配置された半導体層を含む画像表示素子であって、
   前記半導体層の第１面に前記駆動回路を構成するトランジスタと配線層が配置されており、
   前記半導体層の、前記第１面とは反対側の第２面に、前記複数のマイクロ発光素子が配置されており、
   前記トランジスタ及び前記配線層は、前記半導体層を貫通する貫通電極によって、前記マイクロ発光素子と電気的に接続され、
   前記半導体層は、前記マイクロ発光素子が発する光を吸収し、当該光が前記駆動回路を構成する前記トランジスタまで到達しない厚さで形成されており、
   前記半導体層の第２面において、前記貫通電極の周囲は、前記半導体層の内部にある半導体層本体とは逆導電型の拡散層に覆われており、前記拡散層は前記第２面において前記半導体層と接していることを特徴とする画像表示素子。
3. アレイ状に配列された複数のマイクロ発光素子と、前記複数のマイクロ発光素子を発光させる駆動回路が配置された半導体層を含む画像表示素子であって、
   前記半導体層の第１面に前記駆動回路を構成するトランジスタと配線層が配置されており、
   前記半導体層の、前記第１面とは反対側の第２面に、前記複数のマイクロ発光素子が配置されており、
   前記トランジスタ及び前記配線層は、前記半導体層を貫通する貫通電極によって、前記マイクロ発光素子と電気的に接続され、
   前記半導体層は、前記マイクロ発光素子が発する光を吸収し、当該光が前記駆動回路を構成する前記トランジスタまで到達しない厚さで形成されており、
   前記複数のマイクロ発光素子が配置された画素領域に於いて、前記半導体層の第１面側には、前記トランジスタが配置される第１のウエルと、前記第１のウエルの前記第２面側に、前記第１のウエルとは反対導電型の第３のウエルが配置されていることを特徴とする画像表示素子。
4. 前記第３のウエルは、前記第１のウエルとは反対導電型の第２のウエルを介して、前記配線層と接続していることを特徴とする請求項３に記載の画像表示素子。
5. アレイ状に配列された複数のマイクロ発光素子と、前記複数のマイクロ発光素子を発光させる駆動回路が配置された半導体層を含む画像表示素子であって、
   前記半導体層の第１面に前記駆動回路を構成するトランジスタと配線層が配置されており、
   前記半導体層の、前記第１面とは反対側の第２面に、前記複数のマイクロ発光素子が配置されており、
   前記トランジスタ及び前記配線層は、前記半導体層を貫通する貫通電極によって、前記マイクロ発光素子と電気的に接続され、
   前記半導体層は、前記マイクロ発光素子が発する光を吸収し、当該光が前記駆動回路を構成する前記トランジスタまで到達しない厚さで形成されており、
   前記マイクロ発光素子は、前記マイクロ発光素子の光放出面側に第１電極を有しており、前記光放出面とは反対側の面に、前記第１電極とは逆の極性の第２電極を有しており、前記第２電極は前記貫通電極と導通していることを特徴とする画像表示素子。
6. 前記複数のマイクロ発光素子が配置された画素領域の外側に接続領域が配置されており、前記接続領域には、前記複数のマイクロ発光素子の前記第１電極と前記配線層を接続する接続素子と、前記接続素子に接続する貫通電極が配置されていることを特徴とする請求項５に記載の画像表示素子。
7. 前記貫通電極の断面は、平面視において、前記半導体層に接して絶縁層を配置し、前記絶縁層の内側に前記半導体層と接しないように導電体を配置していることを特徴とする請求項１から６のいずれか１項に記載の画像表示素子。
8. 前記貫通電極は、前記マイクロ発光素子の各々に設けられていることを特徴とする請求項１から７のいずれか１項に記載の画像表示素子。
9. 前記第２面において、前記貫通電極は、電極接続部によって、全体を覆われていることを特徴とする請求項１から８のいずれか１項に記載の画像表示素子。
10. 前記第２面において、前記貫通電極は、前記マイクロ発光素子の一方の電極によって、全体を覆われていることを特徴とする請求項１から９のいずれか１項に記載の画像表示素子。
11. 前記半導体層の第２面は、前記貫通電極を除き、絶縁膜に覆われていることを特徴とする請求項１から１０のいずれか１項に記載の画像表示素子。
12. 前記マイクロ発光素子は、励起光発光素子と波長変換部からなり、前記波長変換部は前記励起光発光素子が発する励起光を吸収し、ダウンコンバートして、前記励起光より長波長の光を放出することを特徴とする請求項１から１１のいずれか１項に記載の画像表示素子。
13. 前記マイクロ発光素子は、前記半導体層の前記第２面に形成された隔壁によって、周囲を囲われており、前記隔壁は導電性であり、前記隔壁の側壁は光放出方向に向かって開くように傾斜していることを特徴とする請求項１から１２のいずれか１項に記載の画像表示素子。
14. 前記隔壁は、前記半導体層の前記第２面からなる凸部を含むことを特徴とする請求項１３に記載の画像表示素子。

Images