WO2013187318A1 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
WO2013187318A1
WO2013187318A1 PCT/JP2013/065798 JP2013065798W WO2013187318A1 WO 2013187318 A1 WO2013187318 A1 WO 2013187318A1 JP 2013065798 W JP2013065798 W JP 2013065798W WO 2013187318 A1 WO2013187318 A1 WO 2013187318A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light emitting
mounting
semiconductor
mounting substrate
Prior art date
Application number
PCT/JP2013/065798
Other languages
English (en)
French (fr)
Inventor
福光政和
佐々木秀彦
山本悌二
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2014521299A priority Critical patent/JPWO2013187318A1/ja
Priority to KR1020147032418A priority patent/KR20150008417A/ko
Priority to EP13804364.1A priority patent/EP2860776A4/en
Priority to CN201380029834.9A priority patent/CN104350617A/zh
Publication of WO2013187318A1 publication Critical patent/WO2013187318A1/ja
Priority to US14/538,023 priority patent/US20150108533A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Definitions

  • the present invention relates to a light emitting device including a light emitting element and a mounting substrate on which the light emitting element is mounted.
  • LED Light Emitting Diode
  • An LED device used for an illumination device or the like includes an LED element that is a light emitting element and a mounting substrate on which the LED element is mounted.
  • the mounting substrate is made of ceramic such as alumina.
  • Such an LED device is mounted on a circuit board constituting the lighting device.
  • the conventional LED device includes an electrostatic discharge (hereinafter referred to as ESD) protection element that protects the LED element from static electricity in order to prevent the LED element from being destroyed by static electricity.
  • ESD electrostatic discharge
  • a varistor, a Zener diode, or the like is used as the ESD protection element.
  • the ESD protection element is mounted on one surface of the mounting substrate together with the LED element.
  • FIG. 8A is a schematic diagram of the light emitting device 101 with reference to Patent Document 1.
  • the light emitting device 101 includes an LED element 102, an ESD protection element 106, and a mounting substrate 110.
  • the LED element 102 is mounted on the first surface of the mounting substrate 110.
  • the LED element 102 is electrically connected to the electrode of the mounting substrate 110 by a wire 104.
  • a wall portion 120 is provided on the first surface of the mounting substrate 110 so as to form a space around the LED element 102.
  • a space around the LED element 102 formed by the wall portion 120 is sealed with a transparent sealing body 130.
  • the transparent encapsulant 130 contains an ultraviolet absorber that absorbs ultraviolet rays generated from the LED element 102, a phosphor that converts monochromatic light into white light, and the like.
  • the ESD protection element 106 is mounted on a second surface facing the first surface of the mounting substrate 110.
  • the ESD protection element 106 is electrically connected to the electrode of the mounting substrate 110 by a wire 108.
  • a second substrate 140 having an opening is provided on the second surface of the mounting substrate 110 so as to form a space around the ESD protection element 106.
  • a space around the ESD protection element 106 formed by the second substrate 140 is sealed with a sealing body 150.
  • the light emitting device 101 is a side surface type LED device.
  • the light emission efficiency of the LED element 102 may decrease due to the heat generated in the LED element 102, or the phosphor contained in the transparent sealing body 130 may deteriorate. Therefore, it is desired to efficiently release the heat generated in the LED element 102 to the outside.
  • the ESD protection element 106, the second substrate 140, and the sealing body 150 are provided on the second surface of the mounting substrate 110. It cannot be emitted directly from the second surface. Therefore, in the light emitting device 101, heat dissipation must be lowered.
  • the light emitting device 101 also has a problem that it is difficult to reduce the height because the LED element 102 and the ESD protection element 106 are mounted on two surfaces of the mounting substrate 110 facing each other.
  • FIG. 8B is a schematic diagram of the light-emitting device 201 with reference to Patent Document 2.
  • the light emitting device 201 includes a light emitting diode element 220, a ceramic substrate 212, and a varistor part 210.
  • the ceramic substrate 212 is a mounting substrate, and includes mounting electrodes 213A and 213B, a heat conductor portion 215, terminal electrodes 216A and 216B, an external heat conductor portion 217, and connection electrodes 219A and 219B. .
  • the light emitting diode element 220 is mounted on the first surface of the ceramic substrate 212.
  • the varistor part 210 constitutes an ESD protection element, and is provided so as to surround a region where the light emitting diode element 220 is mounted on the first surface of the ceramic substrate 212.
  • a glass ceramic layer 214 is provided on the varistor part 210.
  • the mounting electrodes 213A and 213B are provided on the first surface side of the ceramic substrate 212, and are connected to the electrodes of the light emitting diode element 220 by the conductive adhesive 222.
  • the terminal electrodes 216A and 216B are provided on the second surface opposite to the first surface of the ceramic substrate 212, and are connected to the mounting electrodes 213A and 213B by the connection electrodes 219A and 219B.
  • the heat conductor portion 215 is provided so as to penetrate the ceramic substrate 212, and is connected to the light emitting diode element 220 by the conductive adhesive 222. That is, the heat conductor part 215 is a thermal via.
  • the external heat conductor portion 217 is provided on the second surface of the ceramic substrate 212 and is connected to the heat conductor portion 215.
  • the light emitting device 201 heat generated in the light emitting diode element 220 can be released from the external heat conductor portion 217 to the outside through the heat conductor portion 215, so that heat dissipation can be improved. Further, since the varistor portion 210 is provided so as to surround the region where the light emitting diode element 220 is mounted on the first surface of the ceramic substrate 212, the light emitting device 201 can be reduced in size and height. Can do.
  • an LED device in which a mounting substrate made of silicon having a higher thermal conductivity than ceramics such as alumina is used, and a Zener diode that is an ESD protection element is built in the mounting substrate (see, for example, Patent Document 3). ).
  • FIG. 8C is a schematic diagram of a light-emitting device 301 with reference to Patent Document 3.
  • the light-emitting device 301 includes a light-emitting element 311 and a Zener diode 321.
  • the light emitting element 311 includes a sapphire substrate 312, a semiconductor compound layer 313, an n-side electrode 314, and a p-side electrode 315.
  • the semiconductor compound layer 313 is formed on the sapphire substrate 312 and includes a plurality of layers including an InGaN active layer that is a light emitting layer.
  • An n-side electrode 314 and a p-side electrode 315 are provided on the surface of the semiconductor compound layer 313 facing the surface on the sapphire substrate 312 side.
  • the n-side electrode 314 is provided in an n-type layer formed as one layer in the semiconductor compound layer 313.
  • the p-side electrode 315 is provided in a p-type layer formed as one layer in the semiconductor compound layer 313.
  • Micro bumps 316 are bonded to the n-side electrode 314, and micro bumps 317 are bonded to the p-side electrode 315.
  • the zener diode 321 is configured as a mounting substrate using an n-type silicon substrate 322 as a base material.
  • An n-side electrode 323 is provided on the bottom surface of the n-type silicon substrate 322.
  • An oxide film 324 is provided on the upper surface of the n-type silicon substrate 322 so as to cover a part of the surface of the n-type silicon substrate 322.
  • a p-type semiconductor region 325 and an n-side electrode 327 are provided in regions not covered with the oxide film 324 on the surface of the n-type silicon substrate 322, respectively.
  • a p-side electrode 326 is provided on the upper surface of the p-type semiconductor region 325.
  • the p-type semiconductor region 325 and the n-type silicon substrate 322 constitute a pn junction.
  • the zener diode 321 is mounted on a mount portion 331 which is an external circuit board by a conductive Ag paste 332.
  • the light emitting element 311 is mounted on the Zener diode 321 by micro bumps 316 and 317.
  • a wire 333 is connected to the p-side electrode 326.
  • the Zener diode 321 as a mounting substrate is based on an n-type silicon substrate 322 made of silicon having a higher thermal conductivity than ceramics such as alumina, and thus heat generated in the light-emitting element 311 is efficiently generated. Can be released.
  • the Zener diode 321 functions as an ESD protection element, it is not necessary to separately provide an ESD protection element, and the light emitting device can be downsized.
  • an ESD protection element is formed of a varistor part or a Zener diode like the light emitting devices 201 and 301
  • the temperature of the ESD protection element is generated by heat generated in the light emitting element. May increase and leakage current may increase.
  • the leakage current of the ESD protection element increases, the light emission efficiency of the light emitting element may be reduced.
  • the Zener diode 321 that is an ESD protection element when exposed to light emitted from the light emitting element 311 or ambient ambient light, a leakage current in the Zener diode 321 increases. Luminous efficiency may be reduced.
  • the mounting surface of the mounting substrate is required to have a flatness of several ⁇ m or less in order to prevent occurrence of mounting defects.
  • the mounting substrate is made of ceramic as in the light emitting device 201
  • the mounting surface of the mounting substrate has low flatness, and mounting defects are likely to occur.
  • a thermal via such as the thermal conductor portion 215 is provided as in the light emitting device 201
  • the flatness of the mounting surface of the mounting substrate is further reduced.
  • the ESD protection element is provided on the surface of the mounting substrate on which the light emitting element is mounted as in the light emitting device 301
  • the mounting surface of the mounting substrate is low in flatness and mounting defects are likely to occur.
  • the mounting surface of the mounting substrate can be flattened by chemical mechanical polishing or the like, but there are problems such as complicated manufacturing processes and high manufacturing costs. .
  • an object of the present invention is to provide a light emitting device capable of preventing a decrease in light emission efficiency of a light emitting element and preventing a defective mounting of the light emitting element even in a configuration in which an ESD protection element is built in a mounting substrate. Is to realize.
  • the light emitting device includes a light emitting element and a mounting substrate.
  • the mounting substrate has a first surface on which the light emitting element is mounted, and a second surface facing the first surface.
  • the mounting substrate includes a semiconductor electrostatic discharge protection element portion provided on the second surface side and connected to the light emitting element.
  • the light emitting element is a semiconductor light emitting diode element having an anode and a cathode
  • the semiconductor electrostatic discharge protection element portion constitutes a Zener diode having an anode and a cathode.
  • the element and the Zener diode may be connected in parallel, the cathode of the semiconductor light emitting diode element may be connected to the anode of the Zener diode, and the anode of the semiconductor light emitting diode element may be connected to the cathode of the Zener diode.
  • the light emitting element is a semiconductor light emitting diode element having an anode and a cathode
  • the semiconductor electrostatic discharge protection element portion constitutes a varistor
  • the semiconductor light emitting diode element and the varistor are arranged in parallel. It may be connected.
  • the semiconductor electrostatic discharge protection element portion is provided on the second surface side of the mounting substrate, it is sufficiently separated from the light emitting element. For this reason, the semiconductor electrostatic discharge protection element portion is hardly affected by the heat generated in the light emitting element, and the leakage current in the semiconductor electrostatic discharge protection element portion hardly increases. Since the light emitted from the light emitting element and the ambient ambient light are blocked by the mounting substrate, the semiconductor electrostatic discharge protection element portion is less likely to be exposed to these lights. Therefore, it is difficult for the leakage current in the semiconductor electrostatic discharge protection element portion to increase due to the light emitted from the light emitting element and the ambient environmental light. Therefore, it is possible to maintain a state where the light emitting efficiency of the light emitting element is high.
  • the semiconductor electrostatic discharge protection element portion is not provided on the first surface side of the mounting substrate, the flatness of the first surface is high. For this reason, the bonding strength between the light emitting element and the mounting substrate can be increased, and the occurrence of mounting defects of the light emitting element can be prevented.
  • 1 is an equivalent circuit diagram of a light emitting device according to a first embodiment of the present invention. It is a figure explaining the structure of the light-emitting device which concerns on the 1st Embodiment of this invention. It is a figure explaining the structure of the semiconductor element part of the light-emitting device which concerns on the 1st Embodiment of this invention. It is a figure explaining the structure of the light-emitting device which concerns on the 2nd Embodiment of this invention. It is a figure explaining the structure of the light-emitting device which concerns on the 3rd Embodiment of this invention. It is a figure explaining the structure of the light-emitting device which concerns on the 4th Embodiment of this invention. It is a figure explaining the structure of the light-emitting device which concerns on the 5th Embodiment of this invention. It is a figure explaining the structural example of the conventional light-emitting device.
  • FIG. 1 is an equivalent circuit diagram of the light emitting device 10 according to the first embodiment of the present invention.
  • the light emitting device 10 includes an LED element 2 that is a light emitting element, and a mounting substrate 11.
  • the mounting substrate 11 has a Zener diode 3 built therein.
  • the LED element 2 is mounted on the mounting substrate 11 and connected in parallel with the Zener diode 3.
  • the cathode of the LED element 2 is connected to the anode of the Zener diode 3
  • the anode of the LED element 2 is connected to the cathode of the Zener diode 3.
  • Zener diode 3 protects LED element 2 from static electricity. That is, the Zener diode 3 is a semiconductor electrostatic discharge protection element part.
  • FIG. 2 is a schematic diagram illustrating the configuration of the light emitting device 10 according to the present embodiment.
  • FIG. 2 shows a cross section of the mounting substrate 11 and a side surface of the LED element 2.
  • the LED element 2 includes a sapphire substrate 21, a semiconductor compound layer 22, a first element terminal electrode 23A, and a second element terminal electrode 23B.
  • the semiconductor compound layer 22 is provided on the sapphire substrate 21.
  • the semiconductor compound layer 22 includes a plurality of layers including an InGaN active layer (not shown) which is a light emitting layer, a p-type semiconductor layer (not shown), and an n-type semiconductor layer (not shown).
  • the p-type semiconductor layer (not shown) and the n-type semiconductor layer (not shown) are provided so as to be exposed on the surface of the semiconductor compound layer 22 facing the surface on the sapphire substrate 21 side.
  • the first element terminal electrode 23A is provided on a p-type semiconductor layer (not shown) exposed on the surface of the semiconductor compound layer 22 facing the surface on the sapphire substrate 21 side.
  • the second element terminal electrode 23B is provided on an n-type semiconductor layer (not shown) exposed on the surface of the semiconductor compound layer 22 facing the surface on the sapphire substrate 21 side.
  • the first element terminal electrode 23A functions as the anode of the LED element 2, and the bump 31 is bonded thereto.
  • the second element terminal electrode 23B functions as the cathode of the LED element 2, and the bump 32 is bonded thereto.
  • the first and second element terminal electrodes 23A and 23B are, for example, laminated electrodes in which a gold film, a nickel film, a titanium film, and a copper film are laminated in order.
  • the mounting substrate 11 includes a first terminal electrode 12A, a second terminal electrode 12B, insulating films 13A, 13B, 13C, and 13D, a silicon base portion 14, a semiconductor element portion 15, and a first mounting electrode 16A.
  • the second mounting electrode 16B, the first connection electrode 17A, the second connection electrode 17B, the first wiring electrode 18A, and the second wiring electrode 18B are provided.
  • the mounting substrate 11 has a first surface 11A and a second surface 11B facing the first surface 11A.
  • the LED element 2 is mounted on the first surface 11A of the mounting substrate 11.
  • the silicon base portion 14 has a rectangular flat plate shape in plan view, and is made of high resistance single crystal silicon. Since the silicon base portion 14 constituting the mounting substrate 11 is made of single crystal silicon, the mounting substrate 11 has a high thermal conductivity. For this reason, in the light-emitting device 10, the heat
  • the silicon base portion 14 has through holes 14A and 14B.
  • the insulating films 13A, 13B, 13C, and 13D are made of an insulator such as glass.
  • the insulating film 13A is provided on the first surface 11A side of the mounting substrate 11 so as to cover a portion of the silicon base portion 14 excluding the through holes 14A and 14B.
  • the insulating film 13B covers, on the second surface 11B side of the mounting substrate 11, a portion excluding through holes 14A and 14B in the silicon base portion 14 and first and second diffusion regions 15A and 15B whose details will be described later. Is provided.
  • the insulating film 13C is provided so as to cover the entire inner peripheral surfaces of the through holes 14A and 14B.
  • the insulating film 13D is provided on the second surface 11B side of the mounting substrate 11 so as to cover part of the insulating film 13B and part of the first and second wiring electrodes 18A and 18B.
  • the first connection electrode 17A is provided so as to fill the inside of the through hole 14A, and electrically connects the first mounting electrode 16A and the first wiring electrode 18A.
  • the second connection electrode 17B is provided so as to fill the inside of the through hole 14B, and electrically connects the second mounting electrode 16B and the second wiring electrode 18B.
  • the first and second connection electrodes 17A and 17B may be provided in a film shape so as to cover the inner peripheral surfaces of the through holes 14A and 14B. In that case, a resin may be further provided so as to fill the through holes 14A and 14B.
  • the first terminal electrode 12A is provided on the second surface 11B side of the mounting substrate 11 so as to cover a part of the first wiring electrode 18A, and is connected to the first wiring electrode 18A.
  • the second terminal electrode 12B is provided on the second surface 11B side of the mounting substrate 11 so as to cover a part of the second wiring electrode 18B, and is connected to the second wiring electrode 18B.
  • the first and second terminal electrodes 12A and 12B are connected to the electrodes of the circuit board on which the light emitting device 10 is mounted.
  • the first and second terminal electrodes 12A and 12B are stacked electrodes in which, for example, a gold film, a nickel film, and a copper film are stacked in order.
  • the first and second mounting electrodes 16A and 16B are provided for mounting the LED element 2.
  • the first mounting electrode 16A is provided on the first surface 11A side of the mounting substrate 11 so as to cover a part of the insulating film 13A and the entire first connection electrode 17A. For this reason, the first mounting electrode 16A is connected to the first connection electrode 17A.
  • the first mounting electrode 16A is electrically connected to the first element terminal electrode 23A by a bump 31.
  • the second mounting electrode 16B is provided on the first surface 11A side of the mounting substrate 11 so as to cover a part of the insulating film 13A and the entire second connection electrode 17B. For this reason, the second mounting electrode 16B is connected to the second connection electrode 17B.
  • the second mounting electrode 16B is electrically connected to the second element terminal electrode 23B by the bump 32.
  • the first and second mounting electrodes 16A and 16B are stacked electrodes in which, for example, a gold film, a nickel film, a titanium film, and a copper film are stacked in order.
  • the first wiring electrode 18A is provided on the second surface 11B side of the mounting substrate 11 so as to cover the first connection electrode 17A and the first diffusion region 15A. 1 diffusion region 15A.
  • the second wiring electrode 18B is provided on the second surface 11B side of the mounting substrate 11 so as to cover the second connection electrode 17B and the second diffusion region 15B. 2 diffusion regions 15B.
  • the semiconductor element portion 15 constitutes the Zener diode 3 which is a semiconductor electrostatic discharge protection element portion.
  • the semiconductor element unit 15 is provided on the second surface 11B side of the mounting substrate 11 and includes a first diffusion region 15A and a second diffusion region 15B.
  • FIG. 3 is a diagram illustrating the structure of the semiconductor element unit 15 of the light emitting device 10 according to the present embodiment.
  • the semiconductor element portion 15 includes an n-type semiconductor region (n ⁇ ) having a low impurity concentration.
  • the first and second diffusion regions 15A and 15B are formed by doping impurities near the surface of the n-type semiconductor region (n ⁇ ).
  • the first diffusion region 15A is an n-type semiconductor region (n +) having a high impurity concentration.
  • the second diffusion region 15B is a p-type semiconductor region (p +) with a high impurity concentration.
  • the first diffusion region 15A and the second diffusion region 15B are arranged with a space therebetween.
  • the second diffusion region 15B which is a p-type semiconductor region (p +), and the first diffusion region 15A and the second diffusion region 15B in the n-type semiconductor region (n ⁇ ) which is an insulator layer.
  • the first diffusion region 15A which is an n-type semiconductor region (n +) constitute the Zener diode 3 as a PIN diode. Therefore, the second diffusion region 15B serves as the anode of the Zener diode 3, and the first diffusion region 15A serves as the cathode of the Zener diode 3.
  • the first diffusion region 15A and the second diffusion region 15B may be configured to be adjacent to each other without being separated by an insulator layer.
  • the Zener diode 3 is formed as a PN diode by the second diffusion region 15B which is a p-type semiconductor region (p +) and the first diffusion region 15A which is an n-type semiconductor region (n +). Will be configured.
  • the polarity of the insulator layer may be reversed, or the polarity may be switched between the first diffusion region 15A and the second diffusion region 15B.
  • the polarity is switched between the first diffusion region 15A and the second diffusion region 15B, the anode and the cathode of the Zener diode 3 are switched, so that the anode and the cathode in the LED element 2 may be switched.
  • the first diffusion region 15A is connected to the first terminal electrode 12A via the first wiring electrode 18A.
  • the first diffusion region 15A is connected to the first mounting electrode 16A via the first wiring electrode 18A and the first connection electrode 17A.
  • the first mounting electrode 16A, the first wiring electrode 18A, the first connection electrode 17A, and the first terminal electrode 12A constitute a first wiring portion.
  • the first element terminal electrode 23A that is the anode of the LED element 2 and the first diffusion region 15A that is the cathode of the Zener diode are connected by a first wiring portion.
  • the second diffusion region 15B is connected to the second terminal electrode 12B via the second wiring electrode 18B.
  • the second diffusion region 15B is connected to the second mounting electrode 16B via the second wiring electrode 18B and the second connection electrode 17B.
  • the second mounting electrode 16B, the second wiring electrode 18B, the second connection electrode 17B, and the second terminal electrode 12B constitute a second wiring portion.
  • the second element terminal electrode 23B, which is the cathode of the LED element 2 and the second diffusion region 15B, which is the anode of the Zener diode, are connected by a second wiring portion.
  • the LED element 2 and the Zener diode 3 composed of the semiconductor element portion 15 are connected in parallel with the cathode and anode facing in opposite directions, and the circuit configuration shown in FIG. 1 is realized.
  • the semiconductor element unit 15 constitutes the Zener diode 3 that functions as an ESD protection circuit for the LED element 2, the electrostatic resistance is good.
  • the semiconductor element portion 15 is provided on the second surface 11 ⁇ / b> B side of the mounting substrate 11 and is sufficiently separated from the LED element 2. For this reason, the semiconductor element portion 15 is not easily affected by the heat generated in the LED element 2, and the leakage current in the Zener diode 3 including the semiconductor element portion 15 is unlikely to increase. Since the light emitted from the LED element 2 and ambient environmental light are blocked by the mounting substrate 11, the semiconductor element portion 15 is less likely to be exposed to these lights. Therefore, in the light emitting device 10, it is difficult for the leakage current in the Zener diode 3 including the semiconductor element portion 15 to increase due to the light emitted from the LED element 2 and the ambient environmental light. Therefore, the state where the luminous efficiency of the LED element 2 is high can be maintained.
  • the semiconductor element portion 15 is not provided on the first surface 11A side of the mounting substrate 11, the flatness of the first surface 11A is high. For this reason, the bonding strength between the LED element 2 and the mounting substrate 11 can be increased, and the occurrence of mounting defects of the LED element 2 can be prevented.
  • a ground connection terminal electrode is provided on the second surface 11B of the mounting substrate 11, and the ground connection terminal electrode is provided.
  • one end of a Zener diode may be connected.
  • the semiconductor element portion 15 constitutes the Zener diode 3, but in the light emitting device according to the present embodiment, the semiconductor element portion constitutes a varistor.
  • FIG. 4A is an equivalent circuit diagram of the light emitting device 40 according to the second embodiment of the present invention.
  • the light emitting device 40 includes an LED element 2 that is a light emitting element, and a mounting substrate 41.
  • the mounting substrate 41 has a built-in varistor 4.
  • the LED element 2 is mounted on a mounting substrate 41 and connected in parallel with the varistor 4.
  • the varistor 4 protects the LED element 2 from static electricity. That is, the varistor 4 is a semiconductor electrostatic discharge protection element part.
  • FIG. 4B shows a cross section of the mounting substrate 41 and a side surface of the LED element 2 in the light emitting device 40 according to the present embodiment.
  • the mounting substrate 41 includes a first terminal electrode 42A, a second terminal electrode 42B, insulating films 43A, 43B, 43C, and 43D, a ceramic base 44, a semiconductor element portion 45, and a first mounting electrode 46A.
  • the second mounting electrode 46B, the first connection electrode 47A, the second connection electrode 47B, the first wiring electrode 48A, and the second wiring electrode 48B are provided.
  • the mounting substrate 41 is different from the mounting substrate 11 of the light emitting device 10 according to the first embodiment only in the configuration of the ceramic base portion 44 and the semiconductor element portion 45.
  • the first terminal electrode 42A, the second terminal electrode 42B, the insulating films 43A, 43B, 43C, and 43D, the first mounting electrode 46A, the second mounting electrode 46B, and the first connection electrode 47A, the second connection electrode 47B, the first wiring electrode 48A, and the second wiring electrode 48B are configured in the same manner as in the first embodiment.
  • the ceramic base 44 has a rectangular flat plate shape in plan view and is made of ceramics such as alumina.
  • the ceramic base 44 has through holes 44A and 44B.
  • the semiconductor element portion 45 constitutes a varistor 4 that is a semiconductor electrostatic discharge protection element portion.
  • the semiconductor element unit 45 is provided on the second surface 41B side of the mounting substrate 41, and includes a first varistor electrode 45A, a second varistor electrode 45B, and a varistor layer 45C.
  • the varistor layer 45C is made of a varistor material such as zinc oxide or strontium titanate, and is provided between the first varistor electrode 45A and the second varistor electrode 45B.
  • the first varistor electrode 45A is connected to the first terminal electrode 42A via the first wiring electrode 48A.
  • the first varistor electrode 45A is connected to the first mounting electrode 46A via the first wiring electrode 48A and the first connection electrode 47A.
  • the first mounting electrode 46A, the first wiring electrode 48A, the first connection electrode 47A, and the first terminal electrode 42A constitute a first wiring portion.
  • the first element terminal electrode 23A, which is the anode of the LED element 2, and the first varistor electrode 45A are connected by a first wiring portion.
  • the second varistor electrode 45B is connected to the second terminal electrode 42B via the second wiring electrode 48B.
  • the second varistor electrode 45B is connected to the second mounting electrode 46B via the second wiring electrode 48B and the second connection electrode 47B.
  • the second mounting electrode 46B, the second wiring electrode 48B, the second connection electrode 47B, and the second terminal electrode 42B constitute a second wiring portion.
  • the second element terminal electrode 23B, which is the cathode of the LED element 2, and the second varistor electrode 45B are connected by a second wiring portion.
  • the LED element 2 and the varistor 4 including the semiconductor element unit 45 are connected in parallel, and the circuit configuration shown in FIG. 4A is realized.
  • the semiconductor element portion 45 constitutes the varistor 4 that functions as an ESD protection circuit for the LED element 2, the electrostatic resistance is good.
  • the semiconductor element portion may constitute a varistor.
  • the LED element 2 and the varistor 4 composed of the semiconductor element unit 45 are connected in parallel.
  • a ground connection terminal electrode is provided on the second surface 41B of the mounting substrate 41 to connect the ground.
  • the first varistor electrode 45A or the second varistor electrode 45B may be connected to the terminal electrode.
  • two varistors are prepared, one end of each varistor is connected to the first element terminal electrode 23A and the second element terminal electrode 23B of the LED element 2, and the other end of each varistor is connected to the second of the mounting substrate 41. You may comprise so that it may connect to the terminal electrode for ground connection provided in the surface 41B.
  • the light emitting device 50 according to the present embodiment has the same circuit configuration as that of the light emitting device 10 according to the first embodiment, but the configurations of the semiconductor element portion and the first and second wiring electrodes are different. For this reason, the light emitting device 50 includes a mounting substrate 51 having a configuration different from that of the mounting substrate 11 of the light emitting device 10, but the other configurations are substantially the same.
  • the light emitting device 50 includes an LED element and a mounting substrate 51. Similar to the mounting substrate 11 of the light emitting device 10 according to the first embodiment, the mounting substrate 51 includes first and second mounting electrodes provided for mounting LED elements.
  • FIG. 5 is a plan view of the light emitting device 50 according to the present embodiment as seen through the LED element and the first and second mounting electrodes. In FIG. 5, the LED element and the first and second mounting electrodes are not shown.
  • the mounting substrate 51 includes a semiconductor element portion 55.
  • the semiconductor element unit 15 of the light emitting device 10 includes the first and second diffusion regions 15A and 15B, whereas the semiconductor element unit 55 includes the first diffusion region 55A and the second diffusion region 55A. Diffusion region 55B and third diffusion region 55C.
  • the first to third diffusion regions 55A to 55C each have a rectangular shape in plan view, and are arranged side by side at a distance from each other.
  • the semiconductor element portion 55 includes an n-type semiconductor region (n ⁇ ) having a low impurity concentration.
  • the first to third diffusion regions 55A to 55C are formed by doping impurities near the surface of the n-type semiconductor region (n ⁇ ).
  • the second diffusion region 55B located at the center is an n-type semiconductor region (n +) having a high impurity concentration.
  • the first and third diffusion regions 55A and 55C located on both sides of the second diffusion region 55B are p-type semiconductor regions (p +) having a high impurity concentration. Position in the n-type semiconductor region (n ⁇ ) between the first diffusion region 55A and the second diffusion region 55B and between the second diffusion region 55B and the third diffusion region 55C. The part to do is an insulator layer.
  • the first diffusion region 55A which is a p-type semiconductor region (p +) and a position between the first diffusion region 55A and the second diffusion region 55B in the n-type semiconductor region (n ⁇ ).
  • a second diffusion region 55B that is an n-type semiconductor region (n +) constitute a first PIN diode
  • a third diffusion region 55C that is a p-type semiconductor region (p +)
  • Two PIN diodes are formed.
  • the first and second PIN diodes constitute a Zener diode.
  • the first and second wiring electrodes 58A and 58B have a shape having comb-like portions.
  • the first wiring electrode 58A includes a comb electrode 58A1.
  • the comb electrode 58A1 has a rectangular shape in plan view, and is provided so as to protrude from a part of the first wiring electrode 58A.
  • the comb electrode 58A1 is provided so as to cover the second diffusion region 55B, and is connected to the second diffusion region 55B.
  • the second wiring electrode 58B includes comb electrodes 58B1 and 58B2.
  • the comb electrodes 58B1 and 58B2 have a rectangular shape in plan view, and are provided so as to protrude from a part of the second wiring electrode 58B.
  • the comb electrode 58B1 is provided so as to cover the first diffusion region 55A, and is connected to the first diffusion region 55A.
  • the comb electrode 58B2 is provided so as to cover the third diffusion region 55C, and is connected to the third diffusion region 55C.
  • the current capacity of the Zener diode formed by the semiconductor element portion 55 can be increased, and even if a large amount of current flows through the Zener diode, It is possible to prevent the Zener diode from being destroyed by the current.
  • the light emitting device 60 according to the present embodiment has the same circuit configuration as that of the light emitting device 10 according to the first embodiment, but the configuration of the electrodes of the mounting substrate is different. For this reason, the light emitting device 60 includes a mounting substrate 61 having a configuration different from that of the mounting substrate 11 of the light emitting device 10, but the other configurations are substantially the same.
  • FIG. 6 is a schematic cross-sectional view illustrating the configuration of the light emitting device 60 according to the present embodiment, and shows a cross section of the mounting substrate 61 and a side surface of the LED element 2.
  • the light emitting device 60 includes the LED element 2 and a mounting substrate 61.
  • the mounting substrate 61 has a first surface 61A and a second surface 61B facing the first surface 61A.
  • the mounting substrate 61 includes a first terminal electrode 62A, a second terminal electrode 62B, insulating films 63A, 63B, 63C, and 63D, a silicon base portion 64, a semiconductor element portion 65, and a first mounting electrode 66A.
  • the second mounting electrode 66B, the first connection electrode 67A, the second connection electrode 67B, the first wiring electrode 68A, and the second wiring electrode 68B are provided.
  • the semiconductor element portion 65 is configured in the same manner as the semiconductor element portion 15 of the light emitting device 10 according to the first embodiment, and constitutes a Zener diode that is a semiconductor electrostatic discharge protection element portion.
  • a diffusion region 65A and a second diffusion region 65B are provided.
  • the silicon base portion 64 has a rectangular flat plate shape in plan view and is made of high resistance single crystal silicon.
  • the silicon base portion 14 of the light emitting device 10 according to the first embodiment has the through holes 14A and 14B, whereas the silicon base portion 64 does not have the through holes.
  • the insulating films 63A, 63B, 63C, and 63D are made of an insulator such as glass.
  • the insulating film 63 ⁇ / b> A is provided on the first surface 61 ⁇ / b> A side of the mounting substrate 61 so as to cover the surface of the silicon base 64.
  • the insulating film 63B is provided on the second surface 61B side of the mounting substrate 61 so as to cover a portion excluding the first and second diffusion regions 65A and 65B.
  • the insulating film 63 ⁇ / b> C is provided so as to cover the side surface of the silicon base 64.
  • the insulating film 63D is provided on the second surface 61B side of the mounting substrate 61 so as to cover a part of the insulating film 63B and a part of the first and second wiring electrodes 68A and 68B.
  • the first and second mounting electrodes 66A and 66B are configured in the same manner as the first and second mounting electrodes 16A and 16B of the light emitting device 10 according to the first embodiment, and are for mounting the LED element 2. Is provided.
  • the first mounting electrode 66A is provided on the first surface 61A side of the mounting substrate 61 so as to cover a part of the insulating film 63A and the first connection electrode 67A. For this reason, the first mounting electrode 66A is connected to the first connection electrode 67A.
  • the first mounting electrode 66A is electrically connected to the first element terminal electrode 23A by the bump 31.
  • the second mounting electrode 66B is provided on the first surface 61A side of the mounting substrate 61 so as to cover a part of the insulating film 63A and the second connection electrode 67B. For this reason, the second mounting electrode 66B is connected to the second connection electrode 67B.
  • the second mounting electrode 66B is electrically connected to the second element terminal electrode 23B by the bump 32.
  • the first connection electrode 67A is provided on the side surface side of the mounting substrate 61 so as to cover the insulating film 63C, and electrically connects the first mounting electrode 66A and the first wiring electrode 68A.
  • the second connection electrode 67B is provided on the side surface side of the mounting substrate 61 so as to cover the insulating film 63C, and electrically connects the second mounting electrode 66B and the second wiring electrode 68B.
  • the first wiring electrode 68A is provided on the second surface 61B side of the mounting substrate 61 so as to cover the first connection electrode 67A and the first diffusion region 65A. 1 diffusion region 65A.
  • the second wiring electrode 68B is provided on the second surface 61B side of the mounting substrate 61 so as to cover the second connection electrode 67B and the second diffusion region 65B. 2 diffusion regions 65B.
  • the first terminal electrode 62A is provided on the second surface 61B side of the mounting substrate 61 so as to cover a part of the first wiring electrode 68A, and is connected to the first wiring electrode 68A.
  • the second terminal electrode 62B is provided on the second surface 61B side of the mounting substrate 61 so as to cover a part of the second wiring electrode 68B, and is connected to the second wiring electrode 68B.
  • the first and second terminal electrodes 62A and 62B are connected to the electrodes of the circuit board on which the light emitting device 60 is mounted.
  • the first and second connection electrodes 67 ⁇ / b> A and 67 ⁇ / b> B are provided on the side surface of the mounting substrate 61.
  • the first and second connection electrodes 67A and 67B are formed with grooves using a method such as dicing, etching, or sandblasting when the silicon base 64 is in a wafer state, and the grooves are filled with metal by a plating method or the like. And so on. Therefore, the first and second connection electrodes can be easily formed as compared with the configuration in which the first and second connection electrodes are provided in the through holes of the silicon base as in the first embodiment. it can.
  • the light emitting device 70 according to the present embodiment has the same circuit configuration as the light emitting device 10 according to the first embodiment, but the configuration of the mounting substrate is different. For this reason, the light emitting device 70 includes a mounting substrate 71 having a configuration different from that of the mounting substrate 11 of the light emitting device 10, but the other configurations are substantially the same.
  • FIG. 7 is a schematic cross-sectional view illustrating the configuration of the light emitting device 70 according to the present embodiment, and shows a cross section of the mounting substrate 71 and a side surface of the LED element 2.
  • the light emitting device 70 according to the present embodiment includes the LED element 2 and a mounting substrate 71.
  • the mounting substrate 71 has a first surface 71A and a second surface 71B facing the first surface 71A.
  • the mounting substrate 71 includes a first terminal electrode 72A, a second terminal electrode 72B, insulating films 73A and 73B, a silicon base portion 74, a semiconductor element portion 75, a first mounting electrode 76A, and a second mounting electrode 72A.
  • a mounting electrode 76B, a first wiring electrode 78A, and a second wiring electrode 78B are provided.
  • the insulating films 73A and 73B are made of an insulator such as glass.
  • the insulating film 73A covers all portions on the side surface of the mounting substrate 71 and portions other than the first and second diffusion regions 75A and 75B of the silicon base 74 on the second surface 71B side of the mounting substrate 71. Is provided.
  • the insulating film 73B is provided on the second surface 71B side of the mounting substrate 71 so as to cover part of the insulating film 73A and part of the first and second wiring electrodes 78A and 78B.
  • the semiconductor element portion 75 is configured in the same manner as the semiconductor element portion 15 of the light emitting device 10 according to the first embodiment, and constitutes a Zener diode that is a semiconductor electrostatic discharge protection element portion.
  • a diffusion region 75A and a second diffusion region 75B are provided.
  • the silicon base 74 has a rectangular flat plate shape in plan view, and includes a first semiconductor base 74A made of low-resistance single crystal silicon, a second semiconductor base 74B made of low-resistance single crystal silicon, and an insulating material such as glass. And an insulator portion 74C made of a body.
  • the insulator part 74C is disposed between the first semiconductor base part 74A and the second semiconductor base part 74B, and insulates the first semiconductor base part 74A and the second semiconductor base part 74B.
  • a semiconductor element portion 75 is provided in the first semiconductor base portion 74A.
  • the first semiconductor base 74A functions as a first connection electrode that electrically connects the first mounting electrode 76A and the first wiring electrode 78A.
  • the second semiconductor base 74B functions as a second connection electrode that electrically connects the second mounting electrode 76B and the second wiring electrode 78B.
  • the first terminal electrode 72A is provided on the second surface 71B side of the mounting substrate 71 so as to cover a part of the first wiring electrode 78A, and is connected to the first wiring electrode 78A.
  • the second terminal electrode 72B is provided on the second surface 71B side of the mounting substrate 71 so as to cover a part of the second wiring electrode 78B, and is connected to the second wiring electrode 78B.
  • the first and second terminal electrodes 72A and 72B are connected to the electrodes of the circuit board on which the light emitting device 70 is mounted.
  • the first and second mounting electrodes 76A and 76B are provided for mounting the LED element 2.
  • the first mounting electrode 76A is provided on the first surface 71A side of the mounting substrate 71 so as to cover the first semiconductor base 74A.
  • the first mounting electrode 76A is connected to the first semiconductor base 74A.
  • the first mounting electrode 76A is electrically connected to the first element terminal electrode 23A by the bump 31.
  • the second mounting electrode 76B is provided on the first surface 71A side of the mounting substrate 71 so as to cover the second semiconductor base 74B.
  • the second mounting electrode 76B is connected to the second semiconductor base 74B.
  • the second mounting electrode 76B is electrically connected to the second element terminal electrode 23B by the bump 32.
  • the first wiring electrode 78A is provided on the second surface 71B side of the mounting substrate 71 so as to cover a part of the first semiconductor base portion 74A and the first diffusion region 75A, and the first semiconductor base portion.
  • the second wiring electrode 78B is provided on the second surface 71B side of the mounting substrate 71 so as to cover a part of the second semiconductor base 74B and the second diffusion region 75B, and the second semiconductor base 74B and the second diffusion region 75B are connected.
  • the first mounting electrode 76A, the first semiconductor base portion 74A, the first wiring electrode 78A, and the first terminal electrode 72A constitute a first wiring portion.
  • the first element terminal electrode 23A, which is the anode of the LED element 2, and the first diffusion region 75A, which is the cathode of the Zener diode, are connected by a first wiring portion.
  • the second mounting electrode 76B, the second semiconductor base 74B, the second wiring electrode 78B, and the second terminal electrode 72B constitute a second wiring portion.
  • the second element terminal electrode 23B, which is the cathode of the LED element 2, and the second diffusion region 75B, which is the anode of the Zener diode are connected by a second wiring portion.
  • the silicon base 74 is made of low-resistance single crystal silicon, and the first and second semiconductor bases 74A and 74B function as connection electrodes.
  • a groove is formed on a low-resistance single crystal silicon substrate by using a method such as dicing, wet etching, or sand blasting, and the groove is filled with an insulating material such as polysilicon, glass, or resin. It can be realized by forming a body part.
  • the manufacturing cost can be reduced as compared with the case where the through hole is provided in the silicon base as in the first embodiment.
  • the present invention can be carried out, but the description of the embodiment is merely an example, and any light emitting element device can be used as long as the operational effects of the present invention are within the scope described in the claims. Can also be obtained.
  • LED element semiconductor light emitting diode element 21 ... Sapphire substrate 22 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

　実装基板にＥＳＤ保護素子を内蔵する構成でも、発光素子の発光効率の低下を防ぐことができるとともに、発光素子の実装不良の発生を防止することができる。発光装置（１０）は、発光素子（２）と、発光素子（２）が実装される第１の面（１１Ａ）と、第１の面（１１Ａ）と対向する第２の面（１１Ｂ）とを有し、第２の面（１１Ｂ）側に設けられ、発光素子（２）と接続されている、半導体静電気放電保護素子部（１５）を備える、実装基板（１１）と、を備える。

Description

発光装置
　本発明は、発光素子と、発光素子が実装される実装基板と、を備える発光装置に関する。
　近年、消費電力が少なく長寿命な発光装置である半導体発光ダイオード（以下、ＬＥＤ：ＬｉｇｈｔＥｍｉｔｔｉｎｇ Ｄｉｏｄｅ）装置を用いた照明装置の普及が進んでいる。照明装置などに用いられるＬＥＤ装置は、発光素子であるＬＥＤ素子と、ＬＥＤ素子が実装される実装基板と、を備えている。実装基板は、アルミナなどのセラミックからなる。このようなＬＥＤ装置は、照明装置を構成している回路基板に実装される。
　従来のＬＥＤ装置は、ＬＥＤ素子が静電気により破壊されることを防ぐため、ＬＥＤ素子を静電気から保護する静電気放電（以下、ＥＳＤ：ＥｌｅｃｔｒｏＳｔａｔｉｃＤｉｓｃｈａｒｇｅ）保護素子を備えている。ＥＳＤ保護素子としては、バリスタやツェナーダイオードなどが用いられる。従来のＬＥＤ装置では、ＥＳＤ保護素子は、ＬＥＤ素子とともに実装基板の１つの面に実装される。
　しかし、上記のような従来のＬＥＤ装置では、ＬＥＤ素子とＥＳＤ保護素子とが実装基板の１つの面に並べて実装されるため実装基板の面積が大きくなり、ＬＥＤ装置の小型化が困難である。そこで、実装基板の第１の面にＬＥＤ素子を実装し、第１の面と対向する第２の面にＥＳＤ保護素子を実装したＬＥＤ装置が提案されている（例えば、特許文献１参照。）。
　ここで、特許文献１を参考にした発光装置の構成について説明する。図８（Ａ）は、特許文献１を参考にした発光装置１０１の模式図である。図８（Ａ）に示すように、発光装置１０１は、ＬＥＤ素子１０２と、ＥＳＤ保護素子１０６と、実装基板１１０と、を備えている。
　ＬＥＤ素子１０２は、実装基板１１０の第１の面に実装されている。ＬＥＤ素子１０２は、ワイヤ１０４によって実装基板１１０の電極と電気的に接続されている。実装基板１１０の第１の面には、ＬＥＤ素子１０２の周りに空間を形成するように、壁部１２０が設けられている。壁部１２０によって形成されたＬＥＤ素子１０２の周りの空間は、透明封止体１３０により封止されている。透明封止体１３０は、ＬＥＤ素子１０２から発生する紫外線を吸収する紫外線吸収剤や単色光を白色光に変換させる蛍光体などを含有している。ＥＳＤ保護素子１０６は、実装基板１１０の第１の面と対向する第２の面に実装されている。ＥＳＤ保護素子１０６は、ワイヤ１０８によって実装基板１１０の電極と電気的に接続されている。実装基板１１０の第２の面には、ＥＳＤ保護素子１０６の周りに空間を形成するように、開口部を有する第２基板１４０が設けられている。第２基板１４０によって形成されたＥＳＤ保護素子１０６の周りの空間は、封止体１５０により封止されている。発光装置１０１は、側面型ＬＥＤ装置である。
　発光装置１０１では、ＬＥＤ素子１０２で発生する熱によって、ＬＥＤ素子１０２の発光効率が低下したり、透明封止体１３０に含有されている蛍光体などが劣化したりすることがある。そのため、ＬＥＤ素子１０２で発生する熱を、外部に効率的に放出することが望まれる。しかしながら、発光装置１０１では、ＥＳＤ保護素子１０６、第２基板１４０、封止体１５０が実装基板１１０の第２の面に設けられているため、ＬＥＤ素子１０２で発生する熱を実装基板１１０の第２の面から直接放出することができない。よって、発光装置１０１では、放熱性が低くならざるをえない。また、発光装置１０１では、実装基板１１０の互いに対向する２つの面にＬＥＤ素子１０２とＥＳＤ保護素子１０６とがそれぞれ実装されるため、低背化が困難であるという問題もある。
　そこで、実装基板を貫通するサーマルビアが設けられており、ＥＳＤ保護素子であるバリスタが実装基板に設けられている、ＬＥＤ装置が提案されている（例えば、特許文献２参照）。
　ここで、特許文献２を参考にした発光装置の構成について説明する。図８（Ｂ）は、特許文献２を参考にした発光装置２０１の模式図である。図８（Ｂ）に示すように、発光装置２０１は、発光ダイオード素子２２０と、セラミック基板２１２と、バリスタ部２１０と、を備えている。セラミック基板２１２は、実装基板であり、実装電極２１３Ａ，２１３Ｂと、熱伝導体部２１５と、端子電極２１６Ａ，２１６Ｂと、外部熱伝導体部２１７と、接続電極２１９Ａ，２１９Ｂと、を備えている。
　発光ダイオード素子２２０は、セラミック基板２１２の第１の面に実装されている。バリスタ部２１０は、ＥＳＤ保護素子を構成しており、セラミック基板２１２の第１の面における発光ダイオード素子２２０が実装されている領域を取り囲むように設けられている。ガラスセラミック層２１４が、バリスタ部２１０の上に設けられている。
　実装電極２１３Ａ，２１３Ｂは、セラミック基板２１２の第１の面側に設けられており、導電性接着剤２２２により発光ダイオード素子２２０の電極と接続されている。端子電極２１６Ａ，２１６Ｂは、セラミック基板２１２の第１の面に対向する第２の面に設けられており、接続電極２１９Ａ，２１９Ｂにより実装電極２１３Ａ，２１３Ｂに接続されている。熱伝導体部２１５は、セラミック基板２１２を貫通するように設けられており、導電性接着剤２２２により発光ダイオード素子２２０と接続されている。すなわち、熱伝導体部２１５は、サーマルビアである。外部熱伝導体部２１７は、セラミック基板２１２の第２の面に設けられており、熱伝導体部２１５と接続されている。
　発光装置２０１では、発光ダイオード素子２２０で発生する熱を熱伝導体部２１５を介して外部熱伝導体部２１７から外部に放出することができるため、放熱性を高くすることができる。また、バリスタ部２１０はセラミック基板２１２の第１の面における発光ダイオード素子２２０が実装されている領域を取り囲むように設けられているため、発光装置２０１では小型化と低背化とを実現することができる。
　発光装置２０１では、外部からの静電気は外部熱伝導体部２１７及び熱伝導体部２１５を介してバリスタ部２１０に流入することになる。このとき、熱伝導体部２１５の上端や下端の近傍に電界が集中し、熱伝導体部２１５に金属鎔断が発生し易いという問題がある。このような電界の集中による熱伝導体部の金属鎔断の発生を防ぐために、複数の熱伝導体部を設けることや熱伝導体部を大きくすることが考えられるが、この場合には発光装置の小型化が困難となる。
　そこで、アルミナなどのセラミックよりも熱伝導率が高いシリコンからなる実装基板を用い、ＥＳＤ保護素子であるツェナーダイオードが実装基板に内蔵されているＬＥＤ装置が提案されている（例えば、特許文献３参照）。
　ここで、特許文献３を参考にした発光装置の構成について説明する。図８（Ｃ）は、特許文献３を参考にした発光装置３０１の模式図である。図８（Ｃ）に示すように、発光装置３０１は、発光素子３１１と、ツェナーダイオード３２１と、を備えている。
　発光素子３１１は、サファイア基板３１２と、半導体化合物層３１３と、ｎ側電極３１４と、ｐ側電極３１５と、を備えている。半導体化合物層３１３は、サファイア基板３１２に形成されており、発光層であるＩｎＧａＮ活性層を含む複数の層からなる。そして、半導体化合物層３１３のサファイア基板３１２側の面と対向している面には、ｎ側電極３１４とｐ側電極３１５とが設けられている。ｎ側電極３１４は、半導体化合物層３１３の中の一つの層として形成されるｎ型層に設けられている。ｐ側電極３１５は、半導体化合物層３１３の中の一つの層として形成されるｐ型層に設けられている。ｎ側電極３１４にはマイクロバンプ３１６が接合されており、ｐ側電極３１５にはマイクロバンプ３１７が接合されている。
　ツェナーダイオード３２１は、ｎ型シリコン基板３２２を基材とした実装基板として構成されている。ｎ型シリコン基板３２２の底面には、ｎ側電極３２３が設けられている。ｎ型シリコン基板３２２の上面には、ｎ型シリコン基板３２２の表面の一部の領域を被覆する酸化膜３２４が設けられている。ｎ型シリコン基板３２２の表面における酸化膜３２４によって覆われていない領域には、ｐ型半導体領域３２５とｎ側電極３２７とがそれぞれ設けられている。ｐ型半導体領域３２５の上面には、ｐ側電極３２６が設けられている。ツェナーダイオード３２１では、ｐ型半導体領域３２５とｎ型シリコン基板３２２とがｐｎ接合を構成している。
　ツェナーダイオード３２１は、導電性のＡｇペースト３３２により、外部の回路基板であるマウント部３３１上に実装されている。発光素子３１１は、マイクロバンプ３１６，３１７により、ツェナーダイオード３２１上に実装されている。また、ワイヤ３３３がｐ側電極３２６に接続されている。
　発光装置３０１は、実装基板であるツェナーダイオード３２１が、アルミナなどのセラミックよりも熱伝導率が高いシリコンからなるｎ型シリコン基板３２２を基材としているため、発光素子３１１で発生する熱を効率的に放出することができる。また、ツェナーダイオード３２１は、ＥＳＤ保護素子として機能するため、別途ＥＳＤ保護素子を設ける必要が無く、発光装置の小型化を実現することができる。
特開２００７－３６２３８号公報 特開２００８－２７０３２７号公報 特開平１１－２５１６４４号公報
　発光装置２０１，３０１のようにＥＳＤ保護素子がバリスタ部やツェナーダイオードからなる発光装置では、ＥＳＤ保護素子が発光素子の近傍に設けられている場合、発光素子で発生する熱によってＥＳＤ保護素子の温度が上昇し、リーク電流が増大することがある。ＥＳＤ保護素子のリーク電流が増大すると、発光素子の発光効率が低下する恐れがある。
　また、発光装置３０１では、ＥＳＤ保護素子であるツェナーダイオード３２１が発光素子３１１から発せられる光や周囲の環境光に晒されると、ツェナーダイオード３２１におけるリーク電流が増加し、これによっても発光素子３１１の発光効率が低下する恐れがある。
　さらに、発光素子が実装基板にフリップチップ実装される場合、実装不良の発生を防止するために、実装基板の実装面には数μｍ以下の平坦性が要求される。しかしながら、発光装置２０１のように実装基板がセラミックからなる場合、実装基板の実装面の平坦性は低く、実装不良が発生しやすい。特に、発光装置２０１のように、熱伝導体部２１５のようなサーマルビアが設けられている場合には、実装基板の実装面の平坦性はさらに低くなる。また、発光装置３０１のように実装基板の発光素子が実装される側の面にＥＳＤ保護素子が設けられている場合も、実装基板の実装面の平坦性は低く、実装不良が発生しやすい。実装基板の実装面の平坦性を高くするために、化学機械研磨などにより実装基板の実装面を平坦化することができるが、製造プロセスの複雑化する、製造コストが高くなるなどの問題がある。
　そこで、本発明の目的は、実装基板にＥＳＤ保護素子を内蔵する構成でも、発光素子の発光効率の低下を防ぐことができるとともに、発光素子の実装不良の発生を防止することができる、発光装置を実現することにある。
　本発明に係る発光装置は、発光素子と、実装基板と、を備える。実装基板は、発光素子が実装される第１の面と、前記第１の面と対向する第２の面とを有する。実装基板は、第２の面側に設けられ、発光素子と接続されている、半導体静電気放電保護素子部を備える。
　本発明に係る発光装置において、発光素子は、アノードとカソードとを備える半導体発光ダイオード素子であり、半導体静電気放電保護素子部は、アノードとカソードとを備えるツェナーダイオードを構成しており、半導体発光ダイオード素子とツェナーダイオードとは並列に接続されており、半導体発光ダイオード素子のカソードはツェナーダイオードのアノードと接続されており、半導体発光ダイオード素子のアノードはツェナーダイオードのカソードと接続されていてもよい。
　本発明に係る発光装置において、発光素子は、アノードとカソードとを備える半導体発光ダイオード素子であり、半導体静電気放電保護素子部は、バリスタを構成しており、半導体発光ダイオード素子とバリスタとは並列に接続されていてもよい。
　本発明によれば、半導体静電気放電保護素子部は、実装基板の第２の面側に設けられているため、発光素子から十分に離されている。このため、半導体静電気放電保護素子部は発光素子で生じる熱の影響を受けにくく、半導体静電気放電保護素子部におけるリーク電流が増加することが起こりにくい。発光素子から発せられる光や周囲の環境光は実装基板によって遮られるため、半導体静電気放電保護素子部がこれらの光に晒されることが少なくなる。よって、発光素子から発せられる光や周囲の環境光の影響で半導体静電気放電保護素子部におけるリーク電流が増加することが起こりにくい。よって、発光素子の発光効率が高い状態を維持することができる。また、半導体静電気放電保護素子部が実装基板の第１の面側に設けられていないことから、第１の面の平坦性が高い。このため、発光素子と実装基板との接合強度を高くすることができ、発光素子の実装不良の発生を防止することができる。
本発明の第１の実施形態に係る発光装置の等価回路図である。 本発明の第１の実施形態に係る発光装置の構成を説明する図である。 本発明の第１の実施形態に係る発光装置の半導体素子部の構造について説明する図である。 本発明の第２の実施形態に係る発光装置の構成を説明する図である。 本発明の第３の実施形態に係る発光装置の構成を説明する図である。 本発明の第４の実施形態に係る発光装置の構成を説明する図である。 本発明の第５の実施形態に係る発光装置の構成を説明する図である。 従来の発光装置の構成例について説明する図である。
　以下、本発明の第１の実施形態に係る発光装置について説明する。
　図１は、本発明の第１の実施形態に係る発光装置１０の等価回路図である。
　本実施形態に係る発光装置１０は、発光素子であるＬＥＤ素子２と、実装基板１１と、を備えている。実装基板１１は、ツェナーダイオード３を内蔵している。ＬＥＤ素子２は、実装基板１１に実装されており、ツェナーダイオード３と並列接続されている。ここで、ＬＥＤ素子２のカソードはツェナーダイオード３のアノードと接続されており、ＬＥＤ素子２のアノードはツェナーダイオード３のカソードと接続されている。ツェナーダイオード３は、ＬＥＤ素子２を静電気から保護する。すなわち、ツェナーダイオード３は、半導体静電気放電保護素子部である。
　図２は、本実施形態に係る発光装置１０の構成を説明する模式図である。図２には、実装基板１１の断面と、ＬＥＤ素子２の側面とを示している。
　ＬＥＤ素子２は、サファイア基板２１と、半導体化合物層２２と、第１の素子端子電極２３Ａと、第２の素子端子電極２３Ｂと、を備えている。
　半導体化合物層２２は、サファイア基板２１に設けられている。半導体化合物層２２は、発光層であるＩｎＧａＮ活性層（不図示）、ｐ型半導体層（不図示）、ｎ型半導体層（不図示）を含む複数の層からなる。ｐ型半導体層（不図示）とｎ型半導体層（不図示）とは、半導体化合物層２２におけるサファイア基板２１側の面と対向している面に露出するように設けられている。第１の素子端子電極２３Ａは、半導体化合物層２２におけるサファイア基板２１側の面と対向している面に露出しているｐ型半導体層（不図示）に設けられている。第２の素子端子電極２３Ｂは、半導体化合物層２２におけるサファイア基板２１側の面と対向している面に露出しているｎ型半導体層（不図示）に設けられている。
　第１の素子端子電極２３Ａは、ＬＥＤ素子２のアノードとして機能するものであり、バンプ３１が接合されている。第２の素子端子電極２３Ｂは、ＬＥＤ素子２のカソードとして機能するものであり、バンプ３２が接合されている。第１，第２の素子端子電極２３Ａ，２３Ｂは、例えば、金膜とニッケル膜とチタン膜と銅膜とが順に積層されてなる積層電極である。
　実装基板１１は、第１の端子電極１２Ａと、第２の端子電極１２Ｂと、絶縁膜１３Ａ，１３Ｂ，１３Ｃ，１３Ｄと、シリコン基部１４と、半導体素子部１５と、第１の実装電極１６Ａと、第２の実装電極１６Ｂと、第１の接続電極１７Ａと、第２の接続電極１７Ｂと、第１の配線電極１８Ａと、第２の配線電極１８Ｂと、を備えている。
　実装基板１１は、第１の面１１Ａと、第１の面１１Ａに対向する第２の面１１Ｂとを有する。ＬＥＤ素子２は、実装基板１１の第１の面１１Ａに実装されている。
　シリコン基部１４は、平面視して矩形の平板状であり、高抵抗単結晶シリコンからなる。実装基板１１を構成するシリコン基部１４が単結晶シリコンからなるため、実装基板１１の熱伝導率は高い。このため、発光装置１０では、ＬＥＤ素子２で発生する熱を外部に効率的に放出することができ、ＬＥＤ素子２の発光効率の低下やＬＥＤ素子２に設けられる蛍光体（不図示）の劣化が起こりにくい。シリコン基部１４は、貫通孔１４Ａ，１４Ｂを有する。
　絶縁膜１３Ａ，１３Ｂ，１３Ｃ，１３Ｄは、ガラスなどの絶縁体からなる。絶縁膜１３Ａは、実装基板１１の第１の面１１Ａ側において、シリコン基部１４における貫通孔１４Ａ，１４Ｂを除く部分を覆うように設けられている。絶縁膜１３Ｂは、実装基板１１の第２の面１１Ｂ側において、シリコン基部１４における貫通孔１４Ａ，１４Ｂと詳細を後述する第１，第２の拡散領域１５Ａ，１５Ｂとを除く部分を覆うように設けられている。絶縁膜１３Ｃは、貫通孔１４Ａ，１４Ｂの内周面の全面を覆うように設けられている。絶縁膜１３Ｄは、実装基板１１の第２の面１１Ｂ側において、絶縁膜１３Ｂの一部と、第１，第２の配線電極１８Ａ，１８Ｂの一部とを覆うように設けられている。
　第１の接続電極１７Ａは、貫通孔１４Ａの内部を充填するように設けられており、第１の実装電極１６Ａと第１の配線電極１８Ａとを電気的に接続している。第２の接続電極１７Ｂは、貫通孔１４Ｂの内部を充填するように設けられており、第２の実装電極１６Ｂと第２の配線電極１８Ｂとを電気的に接続している。
　第１，第２の接続電極１７Ａ，１７Ｂは、貫通孔１４Ａ，１４Ｂの内周面を覆うように膜状に設けられたものであってもよい。その場合には、貫通孔１４Ａ，１４Ｂの内部を充填するように樹脂をさらに設けてもよい。
　第１の端子電極１２Ａは、実装基板１１の第２の面１１Ｂ側において、第１の配線電極１８Ａの一部を覆うように設けられており、第１の配線電極１８Ａに接続されている。第２の端子電極１２Ｂは、実装基板１１の第２の面１１Ｂ側において、第２の配線電極１８Ｂの一部を覆うように設けられており、第２の配線電極１８Ｂに接続されている。第１，第２の端子電極１２Ａ，１２Ｂは、発光装置１０が搭載される回路基板の電極と接続される。第１，第２の端子電極１２Ａ，１２Ｂは、例えば、金膜とニッケル膜と銅膜とが順に積層されてなる積層電極である。
　第１，第２の実装電極１６Ａ，１６Ｂは、ＬＥＤ素子２を実装するために設けられている。第１の実装電極１６Ａは、実装基板１１の第１の面１１Ａ側において、絶縁膜１３Ａの一部と、第１の接続電極１７Ａ全体とを覆うように設けられている。このため、第１の実装電極１６Ａは、第１の接続電極１７Ａと接続されている。第１の実装電極１６Ａは、バンプ３１により第１の素子端子電極２３Ａと電気的に接続されている。第２の実装電極１６Ｂは、実装基板１１の第１の面１１Ａ側において、絶縁膜１３Ａの一部と、第２の接続電極１７Ｂ全体とを覆うように設けられている。このため、第２の実装電極１６Ｂは、第２の接続電極１７Ｂと接続されている。第２の実装電極１６Ｂは、バンプ３２により第２の素子端子電極２３Ｂと電気的に接続されている。第１，第２の実装電極１６Ａ，１６Ｂは、例えば、金膜とニッケル膜とチタン膜と銅膜とが順に積層されてなる積層電極である。
　第１の配線電極１８Ａは、実装基板１１の第２の面１１Ｂ側において第１の接続電極１７Ａと第１の拡散領域１５Ａとを覆うように設けられており、第１の接続電極１７Ａと第１の拡散領域１５Ａとに接続されている。
　第２の配線電極１８Ｂは、実装基板１１の第２の面１１Ｂ側において第２の接続電極１７Ｂと第２の拡散領域１５Ｂとを覆うように設けられており、第２の接続電極１７Ｂと第２の拡散領域１５Ｂとに接続されている。
　半導体素子部１５は、半導体静電気放電保護素子部であるツェナーダイオード３を構成するものである。半導体素子部１５は、実装基板１１の第２の面１１Ｂ側に設けられており、第１の拡散領域１５Ａと第２の拡散領域１５Ｂとを備えている。
　ここで、半導体素子部１５の構成例について説明する。
　図３は、本実施形態に係る発光装置１０の半導体素子部１５の構造について説明する図である。
　半導体素子部１５は、不純物濃度の低いｎ型半導体領域（ｎ－）を備えている。第１，第２の拡散領域１５Ａ，１５Ｂは、ｎ型半導体領域（ｎ－）の表面近傍の部分に不純物をドープすることで形成されている。第１の拡散領域１５Ａは、不純物濃度の高いｎ型半導体領域（ｎ＋）である。第２の拡散領域１５Ｂは、不純物濃度の高いｐ型半導体領域（ｐ＋）である。そして、第１の拡散領域１５Ａと第２の拡散領域１５Ｂとは、間隔を隔てて配置されている。半導体素子部１５では、ｐ型半導体領域（ｐ＋）である第２の拡散領域１５Ｂと、絶縁体層であるｎ型半導体領域（ｎ－）における第１の拡散領域１５Ａと第２の拡散領域１５Ｂとの間に位置する部分と、ｎ型半導体領域（ｎ＋）である第１の拡散領域１５Ａとにより、ツェナーダイオード３がＰＩＮダイオードとして構成されている。そのため、第２の拡散領域１５Ｂがツェナーダイオード３のアノードとなり、第１の拡散領域１５Ａがツェナーダイオード３のカソードとなっている。
　なお、半導体素子部１５において、第１の拡散領域１５Ａと第２の拡散領域１５Ｂとは、絶縁体層により間隔を隔てることなく、互いに隣接するように構成してもよい。その場合、半導体素子部１５では、ｐ型半導体領域（ｐ＋）である第２の拡散領域１５Ｂと、ｎ型半導体領域（ｎ＋）である第１の拡散領域１５Ａとにより、ツェナーダイオード３がＰＮダイオードとして構成されることになる。
　また、半導体素子部１５において、絶縁体層の極性を反転させたり、第１の拡散領域１５Ａと第２の拡散領域１５Ｂとで極性を入れ替えたりしてもよい。第１の拡散領域１５Ａと第２の拡散領域１５Ｂとで極性を入れ替える場合には、ツェナーダイオード３のアノードとカソードとが入れ替わるため、ＬＥＤ素子２におけるアノードとカソードとを入れ替えるように構成するとよい。
　図２に示すように、第１の拡散領域１５Ａは、第１の配線電極１８Ａを介して第１の端子電極１２Ａに接続されている。また、第１の拡散領域１５Ａは、第１の配線電極１８Ａと第１の接続電極１７Ａとを介して第１の実装電極１６Ａに接続されている。第１の実装電極１６Ａと第１の配線電極１８Ａと第１の接続電極１７Ａと第１の端子電極１２Ａとは、第１の配線部を構成している。ＬＥＤ素子２のアノードである第１の素子端子電極２３Ａとツェナーダイオードのカソードである第１の拡散領域１５Ａとは、第１の配線部によって接続されている。
　図２に示すように、第２の拡散領域１５Ｂは、第２の配線電極１８Ｂを介して第２の端子電極１２Ｂに接続されている。また、第２の拡散領域１５Ｂは、第２の配線電極１８Ｂと第２の接続電極１７Ｂとを介して第２の実装電極１６Ｂに接続されている。第２の実装電極１６Ｂと第２の配線電極１８Ｂと第２の接続電極１７Ｂと第２の端子電極１２Ｂとは、第２の配線部を構成している。ＬＥＤ素子２のカソードである第２の素子端子電極２３Ｂとツェナーダイオードのアノードである第２の拡散領域１５Ｂとは、第２の配線部によって接続されている。
　したがって、ＬＥＤ素子２と半導体素子部１５からなるツェナーダイオード３とは、カソードとアノードとの向きを互いに逆向きにして並列接続されており、図１で示した回路構成が実現されている。この回路構成では、半導体素子部１５が、ＬＥＤ素子２に対するＥＳＤ保護回路として機能するツェナーダイオード３を構成しているため、静電気耐性が良好なものになる。
　発光装置１０では、半導体素子部１５は、実装基板１１の第２の面１１Ｂ側に設けられており、ＬＥＤ素子２から十分に離されている。このため、半導体素子部１５はＬＥＤ素子２で生じる熱の影響を受けにくく、半導体素子部１５からなるツェナーダイオード３におけるリーク電流が増加することが起こりにくい。ＬＥＤ素子２から発せられる光や周囲の環境光は実装基板１１によって遮られるため、半導体素子部１５がこれらの光に晒されることが少なくなる。よって、発光装置１０では、ＬＥＤ素子２から発せられる光や周囲の環境光の影響で半導体素子部１５からなるツェナーダイオード３におけるリーク電流が増加することが起こりにくい。よって、ＬＥＤ素子２の発光効率が高い状態を維持することができる。
　また、発光装置１０では、半導体素子部１５が実装基板１１の第１の面１１Ａ側に設けられていないことから、第１の面１１Ａの平坦性が高い。このため、ＬＥＤ素子２と実装基板１１との接合強度を高くすることができ、ＬＥＤ素子２の実装不良の発生を防止することができる。
　本実施形態では、ＬＥＤ素子２とツェナーダイオード３とを並列接続する回路構成について説明したが、実装基板１１の第２の面１１Ｂに、グランド接続用の端子電極を設け、グランド接続用の端子電極にツェナーダイオードの一端を接続するように構成してもよい。
　次に、本発明の第２の実施形態に係る発光装置４０について説明する。
　第１の実施形態に係る発光装置１０では半導体素子部１５がツェナーダイオード３を構成していたが、本実施形態に係る発光装置では、半導体素子部がバリスタを構成している。
　図４（Ａ）は、本発明の第２の実施形態に係る発光装置４０の等価回路図である。
　本実施形態に係る発光装置４０は、発光素子であるＬＥＤ素子２と、実装基板４１と、を備えている。実装基板４１は、バリスタ４を内蔵している。ＬＥＤ素子２は、実装基板４１に実装されており、バリスタ４と並列接続されている。バリスタ４は、ＬＥＤ素子２を静電気から保護する。すなわち、バリスタ４は、半導体静電気放電保護素子部である。
　図４（Ｂ）は、本実施形態に係る発光装置４０における、実装基板４１の断面と、ＬＥＤ素子２の側面とを示している。
　実装基板４１は、第１の端子電極４２Ａと、第２の端子電極４２Ｂと、絶縁膜４３Ａ，４３Ｂ，４３Ｃ，４３Ｄと、セラミック基部４４と、半導体素子部４５と、第１の実装電極４６Ａと、第２の実装電極４６Ｂと、第１の接続電極４７Ａと、第２の接続電極４７Ｂと、第１の配線電極４８Ａと、第２の配線電極４８Ｂと、を備えている。実装基板４１は、第１の実施形態に係る発光装置１０の実装基板１１とは、セラミック基部４４と半導体素子部４５との構成のみが異なる。よって、第１の端子電極４２Ａと、第２の端子電極４２Ｂと、絶縁膜４３Ａ，４３Ｂ，４３Ｃ，４３Ｄと、第１の実装電極４６Ａと、第２の実装電極４６Ｂと、第１の接続電極４７Ａと、第２の接続電極４７Ｂと、第１の配線電極４８Ａと、第２の配線電極４８Ｂとは、第１の実施形態と同様に構成されている。
　セラミック基部４４は、平面視して矩形の平板状であり、アルミナなどのセラミックスからなる。セラミック基部４４は、貫通孔４４Ａ，４４Ｂを有する。半導体素子部４５は、半導体静電気放電保護素子部であるバリスタ４を構成するものである。半導体素子部４５は、実装基板４１の第２の面４１Ｂ側に設けられており、第１のバリスタ電極４５Ａと、第２のバリスタ電極４５Ｂと、バリスタ層４５Ｃとを備えている。バリスタ層４５Ｃは、酸化亜鉛やチタン酸ストロンチウムなどのバリスタ材料からなり、第１のバリスタ電極４５Ａと第２のバリスタ電極４５Ｂとの間に設けられている。
　第１のバリスタ電極４５Ａは、第１の配線電極４８Ａを介して第１の端子電極４２Ａに接続されている。また、第１のバリスタ電極４５Ａは、第１の配線電極４８Ａと第１の接続電極４７Ａとを介して第１の実装電極４６Ａに接続されている。第１の実装電極４６Ａと第１の配線電極４８Ａと第１の接続電極４７Ａと第１の端子電極４２Ａとは、第１の配線部を構成している。ＬＥＤ素子２のアノードである第１の素子端子電極２３Ａと第１のバリスタ電極４５Ａとは、第１の配線部によって接続されている。
　第２のバリスタ電極４５Ｂは、第２の配線電極４８Ｂを介して第２の端子電極４２Ｂに接続されている。また、第２のバリスタ電極４５Ｂは、第２の配線電極４８Ｂと第２の接続電極４７Ｂとを介して第２の実装電極４６Ｂに接続されている。第２の実装電極４６Ｂと第２の配線電極４８Ｂと第２の接続電極４７Ｂと第２の端子電極４２Ｂとは、第２の配線部を構成している。ＬＥＤ素子２のカソードである第２の素子端子電極２３Ｂと第２のバリスタ電極４５Ｂとは、第２の配線部によって接続されている。
　したがって、ＬＥＤ素子２と半導体素子部４５からなるバリスタ４とは並列接続されており、図４（Ａ）で示した回路構成が実現されている。この回路構成では、半導体素子部４５が、ＬＥＤ素子２に対するＥＳＤ保護回路として機能するバリスタ４を構成しているため、静電気耐性が良好なものになる。
　本実施形態のように、半導体素子部はバリスタを構成するものであってもよい。
　なお、本実施形態では、ＬＥＤ素子２と半導体素子部４５からなるバリスタ４とは並列接続されているが、実装基板４１の第２の面４１Ｂにグランド接続用の端子電極を設け、グランド接続用の端子電極に第１のバリスタ電極４５Ａまたは第２のバリスタ電極４５Ｂを接続するように構成してもよい。また、２つのバリスタを用意し、各バリスタの一端をＬＥＤ素子２の第１の素子端子電極２３Ａと第２の素子端子電極２３Ｂにそれぞれ接続し、各バリスタの他端を実装基板４１の第２の面４１Ｂに設けられたグランド接続用の端子電極に接続するように構成してもよい。
　次に、本発明の第３の実施形態に係る発光装置５０について説明する。
　本実施形態に係る発光装置５０は、第１の実施形態に係る発光装置１０と同じ回路構成であるが、半導体素子部と第１，第２の配線電極の構成が異なる。このため、発光装置５０は、発光装置１０の実装基板１１と構成が異なる実装基板５１を備えているが、その他の構成はほぼ同じである。
　本実施形態に係る発光装置５０は、ＬＥＤ素子と、実装基板５１と、を備えている。実装基板５１は、第１の実施形態に係る発光装置１０の実装基板１１と同様に、ＬＥＤ素子を実装するために設けられている第１，第２の実装電極を備えている。図５は、本実施形態に係る発光装置５０において、ＬＥＤ素子と第１，第２の実装電極とを透視して平面視した平面図である。図５では、ＬＥＤ素子と第１，第２の実装電極との図示を省略している。実装基板５１は、半導体素子部５５を備えている。
　第１の実施形態に係る発光装置１０の半導体素子部１５が第１，第２の拡散領域１５Ａ，１５Ｂを備えているのに対して、半導体素子部５５は第１の拡散領域５５Ａと第２の拡散領域５５Ｂと第３の拡散領域５５Ｃを備えている。第１～第３の拡散領域５５Ａ～５５Ｃは、それぞれ平面視して長方形状であり、互いに間隔を隔てて並べて配置されている。半導体素子部５５は、不純物濃度の低いｎ型半導体領域（ｎ－）を備えている。第１～第３の拡散領域５５Ａ～５５Ｃは、ｎ型半導体領域（ｎ－）の表面近傍の部分に不純物をドープすることで形成されている。中央に位置する第２の拡散領域５５Ｂは、不純物濃度の高いｎ型半導体領域（ｎ＋）である。第２の拡散領域５５Ｂの両脇に位置する第１，第３の拡散領域５５Ａ，５５Ｃは、不純物濃度の高いｐ型半導体領域（ｐ＋）である。ｎ型半導体領域（ｎ－）における、第１の拡散領域５５Ａと第２の拡散領域５５Ｂとの間に位置する部分と、第２の拡散領域５５Ｂと第３の拡散領域５５Ｃとの間に位置する部分とは、絶縁体層である。半導体素子部５５では、ｐ型半導体領域（ｐ＋）である第１の拡散領域５５Ａと、ｎ型半導体領域（ｎ－）における第１の拡散領域５５Ａと第２の拡散領域５５Ｂとの間に位置する部分と、ｎ型半導体領域（ｎ＋）である第２の拡散領域５５Ｂとにより、第１のＰＩＮダイオードが構成されており、ｐ型半導体領域（ｐ＋）である第３の拡散領域５５Ｃと、ｎ型半導体領域（ｎ－）における第３の拡散領域５５Ｃと第２の拡散領域５５Ｂとの間に位置する部分と、ｎ型半導体領域（ｎ＋）である第２の拡散領域５５Ｂとにより、第２のＰＩＮダイオードが構成されている。第１，第２のＰＩＮダイオードは、ツェナーダイオードを構成している。
　第１，第２の配線電極５８Ａ，５８Ｂは櫛歯状の部分を有する形状である。第１の配線電極５８Ａは、櫛歯電極５８Ａ１を備えている。櫛歯電極５８Ａ１は、平面視して長方形状であり、第１の配線電極５８Ａの一部から突出するように設けられている。櫛歯電極５８Ａ１は、第２の拡散領域５５Ｂを覆うように設けられており、第２の拡散領域５５Ｂと接続されている。
　第２の配線電極５８Ｂは、櫛歯電極５８Ｂ１，５８Ｂ２を備えている。櫛歯電極５８Ｂ１，５８Ｂ２は、平面視して長方形状であり、第２の配線電極５８Ｂの一部から突出するように設けられている。櫛歯電極５８Ｂ１は、第１の拡散領域５５Ａを覆うように設けられており、第１の拡散領域５５Ａと接続されている。櫛歯電極５８Ｂ２は、第３の拡散領域５５Ｃを覆うように設けられており、第３の拡散領域５５Ｃと接続されている。
　発光装置５０では、半導体素子部５５に２つのＰＩＮダイオードを構成することにより、半導体素子部５５が構成するツェナーダイオードの電流容量を大きくすることができ、ツェナーダイオードに多くの電流が流れても、電流によってツェナーダイオードが破壊されることを防ぐことができる。
　なお、本実施形態では半導体素子部に２つのＰＩＮダイオードを構成する例を示しているが、より多くの櫛歯電極と拡散領域とを設けて多数のＰＩＮダイオードやＰＮダイオードを構成することもできる。
　次に、本発明の第４の実施形態に係る発光装置６０について説明する。
　本実施形態に係る発光装置６０は、第１の実施形態に係る発光装置１０と同じ回路構成であるが、実装基板の電極の構成が異なる。このため、発光装置６０は、発光装置１０の実装基板１１と構成が異なる実装基板６１を備えているが、その他の構成はほぼ同じである。
　図６は、本実施形態に係る発光装置６０の構成を説明する模式断面図であり、実装基板６１の断面と、ＬＥＤ素子２の側面とを示している。
　本実施形態に係る発光装置６０は、ＬＥＤ素子２と、実装基板６１とを備えている。実装基板６１は、第１の面６１Ａと、第１の面６１Ａに対向する第２の面６１Ｂとを有する。実装基板６１は、第１の端子電極６２Ａと、第２の端子電極６２Ｂと、絶縁膜６３Ａ，６３Ｂ，６３Ｃ，６３Ｄと、シリコン基部６４と、半導体素子部６５と、第１の実装電極６６Ａと、第２の実装電極６６Ｂと、第１の接続電極６７Ａと、第２の接続電極６７Ｂと、第１の配線電極６８Ａと、第２の配線電極６８Ｂと、を備えている。
　半導体素子部６５は、第１の実施形態に係る発光装置１０の半導体素子部１５と同様に構成されており、半導体静電気放電保護素子部であるツェナーダイオードを構成するものであって、第１の拡散領域６５Ａと第２の拡散領域６５Ｂとを備えている。シリコン基部６４は、平面視して矩形の平板状であり、高抵抗単結晶シリコンからなる。第１の実施形態に係る発光装置１０のシリコン基部１４が貫通孔１４Ａ，１４Ｂを有するのに対して、シリコン基部６４は貫通孔を有していない。
　絶縁膜６３Ａ，６３Ｂ，６３Ｃ，６３Ｄは、ガラスなどの絶縁体からなる。絶縁膜６３Ａは、実装基板６１の第１の面６１Ａ側において、シリコン基部６４の表面を覆うように設けられている。絶縁膜６３Ｂは、実装基板６１の第２の面６１Ｂ側において、第１，第２の拡散領域６５Ａ，６５Ｂを除く部分を覆うように設けられている。絶縁膜６３Ｃは、シリコン基部６４の側面を覆うように設けられている。絶縁膜６３Ｄは、実装基板６１の第２の面６１Ｂ側において、絶縁膜６３Ｂの一部と、第１，第２の配線電極６８Ａ，６８Ｂの一部とを覆うように設けられている。
　第１，第２の実装電極６６Ａ，６６Ｂは、第１の実施形態に係る発光装置１０の第１，第２の実装電極１６Ａ，１６Ｂと同様に構成されており、ＬＥＤ素子２を実装するために設けられている。第１の実装電極６６Ａは、実装基板６１の第１の面６１Ａ側において、絶縁膜６３Ａの一部と、第１の接続電極６７Ａとを覆うように設けられている。このため、第１の実装電極６６Ａは、第１の接続電極６７Ａと接続されている。第１の実装電極６６Ａは、バンプ３１により第１の素子端子電極２３Ａと電気的に接続されている。第２の実装電極６６Ｂは、実装基板６１の第１の面６１Ａ側において、絶縁膜６３Ａの一部と、第２の接続電極６７Ｂとを覆うように設けられている。このため、第２の実装電極６６Ｂは、第２の接続電極６７Ｂと接続されている。第２の実装電極６６Ｂは、バンプ３２により第２の素子端子電極２３Ｂと電気的に接続されている。
　第１の接続電極６７Ａは、実装基板６１の側面側において絶縁膜６３Ｃを覆うように設けられており、第１の実装電極６６Ａと第１の配線電極６８Ａとを電気的に接続している。第２の接続電極６７Ｂは、実装基板６１の側面側において絶縁膜６３Ｃを覆うように設けられており、第２の実装電極６６Ｂと第２の配線電極６８Ｂとを電気的に接続している。第１の配線電極６８Ａは、実装基板６１の第２の面６１Ｂ側において第１の接続電極６７Ａと第１の拡散領域６５Ａとを覆うように設けられており、第１の接続電極６７Ａと第１の拡散領域６５Ａとに接続されている。第２の配線電極６８Ｂは、実装基板６１の第２の面６１Ｂ側において第２の接続電極６７Ｂと第２の拡散領域６５Ｂとを覆うように設けられており、第２の接続電極６７Ｂと第２の拡散領域６５Ｂとに接続されている。
　第１の端子電極６２Ａは、実装基板６１の第２の面６１Ｂ側において、第１の配線電極６８Ａの一部を覆うように設けられており、第１の配線電極６８Ａに接続されている。第２の端子電極６２Ｂは、実装基板６１の第２の面６１Ｂ側において、第２の配線電極６８Ｂの一部を覆うように設けられており、第２の配線電極６８Ｂに接続されている。第１，第２の端子電極６２Ａ，６２Ｂは、発光装置６０が搭載される回路基板の電極と接続される。
　発光装置６０では、第１，第２の接続電極６７Ａ，６７Ｂは実装基板６１の側面に設けられている。第１，第２の接続電極６７Ａ，６７Ｂは、シリコン基部６４がウェハ状態のときに、ダイシング、エッチング、サンドブラストなどの工法を用いて溝を形成し、溝の内部にメッキ法などにより金属を充填するなどして形成される。このため、第１の実施形態のように第１，第２の接続電極がシリコン基部の貫通孔に設けられている構成と比べて、第１，第２の接続電極を容易に形成することができる。
　次に、本発明の第５の実施形態に係る発光装置７０について説明する。
　本実施形態に係る発光装置７０は、第１の実施形態に係る発光装置１０と同じ回路構成であるが、実装基板の構成が異なる。このため、発光装置７０は、発光装置１０の実装基板１１と構成が異なる実装基板７１を備えているが、その他の構成はほぼ同じである。
　図７は、本実施形態に係る発光装置７０の構成を説明する模式断面図であり、実装基板７１の断面と、ＬＥＤ素子２の側面とを示している。本実施形態に係る発光装置７０は、ＬＥＤ素子２と、実装基板７１とを備えている。実装基板７１は、第１の面７１Ａと、第１の面７１Ａに対向する第２の面７１Ｂとを有する。実装基板７１は、第１の端子電極７２Ａと、第２の端子電極７２Ｂと、絶縁膜７３Ａ，７３Ｂと、シリコン基部７４と、半導体素子部７５と、第１の実装電極７６Ａと、第２の実装電極７６Ｂと、第１の配線電極７８Ａと、第２の配線電極７８Ｂと、を備えている。
　絶縁膜７３Ａ，７３Ｂは、ガラスなどの絶縁体からなる。絶縁膜７３Ａは、実装基板７１の側面の全ての部分と、実装基板７１の第２の面７１Ｂ側におけるシリコン基部７４の第１，第２の拡散領域７５Ａ，７５Ｂとを除く部分などを覆うように設けられている。絶縁膜７３Ｂは、実装基板７１の第２の面７１Ｂ側において、絶縁膜７３Ａの一部と、第１，第２の配線電極７８Ａ，７８Ｂの一部とを覆うように設けられている。
　半導体素子部７５は、第１の実施形態に係る発光装置１０の半導体素子部１５と同様に構成されており、半導体静電気放電保護素子部であるツェナーダイオードを構成するものであって、第１の拡散領域７５Ａと第２の拡散領域７５Ｂとを備えている。シリコン基部７４は、平面視して矩形の平板状であり、低抵抗単結晶シリコンからなる第１の半導体基部７４Ａと、低抵抗単結晶シリコンからなる第２の半導体基部７４Ｂと、ガラスなどの絶縁体からなる絶縁体部７４Ｃと、を備えている。絶縁体部７４Ｃは、第１の半導体基部７４Ａと第２の半導体基部７４Ｂとの間に配置されていて、第１の半導体基部７４Ａと第２の半導体基部７４Ｂとを絶縁している。第１の半導体基部７４Ａには、半導体素子部７５が設けられている。第１の半導体基部７４Ａは、第１の実装電極７６Ａと第１の配線電極７８Ａとを電気的に接続する第１の接続電極として機能する。第２の半導体基部７４Ｂは、第２の実装電極７６Ｂと第２の配線電極７８Ｂとを電気的に接続する第２の接続電極として機能する。
　第１の端子電極７２Ａは、実装基板７１の第２の面７１Ｂ側において、第１の配線電極７８Ａの一部を覆うように設けられており、第１の配線電極７８Ａに接続されている。第２の端子電極７２Ｂは、実装基板７１の第２の面７１Ｂ側において、第２の配線電極７８Ｂの一部を覆うように設けられており、第２の配線電極７８Ｂに接続されている。第１，第２の端子電極７２Ａ，７２Ｂは、発光装置７０が搭載される回路基板の電極と接続される。第１，第２の実装電極７６Ａ，７６Ｂは、ＬＥＤ素子２を実装するために設けられている。第１の実装電極７６Ａは、実装基板７１の第１の面７１Ａ側において、第１の半導体基部７４Ａを覆うように設けられている。このため、第１の実装電極７６Ａは、第１の半導体基部７４Ａと接続されている。第１の実装電極７６Ａは、バンプ３１により第１の素子端子電極２３Ａと電気的に接続されている。第２の実装電極７６Ｂは、実装基板７１の第１の面７１Ａ側において、第２の半導体基部７４Ｂを覆うように設けられている。このため、第２の実装電極７６Ｂは、第２の半導体基部７４Ｂと接続されている。第２の実装電極７６Ｂは、バンプ３２により第２の素子端子電極２３Ｂと電気的に接続されている。第１の配線電極７８Ａは、実装基板７１の第２の面７１Ｂ側において第１の半導体基部７４Ａの一部と第１の拡散領域７５Ａとを覆うように設けられており、第１の半導体基部７４Ａと第１の拡散領域７５Ａとに接続されている。第２の配線電極７８Ｂは、実装基板７１の第２の面７１Ｂ側において第２の半導体基部７４Ｂの一部と第２の拡散領域７５Ｂとを覆うように設けられており、第２の半導体基部７４Ｂと第２の拡散領域７５Ｂとに接続されている。
　第１の実装電極７６Ａと第１の半導体基部７４Ａと第１の配線電極７８Ａと第１の端子電極７２Ａとは、第１の配線部を構成している。ＬＥＤ素子２のアノードである第１の素子端子電極２３Ａとツェナーダイオードのカソードである第１の拡散領域７５Ａとは、第１の配線部によって接続されている。第２の実装電極７６Ｂと第２の半導体基部７４Ｂと第２の配線電極７８Ｂと第２の端子電極７２Ｂとは、第２の配線部を構成している。ＬＥＤ素子２のカソードである第２の素子端子電極２３Ｂとツェナーダイオードのアノードである第２の拡散領域７５Ｂとは、第２の配線部によって接続されている。
　本実施形態では、シリコン基部７４が低抵抗単結晶シリコンからなり、第１，第２の半導体基部７４Ａ，７４Ｂが接続電極として機能する。このような構成は、低抵抗単結晶シリコン基板にダイシング、ウェットエッチング、サンドブラストなどの工法などを用いて溝を形成し、溝内部にポリシリコン、ガラス、樹脂などの絶縁材料を充填することで絶縁体部を形成するなどして実現することができる。本実施形態ではドライエッチングやドリルなどを用いる必要がないため、第１の実施形態のようにシリコン基部に貫通孔を設ける場合に比べ、製造コストを低くすることができる。
　以上に説明したように本発明は実施できるが、実施形態の記載はあくまで例示であり、本発明の作用効果は特許請求の範囲に記載した範囲であれば、どのような発光素子装置であっても得ることができる。
１０，４０，５０，６０，７０…発光装置
２…ＬＥＤ素子（半導体発光ダイオード素子）
２１…サファイア基板
２２…半導体化合物層
２３Ａ，２３Ｂ…素子端子電極
３１，３２…バンプ
３…ツェナーダイオード
４…バリスタ
１１，４１，５１，６１，７１…実装基板
１２Ａ，１２Ｂ，４２Ａ，４２Ｂ，６２Ａ，６２Ｂ，７２Ａ，７２Ｂ…端子電極
１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ，４３Ａ，４３Ｂ，４３Ｃ，４３Ｄ，６３Ａ，６３Ｂ，６３Ｃ，６３Ｄ，７３Ａ，７３Ｂ…絶縁膜
１４，６４，７４…シリコン基部
１４Ａ，１４Ｂ，４４Ａ，４４Ｂ…貫通孔
１５，４５，５５，６５，７５…半導体素子部
１５Ａ，１５Ｂ，５５Ａ，５５Ｂ，５５Ｃ，６５Ａ，６５Ｂ，７５Ａ，７５Ｂ…拡散領域
１６Ａ，１６Ｂ，４６Ａ，４６Ｂ，６６Ａ，６６Ｂ，７６Ａ，７６Ｂ…実装電極
１７Ａ，１７Ｂ，４７Ａ，４７Ｂ，６７Ａ，６７Ｂ…接続電極
１８Ａ，１８Ｂ，４８Ａ，４８Ｂ，５８Ａ，５８Ｂ，６８Ａ，６８Ｂ，７８Ａ，７８Ｂ…配線電極
４４…セラミック基部
４５Ａ，４５Ｂ…バリスタ電極
４５Ｃ…バリスタ層
５８Ａ１，５８Ｂ１，５８Ｂ２…櫛歯電極
７４Ａ，７４Ｂ…半導体基部
７４Ｃ…絶縁体部

Claims (3)

  1. 　発光素子と、
    　前記発光素子が実装される第１の面と、前記第１の面と対向する第２の面とを有し、前記第２の面側に設けられ、前記発光素子と接続されている、半導体静電気放電保護素子部を備える、実装基板と、
    　を備える発光装置。
  2. 　前記発光素子は、アノードとカソードとを備える半導体発光ダイオード素子であり、
    　前記半導体静電気放電保護素子部は、アノードとカソードとを備えるツェナーダイオードを構成しており、
    　前記半導体発光ダイオード素子と前記ツェナーダイオードとは並列に接続されており、
    　前記半導体発光ダイオード素子のカソードは前記ツェナーダイオードのアノードと接続されており、前記半導体発光ダイオード素子のアノードは前記ツェナーダイオードのカソードと接続されている、請求項１に記載の発光装置。
  3. 　前記発光素子は、アノードとカソードとを備える半導体発光ダイオード素子であり、
    　前記半導体静電気放電保護素子部は、バリスタを構成しており、
    　前記半導体発光ダイオード素子と前記バリスタとは並列に接続されている、請求項１に記載の発光装置。
PCT/JP2013/065798 2012-06-12 2013-06-07 発光装置 WO2013187318A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014521299A JPWO2013187318A1 (ja) 2012-06-12 2013-06-07 発光装置
KR1020147032418A KR20150008417A (ko) 2012-06-12 2013-06-07 발광 장치
EP13804364.1A EP2860776A4 (en) 2012-06-12 2013-06-07 LIGHT-EMITTING DEVICE
CN201380029834.9A CN104350617A (zh) 2012-06-12 2013-06-07 发光装置
US14/538,023 US20150108533A1 (en) 2012-06-12 2014-11-11 Light-emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-132799 2012-06-12
JP2012132799 2012-06-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/538,023 Continuation US20150108533A1 (en) 2012-06-12 2014-11-11 Light-emitting device

Publications (1)

Publication Number Publication Date
WO2013187318A1 true WO2013187318A1 (ja) 2013-12-19

Family

ID=49758141

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/065798 WO2013187318A1 (ja) 2012-06-12 2013-06-07 発光装置

Country Status (6)

Country Link
US (1) US20150108533A1 (ja)
EP (1) EP2860776A4 (ja)
JP (1) JPWO2013187318A1 (ja)
KR (1) KR20150008417A (ja)
CN (1) CN104350617A (ja)
WO (1) WO2013187318A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018519669A (ja) * 2015-07-15 2018-07-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体装置
US10217792B2 (en) 2015-07-15 2019-02-26 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
WO2022124204A1 (ja) 2020-12-10 2022-06-16 スタンレー電気株式会社 半導体発光装置及び半導体発光素子の支持基板
JP7510820B2 (ja) 2020-08-31 2024-07-04 シャープ福山レーザー株式会社 画像表示素子

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
CN107591474A (zh) * 2016-07-08 2018-01-16 比亚迪股份有限公司 Led模组及其制备方法
DE102018100946A1 (de) * 2018-01-17 2019-07-18 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils
FR3077653A1 (fr) * 2018-02-06 2019-08-09 Aledia Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication
JP7438813B2 (ja) * 2020-03-27 2024-02-27 株式会社ジャパンディスプレイ アレイ基板の検査方法及び表示装置
JP2022083172A (ja) * 2020-11-24 2022-06-03 株式会社ジャパンディスプレイ 発光素子および電子機器
CN114242914B (zh) * 2021-12-17 2024-03-05 固安翌光科技有限公司 一种oled器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251644A (ja) 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体発光装置
JP2007036238A (ja) 2005-07-22 2007-02-08 Samsung Electro-Mechanics Co Ltd 保護素子の配置構成を改善した側面型発光ダイオード
JP2007235137A (ja) * 2006-02-28 2007-09-13 Lg Electronics Inc 発光素子パッケージ及びその製造方法
JP2008270327A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 静電気対策部品およびこれを用いた発光ダイオードモジュール
JP2009252930A (ja) * 2008-04-04 2009-10-29 Panasonic Corp 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229463B (en) * 2004-02-02 2005-03-11 South Epitaxy Corp Light-emitting diode structure with electro-static discharge protection
US7329905B2 (en) * 2004-06-30 2008-02-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US7505239B2 (en) * 2005-04-14 2009-03-17 Tdk Corporation Light emitting device
JP4146464B2 (ja) * 2005-10-11 2008-09-10 Ｔｄｋ株式会社 発光装置
CN102696124B (zh) * 2010-03-01 2016-01-20 松下知识产权经营株式会社 发光元件用基板及其制造方法和发光装置
KR101653684B1 (ko) * 2010-05-28 2016-09-02 삼성전자 주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251644A (ja) 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体発光装置
JP2007036238A (ja) 2005-07-22 2007-02-08 Samsung Electro-Mechanics Co Ltd 保護素子の配置構成を改善した側面型発光ダイオード
JP2007235137A (ja) * 2006-02-28 2007-09-13 Lg Electronics Inc 発光素子パッケージ及びその製造方法
JP2008270327A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 静電気対策部品およびこれを用いた発光ダイオードモジュール
JP2009252930A (ja) * 2008-04-04 2009-10-29 Panasonic Corp 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2860776A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018519669A (ja) * 2015-07-15 2018-07-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体装置
US10217792B2 (en) 2015-07-15 2019-02-26 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US10559556B2 (en) 2015-07-15 2020-02-11 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
JP7510820B2 (ja) 2020-08-31 2024-07-04 シャープ福山レーザー株式会社 画像表示素子
US12034105B2 (en) 2020-08-31 2024-07-09 Sharp Fukuyama Laser Co., Ltd. Image display element
WO2022124204A1 (ja) 2020-12-10 2022-06-16 スタンレー電気株式会社 半導体発光装置及び半導体発光素子の支持基板
KR20230117334A (ko) 2020-12-10 2023-08-08 스탠리 일렉트릭 컴퍼니, 리미티드 반도체 발광장치 및 반도체 발광소자의 지지기판

Also Published As

Publication number Publication date
EP2860776A4 (en) 2015-11-04
CN104350617A (zh) 2015-02-11
EP2860776A1 (en) 2015-04-15
KR20150008417A (ko) 2015-01-22
US20150108533A1 (en) 2015-04-23
JPWO2013187318A1 (ja) 2016-02-04

Similar Documents

Publication Publication Date Title
WO2013187318A1 (ja) 発光装置
JP5886584B2 (ja) 半導体発光装置
KR101314713B1 (ko) 반도체 장치, 그 제조 방법, 및 기판
US9224720B2 (en) Light-emitting device including light-emitting diode element that is mounted on outer portion of electrode
US8217416B2 (en) Light emitting device package and method for fabricating the same
TWI542039B (zh) 發光二極體封裝以及承載板
JP6097353B2 (ja) オプトエレクトロニクス半導体チップの支持体および半導体チップ
US8633499B2 (en) Light emitting device
JP7212753B2 (ja) 半導体発光装置
JP3140595U (ja) 発光半導体素子
JP2013258241A (ja) 発光装置
WO2013187319A1 (ja) 実装基板及び発光装置
US20130062642A1 (en) Led package device
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
US10147709B2 (en) Light emitting module
JP2014056994A (ja) 実装基板および発光装置
KR20170037907A (ko) 발광 장치
JP2010239004A (ja) 半導体発光装置
JPWO2013027413A1 (ja) 保護素子及びこれを用いた発光装置
KR101294711B1 (ko) 반도체 발광소자
TWI427745B (zh) 封裝結構及發光二極體封裝結構
KR101720285B1 (ko) 발광 장치
JP2006173196A (ja) 発光素子及びこれを用いた発光ダイオード
TWI641163B (zh) 發光元件
KR101453041B1 (ko) 발광 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13804364

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2013804364

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013804364

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2014521299

Country of ref document: JP

Kind code of ref document: A

Ref document number: 20147032418

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE