JPWO2013187318A1 - 発光装置 - Google Patents
発光装置 Download PDFInfo
- Publication number
- JPWO2013187318A1 JPWO2013187318A1 JP2014521299A JP2014521299A JPWO2013187318A1 JP WO2013187318 A1 JPWO2013187318 A1 JP WO2013187318A1 JP 2014521299 A JP2014521299 A JP 2014521299A JP 2014521299 A JP2014521299 A JP 2014521299A JP WO2013187318 A1 JPWO2013187318 A1 JP WO2013187318A1
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- electrode
- semiconductor
- mounting
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 140
- 239000000758 substrate Substances 0.000 abstract description 146
- 238000009792 diffusion process Methods 0.000 description 78
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 229910052710 silicon Inorganic materials 0.000 description 29
- 239000010703 silicon Substances 0.000 description 29
- 239000000919 ceramic Substances 0.000 description 19
- 239000004020 conductor Substances 0.000 description 15
- 150000001875 compounds Chemical class 0.000 description 12
- 239000012212 insulator Substances 0.000 description 10
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 9
- 239000010980 sapphire Substances 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
- 239000006097 ultraviolet radiation absorber Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
実装基板にＥＳＤ保護素子を内蔵する構成でも、発光素子の発光効率の低下を防ぐことができるとともに、発光素子の実装不良の発生を防止することができる。発光装置（１０）は、発光素子（２）と、発光素子（２）が実装される第１の面（１１Ａ）と、第１の面（１１Ａ）と対向する第２の面（１１Ｂ）とを有し、第２の面（１１Ｂ）側に設けられ、発光素子（２）と接続されている、半導体静電気放電保護素子部（１５）を備える、実装基板（１１）と、を備える。
Description
本発明は、発光素子と、発光素子が実装される実装基板と、を備える発光装置に関する。
近年、消費電力が少なく長寿命な発光装置である半導体発光ダイオード（以下、ＬＥＤ：ＬｉｇｈｔＥｍｉｔｔｉｎｇ Ｄｉｏｄｅ）装置を用いた照明装置の普及が進んでいる。照明装置などに用いられるＬＥＤ装置は、発光素子であるＬＥＤ素子と、ＬＥＤ素子が実装される実装基板と、を備えている。実装基板は、アルミナなどのセラミックからなる。このようなＬＥＤ装置は、照明装置を構成している回路基板に実装される。
従来のＬＥＤ装置は、ＬＥＤ素子が静電気により破壊されることを防ぐため、ＬＥＤ素子を静電気から保護する静電気放電（以下、ＥＳＤ：ＥｌｅｃｔｒｏＳｔａｔｉｃＤｉｓｃｈａｒｇｅ）保護素子を備えている。ＥＳＤ保護素子としては、バリスタやツェナーダイオードなどが用いられる。従来のＬＥＤ装置では、ＥＳＤ保護素子は、ＬＥＤ素子とともに実装基板の１つの面に実装される。
しかし、上記のような従来のＬＥＤ装置では、ＬＥＤ素子とＥＳＤ保護素子とが実装基板の１つの面に並べて実装されるため実装基板の面積が大きくなり、ＬＥＤ装置の小型化が困難である。そこで、実装基板の第１の面にＬＥＤ素子を実装し、第１の面と対向する第２の面にＥＳＤ保護素子を実装したＬＥＤ装置が提案されている（例えば、特許文献１参照。）。
ここで、特許文献１を参考にした発光装置の構成について説明する。図８（Ａ）は、特許文献１を参考にした発光装置１０１の模式図である。図８（Ａ）に示すように、発光装置１０１は、ＬＥＤ素子１０２と、ＥＳＤ保護素子１０６と、実装基板１１０と、を備えている。
ＬＥＤ素子１０２は、実装基板１１０の第１の面に実装されている。ＬＥＤ素子１０２は、ワイヤ１０４によって実装基板１１０の電極と電気的に接続されている。実装基板１１０の第１の面には、ＬＥＤ素子１０２の周りに空間を形成するように、壁部１２０が設けられている。壁部１２０によって形成されたＬＥＤ素子１０２の周りの空間は、透明封止体１３０により封止されている。透明封止体１３０は、ＬＥＤ素子１０２から発生する紫外線を吸収する紫外線吸収剤や単色光を白色光に変換させる蛍光体などを含有している。ＥＳＤ保護素子１０６は、実装基板１１０の第１の面と対向する第２の面に実装されている。ＥＳＤ保護素子１０６は、ワイヤ１０８によって実装基板１１０の電極と電気的に接続されている。実装基板１１０の第２の面には、ＥＳＤ保護素子１０６の周りに空間を形成するように、開口部を有する第２基板１４０が設けられている。第２基板１４０によって形成されたＥＳＤ保護素子１０６の周りの空間は、封止体１５０により封止されている。発光装置１０１は、側面型ＬＥＤ装置である。
発光装置１０１では、ＬＥＤ素子１０２で発生する熱によって、ＬＥＤ素子１０２の発光効率が低下したり、透明封止体１３０に含有されている蛍光体などが劣化したりすることがある。そのため、ＬＥＤ素子１０２で発生する熱を、外部に効率的に放出することが望まれる。しかしながら、発光装置１０１では、ＥＳＤ保護素子１０６、第２基板１４０、封止体１５０が実装基板１１０の第２の面に設けられているため、ＬＥＤ素子１０２で発生する熱を実装基板１１０の第２の面から直接放出することができない。よって、発光装置１０１では、放熱性が低くならざるをえない。また、発光装置１０１では、実装基板１１０の互いに対向する２つの面にＬＥＤ素子１０２とＥＳＤ保護素子１０６とがそれぞれ実装されるため、低背化が困難であるという問題もある。
そこで、実装基板を貫通するサーマルビアが設けられており、ＥＳＤ保護素子であるバリスタが実装基板に設けられている、ＬＥＤ装置が提案されている（例えば、特許文献２参照）。
ここで、特許文献２を参考にした発光装置の構成について説明する。図８（Ｂ）は、特許文献２を参考にした発光装置２０１の模式図である。図８（Ｂ）に示すように、発光装置２０１は、発光ダイオード素子２２０と、セラミック基板２１２と、バリスタ部２１０と、を備えている。セラミック基板２１２は、実装基板であり、実装電極２１３Ａ，２１３Ｂと、熱伝導体部２１５と、端子電極２１６Ａ，２１６Ｂと、外部熱伝導体部２１７と、接続電極２１９Ａ，２１９Ｂと、を備えている。
発光ダイオード素子２２０は、セラミック基板２１２の第１の面に実装されている。バリスタ部２１０は、ＥＳＤ保護素子を構成しており、セラミック基板２１２の第１の面における発光ダイオード素子２２０が実装されている領域を取り囲むように設けられている。ガラスセラミック層２１４が、バリスタ部２１０の上に設けられている。
実装電極２１３Ａ，２１３Ｂは、セラミック基板２１２の第１の面側に設けられており、導電性接着剤２２２により発光ダイオード素子２２０の電極と接続されている。端子電極２１６Ａ，２１６Ｂは、セラミック基板２１２の第１の面に対向する第２の面に設けられており、接続電極２１９Ａ，２１９Ｂにより実装電極２１３Ａ，２１３Ｂに接続されている。熱伝導体部２１５は、セラミック基板２１２を貫通するように設けられており、導電性接着剤２２２により発光ダイオード素子２２０と接続されている。すなわち、熱伝導体部２１５は、サーマルビアである。外部熱伝導体部２１７は、セラミック基板２１２の第２の面に設けられており、熱伝導体部２１５と接続されている。
発光装置２０１では、発光ダイオード素子２２０で発生する熱を熱伝導体部２１５を介して外部熱伝導体部２１７から外部に放出することができるため、放熱性を高くすることができる。また、バリスタ部２１０はセラミック基板２１２の第１の面における発光ダイオード素子２２０が実装されている領域を取り囲むように設けられているため、発光装置２０１では小型化と低背化とを実現することができる。
発光装置２０１では、外部からの静電気は外部熱伝導体部２１７及び熱伝導体部２１５を介してバリスタ部２１０に流入することになる。このとき、熱伝導体部２１５の上端や下端の近傍に電界が集中し、熱伝導体部２１５に金属鎔断が発生し易いという問題がある。このような電界の集中による熱伝導体部の金属鎔断の発生を防ぐために、複数の熱伝導体部を設けることや熱伝導体部を大きくすることが考えられるが、この場合には発光装置の小型化が困難となる。
そこで、アルミナなどのセラミックよりも熱伝導率が高いシリコンからなる実装基板を用い、ＥＳＤ保護素子であるツェナーダイオードが実装基板に内蔵されているＬＥＤ装置が提案されている（例えば、特許文献３参照）。
ここで、特許文献３を参考にした発光装置の構成について説明する。図８（Ｃ）は、特許文献３を参考にした発光装置３０１の模式図である。図８（Ｃ）に示すように、発光装置３０１は、発光素子３１１と、ツェナーダイオード３２１と、を備えている。
発光素子３１１は、サファイア基板３１２と、半導体化合物層３１３と、ｎ側電極３１４と、ｐ側電極３１５と、を備えている。半導体化合物層３１３は、サファイア基板３１２に形成されており、発光層であるＩｎＧａＮ活性層を含む複数の層からなる。そして、半導体化合物層３１３のサファイア基板３１２側の面と対向している面には、ｎ側電極３１４とｐ側電極３１５とが設けられている。ｎ側電極３１４は、半導体化合物層３１３の中の一つの層として形成されるｎ型層に設けられている。ｐ側電極３１５は、半導体化合物層３１３の中の一つの層として形成されるｐ型層に設けられている。ｎ側電極３１４にはマイクロバンプ３１６が接合されており、ｐ側電極３１５にはマイクロバンプ３１７が接合されている。
ツェナーダイオード３２１は、ｎ型シリコン基板３２２を基材とした実装基板として構成されている。ｎ型シリコン基板３２２の底面には、ｎ側電極３２３が設けられている。ｎ型シリコン基板３２２の上面には、ｎ型シリコン基板３２２の表面の一部の領域を被覆する酸化膜３２４が設けられている。ｎ型シリコン基板３２２の表面における酸化膜３２４によって覆われていない領域には、ｐ型半導体領域３２５とｎ側電極３２７とがそれぞれ設けられている。ｐ型半導体領域３２５の上面には、ｐ側電極３２６が設けられている。ツェナーダイオード３２１では、ｐ型半導体領域３２５とｎ型シリコン基板３２２とがｐｎ接合を構成している。
ツェナーダイオード３２１は、導電性のＡｇペースト３３２により、外部の回路基板であるマウント部３３１上に実装されている。発光素子３１１は、マイクロバンプ３１６，３１７により、ツェナーダイオード３２１上に実装されている。また、ワイヤ３３３がｐ側電極３２６に接続されている。
発光装置３０１は、実装基板であるツェナーダイオード３２１が、アルミナなどのセラミックよりも熱伝導率が高いシリコンからなるｎ型シリコン基板３２２を基材としているため、発光素子３１１で発生する熱を効率的に放出することができる。また、ツェナーダイオード３２１は、ＥＳＤ保護素子として機能するため、別途ＥＳＤ保護素子を設ける必要が無く、発光装置の小型化を実現することができる。
発光装置２０１，３０１のようにＥＳＤ保護素子がバリスタ部やツェナーダイオードからなる発光装置では、ＥＳＤ保護素子が発光素子の近傍に設けられている場合、発光素子で発生する熱によってＥＳＤ保護素子の温度が上昇し、リーク電流が増大することがある。ＥＳＤ保護素子のリーク電流が増大すると、発光素子の発光効率が低下する恐れがある。
また、発光装置３０１では、ＥＳＤ保護素子であるツェナーダイオード３２１が発光素子３１１から発せられる光や周囲の環境光に晒されると、ツェナーダイオード３２１におけるリーク電流が増加し、これによっても発光素子３１１の発光効率が低下する恐れがある。
さらに、発光素子が実装基板にフリップチップ実装される場合、実装不良の発生を防止するために、実装基板の実装面には数μｍ以下の平坦性が要求される。しかしながら、発光装置２０１のように実装基板がセラミックからなる場合、実装基板の実装面の平坦性は低く、実装不良が発生しやすい。特に、発光装置２０１のように、熱伝導体部２１５のようなサーマルビアが設けられている場合には、実装基板の実装面の平坦性はさらに低くなる。また、発光装置３０１のように実装基板の発光素子が実装される側の面にＥＳＤ保護素子が設けられている場合も、実装基板の実装面の平坦性は低く、実装不良が発生しやすい。実装基板の実装面の平坦性を高くするために、化学機械研磨などにより実装基板の実装面を平坦化することができるが、製造プロセスの複雑化する、製造コストが高くなるなどの問題がある。
そこで、本発明の目的は、実装基板にＥＳＤ保護素子を内蔵する構成でも、発光素子の発光効率の低下を防ぐことができるとともに、発光素子の実装不良の発生を防止することができる、発光装置を実現することにある。
本発明に係る発光装置は、発光素子と、実装基板と、を備える。実装基板は、発光素子が実装される第１の面と、前記第１の面と対向する第２の面とを有する。実装基板は、第２の面側に設けられ、発光素子と接続されている、半導体静電気放電保護素子部を備える。
本発明に係る発光装置において、発光素子は、アノードとカソードとを備える半導体発光ダイオード素子であり、半導体静電気放電保護素子部は、アノードとカソードとを備えるツェナーダイオードを構成しており、半導体発光ダイオード素子とツェナーダイオードとは並列に接続されており、半導体発光ダイオード素子のカソードはツェナーダイオードのアノードと接続されており、半導体発光ダイオード素子のアノードはツェナーダイオードのカソードと接続されていてもよい。
本発明に係る発光装置において、発光素子は、アノードとカソードとを備える半導体発光ダイオード素子であり、半導体静電気放電保護素子部は、バリスタを構成しており、半導体発光ダイオード素子とバリスタとは並列に接続されていてもよい。
本発明によれば、半導体静電気放電保護素子部は、実装基板の第２の面側に設けられているため、発光素子から十分に離されている。このため、半導体静電気放電保護素子部は発光素子で生じる熱の影響を受けにくく、半導体静電気放電保護素子部におけるリーク電流が増加することが起こりにくい。発光素子から発せられる光や周囲の環境光は実装基板によって遮られるため、半導体静電気放電保護素子部がこれらの光に晒されることが少なくなる。よって、発光素子から発せられる光や周囲の環境光の影響で半導体静電気放電保護素子部におけるリーク電流が増加することが起こりにくい。よって、発光素子の発光効率が高い状態を維持することができる。また、半導体静電気放電保護素子部が実装基板の第１の面側に設けられていないことから、第１の面の平坦性が高い。このため、発光素子と実装基板との接合強度を高くすることができ、発光素子の実装不良の発生を防止することができる。
以下、本発明の第１の実施形態に係る発光装置について説明する。
図１は、本発明の第１の実施形態に係る発光装置１０の等価回路図である。
本実施形態に係る発光装置１０は、発光素子であるＬＥＤ素子２と、実装基板１１と、を備えている。実装基板１１は、ツェナーダイオード３を内蔵している。ＬＥＤ素子２は、実装基板１１に実装されており、ツェナーダイオード３と並列接続されている。ここで、ＬＥＤ素子２のカソードはツェナーダイオード３のアノードと接続されており、ＬＥＤ素子２のアノードはツェナーダイオード３のカソードと接続されている。ツェナーダイオード３は、ＬＥＤ素子２を静電気から保護する。すなわち、ツェナーダイオード３は、半導体静電気放電保護素子部である。
図２は、本実施形態に係る発光装置１０の構成を説明する模式図である。図２には、実装基板１１の断面と、ＬＥＤ素子２の側面とを示している。
ＬＥＤ素子２は、サファイア基板２１と、半導体化合物層２２と、第１の素子端子電極２３Ａと、第２の素子端子電極２３Ｂと、を備えている。
半導体化合物層２２は、サファイア基板２１に設けられている。半導体化合物層２２は、発光層であるＩｎＧａＮ活性層（不図示）、ｐ型半導体層（不図示）、ｎ型半導体層（不図示）を含む複数の層からなる。ｐ型半導体層（不図示）とｎ型半導体層（不図示）とは、半導体化合物層２２におけるサファイア基板２１側の面と対向している面に露出するように設けられている。第１の素子端子電極２３Ａは、半導体化合物層２２におけるサファイア基板２１側の面と対向している面に露出しているｐ型半導体層（不図示）に設けられている。第２の素子端子電極２３Ｂは、半導体化合物層２２におけるサファイア基板２１側の面と対向している面に露出しているｎ型半導体層（不図示）に設けられている。
第１の素子端子電極２３Ａは、ＬＥＤ素子２のアノードとして機能するものであり、バンプ３１が接合されている。第２の素子端子電極２３Ｂは、ＬＥＤ素子２のカソードとして機能するものであり、バンプ３２が接合されている。第１，第２の素子端子電極２３Ａ，２３Ｂは、例えば、金膜とニッケル膜とチタン膜と銅膜とが順に積層されてなる積層電極である。
実装基板１１は、第１の端子電極１２Ａと、第２の端子電極１２Ｂと、絶縁膜１３Ａ，１３Ｂ，１３Ｃ，１３Ｄと、シリコン基部１４と、半導体素子部１５と、第１の実装電極１６Ａと、第２の実装電極１６Ｂと、第１の接続電極１７Ａと、第２の接続電極１７Ｂと、第１の配線電極１８Ａと、第２の配線電極１８Ｂと、を備えている。
実装基板１１は、第１の面１１Ａと、第１の面１１Ａに対向する第２の面１１Ｂとを有する。ＬＥＤ素子２は、実装基板１１の第１の面１１Ａに実装されている。
シリコン基部１４は、平面視して矩形の平板状であり、高抵抗単結晶シリコンからなる。実装基板１１を構成するシリコン基部１４が単結晶シリコンからなるため、実装基板１１の熱伝導率は高い。このため、発光装置１０では、ＬＥＤ素子２で発生する熱を外部に効率的に放出することができ、ＬＥＤ素子２の発光効率の低下やＬＥＤ素子２に設けられる蛍光体（不図示）の劣化が起こりにくい。シリコン基部１４は、貫通孔１４Ａ，１４Ｂを有する。
絶縁膜１３Ａ，１３Ｂ，１３Ｃ，１３Ｄは、ガラスなどの絶縁体からなる。絶縁膜１３Ａは、実装基板１１の第１の面１１Ａ側において、シリコン基部１４における貫通孔１４Ａ，１４Ｂを除く部分を覆うように設けられている。絶縁膜１３Ｂは、実装基板１１の第２の面１１Ｂ側において、シリコン基部１４における貫通孔１４Ａ，１４Ｂと詳細を後述する第１，第２の拡散領域１５Ａ，１５Ｂとを除く部分を覆うように設けられている。絶縁膜１３Ｃは、貫通孔１４Ａ，１４Ｂの内周面の全面を覆うように設けられている。絶縁膜１３Ｄは、実装基板１１の第２の面１１Ｂ側において、絶縁膜１３Ｂの一部と、第１，第２の配線電極１８Ａ，１８Ｂの一部とを覆うように設けられている。
第１の接続電極１７Ａは、貫通孔１４Ａの内部を充填するように設けられており、第１の実装電極１６Ａと第１の配線電極１８Ａとを電気的に接続している。第２の接続電極１７Ｂは、貫通孔１４Ｂの内部を充填するように設けられており、第２の実装電極１６Ｂと第２の配線電極１８Ｂとを電気的に接続している。
第１，第２の接続電極１７Ａ，１７Ｂは、貫通孔１４Ａ，１４Ｂの内周面を覆うように膜状に設けられたものであってもよい。その場合には、貫通孔１４Ａ，１４Ｂの内部を充填するように樹脂をさらに設けてもよい。
第１の端子電極１２Ａは、実装基板１１の第２の面１１Ｂ側において、第１の配線電極１８Ａの一部を覆うように設けられており、第１の配線電極１８Ａに接続されている。第２の端子電極１２Ｂは、実装基板１１の第２の面１１Ｂ側において、第２の配線電極１８Ｂの一部を覆うように設けられており、第２の配線電極１８Ｂに接続されている。第１，第２の端子電極１２Ａ，１２Ｂは、発光装置１０が搭載される回路基板の電極と接続される。第１，第２の端子電極１２Ａ，１２Ｂは、例えば、金膜とニッケル膜と銅膜とが順に積層されてなる積層電極である。
第１，第２の実装電極１６Ａ，１６Ｂは、ＬＥＤ素子２を実装するために設けられている。第１の実装電極１６Ａは、実装基板１１の第１の面１１Ａ側において、絶縁膜１３Ａの一部と、第１の接続電極１７Ａ全体とを覆うように設けられている。このため、第１の実装電極１６Ａは、第１の接続電極１７Ａと接続されている。第１の実装電極１６Ａは、バンプ３１により第１の素子端子電極２３Ａと電気的に接続されている。第２の実装電極１６Ｂは、実装基板１１の第１の面１１Ａ側において、絶縁膜１３Ａの一部と、第２の接続電極１７Ｂ全体とを覆うように設けられている。このため、第２の実装電極１６Ｂは、第２の接続電極１７Ｂと接続されている。第２の実装電極１６Ｂは、バンプ３２により第２の素子端子電極２３Ｂと電気的に接続されている。第１，第２の実装電極１６Ａ，１６Ｂは、例えば、金膜とニッケル膜とチタン膜と銅膜とが順に積層されてなる積層電極である。
第１の配線電極１８Ａは、実装基板１１の第２の面１１Ｂ側において第１の接続電極１７Ａと第１の拡散領域１５Ａとを覆うように設けられており、第１の接続電極１７Ａと第１の拡散領域１５Ａとに接続されている。
第２の配線電極１８Ｂは、実装基板１１の第２の面１１Ｂ側において第２の接続電極１７Ｂと第２の拡散領域１５Ｂとを覆うように設けられており、第２の接続電極１７Ｂと第２の拡散領域１５Ｂとに接続されている。
半導体素子部１５は、半導体静電気放電保護素子部であるツェナーダイオード３を構成するものである。半導体素子部１５は、実装基板１１の第２の面１１Ｂ側に設けられており、第１の拡散領域１５Ａと第２の拡散領域１５Ｂとを備えている。
ここで、半導体素子部１５の構成例について説明する。
図３は、本実施形態に係る発光装置１０の半導体素子部１５の構造について説明する図である。
半導体素子部１５は、不純物濃度の低いｎ型半導体領域（ｎ−）を備えている。第１，第２の拡散領域１５Ａ，１５Ｂは、ｎ型半導体領域（ｎ−）の表面近傍の部分に不純物をドープすることで形成されている。第１の拡散領域１５Ａは、不純物濃度の高いｎ型半導体領域（ｎ＋）である。第２の拡散領域１５Ｂは、不純物濃度の高いｐ型半導体領域（ｐ＋）である。そして、第１の拡散領域１５Ａと第２の拡散領域１５Ｂとは、間隔を隔てて配置されている。半導体素子部１５では、ｐ型半導体領域（ｐ＋）である第２の拡散領域１５Ｂと、絶縁体層であるｎ型半導体領域（ｎ−）における第１の拡散領域１５Ａと第２の拡散領域１５Ｂとの間に位置する部分と、ｎ型半導体領域（ｎ＋）である第１の拡散領域１５Ａとにより、ツェナーダイオード３がＰＩＮダイオードとして構成されている。そのため、第２の拡散領域１５Ｂがツェナーダイオード３のアノードとなり、第１の拡散領域１５Ａがツェナーダイオード３のカソードとなっている。
なお、半導体素子部１５において、第１の拡散領域１５Ａと第２の拡散領域１５Ｂとは、絶縁体層により間隔を隔てることなく、互いに隣接するように構成してもよい。その場合、半導体素子部１５では、ｐ型半導体領域（ｐ＋）である第２の拡散領域１５Ｂと、ｎ型半導体領域（ｎ＋）である第１の拡散領域１５Ａとにより、ツェナーダイオード３がＰＮダイオードとして構成されることになる。
また、半導体素子部１５において、絶縁体層の極性を反転させたり、第１の拡散領域１５Ａと第２の拡散領域１５Ｂとで極性を入れ替えたりしてもよい。第１の拡散領域１５Ａと第２の拡散領域１５Ｂとで極性を入れ替える場合には、ツェナーダイオード３のアノードとカソードとが入れ替わるため、ＬＥＤ素子２におけるアノードとカソードとを入れ替えるように構成するとよい。
図２に示すように、第１の拡散領域１５Ａは、第１の配線電極１８Ａを介して第１の端子電極１２Ａに接続されている。また、第１の拡散領域１５Ａは、第１の配線電極１８Ａと第１の接続電極１７Ａとを介して第１の実装電極１６Ａに接続されている。第１の実装電極１６Ａと第１の配線電極１８Ａと第１の接続電極１７Ａと第１の端子電極１２Ａとは、第１の配線部を構成している。ＬＥＤ素子２のアノードである第１の素子端子電極２３Ａとツェナーダイオードのカソードである第１の拡散領域１５Ａとは、第１の配線部によって接続されている。
図２に示すように、第２の拡散領域１５Ｂは、第２の配線電極１８Ｂを介して第２の端子電極１２Ｂに接続されている。また、第２の拡散領域１５Ｂは、第２の配線電極１８Ｂと第２の接続電極１７Ｂとを介して第２の実装電極１６Ｂに接続されている。第２の実装電極１６Ｂと第２の配線電極１８Ｂと第２の接続電極１７Ｂと第２の端子電極１２Ｂとは、第２の配線部を構成している。ＬＥＤ素子２のカソードである第２の素子端子電極２３Ｂとツェナーダイオードのアノードである第２の拡散領域１５Ｂとは、第２の配線部によって接続されている。
したがって、ＬＥＤ素子２と半導体素子部１５からなるツェナーダイオード３とは、カソードとアノードとの向きを互いに逆向きにして並列接続されており、図１で示した回路構成が実現されている。この回路構成では、半導体素子部１５が、ＬＥＤ素子２に対するＥＳＤ保護回路として機能するツェナーダイオード３を構成しているため、静電気耐性が良好なものになる。
発光装置１０では、半導体素子部１５は、実装基板１１の第２の面１１Ｂ側に設けられており、ＬＥＤ素子２から十分に離されている。このため、半導体素子部１５はＬＥＤ素子２で生じる熱の影響を受けにくく、半導体素子部１５からなるツェナーダイオード３におけるリーク電流が増加することが起こりにくい。ＬＥＤ素子２から発せられる光や周囲の環境光は実装基板１１によって遮られるため、半導体素子部１５がこれらの光に晒されることが少なくなる。よって、発光装置１０では、ＬＥＤ素子２から発せられる光や周囲の環境光の影響で半導体素子部１５からなるツェナーダイオード３におけるリーク電流が増加することが起こりにくい。よって、ＬＥＤ素子２の発光効率が高い状態を維持することができる。
また、発光装置１０では、半導体素子部１５が実装基板１１の第１の面１１Ａ側に設けられていないことから、第１の面１１Ａの平坦性が高い。このため、ＬＥＤ素子２と実装基板１１との接合強度を高くすることができ、ＬＥＤ素子２の実装不良の発生を防止することができる。
本実施形態では、ＬＥＤ素子２とツェナーダイオード３とを並列接続する回路構成について説明したが、実装基板１１の第２の面１１Ｂに、グランド接続用の端子電極を設け、グランド接続用の端子電極にツェナーダイオードの一端を接続するように構成してもよい。
次に、本発明の第２の実施形態に係る発光装置４０について説明する。
第１の実施形態に係る発光装置１０では半導体素子部１５がツェナーダイオード３を構成していたが、本実施形態に係る発光装置では、半導体素子部がバリスタを構成している。
図４（Ａ）は、本発明の第２の実施形態に係る発光装置４０の等価回路図である。
本実施形態に係る発光装置４０は、発光素子であるＬＥＤ素子２と、実装基板４１と、を備えている。実装基板４１は、バリスタ４を内蔵している。ＬＥＤ素子２は、実装基板４１に実装されており、バリスタ４と並列接続されている。バリスタ４は、ＬＥＤ素子２を静電気から保護する。すなわち、バリスタ４は、半導体静電気放電保護素子部である。
図４（Ｂ）は、本実施形態に係る発光装置４０における、実装基板４１の断面と、ＬＥＤ素子２の側面とを示している。
実装基板４１は、第１の端子電極４２Ａと、第２の端子電極４２Ｂと、絶縁膜４３Ａ，４３Ｂ，４３Ｃ，４３Ｄと、セラミック基部４４と、半導体素子部４５と、第１の実装電極４６Ａと、第２の実装電極４６Ｂと、第１の接続電極４７Ａと、第２の接続電極４７Ｂと、第１の配線電極４８Ａと、第２の配線電極４８Ｂと、を備えている。実装基板４１は、第１の実施形態に係る発光装置１０の実装基板１１とは、セラミック基部４４と半導体素子部４５との構成のみが異なる。よって、第１の端子電極４２Ａと、第２の端子電極４２Ｂと、絶縁膜４３Ａ，４３Ｂ，４３Ｃ，４３Ｄと、第１の実装電極４６Ａと、第２の実装電極４６Ｂと、第１の接続電極４７Ａと、第２の接続電極４７Ｂと、第１の配線電極４８Ａと、第２の配線電極４８Ｂとは、第１の実施形態と同様に構成されている。
セラミック基部４４は、平面視して矩形の平板状であり、アルミナなどのセラミックスからなる。セラミック基部４４は、貫通孔４４Ａ，４４Ｂを有する。半導体素子部４５は、半導体静電気放電保護素子部であるバリスタ４を構成するものである。半導体素子部４５は、実装基板４１の第２の面４１Ｂ側に設けられており、第１のバリスタ電極４５Ａと、第２のバリスタ電極４５Ｂと、バリスタ層４５Ｃとを備えている。バリスタ層４５Ｃは、酸化亜鉛やチタン酸ストロンチウムなどのバリスタ材料からなり、第１のバリスタ電極４５Ａと第２のバリスタ電極４５Ｂとの間に設けられている。
第１のバリスタ電極４５Ａは、第１の配線電極４８Ａを介して第１の端子電極４２Ａに接続されている。また、第１のバリスタ電極４５Ａは、第１の配線電極４８Ａと第１の接続電極４７Ａとを介して第１の実装電極４６Ａに接続されている。第１の実装電極４６Ａと第１の配線電極４８Ａと第１の接続電極４７Ａと第１の端子電極４２Ａとは、第１の配線部を構成している。ＬＥＤ素子２のアノードである第１の素子端子電極２３Ａと第１のバリスタ電極４５Ａとは、第１の配線部によって接続されている。
第２のバリスタ電極４５Ｂは、第２の配線電極４８Ｂを介して第２の端子電極４２Ｂに接続されている。また、第２のバリスタ電極４５Ｂは、第２の配線電極４８Ｂと第２の接続電極４７Ｂとを介して第２の実装電極４６Ｂに接続されている。第２の実装電極４６Ｂと第２の配線電極４８Ｂと第２の接続電極４７Ｂと第２の端子電極４２Ｂとは、第２の配線部を構成している。ＬＥＤ素子２のカソードである第２の素子端子電極２３Ｂと第２のバリスタ電極４５Ｂとは、第２の配線部によって接続されている。
したがって、ＬＥＤ素子２と半導体素子部４５からなるバリスタ４とは並列接続されており、図４（Ａ）で示した回路構成が実現されている。この回路構成では、半導体素子部４５が、ＬＥＤ素子２に対するＥＳＤ保護回路として機能するバリスタ４を構成しているため、静電気耐性が良好なものになる。
本実施形態のように、半導体素子部はバリスタを構成するものであってもよい。
なお、本実施形態では、ＬＥＤ素子２と半導体素子部４５からなるバリスタ４とは並列接続されているが、実装基板４１の第２の面４１Ｂにグランド接続用の端子電極を設け、グランド接続用の端子電極に第１のバリスタ電極４５Ａまたは第２のバリスタ電極４５Ｂを接続するように構成してもよい。また、２つのバリスタを用意し、各バリスタの一端をＬＥＤ素子２の第１の素子端子電極２３Ａと第２の素子端子電極２３Ｂにそれぞれ接続し、各バリスタの他端を実装基板４１の第２の面４１Ｂに設けられたグランド接続用の端子電極に接続するように構成してもよい。
次に、本発明の第３の実施形態に係る発光装置５０について説明する。
本実施形態に係る発光装置５０は、第１の実施形態に係る発光装置１０と同じ回路構成であるが、半導体素子部と第１，第２の配線電極の構成が異なる。このため、発光装置５０は、発光装置１０の実装基板１１と構成が異なる実装基板５１を備えているが、その他の構成はほぼ同じである。
本実施形態に係る発光装置５０は、ＬＥＤ素子と、実装基板５１と、を備えている。実装基板５１は、第１の実施形態に係る発光装置１０の実装基板１１と同様に、ＬＥＤ素子を実装するために設けられている第１，第２の実装電極を備えている。図５は、本実施形態に係る発光装置５０において、ＬＥＤ素子と第１，第２の実装電極とを透視して平面視した平面図である。図５では、ＬＥＤ素子と第１，第２の実装電極との図示を省略している。実装基板５１は、半導体素子部５５を備えている。
第１の実施形態に係る発光装置１０の半導体素子部１５が第１，第２の拡散領域１５Ａ，１５Ｂを備えているのに対して、半導体素子部５５は第１の拡散領域５５Ａと第２の拡散領域５５Ｂと第３の拡散領域５５Ｃを備えている。第１〜第３の拡散領域５５Ａ〜５５Ｃは、それぞれ平面視して長方形状であり、互いに間隔を隔てて並べて配置されている。半導体素子部５５は、不純物濃度の低いｎ型半導体領域（ｎ−）を備えている。第１〜第３の拡散領域５５Ａ〜５５Ｃは、ｎ型半導体領域（ｎ−）の表面近傍の部分に不純物をドープすることで形成されている。中央に位置する第２の拡散領域５５Ｂは、不純物濃度の高いｎ型半導体領域（ｎ＋）である。第２の拡散領域５５Ｂの両脇に位置する第１，第３の拡散領域５５Ａ，５５Ｃは、不純物濃度の高いｐ型半導体領域（ｐ＋）である。ｎ型半導体領域（ｎ−）における、第１の拡散領域５５Ａと第２の拡散領域５５Ｂとの間に位置する部分と、第２の拡散領域５５Ｂと第３の拡散領域５５Ｃとの間に位置する部分とは、絶縁体層である。半導体素子部５５では、ｐ型半導体領域（ｐ＋）である第１の拡散領域５５Ａと、ｎ型半導体領域（ｎ−）における第１の拡散領域５５Ａと第２の拡散領域５５Ｂとの間に位置する部分と、ｎ型半導体領域（ｎ＋）である第２の拡散領域５５Ｂとにより、第１のＰＩＮダイオードが構成されており、ｐ型半導体領域（ｐ＋）である第３の拡散領域５５Ｃと、ｎ型半導体領域（ｎ−）における第３の拡散領域５５Ｃと第２の拡散領域５５Ｂとの間に位置する部分と、ｎ型半導体領域（ｎ＋）である第２の拡散領域５５Ｂとにより、第２のＰＩＮダイオードが構成されている。第１，第２のＰＩＮダイオードは、ツェナーダイオードを構成している。
第１，第２の配線電極５８Ａ，５８Ｂは櫛歯状の部分を有する形状である。第１の配線電極５８Ａは、櫛歯電極５８Ａ１を備えている。櫛歯電極５８Ａ１は、平面視して長方形状であり、第１の配線電極５８Ａの一部から突出するように設けられている。櫛歯電極５８Ａ１は、第２の拡散領域５５Ｂを覆うように設けられており、第２の拡散領域５５Ｂと接続されている。
第２の配線電極５８Ｂは、櫛歯電極５８Ｂ１，５８Ｂ２を備えている。櫛歯電極５８Ｂ１，５８Ｂ２は、平面視して長方形状であり、第２の配線電極５８Ｂの一部から突出するように設けられている。櫛歯電極５８Ｂ１は、第１の拡散領域５５Ａを覆うように設けられており、第１の拡散領域５５Ａと接続されている。櫛歯電極５８Ｂ２は、第３の拡散領域５５Ｃを覆うように設けられており、第３の拡散領域５５Ｃと接続されている。
発光装置５０では、半導体素子部５５に２つのＰＩＮダイオードを構成することにより、半導体素子部５５が構成するツェナーダイオードの電流容量を大きくすることができ、ツェナーダイオードに多くの電流が流れても、電流によってツェナーダイオードが破壊されることを防ぐことができる。
なお、本実施形態では半導体素子部に２つのＰＩＮダイオードを構成する例を示しているが、より多くの櫛歯電極と拡散領域とを設けて多数のＰＩＮダイオードやＰＮダイオードを構成することもできる。
次に、本発明の第４の実施形態に係る発光装置６０について説明する。
本実施形態に係る発光装置６０は、第１の実施形態に係る発光装置１０と同じ回路構成であるが、実装基板の電極の構成が異なる。このため、発光装置６０は、発光装置１０の実装基板１１と構成が異なる実装基板６１を備えているが、その他の構成はほぼ同じである。
図６は、本実施形態に係る発光装置６０の構成を説明する模式断面図であり、実装基板６１の断面と、ＬＥＤ素子２の側面とを示している。
本実施形態に係る発光装置６０は、ＬＥＤ素子２と、実装基板６１とを備えている。実装基板６１は、第１の面６１Ａと、第１の面６１Ａに対向する第２の面６１Ｂとを有する。実装基板６１は、第１の端子電極６２Ａと、第２の端子電極６２Ｂと、絶縁膜６３Ａ，６３Ｂ，６３Ｃ，６３Ｄと、シリコン基部６４と、半導体素子部６５と、第１の実装電極６６Ａと、第２の実装電極６６Ｂと、第１の接続電極６７Ａと、第２の接続電極６７Ｂと、第１の配線電極６８Ａと、第２の配線電極６８Ｂと、を備えている。
半導体素子部６５は、第１の実施形態に係る発光装置１０の半導体素子部１５と同様に構成されており、半導体静電気放電保護素子部であるツェナーダイオードを構成するものであって、第１の拡散領域６５Ａと第２の拡散領域６５Ｂとを備えている。シリコン基部６４は、平面視して矩形の平板状であり、高抵抗単結晶シリコンからなる。第１の実施形態に係る発光装置１０のシリコン基部１４が貫通孔１４Ａ，１４Ｂを有するのに対して、シリコン基部６４は貫通孔を有していない。
絶縁膜６３Ａ，６３Ｂ，６３Ｃ，６３Ｄは、ガラスなどの絶縁体からなる。絶縁膜６３Ａは、実装基板６１の第１の面６１Ａ側において、シリコン基部６４の表面を覆うように設けられている。絶縁膜６３Ｂは、実装基板６１の第２の面６１Ｂ側において、第１，第２の拡散領域６５Ａ，６５Ｂを除く部分を覆うように設けられている。絶縁膜６３Ｃは、シリコン基部６４の側面を覆うように設けられている。絶縁膜６３Ｄは、実装基板６１の第２の面６１Ｂ側において、絶縁膜６３Ｂの一部と、第１，第２の配線電極６８Ａ，６８Ｂの一部とを覆うように設けられている。
第１，第２の実装電極６６Ａ，６６Ｂは、第１の実施形態に係る発光装置１０の第１，第２の実装電極１６Ａ，１６Ｂと同様に構成されており、ＬＥＤ素子２を実装するために設けられている。第１の実装電極６６Ａは、実装基板６１の第１の面６１Ａ側において、絶縁膜６３Ａの一部と、第１の接続電極６７Ａとを覆うように設けられている。このため、第１の実装電極６６Ａは、第１の接続電極６７Ａと接続されている。第１の実装電極６６Ａは、バンプ３１により第１の素子端子電極２３Ａと電気的に接続されている。第２の実装電極６６Ｂは、実装基板６１の第１の面６１Ａ側において、絶縁膜６３Ａの一部と、第２の接続電極６７Ｂとを覆うように設けられている。このため、第２の実装電極６６Ｂは、第２の接続電極６７Ｂと接続されている。第２の実装電極６６Ｂは、バンプ３２により第２の素子端子電極２３Ｂと電気的に接続されている。
第１の接続電極６７Ａは、実装基板６１の側面側において絶縁膜６３Ｃを覆うように設けられており、第１の実装電極６６Ａと第１の配線電極６８Ａとを電気的に接続している。第２の接続電極６７Ｂは、実装基板６１の側面側において絶縁膜６３Ｃを覆うように設けられており、第２の実装電極６６Ｂと第２の配線電極６８Ｂとを電気的に接続している。第１の配線電極６８Ａは、実装基板６１の第２の面６１Ｂ側において第１の接続電極６７Ａと第１の拡散領域６５Ａとを覆うように設けられており、第１の接続電極６７Ａと第１の拡散領域６５Ａとに接続されている。第２の配線電極６８Ｂは、実装基板６１の第２の面６１Ｂ側において第２の接続電極６７Ｂと第２の拡散領域６５Ｂとを覆うように設けられており、第２の接続電極６７Ｂと第２の拡散領域６５Ｂとに接続されている。
第１の端子電極６２Ａは、実装基板６１の第２の面６１Ｂ側において、第１の配線電極６８Ａの一部を覆うように設けられており、第１の配線電極６８Ａに接続されている。第２の端子電極６２Ｂは、実装基板６１の第２の面６１Ｂ側において、第２の配線電極６８Ｂの一部を覆うように設けられており、第２の配線電極６８Ｂに接続されている。第１，第２の端子電極６２Ａ，６２Ｂは、発光装置６０が搭載される回路基板の電極と接続される。
発光装置６０では、第１，第２の接続電極６７Ａ，６７Ｂは実装基板６１の側面に設けられている。第１，第２の接続電極６７Ａ，６７Ｂは、シリコン基部６４がウェハ状態のときに、ダイシング、エッチング、サンドブラストなどの工法を用いて溝を形成し、溝の内部にメッキ法などにより金属を充填するなどして形成される。このため、第１の実施形態のように第１，第２の接続電極がシリコン基部の貫通孔に設けられている構成と比べて、第１，第２の接続電極を容易に形成することができる。
次に、本発明の第５の実施形態に係る発光装置７０について説明する。
本実施形態に係る発光装置７０は、第１の実施形態に係る発光装置１０と同じ回路構成であるが、実装基板の構成が異なる。このため、発光装置７０は、発光装置１０の実装基板１１と構成が異なる実装基板７１を備えているが、その他の構成はほぼ同じである。
図７は、本実施形態に係る発光装置７０の構成を説明する模式断面図であり、実装基板７１の断面と、ＬＥＤ素子２の側面とを示している。本実施形態に係る発光装置７０は、ＬＥＤ素子２と、実装基板７１とを備えている。実装基板７１は、第１の面７１Ａと、第１の面７１Ａに対向する第２の面７１Ｂとを有する。実装基板７１は、第１の端子電極７２Ａと、第２の端子電極７２Ｂと、絶縁膜７３Ａ，７３Ｂと、シリコン基部７４と、半導体素子部７５と、第１の実装電極７６Ａと、第２の実装電極７６Ｂと、第１の配線電極７８Ａと、第２の配線電極７８Ｂと、を備えている。
絶縁膜７３Ａ，７３Ｂは、ガラスなどの絶縁体からなる。絶縁膜７３Ａは、実装基板７１の側面の全ての部分と、実装基板７１の第２の面７１Ｂ側におけるシリコン基部７４の第１，第２の拡散領域７５Ａ，７５Ｂとを除く部分などを覆うように設けられている。絶縁膜７３Ｂは、実装基板７１の第２の面７１Ｂ側において、絶縁膜７３Ａの一部と、第１，第２の配線電極７８Ａ，７８Ｂの一部とを覆うように設けられている。
半導体素子部７５は、第１の実施形態に係る発光装置１０の半導体素子部１５と同様に構成されており、半導体静電気放電保護素子部であるツェナーダイオードを構成するものであって、第１の拡散領域７５Ａと第２の拡散領域７５Ｂとを備えている。シリコン基部７４は、平面視して矩形の平板状であり、低抵抗単結晶シリコンからなる第１の半導体基部７４Ａと、低抵抗単結晶シリコンからなる第２の半導体基部７４Ｂと、ガラスなどの絶縁体からなる絶縁体部７４Ｃと、を備えている。絶縁体部７４Ｃは、第１の半導体基部７４Ａと第２の半導体基部７４Ｂとの間に配置されていて、第１の半導体基部７４Ａと第２の半導体基部７４Ｂとを絶縁している。第１の半導体基部７４Ａには、半導体素子部７５が設けられている。第１の半導体基部７４Ａは、第１の実装電極７６Ａと第１の配線電極７８Ａとを電気的に接続する第１の接続電極として機能する。第２の半導体基部７４Ｂは、第２の実装電極７６Ｂと第２の配線電極７８Ｂとを電気的に接続する第２の接続電極として機能する。
第１の端子電極７２Ａは、実装基板７１の第２の面７１Ｂ側において、第１の配線電極７８Ａの一部を覆うように設けられており、第１の配線電極７８Ａに接続されている。第２の端子電極７２Ｂは、実装基板７１の第２の面７１Ｂ側において、第２の配線電極７８Ｂの一部を覆うように設けられており、第２の配線電極７８Ｂに接続されている。第１，第２の端子電極７２Ａ，７２Ｂは、発光装置７０が搭載される回路基板の電極と接続される。第１，第２の実装電極７６Ａ，７６Ｂは、ＬＥＤ素子２を実装するために設けられている。第１の実装電極７６Ａは、実装基板７１の第１の面７１Ａ側において、第１の半導体基部７４Ａを覆うように設けられている。このため、第１の実装電極７６Ａは、第１の半導体基部７４Ａと接続されている。第１の実装電極７６Ａは、バンプ３１により第１の素子端子電極２３Ａと電気的に接続されている。第２の実装電極７６Ｂは、実装基板７１の第１の面７１Ａ側において、第２の半導体基部７４Ｂを覆うように設けられている。このため、第２の実装電極７６Ｂは、第２の半導体基部７４Ｂと接続されている。第２の実装電極７６Ｂは、バンプ３２により第２の素子端子電極２３Ｂと電気的に接続されている。第１の配線電極７８Ａは、実装基板７１の第２の面７１Ｂ側において第１の半導体基部７４Ａの一部と第１の拡散領域７５Ａとを覆うように設けられており、第１の半導体基部７４Ａと第１の拡散領域７５Ａとに接続されている。第２の配線電極７８Ｂは、実装基板７１の第２の面７１Ｂ側において第２の半導体基部７４Ｂの一部と第２の拡散領域７５Ｂとを覆うように設けられており、第２の半導体基部７４Ｂと第２の拡散領域７５Ｂとに接続されている。
第１の実装電極７６Ａと第１の半導体基部７４Ａと第１の配線電極７８Ａと第１の端子電極７２Ａとは、第１の配線部を構成している。ＬＥＤ素子２のアノードである第１の素子端子電極２３Ａとツェナーダイオードのカソードである第１の拡散領域７５Ａとは、第１の配線部によって接続されている。第２の実装電極７６Ｂと第２の半導体基部７４Ｂと第２の配線電極７８Ｂと第２の端子電極７２Ｂとは、第２の配線部を構成している。ＬＥＤ素子２のカソードである第２の素子端子電極２３Ｂとツェナーダイオードのアノードである第２の拡散領域７５Ｂとは、第２の配線部によって接続されている。
本実施形態では、シリコン基部７４が低抵抗単結晶シリコンからなり、第１，第２の半導体基部７４Ａ，７４Ｂが接続電極として機能する。このような構成は、低抵抗単結晶シリコン基板にダイシング、ウェットエッチング、サンドブラストなどの工法などを用いて溝を形成し、溝内部にポリシリコン、ガラス、樹脂などの絶縁材料を充填することで絶縁体部を形成するなどして実現することができる。本実施形態ではドライエッチングやドリルなどを用いる必要がないため、第１の実施形態のようにシリコン基部に貫通孔を設ける場合に比べ、製造コストを低くすることができる。
以上に説明したように本発明は実施できるが、実施形態の記載はあくまで例示であり、本発明の作用効果は特許請求の範囲に記載した範囲であれば、どのような発光素子装置であっても得ることができる。
１０，４０，５０，６０，７０…発光装置
２…ＬＥＤ素子（半導体発光ダイオード素子）
２１…サファイア基板
２２…半導体化合物層
２３Ａ，２３Ｂ…素子端子電極
３１，３２…バンプ
３…ツェナーダイオード
４…バリスタ
１１，４１，５１，６１，７１…実装基板
１２Ａ，１２Ｂ，４２Ａ，４２Ｂ，６２Ａ，６２Ｂ，７２Ａ，７２Ｂ…端子電極
１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ，４３Ａ，４３Ｂ，４３Ｃ，４３Ｄ，６３Ａ，６３Ｂ，６３Ｃ，６３Ｄ，７３Ａ，７３Ｂ…絶縁膜
１４，６４，７４…シリコン基部
１４Ａ，１４Ｂ，４４Ａ，４４Ｂ…貫通孔
１５，４５，５５，６５，７５…半導体素子部
１５Ａ，１５Ｂ，５５Ａ，５５Ｂ，５５Ｃ，６５Ａ，６５Ｂ，７５Ａ，７５Ｂ…拡散領域
１６Ａ，１６Ｂ，４６Ａ，４６Ｂ，６６Ａ，６６Ｂ，７６Ａ，７６Ｂ…実装電極
１７Ａ，１７Ｂ，４７Ａ，４７Ｂ，６７Ａ，６７Ｂ…接続電極
１８Ａ，１８Ｂ，４８Ａ，４８Ｂ，５８Ａ，５８Ｂ，６８Ａ，６８Ｂ，７８Ａ，７８Ｂ…配線電極
４４…セラミック基部
４５Ａ，４５Ｂ…バリスタ電極
４５Ｃ…バリスタ層
５８Ａ１，５８Ｂ１，５８Ｂ２…櫛歯電極
７４Ａ，７４Ｂ…半導体基部
７４Ｃ…絶縁体部
２…ＬＥＤ素子（半導体発光ダイオード素子）
２１…サファイア基板
２２…半導体化合物層
２３Ａ，２３Ｂ…素子端子電極
３１，３２…バンプ
３…ツェナーダイオード
４…バリスタ
１１，４１，５１，６１，７１…実装基板
１２Ａ，１２Ｂ，４２Ａ，４２Ｂ，６２Ａ，６２Ｂ，７２Ａ，７２Ｂ…端子電極
１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ，４３Ａ，４３Ｂ，４３Ｃ，４３Ｄ，６３Ａ，６３Ｂ，６３Ｃ，６３Ｄ，７３Ａ，７３Ｂ…絶縁膜
１４，６４，７４…シリコン基部
１４Ａ，１４Ｂ，４４Ａ，４４Ｂ…貫通孔
１５，４５，５５，６５，７５…半導体素子部
１５Ａ，１５Ｂ，５５Ａ，５５Ｂ，５５Ｃ，６５Ａ，６５Ｂ，７５Ａ，７５Ｂ…拡散領域
１６Ａ，１６Ｂ，４６Ａ，４６Ｂ，６６Ａ，６６Ｂ，７６Ａ，７６Ｂ…実装電極
１７Ａ，１７Ｂ，４７Ａ，４７Ｂ，６７Ａ，６７Ｂ…接続電極
１８Ａ，１８Ｂ，４８Ａ，４８Ｂ，５８Ａ，５８Ｂ，６８Ａ，６８Ｂ，７８Ａ，７８Ｂ…配線電極
４４…セラミック基部
４５Ａ，４５Ｂ…バリスタ電極
４５Ｃ…バリスタ層
５８Ａ１，５８Ｂ１，５８Ｂ２…櫛歯電極
７４Ａ，７４Ｂ…半導体基部
７４Ｃ…絶縁体部
次に、参考例としての第４の実施形態に係る発光装置６０について説明する。
次に、参考例としての第５の実施形態に係る発光装置７０について説明する。
Claims (3)
- 発光素子と、
前記発光素子が実装される第１の面と、前記第１の面と対向する第２の面とを有し、前記第２の面側に設けられ、前記発光素子と接続されている、半導体静電気放電保護素子部を備える、実装基板と、
を備える発光装置。 - 前記発光素子は、アノードとカソードとを備える半導体発光ダイオード素子であり、
前記半導体静電気放電保護素子部は、アノードとカソードとを備えるツェナーダイオードを構成しており、
前記半導体発光ダイオード素子と前記ツェナーダイオードとは並列に接続されており、
前記半導体発光ダイオード素子のカソードは前記ツェナーダイオードのアノードと接続されており、前記半導体発光ダイオード素子のアノードは前記ツェナーダイオードのカソードと接続されている、請求項１に記載の発光装置。 - 前記発光素子は、アノードとカソードとを備える半導体発光ダイオード素子であり、
前記半導体静電気放電保護素子部は、バリスタを構成しており、
前記半導体発光ダイオード素子と前記バリスタとは並列に接続されている、請求項１に記載の発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014521299A JPWO2013187318A1 (ja) | 2012-06-12 | 2013-06-07 | 発光装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012132799 | 2012-06-12 | ||
| JP2012132799 | 2012-06-12 | ||
| JP2014521299A JPWO2013187318A1 (ja) | 2012-06-12 | 2013-06-07 | 発光装置 |
| PCT/JP2013/065798 WO2013187318A1 (ja) | 2012-06-12 | 2013-06-07 | 発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2013187318A1 true JPWO2013187318A1 (ja) | 2016-02-04 |
Family
ID=49758141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014521299A Pending JPWO2013187318A1 (ja) | 2012-06-12 | 2013-06-07 | 発光装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20150108533A1 (ja) |
| EP (1) | EP2860776A4 (ja) |
| JP (1) | JPWO2013187318A1 (ja) |
| KR (1) | KR20150008417A (ja) |
| CN (1) | CN104350617A (ja) |
| WO (1) | WO2013187318A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015111485A1 (de) * | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| DE102015111487A1 (de) | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| US10257932B2 (en) * | 2016-02-16 | 2019-04-09 | Microsoft Technology Licensing, Llc. | Laser diode chip on printed circuit board |
| CN107591474A (zh) * | 2016-07-08 | 2018-01-16 | 比亚迪股份有限公司 | Led模组及其制备方法 |
| DE102018100946A1 (de) * | 2018-01-17 | 2019-07-18 | Osram Opto Semiconductors Gmbh | Bauteil und verfahren zur herstellung eines bauteils |
| FR3077653A1 (fr) * | 2018-02-06 | 2019-08-09 | Aledia | Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication |
| JP7438813B2 (ja) * | 2020-03-27 | 2024-02-27 | 株式会社ジャパンディスプレイ | アレイ基板の検査方法及び表示装置 |
| JP2022092294A (ja) | 2020-12-10 | 2022-06-22 | スタンレー電気株式会社 | 半導体発光装置及び半導体発光素子の支持基板 |
| CN114242914B (zh) * | 2021-12-17 | 2024-03-05 | 固安翌光科技有限公司 | 一种oled器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007235137A (ja) * | 2006-02-28 | 2007-09-13 | Lg Electronics Inc | 発光素子パッケージ及びその製造方法 |
| JP2009252930A (ja) * | 2008-04-04 | 2009-10-29 | Panasonic Corp | 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251644A (ja) | 1998-02-27 | 1999-09-17 | Matsushita Electron Corp | 半導体発光装置 |
| TWI229463B (en) * | 2004-02-02 | 2005-03-11 | South Epitaxy Corp | Light-emitting diode structure with electro-static discharge protection |
| WO2006005062A2 (en) * | 2004-06-30 | 2006-01-12 | Cree, Inc. | Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices |
| US7505239B2 (en) * | 2005-04-14 | 2009-03-17 | Tdk Corporation | Light emitting device |
| KR100638876B1 (ko) | 2005-07-22 | 2006-10-27 | 삼성전기주식회사 | 보호 소자의 배치 구성을 개선한 측면형 발광 다이오드 |
| JP4146464B2 (ja) * | 2005-10-11 | 2008-09-10 | Ｔｄｋ株式会社 | 発光装置 |
| JP2008270327A (ja) | 2007-04-17 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 静電気対策部品およびこれを用いた発光ダイオードモジュール |
| WO2011108227A1 (ja) * | 2010-03-01 | 2011-09-09 | パナソニック株式会社 | 発光素子用基板及びその製造方法ならびに発光装置 |
| KR101653684B1 (ko) * | 2010-05-28 | 2016-09-02 | 삼성전자 주식회사 | 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법 |
-
2013
- 2013-06-07 CN CN201380029834.9A patent/CN104350617A/zh active Pending
- 2013-06-07 WO PCT/JP2013/065798 patent/WO2013187318A1/ja active Application Filing
- 2013-06-07 EP EP13804364.1A patent/EP2860776A4/en not_active Withdrawn
- 2013-06-07 KR KR1020147032418A patent/KR20150008417A/ko not_active Application Discontinuation
- 2013-06-07 JP JP2014521299A patent/JPWO2013187318A1/ja active Pending
-
2014
- 2014-11-11 US US14/538,023 patent/US20150108533A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007235137A (ja) * | 2006-02-28 | 2007-09-13 | Lg Electronics Inc | 発光素子パッケージ及びその製造方法 |
| JP2009252930A (ja) * | 2008-04-04 | 2009-10-29 | Panasonic Corp | 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2860776A4 (en) | 2015-11-04 |
| KR20150008417A (ko) | 2015-01-22 |
| EP2860776A1 (en) | 2015-04-15 |
| CN104350617A (zh) | 2015-02-11 |
| US20150108533A1 (en) | 2015-04-23 |
| WO2013187318A1 (ja) | 2013-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2013187318A1 (ja) | 発光装置 | |
| JP5886584B2 (ja) | 半導体発光装置 | |
| KR101314713B1 (ko) | 반도체 장치, 그 제조 방법, 및 기판 | |
| KR101308805B1 (ko) | 발광 다이오드 장치 | |
| US9224720B2 (en) | Light-emitting device including light-emitting diode element that is mounted on outer portion of electrode | |
| JP6097353B2 (ja) | オプトエレクトロニクス半導体チップの支持体および半導体チップ | |
| US8217416B2 (en) | Light emitting device package and method for fabricating the same | |
| TWI542039B (zh) | 發光二極體封裝以及承載板 | |
| KR20080082101A (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| US20130001604A1 (en) | Light emitting device | |
| JP2013258241A (ja) | 発光装置 | |
| JP5613400B2 (ja) | 半導体装置およびその製造方法 | |
| WO2013187319A1 (ja) | 実装基板及び発光装置 | |
| US10541509B2 (en) | Semiconductor light emitting device | |
| JP2018050058A (ja) | 半導体発光装置 | |
| JP2013026416A (ja) | 素子搭載基板及びこれを備えた発光装置 | |
| JP2014056994A (ja) | 実装基板および発光装置 | |
| JP2010239004A (ja) | 半導体発光装置 | |
| TWI589027B (zh) | 發光元件 | |
| KR101294711B1 (ko) | 반도체 발광소자 | |
| TWI515924B (zh) | 發光元件及其封裝結構 | |
| TWI427745B (zh) | 封裝結構及發光二極體封裝結構 | |
| KR101720285B1 (ko) | 발광 장치 | |
| TWI641163B (zh) | 發光元件 | |
| TWI445209B (zh) | 半導體發光裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151104 |