JP2007235137A - 発光素子パッケージ及びその製造方法 - Google Patents

発光素子パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2007235137A
JP2007235137A JP2007045426A JP2007045426A JP2007235137A JP 2007235137 A JP2007235137 A JP 2007235137A JP 2007045426 A JP2007045426 A JP 2007045426A JP 2007045426 A JP2007045426 A JP 2007045426A JP 2007235137 A JP2007235137 A JP 2007235137A
Authority
JP
Japan
Prior art keywords
light emitting
emitting device
electrode
device package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007045426A
Other languages
English (en)
Inventor
Geun-Ho Kim
根浩 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
LG Innotek Co Ltd
Original Assignee
LG Electronics Inc
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc, LG Innotek Co Ltd filed Critical LG Electronics Inc
Publication of JP2007235137A publication Critical patent/JP2007235137A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D1/00—Steering controls, i.e. means for initiating a change of direction of the vehicle
    • B62D1/02—Steering controls, i.e. means for initiating a change of direction of the vehicle vehicle-mounted
    • B62D1/16—Steering columns
    • B62D1/18—Steering columns yieldable or adjustable, e.g. tiltable
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M17/00—Testing of vehicles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】静電気及び逆電圧から発光素子の損傷を防止するツェナダイオード素子の機能を具現する発光素子パッケージ及びその製造方法を提供する。また、従来のように保護用素子を別途に備える必要がなく、小型化及び薄型化が可能であり、保護用素子を実装するための工程を減少することができる発光素子パッケージ及びその製造方法を提供する。
【解決手段】第１面上に傾斜する側面を有する実装用溝１１０が形成されたパッケージ構造物１００と、パッケージ構造物１００上に備わり、互いに電気的に分離された２個の拡散層１２１、１２２と、絶縁膜１３０を介してパッケージ構造物１００と絶縁され、２個の拡散層１２１、１２２にそれぞれ電気的に接続された第１及び第２電極１４１、１４２と、実装用溝１１０に備わり、第１及び第２電極１４１、１４２と電気的に接続された発光素子３００と、を含んで発光素子パッケージを構成する。
【選択図】図３

Description

本発明は、発光素子パッケージ及びその製造方法に関するもので、特に、ツェナダイオード素子を別途実装せずに、薄型化された表面実装部品（ｓｕｒｆａｃｅ ｍｏｕｎｔ ｄｅｖｉｃｅ：ＳＭＤ）として用いられる発光素子パッケージ及びその製造方法に関するものである。
一般的に、直接遷移型化合物半導体の３〜５族または２〜６族化合物半導体物質を用いた発光ダイオードやレーザーダイオードなどの発光素子は、薄膜成長技術及び素子材料の開発によって、赤色、緑色、青色及び紫外線などの多様な色の発光を具現することができ、蛍光物質の使用または色の組み合せによって、効率の良い白色光線の発光を具現することもできる。上記のような技術の発達に伴い、発光素子は、ディスプレイ素子のみならず、光通信手段の送信モジュール、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）表示装置のバックライトを構成する冷陰極管（Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌａｍｐ：ＣＣＦＬ）の代りとなる発光ダイオードバックライト、蛍光灯や白熱電球の代りとなる白色発光ダイオード照明装置、自動車ヘッドライト及び信号灯にまで、その応用分野が拡大されつつある。
以下、従来の発光素子及び発光素子パッケージの構造について、図面に基づいて概略的に説明する。
図１は、従来の発光素子パッケージに実装される発光素子の構造を説明するための概略図である。以下、従来の発光素子の構造を、図１に基づいて説明する。
図１に示すように、従来の発光ダイオードは、基板１０、バッファ層１１、ｎ型半導体層１２、活性層１３、ｐ型半導体層１４、透明電極１５、ｎ型電極１６及びｐ型電極１７を含んで構成される。その構造を具体的に説明すると、基板１０の上部には、バッファ層１１及びｎ型半導体層１２が順次積層される。このとき、ｎ型半導体層１２の一部領域は所定の深さでエッチングされ、その一部領域にｎ型電極１６が形成される。そして、ｎ型半導体層１２においてエッチングされた一部領域を除いた残りの領域に活性層１３、ｐ型半導体層１４、透明電極１５が順次積層され、透明電極１５の上部にｐ型電極１７が形成される。
通常、発光ダイオードは、外部回路からｐ型電極１７とｎ型電極１６との間に電圧が印加されると、ｐ型電極１７及びｎ型電極１６を通して正孔及び電子がそれぞれ注入される。そして、活性層１３で正孔と電子が再結合しながら、余分なエネルギーは光に変換されて、透明電極１５及び基板１０を介して素子の外部に放出される。このような発光ダイオードは、パッケージに実装され、加工過程を経て電子部品化された後、他の電子部品と一緒に印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）に接合され用いられる。ここで、半導体素子用パッケージは、挿入型パッケージと表面実装型パッケージとに分けられる。
上述した表面実装型パッケージは、挿入型パッケージに比べると、高集積化が可能であり、薄型に形成され、システム統合パッケージに具現可能であるので、発光素子用パッケージの形態で主に製造されている。
図２は、従来の発光素子パッケージ構造を示す断面図である。以下、従来の発光素子パッケージの構造を、図２に基づいて説明する。
図２に示すように、第１リード２１の上部には、発光ダイオード３０及びツェナダイオード４０が実装され、発光ダイオード３０は、第１ボンディングワイヤー５２-１、５２-２によって第２リード２２及びツェナダイオード４０と電気的に接続される。そして、ツェナダイオード４０は、第２ボンディングワイヤー５４-１、５４-２によって発光ダイオード３０及び第１リード２１と電気的に接続される。また、モルディング部６０は、第１リード２１、第２リード２２、発光ダイオード３０及びツェナダイオード４０を取り囲むように形成される。
上述した構造を有する表面実装型発光素子パッケージにおいて、一般的な発光ダイオードは、静電気または逆電圧に弱く、このような発光ダイオードの脆弱性を補完するために、逆方向に印加された電流をバイパスさせる手段をさらに備えている。上述した手段としてはツェナダイオード４０が主に用いられ、図２に示すように、ツェナダイオード４０は、発光ダイオード３０と電気的に並列に接続される。具体的に説明すると、接合樹脂を用いてツェナダイオード４０をダイボンディング（Ｄｉｅ Ｂｏｎｄｉｎｇ）した後、発光ダイオード３０のｎ型電極とツェナダイオード４０のｐ型電極、及び、発光ダイオード３０のｐ型電極とツェナダイオード４０のｎ型電極を並列に接続する。
上述したツェナダイオード素子の構造には、ｐｎ接合構造（逆方向でのみツェナ降伏発生）とｐｎｐ（またはｎｐｎ）接合構造がある。ここで、ｐｎ接合構造では、逆方向電圧である場合にのみツェナ降伏が発生して電流をバイパスさせる。一方、ｐｎｐ（またはｎｐｎ）接合構造では、逆方向電圧のみならず、順方向電圧である場合にも、ツェナ降伏が発生して電流をバイパスさせるので、外部環境による静電気または過電圧などで発生する異常電流から発光素子を安全に保護する役割をする。そして、上述したｐｎｐ（またはｎｐｎ）接合構造のツェナダイオードは、バックトゥバック型（Ｂａｃｋ Ｔｏ Ｂａｃｋ）ツェナダイオードともいい、電極が同一の極性を示すので、発光ダイオード３０との接続時、極性と関係なく並列に接続することができるという長所がある。
しかしながら、上述した従来の発光素子パッケージには、次のような問題点があった。
従来の表面実装型発光素子パッケージ構造の場合、金属材質のリードを含む構造であるので、ツェナダイオードなどの保護用素子を実装するための空間が必要となる。したがって、パッケージ全体の重さ及び大きさが増加し、さらに、素子を実装するための接合工程であるダイボンディング工程と、電気的な接続のためのワイヤーボンディング工程を別々に行う必要がある。したがって、製作工程が煩雑であり、工程費用及び時間を多く要するという短所がある。
また、上述した従来の発光素子パッケージ構造物は、プラスチック射出成形で加工することが困難であるので、小型化及び薄型化に限界がある。したがって、最近の電子製品の軽量化及び小型化を求める傾向に適していないという問題点もあった。
本発明は上記の問題点を解決するためのもので、その目的は、バルクマイクロマシニング技術を通したシリコン基板のエッチング加工によって形成した実装用溝に発光素子を実装し、静電気及び逆電圧から発光素子の損傷を防止するツェナダイオード素子の機能を具現することを目的とする。
また、本発明は、発光素子と電気的に並列に接続される拡散層を形成することで、従来のように保護用素子を別途備える必要がなく、小型化及び薄型化が可能な発光素子パッケージ、及び、保護用素子を実装するための工程を減少できる発光素子パッケージの製造方法を提供することにある。
上記目的を達成するために、本発明に係る発光素子パッケージは、パッケージ構造物と、前記パッケージ構造物上に備えられ、互いに電気的に分離された２個の拡散層と、絶縁膜を介して前記パッケージ構造物と絶縁され、前記２個の拡散層にそれぞれ電気的に接続された第１電極及び第２電極と、を含んで構成されることを特徴とする。
また、本発明に係る他の発光素子パッケージは、パッケージ構造物と、前記パッケージ構造物上に備えられた一つの拡散層と、絶縁膜を介して前記パッケージ構造物と絶縁された第１電極及び第２電極と、を含んで構成され、前記第１電極は、前記拡散層に電気的に接続されていることを特徴とする。
また、本発明に係る発光素子パッケージの製造方法は、基板の第１面上に、少なくとも一つの拡散層を形成する段階と、前記基板と絶縁され、前記拡散層に電気的に接続された第１電極及び第２電極を形成する段階と、を含んで構成されることを特徴とする。
本発明に係る発光素子パッケージ及びその製造方法によると、バルクマイクロマシニング技術を用いたシリコン基板の異方性エッチングによって加工されたパッケージ構造物を用いる。したがって、プラスチック射出成形によって形成された従来のパッケージ構造物に比べると、一層の小型化、薄型化及び軽量化が可能であるという長所がある。そして、発光素子を実装するための実装用溝領域の側面に、所定の傾斜及び高い反射率を有する電極が形成されるため、パッケージの外部に光を放出させる効率が向上する。
また、発光素子パッケージ構造物の内部に不純物イオン注入または拡散工程によって、ｐｎ構造またはｐｎｐ（ｎｐｎ）構造の保護用回路を形成し、その保護用回路が発光素子と電気的に並列に接続するように構成する。したがって、静電気及び逆方向電圧による発光素子の損傷を防止することができ、従来のように別途ツェナダイオード素子を備える必要がない。したがって、ツェナダイオード素子を実装するために必要であった空間を減少することでパッケージを一層小型化することができ、フリップチップボンディングによって発光素子の接合工程のみを行えばよいので、素子接合工程及びワイヤー工程などの単純化によって製造工程及び費用を節減できるという効果がある。
また、本発明に係る発光素子パッケージ及びその製造方法によると、リードを使用しないので、発光素子パッケージの厚さを従来よりも薄くすることができる。
本発明の他の目的、特性及び利点は、添付の図面に基づいた各実施例の詳細な説明を通じて明らかになるだろう。
以下、上記の目的が具体的に実現される本発明の好適な実施例を、添付の図面に基づいて説明する。
本発明に係る発光素子パッケージは、基板の下部に発光素子と電気的に並列に接続するように拡散層を形成し、基板の上部にバルクマイクロマシニング工程技術によって実装用溝を形成する。そして、発光素子をフリップチップボンディング方式で基板上に接合することを特徴とする。
図３は、本発明に係る発光素子パッケージの第１実施例を示す断面図である。以下、本発明に係る発光素子パッケージの第１実施例を、図３に基づいて説明する。
図３に示すように、本実施例に係る発光素子パッケージは、パッケージ構造物１００、拡散層１２１、１２２、絶縁膜１３０、第１及び第２電極１４１、１４２、発光素子３００及びモルディング部４５０を含んで構成される。ここで、拡散層１２１、１２２を２個備えることで、バックトゥバック構造またはｎｐｎ（ｐｎｐ）接合構造のツェナダイオード素子と同一の機能がパッケージの内部で具現される。
パッケージ構造物１００は、シリコン、セラミックまたはプラスチックなどからなり、上部に実装用溝１１０が形成され、下部に２個の拡散層１２１、１２２が形成されることを特徴とする。実装用溝１１０は、平らな底面及び傾斜した側面を備えることを特徴とする。そして、２個の拡散層１２１、１２２は、互いに離隔して形成される。ここで、パッケージ構造物１００の下部に、上述したように二つの拡散層１２１、１２２が互いに離隔して形成されることで、バックトゥバック型ツェナダイオード、すなわち、ｎｐｎまたはｐｎｐ接合構造のツェナダイオードと同一の機能が具現される。
上述した機能を具現するために、パッケージ構造物１００において、拡散層１２１、１２２が形成された領域と、拡散層１２１、１２２が形成されていない領域は、異なる電気的極性を有することが好ましく、２個の拡散層１２１、１２２は、互いに同一極性を有することが好ましい。例えば、パッケージ構造物１００の極性がｎ型であれば、拡散層１２１、１２２をｐ型に形成し、パッケージ構造物１００の極性がｐ型であれば、拡散層１２１、１２２をｎ型に形成すればよい。上述したバックトゥバック型ツェナダイオードの場合、両側に位置する電極は同一極性を示す。したがって、当該電極を回路の構成時（すなわち、後述する発光素子との接続時）に入力される電源の極性と関係なく接続してもよい。
そして、パッケージ構造物１００の表面には、絶縁膜１３０が形成される。具体的に説明すると、絶縁膜１３０は、２個の拡散層１２１、１２２領域を除いたパッケージ構造物１００の上下面及び側面全体に形成される。絶縁膜１３０は、パッケージ構造物１００において拡散層１２１、１２２が形成されていない領域と、後述する第１及び第２電極１４１、１４２とが電気的に接続することを防止するために設けられる。そして、絶縁膜１３０の表面には、第１及び第２電極１４１、１４２が形成される。ここで、第１電極１４１は、一方の拡散層１２１領域からパッケージ構造物１００の一側面に形成された絶縁膜表面を経由し、実装用溝１１０の底面に形成された絶縁膜表面の一部まで延長して形成される。一方、第２電極１４２は、第１電極１４１と類似した形態で、他方の拡散層１２２領域からパッケージ構造物１００の他側面に形成された絶縁膜表面を経由し、実装用溝１１０の底面に形成された絶縁膜表面の一部まで延長して形成される。そして、第１電極１４１及び第２電極１４２は、電気的に接続しないように、パッケージ構造物１００の上下部で互いに所定間隔だけ離隔して形成される。
そして、発光素子３００を実装用溝１１０の底面上に接合する。具体的に説明すると、フリップチップボンディングにより、発光素子３００を第１及び第２電極１４１、１４２上に半田４４０を用いて接合する。ここで、第１及び第２電極１４１、１４２は、上述したように、実装用溝１１０の底面領域の絶縁膜表面に形成される。このとき、発光素子３００の一側の電極と一方の拡散層１２１とが第１電極１４１を介して電気的に接続し、発光素子３００の他側の電極と他方の拡散層１２２とが第２電極１４２を介して電気的に接続する。すなわち、発光素子３００と電気的に並列に接続する保護用回路を、拡散層１２１、１２２を用いてパッケージ構造物１００の内部に形成することで、ツェナダイオード素子と同一の機能を行うことができる。
そして、モルディング部４５０を実装用溝１１０に充填するが、モルディング部４５０は、パッケージ構造物１００の側面部及び上部を覆うように形成することが好ましい。このとき、モルディング部４５０は、モルディング用複合樹脂粉末と、蛍光体パウダーとを混合して構成することが好ましく、発光素子３００などを保護する役割をする。
上述した本発明に係る発光素子パッケージの第１実施例によると、発光素子３００は、パッケージ構造物１００上に形成された実装用溝１１０に実装される。したがって、発光素子３００の活性層で発生した光を前面（図面では上部方向）に効率的に反射するようになり、発光素子パッケージの発光効率が向上する。すなわち、実装用溝１１０の内側面部分に形成される第１及び第２電極１４１、１４２は、一種の反射板としての役割をする。また、パッケージ構造物１００上部の中心領域に形成された実装用溝１１０の底面領域の絶縁膜１３０上に形成された第１及び第２電極１４１，１４２上に、半田４４０などの伝導性接着剤を用いたフリップチップボンディングによって発光素子３００を実装することで、ワイヤーボンディングなどの煩雑な工程が省略される。
図４は、本発明に係る発光素子パッケージの第２実施例を示す断面図である。以下、本発明に係る発光素子パッケージの第２実施例を、図４に基づいて説明する。
図４に示すように、本実施例に係る発光素子パッケージは、パッケージ構造物１００、拡散層１２１、絶縁膜１３０、第１及び第２電極１４１、１４２、発光素子３００及びモルディング部４５０を含んで構成される。ここで、本実施例は、拡散層１２１を一つだけ備えることで、ｐｎ（ｎｐ）接合構造のツェナダイオード素子と同一の機能がパッケージ内部で具現されることを特徴とする。各構成要素間の接続関係は、第１実施例に係る発光素子パッケージで述べた内容とほぼ同一である。ただし、拡散層１２１から離隔した一部領域ａに追加的に拡散層が形成されておらず、一部領域ａと第２電極１４２とが電気的に接続する。そして、図３に基づいて説明したように、拡散層１２１の電気的な極性は、パッケージ構造物１００において拡散層１２１が形成されていない他の領域の電気的極性と異なることが好ましい。すなわち、上記のような構成により、パッケージ構造物１００の内部では、ｐｎまたはｎｐ接合構造のツェナダイオード素子と同一機能が具現される。
上述した本発明に係る発光素子パッケージの第２実施例のように、パッケージ構造物１００に、パッケージ構造物１００と反対極性を有する拡散層１２１を形成することで、ツェナダイオード素子のように、静電気または逆方向電圧から回路及び発光素子を保護する保護用素子の機能を具現することができる。したがって、保護用素子を別途備える必要がなく、これを収容するための空間及び接合やワイヤーボンディングなどの実装工程が省略される。したがって、発光素子パッケージの大きさを一層小型化することができ、製造工程及び費用を節減することができる。また、リードを備えていないので、従来に比べて薄型の発光素子パッケージを具現することができる。
図５Ａ〜図５Ｉは、本発明に係る発光素子パッケージの製造方法の一実施例の製造工程を説明するための断面図である。以下、本発明に係る発光素子パッケージの製造方法の一実施例を、図５Ａ〜図５Ｉに基づいて説明する。
まず、図５Ａに示すように、基板５００に、貫通ホール及び実装用溝を作るためのマスク層４１０、４２０を形成する。図示したように、上部マスク層４１０は、実装用溝を作るためのＡ領域、貫通用ホールを作るためのＢ１、Ｂ２領域を除いた領域に形成される。そして、下部マスク層４２０は、貫通用ホールを作るためのＢ３，Ｂ４領域を除いた領域に形成される。ただし、必ずしも上述した形状のマスク層を使用する必要はなく、エッチング方法及びエッチングに使用されるエッチング物質などによって、図示したマスク層の形状と反対形状のマスク層を使用することもできる。ここで、基板５００としては、シリコン基板などを使用する。そして、バルクマイクロマシニング工程を通じた異方性湿式エッチング方法で、基板をエッチングする。
次いで、図５Ｂに示すように、基板に一対の貫通ホール４３１，４３２を形成し、各貫通ホール４３１、４３２間の基板上部に実装用溝１１０を形成した後、マスク層を除去する。このとき、上述した異方性湿式エッチング方法でエッチングを行うと、一対の貫通ホール４３１，４３２は、図５Ｂに示した形状になる。すなわち、貫通ホール４３１、４３２を、基板の上部から下部に連通し、上部から中心領域及び下部から中心領域に傾斜するように形成する。そして、実装用溝１１０を内側面が中央に向かって傾斜するように形成する。
ここで、図５Ａ及び図５Ｂには、基板５００に一対の貫通ホール４３１、４３２及び一つの実装用溝１１０のみが示されているが、実際の製作過程では、複数個の貫通ホール及び実装用溝をウェハー単位で形成及び加工する。
次いで、図５Ｃに示すように、各貫通ホール４３１、４３２間の基板５００下部において、互いに離隔した二つの領域Ｃ１、Ｃ２に半導体不純物を拡散させ、各拡散層１２１、１２２を形成する。このとき、各拡散層１２１、１２２は、基板５００と反対の電気的極性を有し、高農度のイオン注入及び半導体不純物拡散工程などの半導体製造工程によって形成される。例えば、基板５００がｐタイプのシリコンからなる場合、ｎタイプ不純物を高農度で注入して各拡散層１２１、１２２を形成し、基板５００がｎタイプのシリコンからなる場合、ｐタイプ不純物を高農度で注入して各拡散層１２１、１２２を形成する。
ここでは、基板５００の下部に二つの拡散層１２１、１２２を形成し、バックトゥバックツェナダイオード素子と同一機能を具現できるパッケージに関する製造方法を説明している。しかし、一つの拡散層を形成することで、逆方向でのみツェナ降伏が起きるｐｎまたはｎｐツェナダイオード素子と同一機能を具現することもできる。
次いで、図５Ｄに示すように、基板５００の表面に絶縁膜１３０を形成する。このとき、絶縁膜１３０を、拡散層１２１、１２２が形成された二つの領域Ｃ１，Ｃ２を除いて、基板５００全体を覆うように形成する。ここで、絶縁膜１３０は、以後の工程で形成する第１及び第２電極と基板５００との電気的な接続を防止するために設けられる。
次いで、図５Ｅに示すように、第１電極１４１は、基板５００下部の一方の拡散層１２１が形成された領域Ｃ１から一方の貫通ホール４３１を経由し、基板５００上部の実装用溝１１０の底面領域の一部まで延長して形成される。一方、第２電極１４２は、基板５００下部の他方の拡散層１２２が形成された領域Ｃ２から他方の貫通ホール４３２を経由し、基板５００上部の実装用溝１１０の底面領域の一部まで延長して形成される。このとき、第１電極１４１及び第２電極１４２を、実装用溝１１０の底面領域で互いに所定間隔だけ離隔して形成することが好ましい。
次いで、図５Ｆに示すように、実装用溝１１０の底面領域に形成された第１及び第２電極１４１、１４２に、発光素子３００を実装する。このとき、図示したように、発光素子３００は、半田４４０などの伝導性接着剤を用いて、フリップチップボンディングにより実装用溝１１０の底面領域に形成された第１及び第２電極１４１、１４２の上部に接合される。具体的に説明すると、発光素子３００を半田４４０の上部に整列した後、熱及び圧力を加えると、半田４４０の溶融によって半田４４０と発光素子３００とが接合される。そして、再び温度を下げると、半田４４０が固くなり、発光素子３００と第１及び第２電極１４１、１４２とが電気的及び機械的に安定に接合される。
ここでは、フリップチップボンディングを実施した場合を例として説明したが、発光素子の実装方法には、導電性ワイヤーを用いて電気的に接続させるワイヤーボンディング方法もある。
次いで、図５Ｇに示すように、基板５００の下部にテープ２００を付着する。基板５００に形成された各電極１４１、１４２の下部面にテープ２００を付着する理由は、以後のトランスファーモルディング工程で回路基板と接合される電極の下部面が絶縁性物質であるモルディング樹脂によって汚染されることを防止し、電気的な接続に妨害が発生することを防止するためである。
次いで、図５Ｈに示すように、モルディング部４５０が各貫通ホール４３１、４３２及び発光素子３００が実装された実装用溝１１０に充填され、基板５００の上部に形成される。モルディング部４５０は、モルディング用複合樹脂粉末と蛍光体パウダーとの混合物質からなることが好ましい。上述したモルディング部４５０を介して、発光素子３００から放出される光の波長が変換され、白色光源を初めとする多様な色相の光源が放出されるようになる。
最後に、図５Ｉに示すように、各貫通ホール４３１、４３２の中心線Ｄ、Ｅに沿って基板５００を垂直方向に切断し、発光素子３００が実装された領域１０００を分離する。図示したように、中心線Ｄ及びＥなどの各貫通ホール４３１、４３２が位置する領域の中心領域をスクライビング及びブレイキング工程によって分離させることで、発光素子パッケージ１０００を個別に分離させることができる。
以上説明した内容を通して、当業者であれば、本発明の技術思想から逸脱しない範囲で多様な変更及び修正が可能であることを理解できるだろう。
したがって、本発明の技術的範囲は、実施例に記載された内容に限定されることなく、特許請求の範囲によって定められるべきである。
従来の発光素子パッケージに実装される発光素子の構造を説明するための概略図である。 従来の発光素子パッケージ構造を示す断面図である。 本発明に係る発光素子パッケージの第１実施例を示す断面図である。 本発明に係る発光素子パッケージの第２実施例を示す断面図である。 本発明に係る発光素子パッケージの製造方法の一実施例の製造工程を説明するための断面図である。 本発明に係る発光素子パッケージの製造方法の一実施例の製造工程を説明するための断面図である。 本発明に係る発光素子パッケージの製造方法の一実施例の製造工程を説明するための断面図である。 本発明に係る発光素子パッケージの製造方法の一実施例の製造工程を説明するための断面図である。 本発明に係る発光素子パッケージの製造方法の一実施例の製造工程を説明するための断面図である。 本発明に係る発光素子パッケージの製造方法の一実施例の製造工程を説明するための断面図である。 本発明に係る発光素子パッケージの製造方法の一実施例の製造工程を説明するための断面図である。 本発明に係る発光素子パッケージの製造方法の一実施例の製造工程を説明するための断面図である。 本発明に係る発光素子パッケージの製造方法の一実施例の製造工程を説明するための断面図である。
符号の説明
１００ パッケージ構造物
１１０ 実装用溝
１２１ 拡散層
１２２ 拡散層
１３０ 絶縁膜
１４１ 第１電極
１４２ 第２電極
３００ 発光素子
４４０ 半田
４５０ モルディング部

Claims (19)

  1. パッケージ構造物と、
    前記パッケージ構造物上に備えられ、互いに電気的に分離された２個の拡散層と、
    絶縁膜を介して前記パッケージ構造物と絶縁され、前記２個の拡散層にそれぞれ電気的に接続された第１電極及び第２電極と、
    を含んで構成されることを特徴とする発光素子パッケージ。
  2. 前記パッケージ構造物は、シリコン、セラミックまたはプラスチックからなることを特徴とする請求項１に記載の発光素子パッケージ。
  3. 前記パッケージ構造物は、第１面上に傾斜した側面を有する実装用溝が形成されたことを特徴とする請求項１に記載の発光素子パッケージ。
  4. 前記２個の拡散層は、互いに同一極性を有することを特徴とする請求項１に記載の発光素子パッケージ。
  5. 前記第２個の拡散層は、前記パッケージ構造物において拡散層が形成されていない領域の極性と異なる極性を有することを特徴とする請求項４に記載の発光素子パッケージ。
  6. 前記実装用溝に備わり、前記第１及び第２電極と電気的に接続された発光素子をさらに含む請求項３に記載の発光素子パッケージ。
  7. 前記実装用溝上に備えられた前記第１電極及び前記第２電極は、前記発光素子から放出される光を反射することを特徴とする請求項６に記載の発光素子パッケージ。
  8. 前記発光素子は、半田を介して前記実装用溝にフリップチップボンディングによって接合されていることを特徴とする請求項６に記載の発光素子パッケージ。
  9. 前記発光素子は、前記第１電極及び前記第２電極に並列に接続されていることを特徴とする請求項６に記載の発光素子パッケージ。
  10. 前記発光素子と前記実装用溝との間の空間を充填することで前記パッケージ構造物を密封するモルディング部をさらに含む請求項６に記載の発光素子パッケージ。
  11. 前記モルディング部は、複合樹脂粉末と、蛍光体パウダーと、を混合して構成されていることを特徴とする請求項１０に記載の発光素子パッケージ。
  12. 前記絶縁膜は、前記２個の拡散層が形成されていない前記パッケージ構造物の表面全体に形成されていることを特徴とする請求項１に記載の発光素子パッケージ。
  13. パッケージ構造物と、
    前記パッケージ構造物上に備えられた一つの拡散層と、
    絶縁膜を介して前記パッケージ構造物と絶縁された第１電極及び第２電極と、
    を含んで構成され、
    前記第１電極は、前記拡散層に電気的に接続されていることを特徴とする発光素子パッケージ。
  14. 前記第２電極は、前記構造物と電気的に接続されていることを特徴とする請求項１３に記載の発光素子パッケージ。
  15. 基板の第１面上に、少なくとも一つの拡散層を形成する段階と、
    前記基板と絶縁され、前記拡散層に電気的に接続された第１電極及び第２電極を形成する段階と、を含んで構成されることを特徴とする発光素子パッケージの製造方法。
  16. 前記基板の第２面上にマスクを配置して露光した後、前記基板を選択的にエッチングし、傾斜した側面を有する実装用溝を形成する段階と、をさらに含む請求項１５に記載の発光素子パッケージの製造方法。
  17. 前記第１電極及び前記第２電極と電気的に接続されるように、前記実装用溝に発光素子を半田を介してフリップチップボンディングによって接合する段階をさらに含む請求項１６に記載の発光素子パッケージの製造方法。
  18. 複数個の発光素子パッケージを、前記基板上にウェハ単位で形成する段階と、
    前記複数個の発光素子パッケージを個別の発光素子パッケージに分離する段階と、をさらに含む請求項１５に記載の発光素子パッケージの製造方法。
  19. 前記基板をバルクマイクロマシニング工程で湿式エッチングすることで、前記基板を個別の発光素子パッケージに区分する貫通用ホールを形成し、前記各発光素子パッケージ上に実装用溝を形成する段階をさらに含む請求項１８に記載の発光素子パッケージの製造方法。
JP2007045426A 2006-02-28 2007-02-26 発光素子パッケージ及びその製造方法 Pending JP2007235137A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060019562A KR100746783B1 (ko) 2006-02-28 2006-02-28 발광소자 패키지 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012250021A Division JP2013034025A (ja) 2006-02-28 2012-11-14 発光素子パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007235137A true JP2007235137A (ja) 2007-09-13

Family

ID=38048726

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007045426A Pending JP2007235137A (ja) 2006-02-28 2007-02-26 発光素子パッケージ及びその製造方法
JP2012250021A Pending JP2013034025A (ja) 2006-02-28 2012-11-14 発光素子パッケージ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012250021A Pending JP2013034025A (ja) 2006-02-28 2012-11-14 発光素子パッケージ及びその製造方法

Country Status (5)

Country Link
US (1) US7738764B2 (ja)
EP (1) EP1826834B1 (ja)
JP (2) JP2007235137A (ja)
KR (1) KR100746783B1 (ja)
CN (1) CN101030617B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534413A (ja) * 2007-07-25 2010-11-04 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びその製造方法
JP2011502356A (ja) * 2007-11-01 2011-01-20 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びその製造方法
JP2011223000A (ja) * 2010-04-12 2011-11-04 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
JP2013141122A (ja) * 2012-01-04 2013-07-18 Nippon Telegr & Teleph Corp <Ntt> 故障切り分け手順生成装置、故障切り分け手順生成方法、および故障切り分け手順生成プログラム
WO2013187318A1 (ja) * 2012-06-12 2013-12-19 株式会社村田製作所 発光装置
WO2013187319A1 (ja) * 2012-06-12 2013-12-19 株式会社村田製作所 実装基板及び発光装置
WO2022244583A1 (ja) * 2021-05-20 2022-11-24 スタンレー電気株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767681B1 (ko) 2006-12-04 2007-10-17 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR100877881B1 (ko) * 2007-09-06 2009-01-08 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법
KR101349409B1 (ko) 2007-11-05 2014-02-13 엘지이노텍 주식회사 발광장치 및 그 제조방법
KR100999760B1 (ko) 2008-09-26 2010-12-08 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
KR101114592B1 (ko) * 2009-02-17 2012-03-09 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
KR101064098B1 (ko) * 2009-02-23 2011-09-08 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
KR20100097434A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 색 온도를 조절할 수 있는 발광 패키지 및 그 제조 방법, 상기 발광 패키지의 색 온도 조절 방법
DE102009032486A1 (de) 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR101081055B1 (ko) * 2009-07-24 2011-11-07 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
KR100999787B1 (ko) 2009-12-29 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101072212B1 (ko) * 2010-01-05 2011-10-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101034130B1 (ko) * 2010-03-15 2011-05-13 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
DE102010027679A1 (de) 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102013202904A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
TW201626604A (zh) * 2015-01-14 2016-07-16 億光電子工業股份有限公司 發光二極體封裝結構
EP3447864B1 (en) * 2016-04-18 2024-05-01 Kyocera Corporation Light-emitting-element accommodating member, array member, and light emitting device
CN110164322A (zh) * 2019-05-22 2019-08-23 深圳市华星光电半导体显示技术有限公司 一种显示面板及电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031548A (ja) * 1998-07-09 2000-01-28 Stanley Electric Co Ltd 面実装型発光ダイオードおよびその製造方法
WO2005027233A2 (en) * 2003-09-09 2005-03-24 Cree, Inc. Solid metal block mounting substrates for semiconductor light emitting devices, and oxidizing methods for fabricating same
WO2005062393A2 (en) * 2003-12-09 2005-07-07 Cree, Inc. Semiconductor light emitting devices and submounts and methods for forming the same
JP2005311364A (ja) * 2004-04-17 2005-11-04 Lg Electronics Inc 発光装置とその製造方法、及びそれを利用した発光システム
JP2006019666A (ja) * 2004-07-05 2006-01-19 Phenitec Semiconductor Corp 発光器及び発光装置
JP2006024936A (ja) * 2004-07-09 2006-01-26 Lg Electron Inc 発光素子実装用サブマウント基板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188181A (ja) * 1984-03-23 1984-10-25 Hitachi Ltd シリコン副マウント
JP4042213B2 (ja) * 1998-06-05 2008-02-06 松下電器産業株式会社 フルカラー半導体発光装置
JP2000124506A (ja) * 1998-10-15 2000-04-28 Rohm Co Ltd 半導体発光素子
JP2002072963A (ja) * 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
JP4065655B2 (ja) 2000-11-09 2008-03-26 昭和電工株式会社 フリップチップ型半導体発光素子とその製造方法及び発光ダイオードランプ並びに表示装置、フリップチップ型半導体発光素子用電極
JP2004259846A (ja) 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
TW200637033A (en) * 2004-11-22 2006-10-16 Matsushita Electric Ind Co Ltd Light-emitting device, light-emitting module, display unit, lighting unit and method for manufacturing light-emitting device
KR100609970B1 (ko) 2005-07-04 2006-08-08 엘지전자 주식회사 발광 소자 실장용 기판 및 그의 제조 방법, 그를 이용한패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031548A (ja) * 1998-07-09 2000-01-28 Stanley Electric Co Ltd 面実装型発光ダイオードおよびその製造方法
WO2005027233A2 (en) * 2003-09-09 2005-03-24 Cree, Inc. Solid metal block mounting substrates for semiconductor light emitting devices, and oxidizing methods for fabricating same
WO2005062393A2 (en) * 2003-12-09 2005-07-07 Cree, Inc. Semiconductor light emitting devices and submounts and methods for forming the same
JP2005311364A (ja) * 2004-04-17 2005-11-04 Lg Electronics Inc 発光装置とその製造方法、及びそれを利用した発光システム
JP2006019666A (ja) * 2004-07-05 2006-01-19 Phenitec Semiconductor Corp 発光器及び発光装置
JP2006024936A (ja) * 2004-07-09 2006-01-26 Lg Electron Inc 発光素子実装用サブマウント基板及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534413A (ja) * 2007-07-25 2010-11-04 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びその製造方法
US8624268B2 (en) 2007-07-25 2014-01-07 Lg Innotek Co., Ltd. Light emitting device package and method of manufacturing the same
US9287466B2 (en) 2007-07-25 2016-03-15 Lg Innotek Co., Ltd. Light emitting device package and method of manufacturing the same
JP2011502356A (ja) * 2007-11-01 2011-01-20 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びその製造方法
US8217416B2 (en) 2007-11-01 2012-07-10 Lg Innotek Co., Ltd. Light emitting device package and method for fabricating the same
JP2011223000A (ja) * 2010-04-12 2011-11-04 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
JP2013141122A (ja) * 2012-01-04 2013-07-18 Nippon Telegr & Teleph Corp <Ntt> 故障切り分け手順生成装置、故障切り分け手順生成方法、および故障切り分け手順生成プログラム
WO2013187318A1 (ja) * 2012-06-12 2013-12-19 株式会社村田製作所 発光装置
WO2013187319A1 (ja) * 2012-06-12 2013-12-19 株式会社村田製作所 実装基板及び発光装置
JPWO2013187318A1 (ja) * 2012-06-12 2016-02-04 株式会社村田製作所 発光装置
WO2022244583A1 (ja) * 2021-05-20 2022-11-24 スタンレー電気株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20070200131A1 (en) 2007-08-30
US7738764B2 (en) 2010-06-15
EP1826834A2 (en) 2007-08-29
CN101030617A (zh) 2007-09-05
EP1826834B1 (en) 2020-05-06
KR100746783B1 (ko) 2007-08-06
EP1826834A3 (en) 2013-11-27
CN101030617B (zh) 2011-05-18
JP2013034025A (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
KR100746783B1 (ko) 발광소자 패키지 및 그 제조방법
US11450791B2 (en) LED assembly for omnidirectional light applications
US6881980B1 (en) Package structure of light emitting diode
US10431567B2 (en) White ceramic LED package
TWI499097B (zh) 發光二極體的封裝結構與封裝製程
US7902568B2 (en) Light-emitting module with plural light emitters and conductor pattern
WO2011111399A1 (ja) 発光モジュール、光源装置、液晶表示装置および発光モジュールの製造方法
KR100634189B1 (ko) 박막형 발광 다이오드 패키지 및 그 제조 방법
TWI480962B (zh) 發光二極體封裝以及發光二極體晶圓級封裝製程
KR20140118466A (ko) 발광 디바이스 및 이를 포함하는 조명장치
CN102214647A (zh) 表面安装器件薄型封装
US20100084683A1 (en) Light emitting diode package and fabricating method thereof
TW200937674A (en) LED chip package structure with a multifunctional integrated chip and its packaging method
JP2016531450A (ja) 集積バックライトユニット
KR100606550B1 (ko) 발광 소자 패키지 및 그의 제조 방법
US20160013384A1 (en) Light emitting unit and light emitting module
JP4923711B2 (ja) 発光装置
US20070246726A1 (en) Package structure of light emitting device
US20180097154A1 (en) Led emitter and method for manufacturing the same
KR100699146B1 (ko) 발광 소자 패키지 및 그 제조방법
JP2019062058A (ja) 発光装置
KR100609970B1 (ko) 발광 소자 실장용 기판 및 그의 제조 방법, 그를 이용한패키지
CN215988825U (zh) 多色led集成光源
KR100792360B1 (ko) 발광다이오드 패키지 및 그 제조 방법
KR100801193B1 (ko) 적층형 발광다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218