KR101349409B1 - 발광장치 및 그 제조방법 - Google Patents

발광장치 및 그 제조방법 Download PDF

Info

Publication number
KR101349409B1
KR101349409B1 KR1020070112216A KR20070112216A KR101349409B1 KR 101349409 B1 KR101349409 B1 KR 101349409B1 KR 1020070112216 A KR1020070112216 A KR 1020070112216A KR 20070112216 A KR20070112216 A KR 20070112216A KR 101349409 B1 KR101349409 B1 KR 101349409B1
Authority
KR
South Korea
Prior art keywords
well region
conductive
type
light emitting
conductive type
Prior art date
Application number
KR1020070112216A
Other languages
English (en)
Other versions
KR20090046210A (ko
Inventor
한재천
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070112216A priority Critical patent/KR101349409B1/ko
Priority to US12/741,252 priority patent/US8378359B2/en
Priority to PCT/KR2008/006386 priority patent/WO2009061098A2/en
Priority to CN2008801194651A priority patent/CN101889355B/zh
Priority to EP08846232.0A priority patent/EP2210286B1/en
Publication of KR20090046210A publication Critical patent/KR20090046210A/ko
Application granted granted Critical
Publication of KR101349409B1 publication Critical patent/KR101349409B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Abstract

본 발명의 실시 예에 따른 발광 장치는 제 1도전형 기판; 상기 제 1도전형 기판의 표면에 형성된 제 2도전형의 제 1, 제 4 및 제 5웰 영역; 상기 제 2도전형의 제 1웰 영역 내에 형성된 제 1도전형의 제 2 및 제 3웰 영역; 상기 제 1도전형의 제 2웰 영역과 제 2도전형의 제 5웰 영역을 연결하는 제 1금속전극; 상기 제 1도전형의 제 3웰 영역과 제 2도전형의 제 4웰 영역을 연결하는 제 2금속전극; 상기 제 2도전형의 제 1웰 영역과 제 1도전형 기판 사이에 연결된 발광 다이오드를 포함한다.
LED, 교류전원, 이온 주입, WELL

Description

발광장치 및 그 제조방법{LIGHT EMITTING DEVICE AND FABRICATION METHOD THEREOF}
본 발명의 실시 예는 발광장치 및 그 제조방법에 관한 것이다.
발광다이오드(LED: Light Emitting Diode)는 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체 재료를 이용하여 발광 원을 구성할 수 있다.
이러한 발광다이오드는 패키지화되어 다양한 색을 발광하는 장치로 이용되고 있다. 예컨대, 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기 등의 다양한 분야에 광원으로 사용되고 있다.
본 발명의 실시 예는 교류 전원으로 발광 다이오드의 구동이 가능한 발광 장치 및 그 제조방법을 제공한다.
본 발명의 실시 예는 교류 브리지 회로를 갖는 발광 다이오드 패키지를 이용한 발광 장치를 제공한다.
본 발명의 실시 예는 WLP 패키지에 교류 브리지 회로를 내장한 발광장치 및 그 제조방법을 제공한다.
본 발명의 실시 예에 따른 발광 장치는 제 1도전형 기판; 상기 제 1도전형 기판의 표면에 형성된 제 2도전형의 제 1, 제 4 및 제 5웰 영역; 상기 제 2도전형의 제 1웰 영역 내에 형성된 제 1도전형의 제 2 및 제 3웰 영역; 상기 제 1도전형의 제 2웰 영역과 제 2도전형의 제 5웰 영역을 연결하는 제 1금속전극; 상기 제 1도전형의 제 3웰 영역과 제 2도전형의 제 4웰 영역을 연결하는 제 2금속전극; 상기 제 2도전형의 제 1웰 영역과 제 1도전형 기판 사이에 연결된 발광 다이오드를 포함한다.
본 발명의 실시 예에 따른 발광 장치 제조방법은 제 1도전형 지지체의 표면에 제 2도전형의 제 1, 제 4 및 제 5웰 영역을 형성하는 단계; 상기 제 2도전형의 제 1웰 영역 내에 제 1도전형의 제 2 및 제 3웰 영역을 형성하는 단계; 상기 웰 영역 및 제 1도전형 지지체의 일부를 개방시키는 절연층을 형성하는 단계; 상기 절 연층 위에 금속전극을 형성하여, 제 1웰 영역과 제 5웰 영역을 연결해 주고, 제 2웰 영역과 제 4웰 영역을 연결시켜 주는 단계; 상기 제 1웰 영역과 제 1도전형 지지체 사이를 연결하는 발광 다이오드를 탑재하는 단계를 포함한다.
본 발명의 실시 예에 따른 발광장치 및 그 제조방법에 의하면, 발광 다이오드를 교류 전원으로 구동 가능한 효과가 있다.
또한 교류 브리지 회로를 갖는 발광 다이오드 패키지를 제공한다.
또한 교류 브리지 회로를 갖는 실리콘 재질의 WLP 패키지를 제공할 수 있다.
본 발명의 실시 예에 따른 발광 장치 및 그 제조방법에 대하여 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 제 1실시 예에 따른 발광장치의 사시도이고, 도 2는 도 1의 A-A 측 단면도이며, 도 3은 도 1의 회로 구성도이다.
도 1 및 도 2를 참조하면, 발광 장치(100)는 제 1도전형 기판(110), 제 2도전형의 제 1웰(well) 영역(120), 제 1도전형의 제 2웰 영역(122), 제 1도전형의 제 3웰 영역(124), 제 2도전형의 제 4웰 영역(132), 제 2도전형의 제 5웰 영역(134), 절연층(130), 금속전극(142,144,152,154), 발광 다이오드(150)를 포함한다.
상기 제 1도전형 기판(110)은 실리콘 재질의 기판으로서, 예컨대, n형 실리콘 반도체 기판으로 이루어질 수 있다. 상기 제 1도전형 기판(110)의 상부 표면에 는 제 2도전형의 제 1웰 영역(120), 제 2도전형의 제 4웰 영역(132), 제 2도전형의 제 5웰 영역(134)이 형성된다.
여기서, 제 2도전형의 제 1웰 영역(120)의 표면에는 제 1도전형의 제 2웰 영역(122) 및 제 3웰 영역(124)이 각각 형성된다. 여기서, 상기 제 1도전형이 n형 반도체 특성을 가지면, 제 2도전형은 p형 반도체 특성을 가지며, 반대로 제 1도전형이 p형 반도체 특성을 가지면 제 2도전형은 n형 반도체 특성으로 형성되도록 이온주입할 수 있다. 실시 예에서는 일 예로서, 이하에서는 제 1도전형은 p형 반도체 특성을 가지고, 제 2도전형은 n형 반도체 특성으로 하여 설명하기로 한다.
이에 따라 제 1도전형의 제 2웰 영역(122) 및 제 3웰 영역(124)은 제 2도전형의 제 1웰 영역(120)과 p-n 접합되어 제 1 및 제 3다이오드(도 3의 D1,D3)를 형성하며, 제 2도전형의 제 4웰 영역(132)과 제 5웰 영역(134)은 제 1도전형의 기판(110)과 n-p 접합되어 제 2 및 제 4다이오드(도 3의 D2,D4)를 형성하게 된다.
상기 제 1도전형의 기판(110) 위에는 절연층(130)이 형성된다. 상기 절연층(130)은 산화막 계열(Si02 등)로 이루어질 수 있으며, 기판 표면과 제 1내지 제 5웰 영역(120,122,124,132,134)을 부분적으로 개방시켜 주는 다수개의 비아 홀(123,125,127,128,133,135)이 형성된다. 여기서, 제 1비아 홀(123)은 하나 이상이 형성되어 제 1도전형의 제 2웰 영역(122)을 개방시키고, 제 2비아 홀(125)은 하나 이상이 형성되어 제 1도전형의 제 3웰 영역(124)을 개방시키고, 제 3비아 홀(133)은 하나 이상이 형성되어 제 2도전형의 제 4웰 영역(132)을 개방해 주며, 제 4비아 홀(135)은 하나 이상이 형성되어 제 2도전형의 제 5웰 영역(134)을 개방 해 준다. 제 5비아 홀(127)은 제 2도전형의 제 1웰 영역(120)을 개방해 주고, 제 6비아 홀(128)은 제 1도전형 기판의 표면을 개방시켜 준다.
상기 절연층(130) 및 기판(110) 위 위에는 다수개의 금속전극(142,144,152,154)이 형성된다. 제 1금속전극(142)은 제 1 및 제 4비아 홀(123,135)에 형성되어 제 1도전형의 제 2웰 영역(122)과 제 2도전형의 제 5웰 영역(134)을 공통으로 연결시켜 준다. 제 2금속전극(144)은 제 2 및 제 3비아 홀(125,133)에 형성되어 제 1도전형의 제 3웰 영역(124)과 제 2도전형의 제 4웰 영역(132)을 공통으로 연결시켜 준다. 제 3금속전극(152)은 제 5비아 홀(127)을 통해 제 2도전형 제 1웰 영역(120)에 연결되며 발광다이오드의 애노드와 연결되고, 상기 제 4금속전극(154)은 제 6비아 홀(128)을 통해 제 1도전형 기판(110)에 연결되며 발광다이오드의 캐소드와 연결된다.
상기 발광 다이오드(LED)(150)는 기판(110) 위의 제 3금속전극(152) 및 제 4금속전극(154) 위에 와이어 또는 플립 방식으로 본딩된다. 이러한 발광 다이오드(150)는 유색 발광다이오드(Red, Green, Blue 등), UV LED, 백색 발광 다이오드중 적어도 하나가 칩 형태로 하나 이상 탑재될 수 있다.
도 3은 도 1의 회로 구성도이며, 도 4는 도 3을 회로적으로 표현한 구성도이다.
도 3 및 도 4를 참조하면, 제 1다이오드(D1)는 제 1도전형 제 2웰 영역(122)과 제 2도전형 제 1웰 영역(120) 사이에 p-n 접합되며, 제 3다이오드(D3)는 제 1도전형 제 3웰 영역(124)와 제 2도전형 제 1웰 영역(120) 사이에 p-n 접합된다. 제 2 다이오드(D2)는 제 2도전형 제 4웰 영역(132)과 제 1도전형 기판(110) 사이에 n-p 접합되며, 제 4다이오드(D4)는 제 2도전형 제 5웰 영역(134)과 제 1도전형 기판(110) 사이에 n-p 접합된다. 제 1금속전극(142)은 제 1다이오드(D1)의 애노드와 제 4다이오드(D4)의 캐소드 사이에 연결되며, 제 2금속전극(144)은 제 3다이오드(D3)의 애노드와 제 2다이오드(D2)의 캐소드에 연결된다. 제 3금속전극(152)은 제 1다이오드(D1)의 캐소드, 제 3다이오드(D3)의 캐소드, 발광 다이오드(LED, 150)의 애노드에 공통으로 연결되고, 제 4금속전극(154)은 제 2다이오드(D2)의 애노드, 제 4다이오드(D4)의 애노드, 발광 다이오드(150)의 캐소드에 공통으로 연결된다.
이러한 회로 구성에 제 1 및 제 2금속전극(142,144)를 통해 AC 전원이 공급되면, 도 5 및 도 6과 같이 전류가 흐르게 된다. 도 5에 도시된 바와 같이, AC 전원의 정 전류(I1)는 순 방향의 제 1다이오드(D1)로 흘러 발광 다이오드(LED를 발광시키고, 상기 발광 다이오드(LED)의 캐소드로 출력되는 전류는 제 2다이오드(D2)로 흐르게 된다. 도 6에 도시된 바와 같이, 상기 AC 전원의 부 전류(I2)는 순 방향의 제 3다이오드(D3)를 거쳐 발광 다이오드(LED)를 발광시키고, 발광 다이오드(LED)의 캐소드 측을 거쳐 제 4다이오드(D4)로 흐르게 된다.
이러한 발광 장치는 기판(110) 표면의 웰 구조를 이용하여 브리지 다이오드(D1,D2,D3,D5)를 형성한 후, 발광 다이오드(LED)를 칩 형태로 탑재하여 줌으로써, AC 전원으로 구동이 가능한 발광 다이오드(LED)를 제공할 수 있다.
도 7 내지 도 14는 본 발명의 제 1실시 예에 따른 발광 장치 제조 과정을 나 타낸 도면이다.
도 7 및 도 8을 참조하면, 제 1도전형 기판(110)은 실리콘 계열의 p형 기판으로서, 단층 또는 다층 기판으로 이루어질 수 있다. 이러한 제 1도전형 기판(110)의 상부 표면의 일측에는 제 2도전형 도펀트를 이온 주입함으로써 제 2도전형 제 1웰 영역(120)이 형성된다.
도 9 및 도 10에 도시된 바와 같이, 제 1도전형 기판(110)의 제 2도전형 제 1웰 영역(120)의 표면을 통해 제 1도전형 도펀트를 이온 주입하여 제 1도전형 제 2웰 영역(122) 및 제 3웰 영역(124)이 형성된다. 상기 제 1도전형 기판(110)의 타측에는 제 2도전형 도펀트를 이온 주입하여 제 2도전형 제 4 웰 영역(132) 및 제 5웰 영역(134)이 형성된다. 여기서, 제 1웰 영역(120), 제 4 웰 영역(132), 제 5웰 영역(134)의 크기는 서로 같거나 다를 수 있다.
여기서, 제 1웰 영역 내지 제 5웰 영역(120,122,124,132,134)은 기판의 상부 표면으로 도펀트를 각각 이온 주입함으로써 소정 깊이를 갖는 웰 구조의 도전형을 갖게 된다. 예컨대, 제 2도전형 웰 영역(120,132,134)인 n형 웰 영역은 n형 도펀트 예컨대, 인(P) 이온, 불소 이온 등을 선택적으로 주입(implantation) 또는 확산(diffusion)시켜 줌으로써 형성될 수 있다. 제 1도전형 웰 영역(122,124)인 p형 웰 영역은 p형 불순물 예컨대, 보론 이온, 알루미늄 이온을 선택적으로 주입 또는 확산시켜 줌으로써 p형 웰 영역으로 형성될 수 있다. 이러한 이온 주입 기술은 n형 또는 p형 도펀트 원소를 이온화해 전압으로 가속한 후 기판 표면으로 주입 또는 확산(diffusion)하는 것으로서, 도펀트의 양이나 분포를 전기적으로 조절할 수 있다. 또한 이온 주입 방법으로는 이온 빔 주입 또는 플라즈마 이온 주입 방식 등을 이용할 수 있다. 상기의 제 1도전형 웰 영역 또는 제 2도전형 웰 영역은 모두 한 공정에서 형성될 수도 있다.
도 11을 참조하면, 상기 기판(110) 위에는 절연층(130)이 형성된다. 상기 절연층(130)에는 산화막 계열을 이용할 수 있으며, 다수개의 비아 홀(123,125,127,128,133,135)이 에칭된다. 제 2웰 영역(122)에는 적어도 하나의 제 1비아 홀(123)이 형성되며, 제 3웰 영역에는 적어도 하나의 제 2비아 홀(125)이 형성되고, 제 4웰 영역(132)에는 적어도 하나의 제 3비아 홀(133)이 형성되고, 제 5웰 영역(134)에는 적어도 하나의 제 4비아 홀(135)이 형성된다. 또한 제 1웰 영역(120)에는 제 2 웰 영역(122)과 제 3웰 영역(124) 사이에 적어도 하나의 제 5비아 홀(127)이 형성되고, 제 1도전형 기판(110)의 타측 표면(110B) 위에는 제 4웰 영역(132) 및 제 5웰 영역(134) 사이에 적어도 하나의 제 6비아 홀(128)이 형성된다. 또한 기판 위의 중심 영역인 발광 다이오드 탑재 영역(110A)은 제 1도전형 기판 상면까지 개방시켜 줄 수도 있고, 개방하지 않을 수도 있다.
도 11 및 도 12를 참조하면, 상기 절연층(130) 위 및 비아 홀(123,125,127,133,135)에는 제 1내지 제 4금속전극(142,144,152,154)이 형성된다.
도 12 및 도 13을 참조하면, 상기 제 1금속전극(142)은 제 1도전형의 제 2웰 영역(122)과 제 2도전형의 제 5웰 영역(134)을 공통으로 연결시켜 준다. 상기 제 2금속전극(144)은 제 1도전형의 제 3웰 영역(124)과 제 2도전형의 제 4웰 영역(132)을 공통으로 연결시켜 준다. 상기 제 3금속전극(152)은 제 2도전형 제 1웰 영역(120)에 연결되며 일부(155)가 발광다이오드(150)의 애노드와 연결되고, 상기 제 4금속전극(154)은 제 1도전형 기판(110)에 연결되며 발광다이오드(150)의 캐소드와 연결된다.
도 14를 참조하면, 상기 발광 다이오드(LED)(150)는 기판(110) 위의 제 3금속전극(152) 및 제 4금속전극(154) 위에 와이어 또는 플립 방식으로 본딩된다. 이러한 발광 장치는 도 4와 같은 회로 구성도로 구현될 수 있어, 브리지 다이오드 방식에 발광 다이오드(150)를 탑재하여, AC 전원으로 발광 다이오드(150)를 항상 온 시켜 줄 수 있다. 여기서 발광 다이오드(150)가 배치되는 영역에는 금속 전극이 배치됨으로써, 전기적인 특성 및 방열을 효과적으로 수행할 수 있다. 이러한 기판 위의 발광 다이오드 상부에는 별도의 볼록 렌즈가 탑재될 수도 있다.
도 15 및 도 16은 본 발명의 제 2실시 예를 나타낸 발광 장치의 사시도 및 그 측 단면도이다.
도 15 및 도 16을 참조하면, 발광 장치(200)은 캐비티(212)를 갖는 제 1도전형 지지체(210), 제 1도전형 지지체(210)의 상측에 형성된 다수개의 웰 영역(220,222,224,232,234), 캐비티(212)에 탑재된 발광 다이오드(250)를 포함한다.
상기 제 1도전형 지지체(210)는 WLP(Wafer level Package)로서, 제 1도전형(예: p형) 실리콘 계열로 이루어질 수 있다. 이러한 제 1도전형 지지체(210)는 도전형 지지체로서 상부 중앙에는 소정 깊이의 캐비티(212)가 형성되며, 캐비티 측 면(214)은 경사지게 형성될 수 있다.
상기 제 1도전형 지지체(210)의 상부 일측에는 제 2도전형 제 1웰 영역(220)이 형성되며, 상기 제 1웰 영역(220)에는 제 1도전형 제 2웰 영역(222) 및 제 3웰 영역(224)이 형성된다. 이러한 제 1도전형 제 2웰 영역(222)과 제 3웰 영역(224)은 제 2도전형 제 1웰 영역(220)과 p-n 접합 다이오드로 동작한다.
상기 제 1도전형 지지체(210)의 상부 타측에는 제 2도전형 제 4웰 영역(232) 및 제 5웰 영역(234)이 형성되며, 제 2도전형 제 4웰 영역(232)과 제 5웰 영역(234)은 제 1도전형 기판(110)과 접촉되어 n-p 접합 다이오드로 동작하게 된다.
이러한 제 1도전형 지지체(210) 위에는 도 16과 같이 절연층(230)이 형성되며, 다수개의 비아 홀(225,233)을 통해 각각의 웰 영역 및 기판 표면이 금속전극(242,244,252,254)을 통해 서로 연결된다. 여기서, 제 1금속전극(242)은 제 1도전형의 제 2웰 영역(222)과 제 2도전형의 제 5웰 영역(234)을 공통으로 연결시켜 준다. 상기 제 2금속전극(244)은 제 1도전형의 제 3웰 영역(224)과 제 2도전형의 제 4웰 영역(232)을 공통으로 연결시켜 준다. 상기 제 3금속전극(252)은 제 2도전형 제 1웰 영역(220)에 연결된 발광다이오드(250)의 애노드와 연결되고, 상기 제 4금속전극(254)은 제 1도전형 기판(210)에 연결된 발광다이오드(250)의 캐소드와 연결된다. 상기 발광 다이오드(250)는 제 3 및 제 4금속전극(252,254)에 플립 방식으로 탑재되어 도 4와 같은 회로 구성과 같이 연결된다.
상기 제 1 및 제 2금속전극(242,244)은 제 1도전형 지지체(210)의 측면을 따라 바닥면까지 연장되어, 두 개의 전극으로 이용된다. 이러한 제 1 및 제 2금속전 극(242,244)에 AC 전원을 공급할 경우 도 5 및 도 6과 같이 구동된다.
여기서, 상기 발광 다이오드(250)는 청색 LED 칩 또는 다른 유색 LED 칩(레드, 그린, 블루 등)이 패키지 형태로 하나 이상 탑재될 수 있다. 그리고 상기 캐비티(212) 영역에는 에폭시 또는 실리콘과 같은 몰드 부재(240)가 채워질 수 있으며, 상기 몰드 부재(240) 위에는 볼록 렌즈가 탑재될 수 있다. 또한 상기 몰드 부재(240)에는 발광 다이오드(240)로부터 발생된 광을 다른 스펙트럼으로 여기시켜 방출하는 적어도 한 종류의 형광체가 첨가될 수도 있다.
도 17은 본 발명의 제 2실시 예를 변형한 예이다. 도 17은 도 16과 동일 부분에 대한 부호의 설명은 동일 부호로 처리하며 중복 설명은 생략하기로 한다. 이러한 발광장치(200A)는 발광 다이오드(250A)를 와이어(255) 본딩 방식으로 캐비티 내부에 탑재한 구성이다.
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 본 발명의 제 1실시 예에 따른 발광 장치의 사시도.
도 2는 도 1의 A-A 측 단면도.
도 3은 도 1의 금속전극의 연결 상태를 나타낸 구성도.
도 4는 도 1의 회로 구성도.
도 5 및 도 6은 도 1의 발광 장치의 전류 흐름 경로를 나타낸 도면.
도 7 내지 도 14는 본 발명의 제 1실시 예에 따른 발광 장치의 제조과정을 나타낸 도면.
도 15는 본 발명의 제 2실시 예에 따른 발광 장치의 사시도.
도 16은 도 15의 측 단면도.
도 17은 본 발명의 제 2실시 예의 발광 장치의 변형 예를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100,200,200A : 발광장치 110 : 제 1도전형 기판
120,132,134,220,232,234 : 제 2도전형 웰 영역
122,124,222,224 : 제 1도전형 웰 영역
130,230 : 절연층
142,144,152,154,242,244,252,254 : 금속전극
123,125,133,135,127,128 : 비아 홀 150,250,250A : 발광다이오드
210 : 제 1도전형 지지체 212 : 캐비티
240 : 몰드부재

Claims (15)

  1. 제 1도전형 기판;
    상기 제 1도전형 기판의 표면에 형성된 제 2도전형의 제 1, 제 4 및 제 5웰 영역;
    상기 제 2도전형의 제 1웰 영역 내에 형성된 제 1도전형의 제 2 및 제 3웰 영역;
    상기 제 1도전형의 제 2웰 영역과 제 2도전형의 제 5웰 영역을 연결하는 제 1금속전극;
    상기 제 1도전형의 제 3웰 영역과 제 2도전형의 제 4웰 영역을 연결하는 제 2금속전극;
    상기 제 2도전형의 제 1웰 영역과 제 1도전형 기판에 연결된 발광 다이오드를 포함하는 발광 장치.
  2. 제 1항에 있어서,
    상기 발광 다이오드는 적어도 하나의 유색 발광 다이오드, 백색 LED 및 UV LED 중 적어도 하나를 포함하는 발광 장치.
  3. 제 1항에 있어서,
    상기 제 2도전형의 제1웰 영역에 형성된 제 3금속전극과, 상기 도전형 기판에 연결된 제 4금속 전극을 포함하며,
    상기 제 3 및 제 4금속 전극에 발광 다이오드가 탑재되는 포함하는 발광 장치.
  4. 제 1항에 있어서,
    상기 제 1 및 제 2금속 전극은 교류 전원의 양 단자에 연결되는 발광 장치.
  5. 제 1항에 있어서,
    상기 제 1도전형 기판은 n형 또는 p형 실리콘계열의 반도체 기판을 포함하는 발광 장치.
  6. 제 1항에 있어서,
    상기 제 1도전형 기판 위에 형성된 절연층을 포함하며,
    상기 절연층은 다수개의 비아 홀을 갖고 제1, 제2금속전극 사이 및 제1내지 제5웰 영역 사이를 서로 절연시켜 주는 발광 장치.
  7. 제 1항에 있어서,
    상기 제 1금속전극으로 인가되는 교류 전원의 정 전류는 제 1도전형의 제 2웰 영역, 제 2도전형의 제 1웰 영역을 통해 발광 다이오드의 애노드로 공급되고, 발광 다이오드의 캐소드에 연결된 제 1도전형 기판을 통해 제 2도전형의 제 4웰 영역으로 흐르는 발광 장치.
  8. 제 1항에 있어서,
    상기 제 2금속 전극으로 인가되는 교류 전원의 부 전류는 제 1도전형의 제 3웰 영역, 제 2도전형의 제 1웰 영역을 통해 발광 다이오드의 애노드로 공급되고, 발광 다이오드의 캐소드에 연결된 제 1도전형 기판을 통해 제 2도전형의 제 5웰 영역으로 흐르는 발광장치.
  9. 제 1항에 있어서,
    상기 제 1도전형 기판의 상부에 형성된 캐비티를 포함하며,
    상기 캐비티에는 적어도 하나의 발광 다이오드가 탑재되는 발광 장치.
  10. 제 9항에 있어서,
    상기 제 1 및 제 2금속전극은 제 1도전형 기판의 외측을 따라 바닥면까지 연장되는 발광 장치.
  11. 제 1항 또는 제 9항에 있어서,
    상기 제 1도전형의 제2 및 제3웰 영역은 n형 도펀트가 이온 주입 또는 확산되며,
    상기 제 2도전형의 제1, 제4 및 제5웰 영역은 p형 도펀트가 이온 주입 또는 확산되는 발광 장치.
  12. 제 1항 또는 제 9항에 있어서,
    상기 제 1도전형의 제2 및 제3웰 영역은 p형 도펀트가 이온 주입 또는 확산되며,
    상기 제 2도전형의 제1 제4 및 제5웰 영역은 n형 도펀트가 이온 주입 또는 확산되는 발광 장치.
  13. 제 1도전형 지지체의 표면에 제 2도전형의 제 1, 제 4 및 제 5웰 영역을 형성하는 단계;
    상기 제 2도전형의 제 1웰 영역 내에 제 1도전형의 제 2 및 제 3웰 영역을 형성하는 단계;
    상기 웰 영역 및 제 1도전형 지지체의 일부를 개방시키는 절연층을 형성하는 단계;
    상기 절연층 위에 금속전극을 형성하여, 제 1웰 영역과 제 5웰 영역을 연결해 주고, 제 2웰 영역과 제 4웰 영역을 연결시켜 주는 단계;
    상기 제 1웰 영역과 제 1도전형 지지체 사이를 연결하는 발광 다이오드를 탑재하는 단계를 포함하는 발광 장치 제조방법.
  14. 제 13항에 있어서,
    상기 금속전극 형성 단계는, 제 1웰 영역과 제 5웰 영역을 연결하는 제 1금속 전극, 제 2웰 영역과 제 4웰 영역을 형성하는 제 2금속전극, 제 1웰 영역에 연 결된 제 3금속전극, 제 1도전형 지지체에 연결된 제 4금속전극을 각각 형성하는 것을 특징으로 하는 발광 장치 제조방법.
  15. 제 13항에 있어서,
    상기 제 1도전형의 제2 및 제3웰 영역 또는 제 2도전형의 제1, 제4 및 제5웰 영역은 n형 도펀트 또는 p형 도펀트가 이온 주입 또는 확산되는 발광 장치 제조방법.
KR1020070112216A 2007-11-05 2007-11-05 발광장치 및 그 제조방법 KR101349409B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070112216A KR101349409B1 (ko) 2007-11-05 2007-11-05 발광장치 및 그 제조방법
US12/741,252 US8378359B2 (en) 2007-11-05 2008-10-29 Light emitting device and method of fabricating the same
PCT/KR2008/006386 WO2009061098A2 (en) 2007-11-05 2008-10-29 Light emitting device and method of fabricating the same
CN2008801194651A CN101889355B (zh) 2007-11-05 2008-10-29 发光器件及其制作方法
EP08846232.0A EP2210286B1 (en) 2007-11-05 2008-10-29 Light emitting device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070112216A KR101349409B1 (ko) 2007-11-05 2007-11-05 발광장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090046210A KR20090046210A (ko) 2009-05-11
KR101349409B1 true KR101349409B1 (ko) 2014-02-13

Family

ID=40626322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070112216A KR101349409B1 (ko) 2007-11-05 2007-11-05 발광장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US8378359B2 (ko)
EP (1) EP2210286B1 (ko)
KR (1) KR101349409B1 (ko)
CN (1) CN101889355B (ko)
WO (1) WO2009061098A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2013005202A (es) * 2010-03-30 2013-11-20 Changchn Inst Of Applied Chemistry Chinese Academy Of Sciences Dispositivo de corriente alterna de led blanco.
CN102412358B (zh) * 2010-09-23 2014-04-09 展晶科技(深圳)有限公司 封装基板
KR101124816B1 (ko) * 2010-09-24 2012-03-26 서울옵토디바이스주식회사 발광다이오드 패키지 및 그 제조방법
KR20130007127A (ko) * 2011-06-29 2013-01-18 삼성전자주식회사 반도체 발광 소자 패키지
KR101772588B1 (ko) * 2011-08-22 2017-09-13 한국전자통신연구원 클리어 컴파운드 에폭시로 몰딩한 ｍｉｔ 소자 및 그것을 포함하는 화재 감지 장치
CN103187406A (zh) * 2011-12-27 2013-07-03 展晶科技(深圳)有限公司 发光二极管封装结构及封装方法
TWM461876U (zh) * 2013-05-17 2013-09-11 Genesis Photonics Inc 覆晶式發光二極體單元
FR3077653A1 (fr) * 2018-02-06 2019-08-09 Aledia Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001800A (ko) * 2004-06-30 2006-01-06 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치
US7148515B1 (en) * 2006-01-07 2006-12-12 Tyntek Corp. Light emitting device having integrated rectifier circuit in substrate
US20070131942A1 (en) 2005-12-13 2007-06-14 Industrial Technology Research Institute AC Light Emitting Assembly and AC Light Emitting Device
KR100757827B1 (ko) 2006-09-29 2007-09-11 서울반도체 주식회사 발광 소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899204A (en) * 1987-12-01 1990-02-06 General Electric Company High voltage switch structure with light responsive diode stack
JPH077175A (ja) * 1991-07-18 1995-01-10 Yokogawa Electric Corp 光結合装置
KR100631521B1 (ko) 2004-04-17 2006-10-11 엘지전자 주식회사 발광 장치 와 그의 제조방법
US7208768B2 (en) * 2004-04-30 2007-04-24 Sharp Laboratories Of America, Inc. Electroluminescent device
US7804098B2 (en) 2004-06-30 2010-09-28 Seoul Opto Device Co., Ltd. Light emitting element with a plurality of cells bonded, method of manufacturing the same, and light emitting device using the same
US7402842B2 (en) * 2004-08-09 2008-07-22 M/A-Com, Inc. Light emitting diode package
US8154030B2 (en) * 2004-10-01 2012-04-10 Finisar Corporation Integrated diode in a silicon chip scale package
KR101121726B1 (ko) 2005-02-03 2012-03-23 서울반도체 주식회사 발광 장치
KR100587019B1 (ko) * 2005-02-25 2006-06-08 삼성전기주식회사 모니터용 포토다이오드 일체형 발광 다이오드 패키지
KR100721514B1 (ko) 2005-11-01 2007-05-23 서울옵토디바이스주식회사 교류용 백색 발광소자
KR100746783B1 (ko) * 2006-02-28 2007-08-06 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
CN101051634B (zh) 2007-02-02 2010-07-14 广州南科集成电子有限公司 硅衬底平面led集成芯片及制造方法
US7883910B2 (en) * 2009-02-03 2011-02-08 Industrial Technology Research Institute Light emitting diode structure, LED packaging structure using the same and method of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001800A (ko) * 2004-06-30 2006-01-06 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치
US20070131942A1 (en) 2005-12-13 2007-06-14 Industrial Technology Research Institute AC Light Emitting Assembly and AC Light Emitting Device
US7148515B1 (en) * 2006-01-07 2006-12-12 Tyntek Corp. Light emitting device having integrated rectifier circuit in substrate
KR100757827B1 (ko) 2006-09-29 2007-09-11 서울반도체 주식회사 발광 소자

Also Published As

Publication number Publication date
EP2210286A2 (en) 2010-07-28
CN101889355B (zh) 2013-08-28
WO2009061098A3 (en) 2009-07-16
US8378359B2 (en) 2013-02-19
EP2210286A4 (en) 2011-06-08
US20100230712A1 (en) 2010-09-16
EP2210286B1 (en) 2019-04-24
CN101889355A (zh) 2010-11-17
KR20090046210A (ko) 2009-05-11
WO2009061098A2 (en) 2009-05-14

Similar Documents

Publication Publication Date Title
KR101349409B1 (ko) 발광장치 및 그 제조방법
KR101092097B1 (ko) 발광 다이오드 패키지 및 그 제조방법
KR100631521B1 (ko) 발광 장치 와 그의 제조방법
JP4742385B2 (ja) 発光素子実装用サブマウント基板及びその製造方法
US7923739B2 (en) Solid state lighting device
EP1690300B1 (en) Manufacturing method of semiconductor light emitting device
US20080290353A1 (en) Microscale optoelectronic device packages
JP2013540362A (ja) 発光素子および発光方法
KR20050074491A (ko) 에이씨 동작용 발광 다이오드 어셈블리 및 그 제조 방법
TW201427112A (zh) 發光晶片組合
KR100788265B1 (ko) 다수의 수직형 발광소자를 구비하는 발광 다이오드 패키지
KR101711961B1 (ko) 발광 디바이스
TWI484656B (zh) 晶片配置，連接配置，發光二極體和晶片配置的製造方法
KR100606550B1 (ko) 발광 소자 패키지 및 그의 제조 방법
JP2006086485A (ja) トランジスタを具備したフリップチップ構造発光装置用サブマウント
KR100699146B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100609970B1 (ko) 발광 소자 실장용 기판 및 그의 제조 방법, 그를 이용한패키지
KR100707870B1 (ko) 복수개의 발광 다이오드칩이 배치된 발광 다이오드 패캐지
KR101119015B1 (ko) 발광 장치
KR100601197B1 (ko) 발광다이오드
KR101034130B1 (ko) 발광 소자 패키지 및 그 제조방법
KR100658042B1 (ko) 저항일체형 발광다이오드
KR20090002192A (ko) 발광 시스템
KR20160050269A (ko) 발광 장치
KR20140052537A (ko) 발광 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 7