JPH077175A - 光結合装置 - Google Patents
光結合装置Info
- Publication number
- JPH077175A JPH077175A JP17837191A JP17837191A JPH077175A JP H077175 A JPH077175 A JP H077175A JP 17837191 A JP17837191 A JP 17837191A JP 17837191 A JP17837191 A JP 17837191A JP H077175 A JPH077175 A JP H077175A
- Authority
- JP
- Japan
- Prior art keywords
- diode array
- led
- substrate
- transparent resin
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ダイオ―ドアレイの製造方法を簡単にすると
ともに充分なカップリングが得られる光結合装置を提供
する。 【構成】 基板３０に配置されたＬＥＤ１と，そのＬＥ
Ｄ１の周りに配置された複数層のｐｎ接合が形成された
ダイオ―ドアレイ３３と，ＬＥＤ１およびダイオ―ドア
レイ３３を覆って配置された透明樹脂７で構成し，ダイ
オ―ドアレイ３３を直列に接続した。
ともに充分なカップリングが得られる光結合装置を提供
する。 【構成】 基板３０に配置されたＬＥＤ１と，そのＬＥ
Ｄ１の周りに配置された複数層のｐｎ接合が形成された
ダイオ―ドアレイ３３と，ＬＥＤ１およびダイオ―ドア
レイ３３を覆って配置された透明樹脂７で構成し，ダイ
オ―ドアレイ３３を直列に接続した。
Description
【０００１】
【産業上の利用分野】本発明は，光結合装置に関し，更
に詳しくはマウント構造の改善に関する。
に詳しくはマウント構造の改善に関する。
【０００２】
【従来の技術】レコ―ダ等の入力切替装置として利用さ
れるリレ―では直流電圧，熱電対，測温抵抗体等のユニ
バ―サル入力とする為，多接点タイプが要求される。こ
の様なリレ―を半導体で製作したものとして図３に示す
ものが知られている。このリレ―は１チャンネルについ
て３接点を設ける例を示している。図において１はＬＥ
Ｄチップ（発光素子），２は電圧出力形ダイオ―ドアレ
イ（受光素子），３は高耐圧ＭＯＳＦＥＴである。
れるリレ―では直流電圧，熱電対，測温抵抗体等のユニ
バ―サル入力とする為，多接点タイプが要求される。こ
の様なリレ―を半導体で製作したものとして図３に示す
ものが知られている。このリレ―は１チャンネルについ
て３接点を設ける例を示している。図において１はＬＥ
Ｄチップ（発光素子），２は電圧出力形ダイオ―ドアレ
イ（受光素子），３は高耐圧ＭＯＳＦＥＴである。
【０００３】図４，図５はこの様な半導体リレ―のＬＥ
Ｄとダイオ―ドアレイの従来のマウント例を示す断面構
成図である。図４において，６はプラスチックパッケ―
ジであり，このパッケ―ジの中にＬＥＤチップ１が固定
された第１プリント基板４および電圧出力型ダイオ―ド
アレイ２，高耐圧ＭＯＳＦＥＴ（図示せず）が固定され
た第２プリント基板５が所定の間隔を保って収納されて
いる。そして第２の基板５のダイオ―ドアレイ２とＭＯ
ＳＦＥＴは交互に配置され，ＬＥＤ１とダイオ―ドアレ
イ２の間には光伝達用透明樹脂（Ｓｉゴム）７が充填さ
れ，ＭＯＳＦＥＴが配置された部分には遮光用樹脂（図
示せず）が配置されている。８は電極リ―ド，９はエポ
キシモ―ルド樹脂，１０は各素子間を接続する配線ワイ
ヤである。
Ｄとダイオ―ドアレイの従来のマウント例を示す断面構
成図である。図４において，６はプラスチックパッケ―
ジであり，このパッケ―ジの中にＬＥＤチップ１が固定
された第１プリント基板４および電圧出力型ダイオ―ド
アレイ２，高耐圧ＭＯＳＦＥＴ（図示せず）が固定され
た第２プリント基板５が所定の間隔を保って収納されて
いる。そして第２の基板５のダイオ―ドアレイ２とＭＯ
ＳＦＥＴは交互に配置され，ＬＥＤ１とダイオ―ドアレ
イ２の間には光伝達用透明樹脂（Ｓｉゴム）７が充填さ
れ，ＭＯＳＦＥＴが配置された部分には遮光用樹脂（図
示せず）が配置されている。８は電極リ―ド，９はエポ
キシモ―ルド樹脂，１０は各素子間を接続する配線ワイ
ヤである。
【０００４】図５はＬＥＤ１とダイオ―ドアレイ２を同
一平面に配置した例を示すもので，図４と同一符号は同
一部品である。この例においてはＬＥＤとダイオ―ドア
レイをド―ム状の透明樹脂で覆いＬＥＤからの光はド―
ムで乱反射しながらダイオ―ドアレイに達する。
一平面に配置した例を示すもので，図４と同一符号は同
一部品である。この例においてはＬＥＤとダイオ―ドア
レイをド―ム状の透明樹脂で覆いＬＥＤからの光はド―
ムで乱反射しながらダイオ―ドアレイに達する。
【０００５】図６は上記半導体リレ―に用いられるフォ
トダイオ―ドアレイの形状を示す拡大断面構成図であ
り，この様なアレイは誘電体分離方により作製する。図
において，１０はＳｉ基板，１１はＳｉＯ2 等からなる
絶縁層，１２は絶縁層内に埋め込まれたｎ層，１３はｎ
層中に形成されたｎ+ 層，１４はｐ層，１５は接続電極
である。
トダイオ―ドアレイの形状を示す拡大断面構成図であ
り，この様なアレイは誘電体分離方により作製する。図
において，１０はＳｉ基板，１１はＳｉＯ2 等からなる
絶縁層，１２は絶縁層内に埋め込まれたｎ層，１３はｎ
層中に形成されたｎ+ 層，１４はｐ層，１５は接続電極
である。
【０００６】次にこの様なダイオ―ドアレイの製造方法
について図７（ａ）〜（ｆ）の概略工程断面図を用いて
説明する。 工程１（ａ図参照） ｎ形シリコン基板２０の表面に絶縁膜２１を形成し，パ
タ―ニングによりフォトセンサを形成すべき位置に窓を
形成して基板表面を露出させる。次に，絶縁膜２１をマ
スクとしてＫＯＨ等の溶液を用いて異方性エッチングに
より逆台形状の穴２２を形成する。
について図７（ａ）〜（ｆ）の概略工程断面図を用いて
説明する。 工程１（ａ図参照） ｎ形シリコン基板２０の表面に絶縁膜２１を形成し，パ
タ―ニングによりフォトセンサを形成すべき位置に窓を
形成して基板表面を露出させる。次に，絶縁膜２１をマ
スクとしてＫＯＨ等の溶液を用いて異方性エッチングに
より逆台形状の穴２２を形成する。
【０００７】工程２（ｂ図参照） 絶縁膜２１を除去し，穴２２を含む基板上にｎ+ 層２３
を形成する。 工程３（ｃ図参照） ｎ+ 層２３を含む基板上に絶縁膜２４を形成する。 工程４（ｄ図参照） 絶縁膜２４を研磨してフラット面を形成する。 工程５（ｅ図参照） 工程４で形成したフラット面に第２Ｓｉ基板２５を接着
後高温熱処理（１１００℃程度に加熱）を行って接合す
る。 工程６（ｆ図参照） Ｓｉ基板２０側を裏面から研磨し，台形部分をＸ−Ｘ面
まで除去する。 工程７（ｇ図参照） ｎ+ 層２４で囲まれた部分に受光部となるｐ+ 層２６を
形成する。
を形成する。 工程３（ｃ図参照） ｎ+ 層２３を含む基板上に絶縁膜２４を形成する。 工程４（ｄ図参照） 絶縁膜２４を研磨してフラット面を形成する。 工程５（ｅ図参照） 工程４で形成したフラット面に第２Ｓｉ基板２５を接着
後高温熱処理（１１００℃程度に加熱）を行って接合す
る。 工程６（ｆ図参照） Ｓｉ基板２０側を裏面から研磨し，台形部分をＸ−Ｘ面
まで除去する。 工程７（ｇ図参照） ｎ+ 層２４で囲まれた部分に受光部となるｐ+ 層２６を
形成する。
【０００８】
【発明が解決しようとする課題】しかしながら，上記誘
電体分離技術を用いた製造方法はウエハ接着，ウエハ研
削等高度の技術を要し，歩留も悪いという問題があっ
た。また，図４に示すパッケ―ジ構造は透明樹脂をＬＥ
Ｄ−ダイオ―ドアレイ間に挿入するのが難しいという問
題があり，図５に示すパッケ―ジ構造は充分なカップリ
ングが得られないという問題があった。本発明は上記従
来技術の問題を解決するためになされたもので，タイオ
―ドアレイの製造方法を簡単にするとともに充分なカッ
プリングが得られる光結合装置を提供することを目的と
する。
電体分離技術を用いた製造方法はウエハ接着，ウエハ研
削等高度の技術を要し，歩留も悪いという問題があっ
た。また，図４に示すパッケ―ジ構造は透明樹脂をＬＥ
Ｄ−ダイオ―ドアレイ間に挿入するのが難しいという問
題があり，図５に示すパッケ―ジ構造は充分なカップリ
ングが得られないという問題があった。本発明は上記従
来技術の問題を解決するためになされたもので，タイオ
―ドアレイの製造方法を簡単にするとともに充分なカッ
プリングが得られる光結合装置を提供することを目的と
する。
【０００９】
【課題を解決するための手段】上記課題を解決する為に
本発明は，基板に配置されたＬＥＤと，該ＬＥＤの周り
に配置された複数層のｐｎ接合が形成されたダイオ―ド
アレイと，前記ＬＥＤおよびダイオ―ドアレイを覆って
配置された透明樹脂からなり，前記ダイオ―ドアレイを
直列に接続したことを特徴とするものである。
本発明は，基板に配置されたＬＥＤと，該ＬＥＤの周り
に配置された複数層のｐｎ接合が形成されたダイオ―ド
アレイと，前記ＬＥＤおよびダイオ―ドアレイを覆って
配置された透明樹脂からなり，前記ダイオ―ドアレイを
直列に接続したことを特徴とするものである。
【００１０】
【作用】ＬＥＤの周りをダイオ―ドアレイで囲っている
のでカップリング効率が高く，ｐｎ接合を複数層重ねて
ダイオ―ドアレイを形成しているので製作が容易であ
る。
のでカップリング効率が高く，ｐｎ接合を複数層重ねて
ダイオ―ドアレイを形成しているので製作が容易であ
る。
【００１１】
【実施例】図１は本発明の一実施例を示す構成図であ
る。図において３０はプリント基板であり，所定の位置
にＬＥＤ１が固定されている。このＬＥＤの駆動電源は
基板に設けたスル―ホ―ル３１およびリ―ド線３２を介
して基板の裏面から供給される。３３はｐおよびｎ層が
複数層形成された積層ダイオ―ドアレイで，この実施例
ではＬＥＤ１を４方から所定の距離を保って囲んで固定
され，それぞれは導電薄膜３４および銀ペ―スト等の導
電体３５で直列に接続されるとともに電極パッド３６に
接続されている。線分Ａで囲った部分は図５で示したも
のと同様にド―ム状に形成した光伝達用透明樹脂７で覆
われる。
る。図において３０はプリント基板であり，所定の位置
にＬＥＤ１が固定されている。このＬＥＤの駆動電源は
基板に設けたスル―ホ―ル３１およびリ―ド線３２を介
して基板の裏面から供給される。３３はｐおよびｎ層が
複数層形成された積層ダイオ―ドアレイで，この実施例
ではＬＥＤ１を４方から所定の距離を保って囲んで固定
され，それぞれは導電薄膜３４および銀ペ―スト等の導
電体３５で直列に接続されるとともに電極パッド３６に
接続されている。線分Ａで囲った部分は図５で示したも
のと同様にド―ム状に形成した光伝達用透明樹脂７で覆
われる。
【００１２】なお，図ではＬＥＤとダイオ―ドアレイの
配置例のみを示しているが電極リ―ド３４は近傍に配置
されたＭＯＳＦＥＴ３に接続される。また，ＬＥＤの周
りを囲むダイオ―ドアレイは必ずしも４辺の配置に限る
ことなく，例えば三角形やＬＥＤを挟んで両側に配置し
ても良い。図６はダイオ―ドアレイ３２の製造方法を示
す説明図である。始めにｎ形Ｓｉ基板を用意しエピタキ
シャル成長装置を用いてｐ形Ｓｉ層を成長させ，所定の
膜厚（例えば１００μｍ）になった時点でｎ形のＳｉを
成長させる。
配置例のみを示しているが電極リ―ド３４は近傍に配置
されたＭＯＳＦＥＴ３に接続される。また，ＬＥＤの周
りを囲むダイオ―ドアレイは必ずしも４辺の配置に限る
ことなく，例えば三角形やＬＥＤを挟んで両側に配置し
ても良い。図６はダイオ―ドアレイ３２の製造方法を示
す説明図である。始めにｎ形Ｓｉ基板を用意しエピタキ
シャル成長装置を用いてｐ形Ｓｉ層を成長させ，所定の
膜厚（例えば１００μｍ）になった時点でｎ形のＳｉを
成長させる。
【００１３】次に所定の厚さになった時点で再びｐ形の
Ｓｉを成長させ，基板も含めて例えば８層形成する。次
に基板の裏面と再上層のエピタキシャル成長層にＡｌ等
をスパッタや蒸着等の方法により形成し，ダイシングソ
―等により縦方向に切出して例えば１×１×１ｍｍ程度
の矩形状として複数個に分割する。上記の製造方法によ
れば膜厚の制御や切出すチップの大きさも任意であり，
また基板に接触している以外の面が集光面として機能す
る。即ち，ＬＥＤとダイオ―ドアレイを覆う透明樹脂７
はタイオ―ドアレイ３３の上および左右に反射光を照射
するので効率的な発電が可能となりチップサイズの縮小
化をはかることができる。
Ｓｉを成長させ，基板も含めて例えば８層形成する。次
に基板の裏面と再上層のエピタキシャル成長層にＡｌ等
をスパッタや蒸着等の方法により形成し，ダイシングソ
―等により縦方向に切出して例えば１×１×１ｍｍ程度
の矩形状として複数個に分割する。上記の製造方法によ
れば膜厚の制御や切出すチップの大きさも任意であり，
また基板に接触している以外の面が集光面として機能す
る。即ち，ＬＥＤとダイオ―ドアレイを覆う透明樹脂７
はタイオ―ドアレイ３３の上および左右に反射光を照射
するので効率的な発電が可能となりチップサイズの縮小
化をはかることができる。
【００１４】
【発明の効果】以上実施例とともに具体的に説明した様
に，本発明の光結合装置によれば，複数層のｐｎ接合が
形成されたダイオ―ドアレイでＬＥＤを囲い，そのダイ
オ―ドアレイとＬＥＤを透明樹脂で覆っているので，図
４の従来例に示すような透明樹脂の挿入の困難性がな
く，図５の従来例に比較してカップリング効率を向上さ
せることができる。また，ダイオ―ドアレイを積層型と
したため製作が容易となる。
に，本発明の光結合装置によれば，複数層のｐｎ接合が
形成されたダイオ―ドアレイでＬＥＤを囲い，そのダイ
オ―ドアレイとＬＥＤを透明樹脂で覆っているので，図
４の従来例に示すような透明樹脂の挿入の困難性がな
く，図５の従来例に比較してカップリング効率を向上さ
せることができる。また，ダイオ―ドアレイを積層型と
したため製作が容易となる。
【図１】本発明の光結合装置の一実施例を示す斜視図で
ある。
ある。
【図２】本発明の光結合装置で使用するダオ―ドアレイ
の製造方法を示す説明図である。
の製造方法を示す説明図である。
【図３】半導体リレ―の一般的な回路を示す図である。
【図４】半導体リレ―のＬＥＤとダイオ―ドアレイの従
来のマウント例を示す断面構成図である。
来のマウント例を示す断面構成図である。
【図５】半導体リレ―のＬＥＤとダイオ―ドアレイの従
来のマウント例を示す断面構成図である。
来のマウント例を示す断面構成図である。
【図６】従来のダイオ―ドアレイの断面を示す図であ
る。
る。
【図７】従来のダイオ―ドアレイの概略製造工程を示す
断面図である。
断面図である。
１ ＬＥＤ ７ 透明樹脂 ３０ プリント基板 ３１ スル―ホ―ル ３２ リ―ド線 ３３ ダイオ―ドアレイ ３４ 導電薄膜 ３５ 導電体 ３６ 電極パッド
【手続補正書】
【提出日】平成５年９月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【発明の効果】以上実施例とともに具体的に説明した様
に、本発明の光結合装置によれば、複数層のｐｎ接合が
形成されたダイオードアレイでＬＥＤを囲い、そのダイ
オードアレイとＬＥＤを透明樹脂で覆っているので、図
４の従来例に示すような透明樹脂の挿入の困難性がな
く、図５の従来例に比較してカップリング効率を向上さ
せることができる。また、ダイオードアレイを積層型と
したため制作が容易となる。
に、本発明の光結合装置によれば、複数層のｐｎ接合が
形成されたダイオードアレイでＬＥＤを囲い、そのダイ
オードアレイとＬＥＤを透明樹脂で覆っているので、図
４の従来例に示すような透明樹脂の挿入の困難性がな
く、図５の従来例に比較してカップリング効率を向上さ
せることができる。また、ダイオードアレイを積層型と
したため制作が容易となる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の光結合装置の一実施例を示す斜視図で
ある。
ある。
【図２】本発明の光結合装置で使用するダイオードアレ
イの製造方法を示す説明図である。
イの製造方法を示す説明図である。
【図３】半導体リレーの一般的な回路を示す図である。
【図４】半導体リレーのＬＥＤとダイオードアレイの従
来のマウント例を示す断面構成図である。
来のマウント例を示す断面構成図である。
【図５】半導体リレーのＬＥＤとダイオードアレイの従
来のマウント例を示す断面構成図である。
来のマウント例を示す断面構成図である。
【図６】従来のダイオードアレイの断面を示す図であ
る。
る。
【図７】従来のダイオードアレイの概略製造工程を示す
断面図である。
断面図である。
【符号の説明】 １ ＬＥＤ ７ 透明樹脂 ３０ プリント基盤 ３１ スルーホール ３２ リード線 ３３ ダイオードアレイ ３４ 導電薄膜 ３５ 導電体 ３６ 電極パッド
Claims (1)
- 【請求項１】 基板に配置されたＬＥＤと，該ＬＥＤの
周りに配置された複数層のｐｎ接合が形成されたダイオ
―ドアレイと，前記ＬＥＤおよびダイオ―ドアレイを覆
って配置された透明樹脂からなり，前記ダイオ―ドアレ
イを直列に接続したことを特徴とする光結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17837191A JPH077175A (ja) | 1991-07-18 | 1991-07-18 | 光結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17837191A JPH077175A (ja) | 1991-07-18 | 1991-07-18 | 光結合装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077175A true JPH077175A (ja) | 1995-01-10 |
Family
ID=16047325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17837191A Pending JPH077175A (ja) | 1991-07-18 | 1991-07-18 | 光結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8378359B2 (en) * | 2007-11-05 | 2013-02-19 | Lg Innotek Co., Ltd. | Light emitting device and method of fabricating the same |
-
1991
- 1991-07-18 JP JP17837191A patent/JPH077175A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8378359B2 (en) * | 2007-11-05 | 2013-02-19 | Lg Innotek Co., Ltd. | Light emitting device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2660300B2 (ja) | 集積回路チップの製造方法 | |
| JP3990846B2 (ja) | 面型光素子、その製造方法、およびこれを用いた装置 | |
| EP0182032B1 (en) | SoI semiconductor device and method for producing it | |
| JP3190057B2 (ja) | 複合集積回路装置 | |
| KR900003069B1 (ko) | 고체 릴레이 및 이를 제조하는 방법 | |
| KR101433423B1 (ko) | 광전 소자들의 제조 방법 및 광전 소자 | |
| US6943378B2 (en) | Opto-coupler | |
| US5814870A (en) | Semiconductor component | |
| US7307285B2 (en) | Optical semiconductor device and a method for manufacturing the same | |
| US7649236B2 (en) | Semiconductor photodetector and photodetecting device having layers with specific crystal orientations | |
| JPH06177429A (ja) | 青色ｌｅｄ素子 | |
| US5963785A (en) | Dielectrically-isolated integrated circuit | |
| US20230343763A1 (en) | Slicing micro-led wafer and slicing micro-led chip | |
| US3480783A (en) | Photon coupler having radially-disposed,serially connected diodes arranged as segments of a circle | |
| JPH10209487A (ja) | 固体リレーおよびその製造方法 | |
| JPH077175A (ja) | 光結合装置 | |
| EP0222338B1 (en) | Semiconductor photo-sensing device | |
| JP4438038B2 (ja) | 面型受光素子、およびその製造方法 | |
| JPS6259910B2 (ja) | ||
| JP2850766B2 (ja) | 半導体装置 | |
| JP3592786B2 (ja) | 画像装置 | |
| JP2687831B2 (ja) | 受光半導体装置、その製造方法およびそれを用いた光結合装置 | |
| JPH06326831A (ja) | 画像装置 | |
| EP1892772A2 (en) | Multi-channel photocoupling device and producing method thereof | |
| JPH065906A (ja) | モノリシック型光結合装置の製造方法 |