KR101433423B1 - 광전 소자들의 제조 방법 및 광전 소자 - Google Patents

광전 소자들의 제조 방법 및 광전 소자 Download PDF

Info

Publication number
KR101433423B1
KR101433423B1 KR1020107001921A KR20107001921A KR101433423B1 KR 101433423 B1 KR101433423 B1 KR 101433423B1 KR 1020107001921 A KR1020107001921 A KR 1020107001921A KR 20107001921 A KR20107001921 A KR 20107001921A KR 101433423 B1 KR101433423 B1 KR 101433423B1
Authority
KR
South Korea
Prior art keywords
semiconductor
bodies
semiconductor bodies
carrier
semiconductor body
Prior art date
Application number
KR1020107001921A
Other languages
English (en)
Other versions
KR20100045980A (ko
Inventor
헬머트 피스처
디터 아이슬러
알렉산더 헤인들
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20100045980A publication Critical patent/KR20100045980A/ko
Application granted granted Critical
Publication of KR101433423B1 publication Critical patent/KR101433423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 광전 소자들(1)의 제조 방법에 관한 것으로, 각각 하나의 반도체 층 시퀀스를 갖는 복수 개의 반도체 몸체들(2)을 준비하는 단계를 포함한다. 또한, 복수 개의 연결면들(35)을 갖는 소자 캐리어의 결합물(30)이 준비된다. 반도체 몸체들(2)은 소자 캐리어의 결합물(30)에 대해 상대적으로 배치된다. 상기 연결면들(25) 및 그에 부속하는 반도체 몸체들(2) 사이에 전기 전도 결합이 형성되며, 상기 반도체 몸체들은 상기 소자 캐리어의 결합물(30)에 고정된다. 광전 소자들(2)이 완성되고, 이 때 각각의 광전 소자(1)를 위해 상기 소자 캐리어의 결합물(30)로부터 소자 캐리어(3)가 형성되며, 상기 소자 캐리어 상에 반도체 몸체들(2)이 고정된다. 또한, 본 발명은 광전 소자에 관한 것이기도 하다.

Description

광전 소자들의 제조 방법 및 광전 소자{METHOD FOR PRODUCING OPTOELECTRONIC COMPONENTS, AND OPTOELECTRONIC COMPONENT}
본 출원은 복수 개의 광전 소자들의 제조 방법 및 광전 소자에 관한 것이다.
광전 소자는 다수의 개별 단계들로 제조되는 것이 대부분이다. 이 때, 예를 들면 복사 생성을 위해 구비된 반도체칩은 하우징 몸체에 장착되는 경우가 많다. 이는 소위 픽앤플레이스(pick and place) 방법을 통해 수행될 수 있는데, 상기 방법에서 반도체칩들은 개별적으로 하우징 몸체들에 배치된다. 상기와 같이 광전 소자를 제조하면 비교적 소모가 많고, 비용 집약적이다.
본 발명의 과제는 복수 개의 광전 소자들을 간단히, 바람직하게는 대량 생산 방식으로 제조할 수 있는 방법을 제공하는 것이다. 또한 간단히 제조할 수 있는 광전 소자를 제공하는 것이기도 하다.
상기 과제는 독립 청구항들에 의해 해결된다. 유리한 형성예들 및 발전예들은 종속 청구항들의 주제이다.
복수 개의 광전 소자들을 제조하기 위한 방법의 일 실시예에 따르면, 각각 하나의 반도체 층 시퀀스를 갖는 복수 개의 반도체 몸체들이 준비된다. 또한, 복수 개의 연결면들을 갖는 소자 캐리어 결합물이 준비된다. 반도체 몸체들은 소자 캐리어 결합물에 대해 상대적으로 위치한다. 연결면들 및 그에 부속한 반도체 몸체들 사이에서 각각 전기 전도적 결합이 이루어지며, 상기 반도체 몸체들은 소자 캐리어 결합물에 고정된다. 복수 개의 광전 소자들이 완성되고, 이 때 각각의 광전 소자를 위해 상기 소자 캐리어 결합물로부터 하나의 소자 캐리어가 형성된다.
즉, 소자 캐리어를 위해 구비된 상기 소자 캐리어 결합물의 영역에 이미 그에 부속한 적어도 하나의 반도체 몸체가 고정되고, 해당 연결면과 전기 전도적으로 결합된 후, 상기 소자 캐리어 결합물로부터 소자 캐리어들이 형성된다. 반도체 몸체들을 별도의 소자 캐리어들에 실장하기 위한 소모적 픽앤플레이스 방법은 생략될 수 있다. 그러므로, 광전 소자들의 제조가 간단해진다.
일 형성 변형예에서, 반도체 몸체들은 보조 캐리어 상에 준비된다. 즉, 반도체 몸체들은 보조 캐리어 상에 준비된다. 즉, 반도체 몸체들은 보조 캐리어 상에 배치된다. 보조 캐리어는 소자 캐리어 결합물에 대해 상대적으로 배치되되, 반도체 몸체들이 소자 캐리어 결합물을 향하도록 배치될 수 있다. 이러한 방식으로, 다수의 반도체 몸체들이, 특히 동시에, 소자 캐리어 결합물에 대해 상대적으로 배치될 수 있다. 그러므로 제조가 간단해진다.
대안적 형성 변형예에서, 반도체 몸체들은 개별적으로, 가령 픽앤플레이스 방법으로, 소자 캐리어 결합물 상에 배치된다. 개별 반도체 몸체들은 서로 독립적으로 배치될 수 있다.
바람직한 형성예에서, 반도체 몸체들은 각각 반도체 몸체의 반도체 층 시퀀스를 위한 성장 기판 몸체 상에 형성된다. 성장 기판 몸체들은, 특히 반도체 몸체들과 연결면들의 전기 전도 결합이 형성된 이후, 완전히 제거되거나 부분적으로 제거되며, 가령 전면으로 또는 국부적으로 얇아지거나, 국부적으로 제거될 수 있다. 성장 기판 몸체들은 광전 소자들의 제조 동안 특히 상기 반도체 몸체들을 기계적으로 안정하는 역할을 할 수 있다. 반도체 몸체들의 추가적인 기계적 안정은 생략될 수 있다. 그에 반해, 완성된 광전 소자에서 성장 기판 몸체들은 더 이상 필요하지 않다. 오히려, 성장 기판 몸체들은 제조 공정 동안 완전히 제거될 수 있다. 그러므로, 성장 기판 몸체들은 광학적 특성과 무관하게 선택될 수 있다.
복수 개의 광전 소자들을 제조하기 위한 방법의 다른 실시예에 따르면, 각각 하나의 반도체 층 시퀀스를 갖는 복수 개의 반도체 몸체들이 준비되며, 이 때 상기 반도체 몸체들은 각각 반도체 층 시퀀스를 위한 성장 기판 몸체 상에 형성된다. 또한, 복수 개의 소자 캐리어들이 준비되며, 상기 소자 캐리어들은 각각 적어도 하나의 연결면을 포함한다. 반도체 몸체들은 소자 캐리어들에 대해 상대적으로 배치된다. 소자 캐리어들의 연결면들과 상기 연결면들에 부속한 반도체 몸체들의 전기 전도 결합이 형성되고, 상기 반도체 몸체들은 소자 캐리어들에 고정된다. 복수 개의 광전 소자들이 완성되며, 이 때, 반도체 몸체들의 전기 전도 결합이 형성되고, 상기 반도체 몸체들이 소자 캐리어에 고정된 이후 상기 성장 기판 몸체들은 각각의 반도체 몸체들로부터 완전히 또는 부분적으로 제거되며, 가령 전면으로 또는 국부적으로 얇아지거나, 국부적으로 제거된다.
즉, 성장 기판 몸체들의 제거 단계는, 반도체 몸체들이 이미 그에 부속한 소자 캐리어에 고정된 이후 수행된다. 반도체 몸체들이 소자 캐리어에 고정되기 전에, 성장 기판 몸체들은 그에 부속한 반도체 몸체들의 기계적 안정을 위한 역할을 할 수 있다. 완성된 광전 소자에서, 성장 기판 몸체들은 더 이상 존재하지 않거나 부분적으로만 남아있다. 성장 기판 몸체들이 완전히 제거된 경우, 광전 소자들의 광전 특성은 성장 기판 몸체와 무관하다. 반도체 몸체들의 반도체 층 시퀀스를 위한 성장 기판 몸체들은 광학 특성과 무관하게 선택될 수 있다. 특히, 성장 기판 몸체들은 반도체 몸체에서 생성된 복사에 대해 불투과성으로 형성될 수 있다.
다른 실시예의 형성 변형예에 따르면, 반도체 몸체들은 보조 캐리어 상에 준비된다. 즉, 반도체 몸체들은 보조 캐리어 상에 배치된다. 보조 캐리어는 소자 캐리어들에 대해 상대적으로 배치되되, 상기 반도체 몸체들이 소자 캐리어들을 향하도록 배치될 수 있다. 이러한 방식으로, 다수의 반도체 몸체들이, 특히 동시에, 소자 캐리어들에 대해 상대적으로 배치될 수 있다. 그러므로 제조가 간단해진다.
다른 실시예의 대안적 형성 변형예에서, 반도체 몸체들은 개별적으로, 가령 픽앤플레이스 방법으로, 소자 캐리어들 상에 배치된다. 개별 반도체 몸체들은 서로에 대해 무관하게 배치될 수 있다.
방법의 다른 실시 형태의 바람직한 형성예에서, 소자 캐리어들은 소자 캐리어 결합물로 준비된다. 상기 소자 캐리어 결합물로부터 소자 캐리어들이 형성될 수 있다. 더욱 바람직하게는, 소자 캐리어들은 성장 기판 몸체들이 완전히 또는 부분적으로 제거된 이후 소자 캐리어 결합물로부터 형성된다.
광전 소자들은 소자 캐리어 결합물이 소자 캐리어들로 개별화됨으로써 완성될 수 있다. 소자 캐리어 결합물의 개별화 이후 개별 소자 캐리어들에 실행될 소모적 제조 단계는 생략될 수 있다. 그러므로 광전 소자들의 제조가 간단해진다.
반도체 몸체들을 소자 캐리어들에 고정할 때, 바람직하게는, 보조 캐리어 및 소자 캐리어 결합물은 서로 평행하거나, 실질적으로 평행하다. 그러므로, 반도체 몸체들은 소자 캐리어 결합물 상에서 면으로 준비될 수 있다.
또한 바람직하게는, 성장 기판 몸체들이 각각의 반도체 몸체들로부터 이미 제거된 이후, 소자 캐리어 결합물로부터 소자 캐리어들이 형성된다. 성장 기판 몸체들의 제거는 일괄적으로 수행될 수 있다.
바람직하게는, 반도체 몸체들은 각각 적어도 하나의 활성 영역을 포함하고, 상기 활성 영역은 복사 생성을 위해 구비된다. 생성된 복사는 비간섭성, 부분 간섭성 또는 간섭성일 수 있다. 특히, 반도체 몸체는 발광 다이오드 반도체 몸체로서, 가령 LED 반도체 몸체, RCLED(resonant cavity light emitting diode) 또는 레이저 다이오드 반도체 몸체로 실시될 수 있다.
바람직한 형성예에서, 적어도 하나의 반도체 몸체 상에 접촉면이 형성되고, 상기 접촉면은 소자 캐리어 상에 부속한 연결면과 전기 전도적으로 결합된다. 또한 바람직하게는, 반도체 몸체 상에 다른 접촉면이 형성되며, 상기 다른 접촉면은 소자 캐리어상의 다른 연결면과 결합된다. 즉, 반도체 몸체는 상기 연결면과 각각 결합되는 2개의 접촉면들을 포함할 수 있다. 광전 소자의 동작 시, 연결면들 사이에 외부 전기적 전압을 인가함으로써, 전기 전류가 접촉면들을 경유하여 복사 생성을 위해 구비된 반도체 몸체의 활성 영역으로 주입될 수 있다.
바람직한 발전예에서, 접촉면 및 다른 접촉면은 활성 영역의 동일한 측에 형성된다. 따라서, 반도체 몸체는 일 측에 의해 전기적으로 접촉될 수 있다. 특히, 접촉면 및 다른 접촉면은 상기 반도체 몸체와 반대 방향인 측에서 공통의 평면을 형성할 수 있다. 바꾸어 말하면, 상기 접촉면들에서 반도체 몸체와 반대 방향에 있는 경계면들은 하나의 평면내에 형성될 수 있다. 이를 통해, 반도체 몸체의 전기 접촉은 가능한 한 간단해진다.
바람직하게는, 접촉면들은 금속 또는 금속 합금을 함유한다.
바람직한 형성예에서, 소자 캐리어는 각각 도체판, 금속 코어 회로판, 연결면들을 갖는 세라믹 몸체 및 리드 프레임으로 구성된 군으로부터 선택된다. 특히, 소자 캐리어는 강성 또는 연성(flexible)으로 형성될 수 있다.
광전 소자들의 제조 시, 소자 캐리어들은 예를 들면 기계적 분리에 의해 소자 캐리어 결합물로부터 생성될 수 있다. 특히, 소자 캐리어들은 톱질, 절단, 펀칭 또는 파괴를 통해, 소자 캐리어 결합물로부터 형성될 수 있다.
또는, 소자 캐리어 결합물로부터 소자 캐리어들을 형성하기 위해, 전자기 복사, 특히 가령 레이저 복사와 같은 간섭성 복사가 이용될 수 있다.
다른 바람직한 형성예에서, 보조 캐리어는 별도의 반도체 몸체들을 구비하고, 더욱 바람직하게는 상기 반도체 몸체들은 기능성 및 가능한 한 광전 특성과 관련하여 예비 선택된다. 상기 반도체 몸체들의 광전 특성은 가령 밝기, 복사 특성 또는 색도 좌표가 있다. 특히, 광전 특성들은 이미 반도체 몸체들이 각각의 소자 캐리어들에 실장되기 전에 측정될 수 있다. 이러한 방식으로, 소자 캐리어들에는 소정의 광전 특성들에 부합하는 반도체 몸체들만 각각 장착되도록 할 수 있다.
이러한 특성의 측정은, 이미 반도체 몸체들이 보조 캐리어 상에 배치되기 전에 이미 수행될 수 있다. 대안적 또는 보완적으로, 측정 단계는 보조 캐리어 상에서 수행될 수 있다. 소정의 광전 특성을 만족하지 않는 반도체 몸체들은 보조 캐리어로부터 제거되며, 또한 바람직하게는 다른 반도체 몸체로 대체될 수 있다.
바람직한 발전예에서, 반도체 몸체들이 소자 캐리어에 고정된 이후, 상기 반도체 몸체들은 보조 캐리어로부터 선택적으로 분리된다. 특히, 반도체 몸체들은 가령 간섭성 복사, 가령 레이저 복사를 이용하여 보조 캐리어를 선택적으로 노광함으로써 상기 보조 캐리어로부터 분리될 수 있다.
바람직하게는, 소자 캐리어 내지 소자 캐리어 결합물에 고정되도록 예정된 반도체 몸체들에는 소자 캐리어 내지 소자 캐리어 결합물상의 각각 하나의 실장 영역이 부속한다.
더욱 바람직하게는, 보조 캐리어에 위치한 상태에서 상기 소자 캐리어 내지 소자 캐리어 결합물상의 실장 영역내에 배치되는 반도체 몸체들이 상기 보조 캐리어로부터 분리된다. 실장 영역의 밖에서 소자 캐리어 내지 소자 캐리어 결합물에 대해 상대적으로 배치되는 반도체 몸체들은 보조 캐리어 상에 잔류하고, 예를 들면 그 이후의 제조 단계에서 다른 소자 캐리어 내지 소자 캐리어 결합물 상에 고정될 수 있다. 특히, 보조 캐리어 상에 배치된 모든 반도체 몸체들은 소자 캐리어 내지 소자 캐리어 결합물 상에 실장될 수 있다.
또한, 보조 캐리어 상에서, 소자 캐리어들 내지 소자 캐리어 결합물 상에 반도체 몸체가 실장될 때 나란히 고정되는 2개의 반도체 몸체들 사이에서, 적어도 하나의 다른 반도체 몸체가 배치될 수 있다. 보조 캐리어 상에서 일 면에 배치되는 반도체 몸체들의 수는 소자 캐리어들 내지 소자 캐리어 결합물 상에서 동일한 면적의 면에 위치한 실장 영역들의 수를 초과할 수 있다. 즉, 보조 캐리어 상에서 반도체 몸체들의 패킹 밀도(packing density)는 소자 캐리어 결합물 내지 소자 캐리어들상의 실장 영역들의 패킹 밀도보다 클 수 있다.
반도체 몸체들은 예를 들면 체스판형 패턴으로, 교번적으로 보조 캐리어 상에 잔류하거나, 소자 캐리어 내지 소자 캐리어 결합물 상에 실장될 수 있다.
보조 캐리어는 강성으로, 또는 기계적 연성으로 실시될 수 있다. 필요 시, 연성 보조 캐리어는 반도체 몸체들과 반대 방향인 측에서 다른 캐리어 상에 배치될 수 있으며, 상기 다른 캐리어는 상기 보조 캐리어를 기계적으로 안정시킨다.
바람직한 발전예에서, 보조 캐리어는 필름으로 실시된다. 특히, 반도체 몸체들에 대한 상기 필름의 부착 특성이 목적에 따라 영향을 받는, 특히 감소할 수 있는 필름이 적합하다. 이는 예를 들면 전자기 복사, 특히 간섭성 복사를 이용하여 수행될 수 있다. 상기 간섭성 복사는 가령 레이저 복사이다. 이러한 방식으로, 반도체 몸체들은 간단히 선택적으로 상기 보조 캐리어로부터 제거될 수 있다.
반도체 몸체들이 소자 캐리어에 고정된 이후, 보조 캐리어, 특히 필름으로 실시된 보조 캐리어는 반도체 몸체로부터 완전히 제거될 수 있다.
또는, 보조 캐리어의 일부, 특히 필름으로 실시된 보조 캐리어의 일부는 완성된 광전 소자에서 반도체 몸체에 잔류할 수 있다. 제조상의 조건에 의해서만 반도체 몸체에 잔류하는 흔적들, 가령 결합제의 잔여물은 보조 캐리어의 일부로 볼 수 없다. 예를 들면, 필름을 이용하여 반도체 몸체의 커버 또는 반도체 몸체를 위한 하우징 몸체가 형성될 수 있다.
바람직한 형성예에서, 성장 기판 몸체들은 가령 레이저 복사와 같은 간섭성 복사를 이용하여 각각의 반도체 몸체들로부터 제거된다. 또는, 성장 기판 몸체들은 화학적 공정, 가령 습식 화학 식각 또는 건식 화학 식각을 이용하거나/이용하고 기계적 공정, 가령 그라인딩(grinding), 래핑(lapping) 또는 폴리싱(polishing)을 이용하여 각각의 반도체 몸체들로부터 제거될 수 있다.
바람직한 발전예에서, 적어도 하나의 광전 소자의 광전 특성은 각각의 반도체 몸체가 소자 캐리어에 고정된 이후 조절된다.
또한 바람직하게는, 각각의 반도체 몸체들 상에 복사 변환 물질이 형성될 수 있다. 이러한 복사 변환 물질을 이용하여, 광전 소자의 스펙트럼적인 복사 특성이 조절될 수 있다. 복사 변환 물질에 의해, 반도체 몸체의 활성 영역에서 생성된 복사의 일부가 다른 파장의 복사로 변환될 수 있다. 그러므로, 혼합색의 광, 특히 육안에는 백색으로 보이는 광이 생성될 수 있다.
더욱 바람직하게는, 복사 변환 물질은 상기 물질의 질량 및/또는 조성과 관련하여 각각의 반도체 몸체들에 선택적으로 맞춰진다. 이를 위해, 반도체 몸체들은 이미 보조 캐리어 상에 고정되기 전에, 또는 고정된 이후 기능성 및 광전 특성과 관련하여 특징지어질 수 있다. 대안적 또는 보완적으로, 가령 밝기 및/또는 색도 좌표와 같은 광전 특성의 측정은 반도체 몸체가 소자 캐리어 내지 소자 캐리어 결합물에 고정된 이후 수행될 수 있다.
특히, 복사 변환 물질의 도핑을 각각의 반도체 몸체들에 맞춤으로써, 광전 소자의 색도 좌표는 소정의 복사 특성에 맞춰질 수 있다.
바람직한 형성예에서, 적어도 하나의 반도체 몸체는 광학 부재를 구비한다. 이는, 소자 캐리어 결합물로부터 소자 캐리어들이 형성되기 전에 수행되는 것이 바람직하다.
광학 부재는 예비 제조될 수 있고, 예를 들면 기계적 결합 또는 접착 결합을 이용하여 소자 캐리어 내지 소자 캐리어 결합물에 고정될 수 있다.
또는, 광학 부재는 반도체 몸체 상에 형성될 수 있다. 이러한 경우, 광학 부재는 몰딩 컴파운드를 이용하여 형성될 수 있으며, 상기 몰딩 컴파운드는 반도체 몸체를 적어도 국부적으로 변형시킨다. 몰딩 컴파운드는 각각의 소정 복사 특성에 따라 적합하게 형성된다. 몰딩 컴파운드는 예를 들면 플라스틱 또는 실리콘을 함유할 수 있다.
광학 부재는 예를 들면 렌즈 또는 광도파로로 실시될 수 있다.
다른 바람직한 형성예에서, 반도체 몸체는 구조를 포함한다. 상기 구조는, 특히, 반도체 몸체의 아웃커플링 효율(outcoupling efficiency)을 향상시키기 위해 고려될 수 있다. 바람직하게는, 구조는 소자 캐리어와 반대 방향인 반도체 몸체의 측에 형성된다. 예를 들면, 반도체 몸체 또는 상기 반도체 몸체에 인접한 층은 러프닝(roughening)될 수 있다. 대안적 또는 보완적으로, 반도체 몸체 상에 광 결정이 배치되거나/배치되고 형성될 수 있다.
예를 들면, 구조는 가령 그라인딩, 래핑 또는 폴리싱과 같이 기계적으로, 또는 가령 습식 화학 식각 또는 건식 화학 식각과 같이 화학적으로 제조될 수 있다.
다른 바람직한 형성예에서, 소자 캐리어 내지 소자 캐리어 결합물과 그에 부속한 반도체 몸체들 사이에 충전재가 삽입된다. 따라서, 반도체 몸체가 소자 캐리어 내지 소자 캐리어 결합물에 고정될 때 상기 반도체 몸체와 소자 캐리어 내지 소자 캐리어 결합물 사이에 형성될 수 있는 사이 공간은 적어도 국부적으로 채워질 수 있다. 상기 사이 공간은, 특히, 래터럴 방향에서, 즉 소자 캐리어 내지 소자 캐리어 결합물의 주 연장 방향을 따라서, 연결면들 사이 그리고/또는 접촉면들 사이에 형성될 수 있다. 특히 각각의 성장 기판 몸체가 분리될 때, 충전재는 반도체 몸체들을 기계적으로 안정시킬 수 있다.
바람직하게는, 충전재는, 상기 충전재가 모세관 효과를 이용하여 사이 공간들에 삽입되도록 실시된다. 이를 위해, 충전재는 점도가 낮은 것이 바람직하다.
또한, 충전재는 전기 절연성으로 실시되는 것이 적합하다. 이러한 방식으로, 2개의 인접한 연결면들 사이의 전기적 단락이 방지될 수 있다.
바람직하게는, 충전재는 유기 물질을 함유할 수 있으며, 가령 상기 유기 물질은 특히 반응 수지와 같은 수지이다. 예를 들면, 충전재는 에폭시 수지를 함유할 수 있다. 또한, 충전재는 접착제로 실시될 수 있다.
더욱 바람직하게는, 충전재는 각각의 성장 기판 몸체가 분리되기 전에 삽입된다. 이러한 방식으로, 특히 성장 기판 몸체의 분리 시, 상기 충전재가 반도체 몸체를 기계적으로 안정시킬 수 있다.
또한 바람직하게는, 충전재는 유체 상태로 사이 공간에 유입되고, 이후 경화된다. 상기 경화는, 특히 열에 의해 유도되거나, 특히 자외선 복사와 같은 전자기 복사에 의해 유도되어 수행될 수 있다.
바람직한 형성예에서, 광전 소자들은 상기 기술된 제조 단계가 수행되는 장치에서 제조된다. 제조 단계는 완전히 또는 부분적으로 자동화되며, 특히 차례로 수행될 수 있다. 따라서, 광전 소자들의 제조가 간단해진다.
일 실시예에 따르면, 광전 소자는 적어도 2개의 연결면들을 갖는 소자 캐리어 및 반도체 층 시퀀스를 갖는 반도체 몸체를 포함한다. 바람직하게는, 반도체 몸체의 반도체 층 시퀀스는 복사 생성을 위해 구비된 활성 영역을 포함한다. 반도체 몸체 상에 적어도 2개의 접촉면들이 형성되며, 상기 접촉면들은 각각 하나의 연결면과 전기 전도적으로 결합된다. 반도체 몸체와 소자 캐리어 사이의 공간은 적어도 부분적으로 충전재로 채워진다.
특히, 충전재는 반도체 몸체의 기계적 안정을 위한 역할을 한다. 즉, 반도체 몸체는 광전 소자의 제조 공정 동안뿐만 아니라 광전 소자의 동작 시에도 상기 충전재를 이용하여 기계적으로 안정될 수 있다. 특히, 이를 통해, 가령 반도체 몸체를 위한 성장 기판 몸체의 분리 단계와 같은 광전 소자의 제조 단계가 간단해진다.
바람직한 형성예에서, 상기 사이 공간은 래터럴 방향에서, 즉 소자 캐리어의 주 연장 방향을 따라서, 연결면들 및/또는 접촉면들에 의해 한정된다. 특히, 상기 사이 공간은 래터럴 방향에서 연결면들 사이에 그리고/또는 접촉면들 사이에 연장될 수 있다. 사이 공간은 완전히 또는 부분적으로 충전재로 채워질 수 있다.
바람직하게는, 접촉면들은 활성 영역의 동일한 측에 형성된다. 그러므로, 소자 캐리어의 연결면들에 대한 전기 전도 결합이 형성되기가 간단해진다.
바람직한 형성예에서, 반도체 몸체, 특히 활성 영역은 III-V-반도체 물질을 포함한다. III-V 반도체 물질을 이용하면, 복사 생성 시 내부 양자 효율을 높게 얻을 수 있다.
상기에 기술된 방법은 광전 소자의 제조를 위해 매우 적합하다. 따라서, 기술된 방법과 관련하여 열거된 특성들은 광전 소자를 위해 인용될 수 있고, 그 반대의 경우도 가능하다.
이하, 다른 특성들, 유리한 형성예들 및 적합성들은 도면들과 관련하여 기재된 실시예들을 통해 도출된다.
도 1A 내지 1H는 광전 소자들의 제조 방법에 대한 제1 실시예를 도시하되, 상기 방법의 중간 단계들을 개략적 단면도로 도시한다.
도 2A 내지 2G는 광전 소자들의 제조 방법에 대한 제2 실시예를 도시하되, 상기 방법의 중간 단계들을 개략적 단면도로 도시한다.
도 3A 내지 3G는 광전 소자들의 제조 방법에 대한 제3 실시예를 도시하되, 상기 방법의 중간 단계들을 개략적 단면도로 도시한다.
도 4는 반도체 몸체의 일 실시예를 개략적 단면도로 도시한다.
도 5는 광전 소자의 일 실시예를 개략적 단면도로 도시한다.
동일하고, 동일한 종류이며 동일하게 작용하는 부재들은 도면에서 동일한 참조 번호를 가진다.
도면들은 각각 개략적으로 도시된 것이므로, 반드시 축척에 맞는 것으로 볼 수 없다. 오히려, 비교적 작은 부재들 및 특히 층 두께는 명확한 이해를 위해 과장되어 확대 도시되어 있을 수 있다.
도 1A 내지 1H는 광전 소자들의 제조 방법에 대한 제1 실시예를 도시하되, 상기 방법의 중간 단계들을 개략적 단면도로 도시한다.
도 1A에 도시된 바와 같이, 보조 캐리어(4) 상에는 각각 하나의 반도체 층 시퀀스를 갖는 복수 개의 반도체 몸체들(2)이 준비된다. 반도체 층 시퀀스는 반도체 몸체(2)를 형성한다. 반도체 몸체들(2)은 각각 성장 기판 몸체(20) 상에 배치된다. 반도체 몸체의 반도체 층 시퀀스의 제조 단계는, 가령 MOVPE 또는 MBE와 같은 에피택시 방법으로 수행되는 것이 바람직하다. 반도체 몸체들은, 각각, 보조 캐리어(4)와 반대 방향에 있는 성장 기판 몸체(20)의 측에 배치된다.
반도체 몸체들(2)에서 각각의 성장 기판 몸체들(20)과 반대 방향에 있는 측에는 각각 일 접촉면(25) 및 다른 접촉면(26)이 형성된다. 즉, 접촉면(25) 및 다른 접촉면(26)은 반도체 몸체의 동일한 측에 배치된다.
접촉면들(25, 26)은 전기 전도성으로 실시되는 것이 적합하다. 바람직하게는, 접촉면들은 가령 Au, Sn, Ni, Ti, Al 또는 Pt와 같은 금속, 또는 가령 AuGe 또는 AuSn과 같이 상기 열거한 금속들 중 적어도 하나와의 금속 합금을 함유한다. 접촉면들은 다층으로 실시될 수도 있다.
도 1A에서, 성장 기판 몸체들(20) 및 접촉면들(25, 26)을 포함한 반도체 몸체들(2)은 명확한 이해를 위해 매우 간략하게 도시되어 있다. 예를 들면, 반도체 몸체들은 복사 생성을 위해 구비된 각각 하나의 활성 영역을 포함할 수 있다. 이는 도 1A에 명백히 도시되어 있진 않다. 반도체 몸체는 예를 들면 LED 반도체 몸체, RCLED 반도체 몸체 또는 레이저다이오드 반도체 몸체로서 고려될 수 있다. 이에 상응하여, 동작 시 방출되는 복사는 비간섭성, 부분 간섭성 내지 간섭성일 수 있다.
특히, 반도체 몸체들(2) 및/또는 성장 기판들(20)은 도 4와 관련하여 기술된 바와 같이 실시되거나, 도 4와 관련하여 기술된 적어도 하나의 특성을 가질 수 있다.
일 형성 변형예에서, 보조 캐리어(4)는 강성 캐리어로 실시된다.
대안적 형성 변형예에서, 보조 캐리어는 필름으로 실시된다. 보조 캐리어는 기계적으로 연성일 수 있다. 경우에 따라서, 상기 필름은 다른 캐리어에 의해, 특히 반도체 몸체들(2)과 반대 방향에 있는 측에서 기계적으로 안정될 수 있다.
도 1B에는 소자 캐리어 결합물(30)이 도시되어 있으며, 상기 소자 캐리어 결합물 상에 실장 영역들(31)이 구비된다. 실장 영역들은 각각 반도체 몸체들의 고정을 위해 구비된다. 소자 캐리어 결합물상의 실장 영역들에, 각각 일 연결면(35) 및 다른 연결면(36)이 형성된다.
도시된 실시예에는 예시적으로 소자 캐리어 결합물(30)만 도시되어 있으며, 광전 소자들의 제조 시, 상기 소자 캐리어 결합물로부터 2개의 소자 캐리어들이 생성되고, 이 때 소자 캐리어 결합물 영역들(301)로부터 각각 하나의 소자 캐리어가 형성된다. 각각의 소자 캐리어 결합물 영역(301) 상에 각각 2개의 반도체 몸체들이 배치된다. 물론, 소자 캐리어 결합물 영역(301) 상에 배치되는 반도체 몸체들(2)의 수가 2개가 아니라, 예를 들면 1개 또는 3개 이상일 수 있다. 또한, 소자 캐리어 결합물로부터 2개보다 많은 소자 캐리어들이 생성될 수 있다.
소자 캐리어(3)는 강성 또는 연성으로 실시될 수 있다. 예를 들면, 가령 PCB(printed circuit board)-도체판과 같은 도체판이 적합하다. 금속 코어 회로 기판(MCPVB, metal core printed circuit board)이 사용될 수도 있다. 이러한 도체판은, 특히, 열전도도가 높다는 특징이 있다. 그러므로, 광전 소자의 동작 시 반도체 몸체에서 생성된 열은 매우 효과적으로 소산(dissipation)될 수 있다.
또는, 소자 캐리어들(3)은 세라믹을 함유할 수 있고, 예를 들면 세라믹 몸체로 실시될 수 있으며, 이러한 세라믹 몸체들 상에 각각 전기 전도성인 연결면들이 구비될 수 있다. 또한, 소자 캐리어들(3)은 리드 프레임으로, 바람직하게는 금속 리드 프레임으로 실시될 수 있다. 이러한 경우, 소자 캐리어 결합물(30)은 예를 들면 금속판(sheet metal)일 수 있고, 상기 금속판으로부터 리드 프레임들이 형성될 수 있다.
보조 캐리어(4)는 소자 캐리어 결합물(30)에 대해 상대적으로 배치되되, 반도체 몸체들(2)이 소자 캐리어 결합물(30)을 향하도록 배치된다(도 1C). 이 때, 보조 캐리어(4)는 소자 캐리어 결합물(30) 상에 면으로 배치될 수 있다.
상기 배치는, 평면도 상에서, 연결면들(35, 36)이 그에 부속한 반도체 몸체들(2A)의 부속 접촉면들(25, 26)과 포개지고, 바람직하게는 서로가 기계적으로 접촉하도록 이루어지는 것이 적합하다. 연결면(35)과 접촉면(25) 사이, 그리고 다른 연결면(36)과 다른 접촉면(26) 사이에는 전기 전도 결합이 이루어진다. 이는 예를 들면 납땜을 이용하여 수행될 수 있다. 대안적 또는 보완적으로, 전기 전도성 접착제가 이용될 수 있다. 따라서, 반도체 몸체들(2A)은 소자 캐리어 결합물(30)과 기계적으로 안정되게 결합될 수 있다.
즉, 반도체 몸체들(2)은 연결면들(35, 36)과의 전기 전도 결합이 형성될 때 소자 캐리어 결합물(301)에 기계적으로 안정되게 고정될 수 있다. 대안적 또는 보완적으로, 반도체 몸체들(2)은 상기 전기 전도 결합과 별도로, 가령 접착을 이용하여 소자 캐리어 결합물에 고정될 수 있다.
보조 캐리어(4)상의 반도체 몸체들(2A) 사이에, 예를 들면 각각 하나의 다른 반도체 몸체(2B)가 배치된다. 상기 반도체 몸체들(2B)은 소자 캐리어 결합물에 대해 상대적으로 배치되되, 상기 반도체 몸체들이 실장 영역들(31)의 밖에 위치하도록 배치된다. 이러한 반도체 몸체들(31)은 기술된 방법 단계에서 소자 캐리어 결합물(30)과 기계적으로 결합되지 않고, 보조 캐리어(4) 상에 잔류한다. 예를 들면, 상기 보조 캐리어 상에서, 실장용으로 구비된 반도체 몸체들(2A) 및 보조 캐리어 상에 잔류한 반도체 몸체들(2B)은 체스판 패턴을 형성할 수 있다. 이와 달리, 다른 패턴도 적합할 수 있다. 적합하게는, 상기 패턴은 소자 캐리어 결합물상의 실장 영역들(31)의 배열에 맞춰진다. 특히, 상기 패턴은 실장 영역들의 배열을 모사할 수 있다.
즉, 보조 캐리어(4)상의 일 면에는, 소자 캐리어 결합물(30)이 그와 동일한 면적의 면에서 구비한 실장 영역들 보다 더 많은 반도체 몸체들(2)이 형성될 수 있다. 따라서, 반도체 몸체들(2)은 소자 캐리어 결합물상의 실장 영역들보다 보조 캐리어(4) 상에서 더 큰 패킹 밀도로 배치될 수 있다.
소자 캐리어 결합물(30)상의 실장 영역(31)내에 있는 각각의 반도체 몸체들(2A)은, 소자 캐리어 결합물(30)의 소자 캐리어 결합물 영역들(310)에 장착되기 위해 상기 소자 캐리어 결합물(30)과 기계적으로 안정되게 결합되고, 이 때 특히, 상기 반도체 몸체들의 접촉면들(25, 26)은 소자 캐리어 결합물(30)상의 연결면들과 포개질 수 있다. 바꾸어 말하면, 보조 캐리어(4) 상에서 더 큰 패킹 밀도로 제공되는 반도체 몸체들(2)로부터, 상기 실장 영역들(31)에 대해 상대적으로 배치되기에 적합한 반도체 몸체들이 상기 소자 캐리어 결합물(30) 상에 실장되기 위해 선택될 수 있다.
이어서, 반도체 몸체들(2A)은 그에 부속한 성장 기판 몸체들(20)과 함께 보조 캐리어(4)로부터 선택적으로 제거된다(도 1D). 그에 반해, 반도체 몸체들(2B)은 보조 캐리어(4)와 기계적으로 결합된 채로 잔류하여, 상기 보조 캐리어(4)와 함께 소자 캐리어 결합물(30)로부터 제거될 수 있다.
반도체 몸체들(2A)이 보조 캐리어(4)로부터 선택적으로 분리되는 단계는, 예를 들면 보조 캐리어(4)의 부착 특성을 국부적으로 변경함으로써 수행할 수 있다. 특히, 부착 특성이 노광에 의해 국부적으로 감소할 수 있는 보조 캐리어가 적합하다. 이를 위해, 예를 들면 전자기 복사, 특히 가령 레이저 복사와 같은 간섭성 복사가 적합하며, 이러한 복사는 보조 캐리어쪽으로 맞춰져, 분리되어야 할 반도체 몸체들(2A)의 영역에서 상기 보조 캐리어를 조사한다. 보조 캐리어(4)는 예를 들면 반도체 몸체 내지 그에 부속한 성장 기판 몸체에 대한 부착 특성이 노광에 의해 감소할 수 있는 필름일 수 있다.
연결면(35) 및 다른 연결면(36)은 서로 이격되어 있는 것이 적합하다. 반도체 몸체들(2)이 소자 캐리어에 고정될 때, 반도체 몸체들과 소자 캐리어 결합물(30) 사이에 각각 하나의 사이 공간(5)이 발생할 수 있다(도 1C). 이러한 사이 공간들(5)은 충전재(50)를 이용하여 적어도 국부적으로 채워질 수 있다. 바람직하게는, 충전재는 상기 충전재가 모세관 효과에 의해 사이 공간들(5)에 삽입되도록 실시된다.
충전재는 유체 상태로 사이 공간에 유입되는 것이 적합하다. 바람직하게는, 충전재의 점도가 낮다. 이를 통해, 작은 사이 공간들로 유입되기가 용이해진다. 이어서, 필요 시, 충전재는 경화될 수 있다. 상기 경화 단계는 예를 들면 열에 의해 유도되거나 전자기 복사, 특히 자외선 복사에 의해 유도될 수 있다. 또한, 바람직하게는, 충전재는 전기 절연성으로 실시된다.
바람직하게는, 충전재(50)는 유기 물질, 가령 수지를 함유하고, 특히 반응 수지를 함유한다. 예를 들면, 충전재는 에폭시 수지를 함유할 수 있다. 또한, 충전재는 접착제로 실시될 수 있다.
도 1E에 도시된 바와 같이, 성장 기판 몸체들(20)은 각각의 반도체 몸체들(2)로부터 제거될 수 있다. 여기서, 충전재(50)는 반도체 몸체(2)를 기계적으로 안정하는 역할을 한다.
성장 기판 몸체들(20)은 완전히 또는 부분적으로 제거될 수 있다. 바람직하게는, 레이저 분리 방법이 이용된다. 또는, 성장 기판 몸체들은 가령 습식 화학 식각 또는 건식 화학 식각과 같은 화학적 공정 및/또는 가령 그라인딩, 래핑 또는 폴리싱과 같은 기계적 공정을 이용하여 얇아지거나 완전히 제거될 수 있다. 예를 들면, 반도체 몸체들로부터 분리된 성장 기판 몸체들(20)의 물질은 흡인될 수 있다.
광전 소자들의 제조 공정 동안, 성장 기판 몸체들(20)은 각각의 반도체 몸체들(2)의 기계적 안정에 기여한다. 추가의 캐리어를 이용하여 가능한 한 안정하는 단계는 필요하지 않다. 기술된 방법에서, 반도체 몸체들(2)이 이미 소자 캐리어 결합물 상에 고정된 이후, 성장 기판 몸체들(20)은 제거된다. 상기 소자 캐리어 결합물로부터 소자 캐리어들이 생성된다.
완성된 광전 소자(1)에서 성장 기판 몸체들은 더 이상 존재할 필요가 없다(도 1H). 반도체 몸체들(2)의 반도체 층 시퀀스를 위한 성장 기판은 가능한 한 광전 특성과 무관하게 선택될 수 있다.
또한, 반도체 몸체들(2)은 완성된 광전 소자(1)에서 소자 캐리어(3)에 의해 기계적으로 안정될 수 있다. 가령 소자 캐리어와 반대 방향인 반도체 몸체의 측에서 추가의 캐리어는 생략될 수 있다. 이를 통해, 광전 소자(1)의 크기를 줄일 수 있다.
도 1F에 도시된 바와 같이, 반도체 몸체들(2)은 구조(29)를 가질 수 있고, 상기 구조를 통해 반도체 몸체들로부터의 아웃커플링 효율이 향상된다. 따라서, 광전 소자들의 동작 시 각각의 활성 영역들에서 생성되고 반도체 몸체들로부터 출사되는 복사 비율이 증가할 수 있다.
예를 들면, 반도체 몸체들(2)의 구조화부 또는 상기 반도체 몸체들 상에 배치된 층은 가령 그라인딩, 래핑, 폴리싱과 같이 기계적으로 또는 가령 습식 화학 식각 또는 건식 화학 식각과 같이 화학적으로 형성될 수 있다. 이 때, 구조는 불규칙적 또는 규칙적으로 실시될 수 있다. 반도체 몸체의 경계면에서 전반사에 의해 복사가 다중 반사되는 것은 상기 구조를 이용해 줄일 수 있다. 또한, 상기 구조는 광 결정에 맞추어 형성될 수 있다.
제조될 광전 소자의 스펙트럼 특성에 영향을 주기 위해, 반도체 몸체(2) 상에 가령 루미넌스 컨버터(luminance converter) 또는 인광체와 같은 복사 변환 물질이 형성될 수 있다. 복사 변환 물질은 예를 들면 반도체 몸체(2)를 위한 커버(6)에 형성될 수 있다. 반도체 몸체(2)에서 생성된 복사는 적어도 부분적으로 복사 변환 물질에 의해 다른 파장의 복사로 변환될 수 있다. 이러한 방식으로, 혼합색의 광, 바람직하게는 육안에는 백색으로 보이는 광이 광전 소자로부터 출사될 수 있다.
이와 달리, 복사 변환 물질은 커버(6)와 다른 별도의 층으로 형성될 수 있고, 상기 별도의 층은 소자 캐리어 결합물(30)과 반대 방향인 측에서 반도체 몸체들에 도포될 수 있다. 커버는 예를 들면 수지, 특히 반응 수지 또는 실리콘을 함유할 수 있다.
특히, 반도체 몸체들로부터 출사된 복사의 스펙트럼 특성은 복사 변환 물질이 도포되기 전에 측정되며, 복사 변환 물질의 질량 및/또는 조성은 상기 측정 결과에 기반을 두어 조절될 수 있다. 이러한 방식으로, 예를 들면 CIE 표색계에서 광전 소자의 색도 좌표가 매우 정확하게 조절될 수 있다.
또한, 복사 변환 물질의 질량 및/또는 조성은 각각의 반도체 몸체들에 선택적으로 맞춰질 수 있다. 상기 질량 및/또는 조성은 반도체 몸체별로 가능한 한 서로 무관하게 조절될 수 있다.
복사 변환 물질의 도포는 마이크로 디스펜서를 이용하여, 예를 들면 각각의 반도체 몸체를 위해 개별적으로 수행될 수 있다.
그에 상응하여, 필요 시, 광전 소자(1)의 밝기는, 특히 각각의 반도체 몸체로부터 출사된 복사속을 미리 측정한 결과에 따라 조절되며 소정의 값에 맞춰질 수 있다. 이를 위해, 예를 들면, 반도체 몸체 상에는 반도체 몸체로부터 출사된 복사의 일부를 원하는 대로 흡수하는 층이 도포될 수 있다.
또한, 커버(6)는 광학 부재(7)에 맞추어 형성될 수 있다. 이러한 경우, 광학 부재는 반도체 몸체(2) 상에 형성된다. 이와 달리, 광학 부재가 예비 제조되어 소자에 고정될 수도 있다. 특히, 광학 부재는 렌즈 또는 광도파로로서 실시될 수 있다. 적합하게는, 광학 부재는 반도체 몸체들에서 생성된 복사에 대해 투명하거나 적어도 반투명한 물질로 제조된다. 예를 들면, 광학 부재(7)는 플라스틱계, 실리콘계 또는 유리계이거나 이러한 물질로 구성될 수 있다.
소자 캐리어 결합물(30)로부터 소자 캐리어들(3)이 형성된다. 이는 예를 들면, 가령 톱질, 절단, 쪼개기, 펀칭 또는 파괴와 같은 기계적 분리를 이용하거나 가령 레이저 복사와 같은 간섭성 복사를 이용하여 수행될 수 있다. 2개의 완성된 광전 소자들(1)은 도 1H에 도시되어 있다.
기술된 방법에서, 소자 캐리어들(3)이 소자 캐리어 결합물(30)로부터 형성되기 전에 여러 제조 단계들이 수행될 수 있다. 이를 통해 광전 소자들(1)의 제조가 간단해진다. 특히, 각각 하나의 성장 기판 몸체(20)를 포함한 반도체 몸체들(2)은 소자 캐리어 결합물(30)에 실장될 수 있다. 이후, 성장 기판 몸체들(20)이 제거됨으로써, 광전 소자들(1)이 성장 기판 몸체들을 포함하지 않게 될 수 있다.
기술된 방법과 달리, 반도체 몸체들(2)은 도 1C 및 1D와 관련하여 기술된 방법 단계 대신, 개별적으로 소자 캐리어 결합물 상에 배치된 후 고정될 수 있다. 상기 배치 단계는 픽앤플레이스 방법으로 수행될 수 있다. 특히 도 1E와 관련하여 기술된 성장 기판 몸체의 제거 단계와 같은 다른 방법 단계는 상기에 기술된 바와 같이 수행될 수 있다. 이러한 변형예에서, 각각의 성장 기판 몸체들(20)은 반도체 몸체들의 실장 단계 동안 상기 반도체 몸체들을 기계적으로 안정시키는 역할을 하며, 이후에는 제거될 수 있다.
바람직하게는, 기술된 방법 단계들은 다수의 광전 소자들을 위한 장치로 수행된다. 특히, 방법 단계들은 완전히 자동적으로 또는 적어도 부분 자동화되어 수행될 수 있다. 그러므로, 광전 소자들의 제조가 가능한 한 간단해진다.
도 2A 내지 2G는 복수 개의 반도체칩들의 제조 방법에 대한 제2 실시예를 도시하되, 상기 방법의 중간 단계들을 개략적 단면도로 도시한다. 제2 실시예는 도 1A 내지 1H와 관련하여 기술된 제1 실시예에 실질적으로 상응한다. 이와 달리, 보조 캐리어(4)의 일부(41)는 소자 캐리어 결합물(30)에 고정된 반도체 몸체들(2A)에 잔류한다. 이는 도 2D에 도시되어 있다. 도 2E에 도시된 바와 같이, 상기 보조 캐리어(4) 부분을 이용하여 반도체 몸체들(2)을 위한 커버(6)가 형성될 수 있다.
커버를 이용하면, 반도체 몸체들(2)이 봉지(encapsulation)되고, 외부의 영향으로부터 보호받을 수 있다. 대안적 또는 보완적으로, 보조 캐리어의 상기 부분을 이용하여 반도체 몸체들(2)을 위한 각각 하나의 하우징 몸체가 형성될 수 있다. 예를 들면, 보조 캐리어는 필름을 이용하여 형성될 수 있고, 상기 필름은 반도체 몸체들(2)에 맞추어 형성될 수 있다. 이러한 맞춤 형성은 예를 들면 열에 의해 유도되어 수행될 수 있다. 예를 들면, 반도체 몸체들은 소자 캐리어 결합물(30)과 함께 상기 필름의 용융점보다 높은 온도로 가열될 수 있다. 또는, 필름은 국부적으로, 예를 들면 가령 레이저 복사와 같은 간섭성 복사를 이용하여 가열될 수 있다.
또한, 제1 실시예와 달리, 예비 제조된 광학 부재가 소자 캐리어 결합물(30)에 고정된다. 광학 부재는 예를 들면 평면 볼록 렌즈(plano convex lens)로 실시된다. 이와 달리, 달성해야 할 복사 특성에 따라 다른 형태의 광학 부재가 유리할 수도 있다. 광학 부재(7)는 예를 들면 접착을 이용하여 소자 캐리어(3)에 고정될 수 있다.
도 1A 내지 1H와 관련하여 기술된 바와 같이, 반도체 몸체들 상에, 특히 커버(6) 상에 복사 변환 물질이 도포될 수 있다(명백히 도시되지 않음).
도 3A 내지 3G는 복수 개의 반도체칩들의 제조 방법에 대한 제3 실시예를 도시하되, 상기 방법의 중간 단계들을 개략적 단면도로 도시한다. 제3 실시예는 도 1A 내지 1H와 관련하여 기술된 제1 실시예에 실질적으로 상응한다.
도 3B에 도시된 바와 같이, 제1 실시예와 달리, 소자 캐리어들(3)은 이미 예비 제조되어 준비된다. 이를 위해, 소자 캐리어들은 실장 캐리어 상에 배치될 수 있다(명백히 도시되지 않음). 즉, 소자 캐리어들(3)은 소자 캐리어 결합물로 준비되지 않는다. 소자 캐리어들(3)은 소자 캐리어 결합물 영역들(301)에 상응하여 예시적으로 각각 2개의 실장 영역들(31)을 포함한다. 실장 영역들에서, 각각 일 연결면(35) 및 다른 연결면(36)이 소자 캐리어들(3) 상에 형성된다. 소자 캐리어들(3)은 상기와 다른 수의 실장 영역들, 가령 1개의 실장 영역 또는 2개보다 많은 수의 실장 영역들을 포함할 수 있다.
도 3A 및 3C 내지 3G에 도시되어 있는 다른 제조 단계들은 도 1A 및 1C 내지 1G와 관련하여 기술된 바와 같이 수행될 수 있다. 소자 캐리어들(3)은 제1 실시예의 소자 캐리어 결합물 영역들(301)에 실질적으로 상응한다. 특히, 실장 영역들(31)에 부속하는 반도체 몸체들(2)은 각각의 소자 캐리어들(3)에 고정된다(도 3D).
반도체 몸체들이 소자 캐리어들에 고정될 때 상기 반도체 몸체들(2)과 소자 캐리어들(3) 사이에 형성될 수 있는 사이 공간들(50)은 도 1A 내지 1H와 관련하여 기술된 제1 실시예에 상응하게 채워질 수 있다.
도시된 제3 실시예와 달리, 도 2A 내지 2G와 관련하여 기술된 제2 실시예에 열거된 특성들이 이용될 수 있다. 특히, 광학 부재들(7)은 예비 제조될 수 있다. 또한, 보조 캐리어(4)의 각각의 일부는 반도체 몸체들(2)에 잔류할 수 있다.
제1 실시예와 달리, 도 1H에 도시된 소자 캐리어 결합물로부터의 소자 캐리어 형성 단계는, 제3 실시예에 따른 방법에서 필요하지 않다.
제3 실시예에 따라 기술된 방법과 달리, 반도체 몸체들(2)은 도 3C 및 3D에 도시된 방법 단계 대신 개별적으로 소자 캐리어들 상에 배치된 후 고정될 수 있다. 배치 단계는 예를 들면 픽앤플레이스 방법으로 수행될 수 있다. 다른 방법 단계, 특히 도 3E와 관련하여 기술된 성장 기판 몸체의 제거 단계는 상기에 기술된 바와 같이 수행될 수 있다. 상기 변형예에서, 각각의 성장 기판 몸체들(20)은 반도체 몸체들의 실장 단계 동안 상기 반도체 몸체의 기계적 안정을 위한 역할을 하며, 또한 이후에 제거될 수 있다.
도 4에는 반도체 몸체(2)를 위한 일 실시예가 개략적 단면도로 도시되어 있으며, 상기 반도체 몸체는 도 1A 내지 1H, 2A 내지 2G 또는 3A 내지 3G에 의거하여 기술된 방법 실시예들을 위해 매우 적합하다.
예를 들면, 반도체 몸체(2)는 비간섭성 복사의 생성을 위해 구비된 발광 다이오드 반도체 몸체로 실시된다. 활성 영역(21), n형 반도체층(22) 및 p형 반도체층(23)을 포함하는 반도체 층 시퀀스는 반도체 몸체(2)를 형성한다. 반도체 몸체(2)의 반도체 층 시퀀스는 성장 기판 몸체(20) 상에 배치된다. 성장 기판 몸체(20)는 가령 웨이퍼와 같은 성장 기판이 개별화됨으로써 생성된다. 성장 기판 상에 반도체 층 시퀀스가 바람직하게는 에피택시얼하게, 가령 MOVPE 또는 MBE를 이용하여 제조될 수 있다. 상기 반도체 층 시퀀스로부터 반도체 몸체들(2)이 형성된다.
반도체 몸체(2), 특히 활성 영역(21)은 III-V 반도체 물질을 포함하는 것이 바람직하다. III-V 반도체 물질은 자외선 스펙트럼 영역(InxGayAl1 -x- yN)에서부터 가시적 스펙트럼 영역(특히 청색 내지 황색 복사의 경우 InxGayAl1 -x- yN 또는 특히 황색 내지 적색 복사의 경우 InxGayAl1 -x- yP)을 넘어 적외선 스펙트럼 영역(InxGayAl1 -x- yAs)에 이르기까지의 복사 생성에 매우 적합하다. 이 때, 각각 0≤x≤1, 0≤y≤1 및 x+y≤1이고, 이와 함께 특히 x≠1, y≠1, x≠0 및/또는 y≠0이다. 특히 상기 열거한 물질 체계로 이루어진 III-V 반도체 물질을 이용하면, 복사 생성 시 높은 내부 양자 효율을 얻을 수 있다는 이점이 있다.
성장 기판으로서, 반도체 몸체용으로 증착될 물질 내지 반도체 기판에 따라, 가령 GaAs, Si, SiC, GaN, InP 또는 GaP를 함유하거나 그러한 물질로 구성된 기판과 같은 반도체 기판이 사용될 수 있다. 사파이어 기판도 사용될 수 있다.
n형 반도체층(22)은 활성 영역과 성장 기판 몸체(20) 사이에 배치된다. 활성 영역(21)과 관련하여 n형 반도체층 및 p형 반도체층(23)의 배치는 교환될 수도 있어서, p형 반도체층이 활성 영역(21)과 성장 기판 몸체(20) 사이에 배치될 수 있다.
성장 기판 몸체(20)와 반대 방향인 활성 영역(21)의 측에는 일 접촉면(25) 및 다른 접촉면(26)이 형성된다. 즉, 접촉면(25) 및 다른 접촉면(26)은 활성 영역의 동일한 측에 배치된다. 반도체 몸체의 외부 전기적 접촉은 반도체 몸체의 일 측으로부터, 특히 활성 영역의 일 측으로부터 수행될 수 있다.
접촉면들(25, 26)은 전기 전도성으로 실시되는 것이 적합하다. 바람직하게는, 접촉면들은 가령 Au, Sn, Ni, Ti, Al 또는 Pt와 같은 금속이나, 가령 AuSn 또는 AuGe와 같이 상기 열거한 금속 중 적어도 하나와의 금속 합금을 함유한다. 접촉면들은 예를 들면 스퍼터링 또는 증발에 의해 반도체 몸체 상에 제조될 수 있다.
또한, 반도체 몸체(2)는 적어도 하나의 리세스(27)를 포함하고, 상기 리세스는 성장 기판 몸체(20)와 반대 방향인 반도체 몸체(2)의 측으로부터 시작하여 활성 영역(21)을 관통하여 연장된다.
반도체 몸체(2)는 상기 리세스(27)의 측면들에서 절연층(28)을 구비한다. 또한, 절연층은 다른 접촉면(26)과 반도체 몸체 사이에 형성된다. 예를 들면, 절연층은 가령 산화 규소와 같은 산화물, 가령 질화 규소와 같은 질화물 또는 가령 질산화 규소와 같은 질산화물을 함유할 수 있다.
절연층(28) 상에서, 다른 접촉면(26)과 n형 반도체층(22)의 전기 전도 결합 리세스(27)를 관통하여 형성된다. 접촉면(25)과 다른 접촉면(26) 사이에 외부 전기 전압을 인가함으로써, 전류가 활성 영역(21)을 통과하여 흐를 수 있고, 그 곳에서 전자-정공쌍들의 재조합에 의해 전자기 복사의 생성을 유도할 수 있다.
바람직하게는, 접촉면(25) 및 다른 접촉면(26)은 반도체 몸체(2)와 반대 방향인 측에서 평면을 형성한다. 그러므로, 반도체 몸체(2)가 간단히 소자 캐리어에 고정될 수 있다.
도시된 실시예와 달리, 반도체 몸체(2)는 n형 반도체층(22)의 접촉을 위해 2개 이상의 리세스들을 포함할 수 있다. 이를 통해, 간단히, 전하 캐리어들이 활성 영역(21)으로 래터럴 방향에서 균일하게 주입될 수 있다.
도 5는 광전 소자의 일 실시예를 개략적 단면도로 도시한다.
광전 소자(1)는 소자 캐리어(3)를 포함한다. 소자 캐리어에 2개의 반도체 몸체들(2)이 고정된다. 반도체 몸체들(2)은 각각 도 4와 관련하여 기술된 바와 같이 실시된다. 상기 반도체 몸체들 상에 각각 일 접촉면(25) 및 다른 접촉면(26)이 배치된다. 특히, 복사 생성을 위해 구비된 활성 영역(21)을 갖는 반도체 층 시퀀스는 반도체 몸체(2)를 형성한다. 각각의 성장 기판 몸체들(20)은 도 5에 도시되어 있는 완성된 광전 소자에서 반도체 몸체들로부터 완전히 제거되어 있다. 상기 성장 기판 몸체들 상에서 반도체 몸체는 도 4와 관련하여 기술된 바와 같이 형성된다. 상기와 달리, 성장 기판 몸체들은 국부적으로만 제거되거나 얇아질 수 있다.
접촉면(25) 및 다른 접촉면(26)은 각각 소자 캐리어의 연결면(35) 및 다른 연결면(36)과 전기 전도적으로 결합된다. 반도체 몸체(2)와 소자 캐리어(3) 사이에 사이 공간(5)이 형성된다. 사이 공간은 래터럴 방향에서 국부적으로 상기 연결면들(35, 36) 및/또는 상기 접촉면들(25, 26)에 의해 한정된다.
사이 공간(5)은 충전재(50)로 채워진다. 특히, 충전재는 반도체 몸체(2)를 기계적으로 안정하는 역할을 한다. 따라서, 반도체 몸체(2)는, 특히 광전 소자(1)의 제조 단계 동안, 더 많은 기계적 하중을 견딜 수 있다. 이를 통해, 광전 소자의 제조가 간단해진다.
도시된 실시예와 달리, 사이 공간(5)은 부분적으로만 충전재로 채워질 수 있으며, 이 때 상기 충전재는 반도체 몸체(2)를 충분히 기계적으로 안정시키는 것이 적합하다.
반도체 몸체들(2)은 커버(6)에 의해 둘러싸이며, 바람직하게는, 상기 커버는 반도체 몸체들을 봉지한다. 커버를 이용하면, 반도체 몸체들은 각각 습기와 같은 외부의 영향으로부터 보호 받을 수 있다.
도 1A 내지 1H와 관련하여 기술된 바와 같이, 커버(6)에는 복사 변환 물질이 매립될 수 있다. 대안적 또는 보완적으로, 복사 변환 물질은 커버(6)외의 별도 층으로 형성될 수 있다.
또한, 도 1F와 관련하여 기술된 바와 같이, 반도체 몸체들 중 적어도 하나는 구조를 가질 수 있다.
광전 소자(1)의 다른 부재들, 특히 소자 캐리어(3), 연결면들(35, 36) 및 광학 부재(7)는 도 1A 내지 1H, 2A 내지 2G 및 3A 내지 3G와 관련하여 기술된 바와 같이 실시될 수 있다.
본 특허 출원은 독일 특허 출원 10 2007 030 314.0 및 10 2007 043 877.1의 우선권을 주장하며, 이의 개시 내용은 본문에서 참조로 포함된다.
본 발명은 실시예들에 의거한 기재에 한정되지 않는다. 오히려, 본 발명은 각각의 새로운 특징, 및 특징들의 각 조합을 포함하고, 이는 특히 특허 청구 범위의 특징들의 각 조합을 포함하며, 비록 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특허 청구 범위 또는 실시예들에 제공되지 않더라도 그러하다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 복수 개의 광전 소자들(1)을 제조하는 방법에 있어서, 상기 방법은,
    a) 각각 반도체 층 시퀀스를 갖는 복수 개의 반도체 몸체들(2)을 보조 캐리어(4) 상에 제공하는 단계로서, 상기 반도체 몸체(2) 각각은 상기 반도체 몸체(2)의 반도체 층 시퀀스를 위한 성장 기판 몸체(20) 상에 형성된 것인, 복수 개의 반도체 몸체들(2)을 제공하는 단계;
    b) 각각 적어도 하나의 연결면(35)을 가진 복수 개의 소자 캐리어들(3)을 소자 캐리어 결합물(30)로 제공하는 단계;
    c) 상기 반도체 몸체를 상기 소자 캐리어들(3)에 대해 상대적으로 배치하는 단계;
    d) 상기 소자 캐리어들(3)의 연결면들(35)을 상기 연결면들(35)에 부속한 반도체 몸체들(2)과 전기 전도적으로 결합하고, 상기 반도체 몸체(2)를 상기 소자 캐리어(3)에 고정하는 단계; 및
    e) 복수 개의 광전 소자들(1)을 완성하는 단계로서, 상기 성장 기판 몸체(20)는 각각의 반도체 몸체들(2)로부터 완전히 또는 부분적으로만 제거되고, 상기 소자 캐리어 결합물(30)은 상기 소자 캐리어(3)로 개별화되는 것인, 복수 개의 광전 소자들(1)을 완성하는 단계
    를 포함하는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  6. 삭제
  7. 청구항 5에 있어서,
    상기 c) 단계에서 상기 반도체 몸체(2)를 개별적으로 상기 소자 캐리어 결합물 상에 배치하는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  8. 청구항 5에 있어서,
    상기 c) 단계에서 상기 반도체 몸체(2)가 상기 소자 캐리어들(3)을 향하도록 상기 보조 캐리어(4)를 상기 소자 캐리어들(3)에 대해 상대적으로 배치하고, 그리고
    상기 a) 단계에서 상기 보조 캐리어(4) 상에서 2개의 반도체 몸체들(2) 사이에 적어도 하나의 추가 반도체 몸체(2)를 배치하고, 상기 반도체 몸체들은 상기 d) 단계에서 상기 소자 캐리어들(3) 상에 나란히 고정되는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  9. 청구항 5에 있어서,
    상기 a) 단계에서 상기 보조 캐리어(4)에는 광전 특성과 관련하여 미리 선택된 별도의 반도체 몸체들(2)이 구비되는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  10. 청구항 5에 있어서,
    상기 반도체 몸체(2)를 상기 d) 단계 이후 상기 보조 캐리어(4)로부터 선택적으로 분리하는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  11. 청구항 5에 있어서,
    상기 보조 캐리어(4)는 필름으로 구현되는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  12. 청구항 11에 있어서,
    완성된 광전 소자에서 상기 필름의 일부가 상기 반도체 몸체(20)에 잔류하는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  13. 청구항 5에 있어서,
    상기 b) 단계에서 상기 소자 캐리어들(3) 상에 각각 적어도 하나의 실장 영역(31)이 형성되고, 상기 실장 영역은 상기 반도체 몸체(2)의 고정을 위해 마련되며,
    상기 c) 단계에서 각각 실장 영역(31) 내에 배치되는 반도체 몸체들(2A)은 상기 보조 캐리어(4)로부터 분리되고, 상기 실장 영역들(31) 밖에 배치되는 반도체 몸체(2B)가 상기 보조 캐리어(4) 상에 잔류하는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  14. 청구항 5에 있어서,
    상기 보조 캐리어(4)는 필름으로서 구현되고, 상기 d) 단계에서 상기 반도체 몸체(2)는 전자기 복사에 의한 상기 필름의 부착 특성의 감소를 통해 보조 캐리어(4)로부터 선택적으로 제거되는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  15. 삭제
KR1020107001921A 2007-06-29 2008-05-07 광전 소자들의 제조 방법 및 광전 소자 KR101433423B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102007030314.0 2007-06-29
DE102007030314 2007-06-29
DE102007043877.1 2007-09-14
DE102007043877A DE102007043877A1 (de) 2007-06-29 2007-09-14 Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
PCT/DE2008/000776 WO2009003435A1 (de) 2007-06-29 2008-05-07 Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
KR20100045980A KR20100045980A (ko) 2010-05-04
KR101433423B1 true KR101433423B1 (ko) 2014-08-27

Family

ID=40092637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001921A KR101433423B1 (ko) 2007-06-29 2008-05-07 광전 소자들의 제조 방법 및 광전 소자

Country Status (8)

Country Link
US (1) US20100171215A1 (ko)
EP (1) EP2162927B1 (ko)
JP (1) JP5334966B2 (ko)
KR (1) KR101433423B1 (ko)
CN (1) CN101681964B (ko)
DE (1) DE102007043877A1 (ko)
TW (1) TWI385825B (ko)
WO (1) WO2009003435A1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030815A1 (de) 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
GB2464102A (en) * 2008-10-01 2010-04-07 Optovate Ltd Illumination apparatus comprising multiple monolithic subarrays
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
JP5534763B2 (ja) * 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
DE102009048401A1 (de) 2009-10-06 2011-04-07 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
KR101601622B1 (ko) 2009-10-13 2016-03-09 삼성전자주식회사 발광다이오드 소자, 발광 장치 및 발광다이오드 소자의 제조방법
DE102010009015A1 (de) * 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
GB2484713A (en) 2010-10-21 2012-04-25 Optovate Ltd Illumination apparatus
US8227271B1 (en) * 2011-01-27 2012-07-24 Himax Technologies Limited Packaging method of wafer level chips
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
KR101766298B1 (ko) * 2011-03-30 2017-08-08 삼성전자 주식회사 발광소자 및 그 제조방법
US8907362B2 (en) 2012-01-24 2014-12-09 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
WO2013112435A1 (en) 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US8896010B2 (en) 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
WO2013137356A1 (ja) * 2012-03-13 2013-09-19 シチズンホールディングス株式会社 半導体発光装置及びその製造方法
WO2013150427A1 (en) * 2012-04-05 2013-10-10 Koninklijke Philips N.V. Led thin-film device partial singulation prior to substrate thinning or removal
US20140048824A1 (en) 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102013111496A1 (de) 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102014100542A1 (de) * 2014-01-20 2015-07-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer lateral strukturierten Schicht und optoelektronisches Halbleiterbauteil mit einer solchen Schicht
WO2015119858A1 (en) 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
CN117198902A (zh) * 2014-07-20 2023-12-08 艾克斯展示公司技术有限公司 用于微转贴印刷的设备及方法
CN105789196B (zh) 2014-12-22 2019-10-08 日月光半导体制造股份有限公司 光学模块及其制造方法
US20160359080A1 (en) 2015-06-07 2016-12-08 Solarcity Corporation System, method and apparatus for chemical vapor deposition
JP6537410B2 (ja) * 2015-08-31 2019-07-03 シチズン電子株式会社 発光装置の製造方法
DE102015116983A1 (de) * 2015-10-06 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
EP3913680A1 (fr) * 2016-05-13 2021-11-24 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes au nitrure de gallium
US9748434B1 (en) 2016-05-24 2017-08-29 Tesla, Inc. Systems, method and apparatus for curing conductive paste
US9954136B2 (en) 2016-08-03 2018-04-24 Tesla, Inc. Cassette optimized for an inline annealing system
US10115856B2 (en) 2016-10-31 2018-10-30 Tesla, Inc. System and method for curing conductive paste using induction heating
CN108122732B (zh) * 2016-11-29 2020-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
DE102017101536B4 (de) 2017-01-26 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Selektieren von Halbleiterchips
KR102514503B1 (ko) * 2017-03-13 2023-03-27 서울반도체 주식회사 디스플레이 장치 제조 방법
GB201705365D0 (en) 2017-04-03 2017-05-17 Optovate Ltd Illumination apparatus
GB201705364D0 (en) 2017-04-03 2017-05-17 Optovate Ltd Illumination apparatus
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
FR3066320B1 (fr) * 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
GB201800574D0 (en) 2018-01-14 2018-02-28 Optovate Ltd Illumination apparatus
GB201803767D0 (en) 2018-03-09 2018-04-25 Optovate Ltd Illumination apparatus
GB201807747D0 (en) 2018-05-13 2018-06-27 Optovate Ltd Colour micro-LED display apparatus
DE102018120881A1 (de) * 2018-08-27 2020-02-27 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102019121672A1 (de) * 2019-08-12 2021-02-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren und vorrichtung zum aufnehmen und ablegen von optoelektronischen halbleiterchips
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11990574B2 (en) * 2019-03-08 2024-05-21 Osram Opto Semiconductors Gmbh Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
TW202102883A (zh) 2019-07-02 2021-01-16 美商瑞爾Ｄ斯帕克有限責任公司 定向顯示設備
EP4018236A4 (en) 2019-08-23 2023-09-13 RealD Spark, LLC DEVICE FOR DIRECTIONAL LIGHTING AND VISIBILITY DISPLAY
CN114730044A (zh) 2019-09-11 2022-07-08 瑞尔D斯帕克有限责任公司 定向照明设备和隐私显示器
CN114631046A (zh) 2019-09-11 2022-06-14 瑞尔D斯帕克有限责任公司 可切换照明设备和防窥显示器
KR20220077914A (ko) * 2019-10-03 2022-06-09 리얼디 스파크, 엘엘씨 수동형 광학 나노구조를 포함하는 조명 장치
CN114730851A (zh) 2019-10-03 2022-07-08 瑞尔D斯帕克有限责任公司 包括无源光学纳米结构的照明设备
WO2021168090A1 (en) 2020-02-20 2021-08-26 Reald Spark, Llc Illumination and display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617384A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPH11191642A (ja) * 1997-12-26 1999-07-13 Rohm Co Ltd 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
JP2003209346A (ja) * 2002-01-16 2003-07-25 Sony Corp 部品の実装方法及び電子装置
JP2007123311A (ja) * 2005-10-25 2007-05-17 Kyocera Corp 照明装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4305296C3 (de) * 1993-02-20 1999-07-15 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer strahlungsemittierenden Diode
EP2169733B1 (de) * 1997-09-29 2017-07-19 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle
JP4491948B2 (ja) * 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
US6795751B2 (en) * 2000-12-06 2004-09-21 Honeywell International Inc. System and method to accomplish high-accuracy mixing
JP4461616B2 (ja) * 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
JP2002241586A (ja) * 2001-02-19 2002-08-28 Matsushita Electric Ind Co Ltd 波長変換ペースト材料、複合発光素子、半導体発光装置及びそれらの製造方法
US6417019B1 (en) * 2001-04-04 2002-07-09 Lumileds Lighting, U.S., Llc Phosphor converted light emitting diode
CN100530705C (zh) * 2003-01-31 2009-08-19 奥斯兰姆奥普托半导体有限责任公司 用于制造一个半导体元器件的方法
JP4082242B2 (ja) * 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
US7456035B2 (en) * 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
JP2005093649A (ja) * 2003-09-17 2005-04-07 Oki Data Corp 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
US7408566B2 (en) * 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
WO2005062905A2 (en) * 2003-12-24 2005-07-14 Gelcore Llc Laser lift-off of sapphire from a nitride flip-chip
NL1029688C2 (nl) * 2005-08-05 2007-02-06 Lemnis Lighting Ip Gmbh Werkwijze voor het vervaardigen van een elektrische schakeling voorzien van een veelvoud van LED's.
US7125734B2 (en) * 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US7290946B2 (en) * 2005-03-11 2007-11-06 Cortek Opto Corp. Optical subassembly
US7673466B2 (en) * 2005-08-31 2010-03-09 Pacy David H Auxiliary power device for refrigerated trucks
KR101187943B1 (ko) * 2005-09-20 2012-10-05 르네사스 일렉트로닉스 가부시키가이샤 Ｌｅｄ 광원 및 그 제조 방법
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
US20070200063A1 (en) * 2006-02-28 2007-08-30 Virgin Islands Microsystems, Inc. Wafer-level testing of light-emitting resonant structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617384A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPH11191642A (ja) * 1997-12-26 1999-07-13 Rohm Co Ltd 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
JP2003209346A (ja) * 2002-01-16 2003-07-25 Sony Corp 部品の実装方法及び電子装置
JP2007123311A (ja) * 2005-10-25 2007-05-17 Kyocera Corp 照明装置

Also Published As

Publication number Publication date
CN101681964A (zh) 2010-03-24
JP2010532089A (ja) 2010-09-30
TWI385825B (zh) 2013-02-11
TW200905930A (en) 2009-02-01
CN101681964B (zh) 2013-05-08
EP2162927B1 (de) 2018-10-24
EP2162927A1 (de) 2010-03-17
DE102007043877A1 (de) 2009-01-08
KR20100045980A (ko) 2010-05-04
JP5334966B2 (ja) 2013-11-06
US20100171215A1 (en) 2010-07-08
WO2009003435A1 (de) 2009-01-08

Similar Documents

Publication Publication Date Title
KR101433423B1 (ko) 광전 소자들의 제조 방법 및 광전 소자
KR101460392B1 (ko) 복수 개의 광전 소자들의 제조 방법 및 광전 소자
US9478722B2 (en) Light emitting device and method for manufacturing same
JP6073428B2 (ja) オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
CN104157636B (zh) 发光装置及其制造方法
KR102100253B1 (ko) 다수의 광전자 반도체 소자의 제조 방법
JP4870572B2 (ja) 半導体発光デバイスおよびサブマウント、ならびにそれを形成するための方法
KR101768720B1 (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
KR101002111B1 (ko) 발광 장치 및 그 제조 방법
KR101092063B1 (ko) 발광소자 패키지 및 그 제조방법
US20140291716A1 (en) Light emitting device and method of manufacturing the same
EP2388838A1 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
KR101587299B1 (ko) 복수의 광전 소자의 제조 방법
KR102276800B1 (ko) 복수의 광전자 소자의 제조 방법 및 광전자 소자
JP6131664B2 (ja) 発光装置の製造方法および発光装置
CN102637812B (zh) 发光装置封装件及其制造方法
KR20160072340A (ko) 반도체 발광소자 패키지의 제조 방법
US20170345981A1 (en) Light-emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190808

Year of fee payment: 6