JP4870572B2 - 半導体発光デバイスおよびサブマウント、ならびにそれを形成するための方法 - Google Patents

Description

本発明は、半導体発光デバイスと、そのための作製方法に関し、より詳細には、半導体発光デバイスのためのパッケージングおよびパッケージング方法に関する。

本願は、２００３年１２月９日に出願された「LED Package Including Recessed Submount」という名称の米国特許仮出願第６０／５２８，０５４号明細書（整理番号Ｐ０３９３）の利益とそれに対する優先権を主張し、その開示は、参照によりその全体が述べられているかのように本明細書に組み込む。

半導体発光デバイスは、様々な光源応用分野で使用されることで知られている。たとえば、発光ダイオード（またはＬＥＤ）は、十分な電圧を印加したとき光を生成することが可能な、周知の固体電子デバイスである。発光ダイオードは、一般に、サファイア、シリコン、炭化ケイ素、ヒ化ガリウムなど、ある基板上で堆積されたエピタキシャル層内で形成されたｐ−ｎ接合を含む。ＬＥＤによって生成される光の波長分布は、一般に、ｐ−ｎ接合が作製される材料と、デバイスの光生成領域を含む薄いエピタキシャル層の構造とによって決まる。

一般に、ＬＥＤは、ｎ型基板と、そのｎ型基板上で形成されたｎ型エピタキシャル領域と、そのｎ型エピタキシャル領域上で形成されたｐ型エピタキシャル領域とを含む。デバイスに対する電圧の印加を容易にするために、アノードオーミック接触は、デバイスのｐ型領域（典型的には、露出されたｐ型エピタキシャル層）上で形成することができ、カソードオーミック接触は、デバイスの（基板または露出されたｎ型エピタキシャル層など）ｎ型領域上で形成することができる。したがって、オーミック接触は、ＬＥＤを電子回路に接続する接点ノードを提供することができる。

図１に示されているように、従来のＬＥＤ７０は、標準的なパッケージ７２内でパッケージングすることができ、パッケージ７２は、導電性／反射性の取付け用キャップ７３を含むことができ、取付け用キャップ７３は、カソード／アノードリード７５Ａに接続することができる。ＬＥＤチップ７０は、典型的には、銀エポキシを用いてキャップ内で取り付けられる。ＬＥＤチップ７０のアノード／カソードは、アノード／カソードリード７５Ｂにワイアボンドすることができる。次いで、パッケージ全体は、たとえば透明エポキシ７８内でカプセル封じすることができる。白色放出ＬＥＤチップの場合、カプセルの材料７８は、波長変換用燐光体（ｗａｖｅｌｅｎｇｔｈ−ｃｏｎｖｅｒｔｉｎｇ ｐｈｏｓｐｈｏｒ）など、波長変換材料を含むことができる。典型的な白色ＬＥＤ応用例では、チップ７０から放出された青色光の一部が、波長変換材料を刺激し、黄色光など、より長い波長の光を放出する。チップからの「変換されていない」青色光が、燐光体から放出された、より長い波長の光と組み合わされ、白色光を合成し、白色光をパッケージから放出させることができる。

ＬＥＤのフリップチップ実装（ｆｌｉｐ−ｃｈｉｐ ｍｏｕｎｔｉｎｇ）は、基板側を上にして、ＬＥＤをサブマウント上に取り付けることを必要とする。次いで、光は、透明基板を介して抽出し、放出させることができる。フリップチップ実装は、ＳｉＣをベースとするＬＥＤを取り付けるための望ましい技法とすることができる。ＳｉＣは、概して、ＧａＮより高い屈折率を有するため、発光領域内で生成された光は、ＧａＮ／ＳｉＣ界面部で内部反射しない（すなわち、ＧａＮをベースとする層内に反射して戻らない）可能性がある。ＳｉＣをベースとするＬＥＤのフリップチップ実装は、当技術分野で周知のある種のチップ整形技法を使用したとき、光抽出を改善することができる。ＳｉＣ ＬＥＤのフリップチップパッケージングには、冷却（ｈｅａｔ ｅｘｔｒａｃｔｉｏｎ）／熱放散の改善など、そのチップのための特定の応用例に応じて望ましい可能性がある他の利益もあり得る。
予め形成された蛍光板ＬＥＤデバイスは、米国特許出願公開（特許文献１８参照）に述べられている。特許文献１９には、半導体発光デバイスについて述べられている（特許文献２参照）。シングルワイアボンディングの可能な、また発光ダイオードデバイスのためのＥＳＤ保護を提供することが可能なシリコンサブマウントが、特許文献２０に述べられている。

米国特許第６２０１２６２号明細書 米国特許第６１８７６０６号明細書 米国特許第６１２０６００号明細書 米国特許第５９１２４７７号明細書 米国特許第５７３９５５４号明細書 米国特許第５６３１１９０号明細書 米国特許第５６０４１３５号明細書 米国特許第５５２３５８９号明細書 米国特許第５４１６３４２号明細書 米国特許第５３９３９９３号明細書 米国特許第５３３８９４４号明細書 米国特許第５２１００５１号明細書 米国特許第５０２７１６８号明細書 米国特許第４９６６８６２号明細書 米国特許第４９１８４９７号明細書 米国特許出願公開第２００３／０００６４１８Ａ１号明細書 米国特許出願公開第２００２／０１２３１６４Ａ１号明細書 米国特許出願公開第２００２／００６３５２０Ａ１号明細書 米国特許第５００３３５７号明細書 米国特許第６６４２５５０号明細書

従来の白色ＬＥＤパッケージで一般に遭遇されるいくつかの問題は、放出の均一性と、パッケージによって生成される視像（ｏｐｔｉｃａｌ ｉｍａｇｅ）のサイズに関するものである。従来のパッケージは、典型的には金属取付け用キャップのサイズの関数である大きな視像サイズを有する傾向がある。さらに、波長変換材料は、ＬＥＤチップのサイズに比べて大きな面積全体にわたって分布する可能性があるため、また、コーティング内での波長変換材料の正確な分布は、制御することが困難である可能性があるため、光出力の均一性と再現性が損なわれるおそれがある。

本発明の諸実施形態は、半導体発光デバイスをパッケージングする方法を提供する。発光デバイスは、サブマウントのキャビティ内で配置される。中実波長変換部材（ｓｏｌｉｄ ｗａｖｅｌｅｎｇｔｈ ｃｏｎｖｅｒｓｉｏｎ ｍｅｍｂｅｒ）が、発光デバイスから放出された光を受け取り波長変換するように、サブマウント上で、発光デバイスを覆って位置決めされる。中実波長変換部材は、波長変換材料を中に有するガラス、シリコン、および／または硬化エポキシの剛性波長変換部材とすることができる。波長変換材料は、燐光体とすることができる。波長変換部材は、発光デバイスと反対側のその表面上で平坦および／または凹形とすることができる。波長変換部材をサブマウント上で位置決めする前に、その波長変換特性を決定するために波長変換部材を試験することができる。

本発明の他の実施形態では、半導体発光デバイス用のサブマウントは、発光デバイスを受け取るように構成されたキャビティをその中に有する半導体基板を含む。キャビティ内の第１のボンドパッドは、キャビティ内で受け取られた発光デバイスの第１のノードに結合するように位置決めされる。キャビティ内の第２のボンドパッドは、その中で位置決めされた発光デバイスの第２のノードに結合するように位置決めされる。キャビティは、フロアと、そのフロアに対して少なくとも約９０°の角度で曲げられた（ａｎｇｌｅｄ）側壁とを含むことができる。第１および第２のボンドパッドは、キャビティ内のフロア上で位置決めすることができる。

本発明の他の実施形態では、キャビティは、少なくともその中で受け取られる発光デバイスの高さの、フロアから半導体基板の上部表面までの高さを有する。受取り用凹部を、半導体基板の上部表面内で、キャビティに隣接して設けることができる。その凹部は、中実波長変換要素を受け取るように、またキャビティ内の発光デバイスから放出される光を受け取るためにキャビティを覆って波長変換要素を位置決めするように構成することができる。反射材料コーティングは、キャビティのフロアおよび／または側壁上で設けることができる。

本発明の他の実施例では、半導体基板は、基板を介して、第１のボンドパッドから半導体基板の外部表面にかけて延びる第１の導電経路を含む。第２の導電経路は、基板を介して、第２のボンドパッドから基板の外部表面にかけて延びる。第１および第２の導電経路は共に、半導体基板の外部表面の下側に延びることができる。第１の外部取付け用パッドおよび第２の外部取付け用パッドは、半導体基板の外部表面上で位置決めすることができる。第１の導電経路は第１の外部取付け用パッドに延びることができ、第２の導電経路は第２の外部取付け用パッドに延びることができる。

本発明の他の実施形態では、一体化された、対向するツェナーダイオード接合が、第１と第２の導電経路を結合し、キャビティ内で取り付けられた発光デバイスに対して静電気放電（ＥＳＤ）保護を提供する。対向するツェナーダイオード接合は、第１の導電経路の少なくとも一部分および第２の導電経路の少なくとも一部分を形成する半導体材料の第１の導電型のドープ領域と、それらの間で位置決めされた半導体材料の反対の導電型のドープ領域とを含むことができる。第１の導電型はｎ型とすることができ、反対の導電型はｐ型とすることができる。ｎ型ドープ領域は、第１および第２のボンドパッドまたは第１および第２の外部取付け用パッドのうち、それぞれのパッドと接触することができる。半導体基板は、ｐ型基板とすることができ、ｎ型ドープ領域は、ｐ型基板内のｎ型ドーパントのウェルとすることができる。第１および第２の導電経路は、それぞれの第１型ドープ領域から延びるそれぞれの金属充填バイア部分をさらに含む。

本発明の他の実施形態では、上述のようなサブマウントを含む発光デバイスパッケージは、キャビティ内で、発光デバイスと波長変換部材の間でカプセルの材料をさらに含む。カプセルの材料は、少なくとも約１．５の屈折率を有することができる。

本発明の他の実施形態では、発光デバイスパッケージは、その中にキャビティを有する半導体基板を含む。キャビティは、フロアと、そのフロアに対して少なくとも約９０°の角度で曲げられた側壁とを有することができる。キャビティ内の第１のボンドパッドは、キャビティ内で受け取られた発光デバイスの第１のノードに結合するように位置決めされ、キャビティ内の第２のボンドパッドは、その中で位置決めされた発光デバイスの第２のノードに結合するように位置決めされる。第１の導電経路は、基板を介して、第１のボンドパッドから半導体基板の外部表面にかけて延び、第２の導電経路は、基板を介して、第２のボンドパッドから基板の外部表面にかけて延びる。発光デバイスは、キャビティ内で受け取られ、第１および第２のボンドパッドに結合されたノードを有する。一体化された、反対のツェナーダイオード接合は、第１と第２の導電経路を結合し、発光デバイスに静電気放電（ＥＳＤ）保護を提供する。中実波長変換部材は、発光デバイスから放出された光を受け取り波長変換するように、半導体基板の上部表面上で、発光デバイスを覆って位置決めされる。

本発明の他の実施形態では、半導体発光デバイス用のサブマウントを形成する方法は、発光デバイスを受け取るように構成された、半導体基板内のキャビティを形成することを含む。キャビティは、フロアと、そのフロアに対して少なくとも約９０°の角度で曲げられた側壁とを有する。第１の導電経路が、キャビティから基板の外部表面に延びて形成され、第２の導電経路が、キャビティから基板の外部表面に延びて形成される。第１のボンドパッドが、キャビティ内で、その中で形成された第１の導電経路の端部上で形成され、第２のボンドパッドが、キャビティ内で、その中で形成された第２の導電経路の端部上で形成される。

本発明の他の実施形態では、発光デバイスの第１のノードが第１のボンドパッドに結合され、また発光デバイスの第２のノードが第２のボンドパッドに結合されて、発光デバイスをキャビティ内で位置決めすることによって、発光デバイスパッケージが、サブマウントを使用して形成される。中実波長変換部材は、発光デバイスから放出された光を受け取り波長変換するように、基板上で、発光デバイスを覆って位置決めされる。中実波長変換部材は、その波長変換特性を決定するために、基板上で位置決めする前に試験することができる。

次に、以下、本発明について、本発明の諸実施形態が示されている添付の図面を参照して、より完全に述べる。しかし、この発明は、多数の異なる形態で実施することができ、本明細書で述べられている諸実施形態に限定されると解釈すべきでない。むしろ、これらの実施形態は、これらの開示が徹底した、かつ完全なものとなる、また本発明の範囲を当業者に完全に伝えるように提供されている。図面では、諸層および諸領域のサイズおよび相対サイズは、図が見やすいように誇張されている可能性がある。同様の部材は、全体にわたって同様の要素を参照する。

層、領域、または基板など、ある要素が別の要素「上」にある、またはそれに「結合される」と称されたとき、直接その他の要素上にある、または結合することができ、また介在要素が存在することもできることは理解されよう。表面など、ある要素の一部が「内部」と称される場合、その要素の他の諸部よりデバイスの外側から遠いものであることは理解されよう。さらに、「下に」または「上にある」など、相対的な用語が本明細書で使用され、図に示されているように、基板または底部層に比べて、ある層または領域の、別の層または領域に対する関係を述べる可能性がある。これらの用語は、図に示されている向きに加えて、デバイスの異なる向きを包含することが意図されていることは理解されよう。「直接」という用語は、介在要素がないことを意味する。本明細書では、「および／または」という用語は、１つまたは複数のリストされた関連項目の任意の、またすべての組合せを含む。

第１、第２などの用語が、様々な要素、構成要素、領域、層、および／またはセクションについて述べるために本明細書で使用される可能性があるが、これらの要素、構成要素、領域、層、および／またはセクションは、これらの用語によって限定されるべきでない。これらの用語は、ある要素、構成要素、領域、層、またはセクションを別の領域、層、またはセクションと区別するために使用されるにすぎない。したがって、下記で論じられる第１の要素、構成要素、領域、層、またはセクションは、本発明の教示から逸脱することなしに、第２の要素、構成要素、領域、層、またはセクションと名付けることができる。

また、当業者には理解されるように、本発明は、半導体ウェハやダイシングされたチップに関連して述べられているが、そのようなチップは、任意のサイズにダイシングすることができる。したがって、本発明は、添付の図に示されている相対サイズおよび間隔に限定されない。さらに、図面のいくつかの特徴は、図面が見やすいように、また説明が容易なように誇張された寸法で示されている。

本明細書では、「半導体発光デバイス」という用語は、発光ダイオード、レーザダイオード、ならびに／あるいは、シリコン、炭化ケイ素、窒化ガリウム、および／または他の半導体材料を含むことができる１つまたは複数の半導体層と、サファイア、シリコン、炭化ケイ素、および／または他のマイクロエレクトロニック基板を含むことができる基板と、金属、および／または他の導電層を含むことができる１つまたは複数のコンタクト層とを含む他の半導体デバイスを含むことができる。いくつかの実施形態では、紫外線、青色、および／または緑色発光ダイオード（ＬＥＤ）を提供することができる。

次に、本明細書における説明を容易に理解するために、概して炭化ケイ素をベースとする基板上の、窒化ガリウムをベースとする発光ダイオードを参照して、本発明の諸実施形態について述べる。しかし、本発明の他の実施形態が、様々な異なる組合せの基板およびエピタキシャル層に基づくことができることは、当業者には理解されよう。たとえば、組合せには、ＧａＰ基板上のＡｌＧａＩｎＰダイオード、ＧａＡｓ基板上のＩｎＧａＡｓダイオード、ＧａＡｓ基板上のＡｌＧａＡｓダイオード、ＳｉＣまたはサファイア（Ａｌ_２Ｏ_３）基板上のＳｉＣダイオード、ならびに／あるいは、窒化ガリウム、炭化ケイ素、窒化アルミニウム、サファイア、酸化亜鉛、および／または他の基板上の窒化物をベースとするダイオードが含まれる可能性がある。

したがって、たとえば、半導体発光デバイスは、ノースカロライナ州ダーラムのＣｒｅｅ，Ｉｎｃ．によって製造および販売されているデバイスなど、窒化ガリウムをベースとするＬＥＤ、または炭化ケイ素基板上で作製されたレーザとすることができる。本発明は、米国特許に述べられているＬＥＤおよび／またはレーザと共に使用するのに好適なものとすることができ（特許文献１から１５参照）、それらの開示は、参照により本明細書で完全に述べられているかのように本明細書に組み込む。他の好適なＬＥＤおよび／またはレーザは、２００３年１月９日に公表された「Group III Nitride Based Light Emitting Diode Structures With a Quantum Well and Superlattice, Group III Nitride Based Quantum Well Structures and Group III Nitride Based Superlattice Structures」という名称の米国特許出願公開（特許文献１６参照）、ならびに「Light Emitting Diodes Including Modifications for Light Extraction and Manufacturing Methods Therefor」という名称の米国特許出願公開（特許文献１７参照）に述べられている。さらに、その開示を参照により完全に述べられているかのように本明細書に組み込む２００３年９月９日出願の「Phosphor-Coated Light Emitting Diodes Including Tapered Sidewalls and Fabrication Methods Therefor」という名称の米国特許出願第１０／６５９２４１号明細書に述べられているものなど、燐光体でコーティングされたＬＥＤもまた、本発明の諸実施形態において使用するのに好適なものとすることができる。ＬＥＤおよび／またはレーザは、発光が基板を介して行われるように動作するように構成することができる。そのような実施形態では、基板は、たとえば上記で引用されている特許文献１７に述べられているように、デバイスの光出力を強化するようにパターン形成することができる。

本発明のいくつかの実施形態では、発光ダイオード（ＬＥＤ）チップを取り付けるためのパッケージは、ＬＥＤチップを受け取るためのキャビティを含む半導体サブマウントを含む。キャビティは、フロアと、そのフロアに対して少なくとも９０°の角度で曲げられた側壁とを含むことができる。パッケージはさらに、ＬＥＤのアノード接点およびカソード接点を接続するために、キャビティのフロア上で少なくともアノードボンドパッドとカソードボンドパッドとを含むことができる。キャビティの深さは、その中で取り付けられるＬＥＤチップの高さよりわずかに大きなものとすることができる。導電バイア接続が基板を介して延び、アノードボンドパッドおよびカソードボンドパッドをそれぞれの外部取付け用パッドに電気的に接続し、外部取付け用パッドは、サブマウントの１つまたは複数の外部側壁上に取り付けることができる。具体的には、そのような導電バイア接続は、パッケージが、事実上絶縁性および／または半絶縁性である場合に使用することができる。いくつかの実施形態では、外部取付け用パッドは、サブマウントの下側に接して形成することができる。キャビティのフロア表面および側壁表面は、反射率を高めるために、銀など反射材料でコーティングすることができる。

本発明のいくつかの実施形態では、光学的に透明なカプセルの材料が、キャビティ内の取付け済みＬＥＤチップを取り囲み、保護することができる。カプセルの材料は、チップ／カプセルの材料の境界での反射を減少させ、光抽出を改善することができる約１．５以上の屈折率を有することができる。外部取付け用パッドは、めっき、または他の方法によって、サブマウントの外部表面上で形成することができる。

いくつかの実施形態における剛性波長変換要素は、ガラス、シリコーン、エポキシ、または浸漬された（ｉｍｍｅｒｓｅｄ）波長変換材料を有する任意の他の光学的に透明な材料とすることができ、ＬＥＤチップの上にあり、キャビティを覆い、その結果、キャビティから逃げる光が波長変換要素を通過し、その中の波長変換材料と相互作用し、波長変換された光を放出することができる。剛性波長変換要素は、平坦なもの、湾曲したものとすることができ、または、所定の光透過パターンを有する薄いレンズを形成するように形作ることができる。たとえば、波長変換要素は、特定のＬＥＤチップ形状の光透過パターンに合致する光透過パターンを有することができる。

本発明のいくつかの実施形態では、サブマウントは、第１および第２の高濃度ドープされたｎ型領域と高濃度ドープされたｐ型領域とを含み、前記第１および第２のｎ型領域のそれぞれでツェナー接合を形成する。アノードボンドパッドは、第１のｎ型領域と電気接触することができ、一方、カソード接点は、第２のｎ型領域と接触することができる。したがって、ＬＥＤチップに対するアノードリードとカソードリードは、取付け済みＬＥＤチップに対して静電気放電（ＥＳＤ）保護を提供することができる１対の対向するツェナーダイオード接合によって接続することができる。いくつかの実施形態では、サブマウント内の第１および第２の高濃度ドープされたｎ型領域が、ｐ型基板内にｎ型ドーパントのウェルを注入または拡散することによって作製される。金属めっきバイア、または金属充填バイアが、外部接続のために、サブマウントの反対の表面にウェルを接続することができる。

次に、本発明の諸実施形態について、図２〜７に示されている様々な実施形態を参照して、さらに述べる。より具体的には、発光デバイスパッケージとそのためのサブマウントのいくつかの実施形態が、図２〜５に示されている。

背景として、従来の「滴型上部（ｇｌｏｂ ｔｏｐ）」の白色固体エミッタ（すなわち、波長変換材料が、従来式で取り付けられたＬＥＤチップの上部を覆うエポキシの塊として付着されるデバイス）では、パッケージされたデバイスによって生成される白色像のサイズは、コンバータを閉じ込めるパッケージリフレクタの光共振器によって画定される。本発明のいくつかの実施形態は、白色コンバータをチップに近づけて配置することを可能にし、おそらくはその像のサイズを縮小する。これは、光共振器内側の従来のワイアボンドおよびワイアボンドパッドの必要をなくすることができる、外側電極パッドに対するバイア電極コネクタによって可能にすることができる。さらに、白色コンバータは、チップレベルで形成することができ、これにより、様々なパッケージプラットフォームにおいて使用することができる柔軟な白色エミッタパッケージを得ることができる。

既存のコーティングされた白色チップ解決策に比べて、本発明のいくつかの実施形態は、比較的高コストのＬＥＤチップと組み合わされる前に、確実に正しいカラーポイントを実現するように予めスクリーニングすることができる、予め製造された白色コンバータを使用することができることから利益をもたらすことができる。また、予め製造された波長変換部材は、たとえば（特定の発光デバイスを予め試験することによって決定された周波数など）特定の発光デバイス出力、およびパッケージされた発光デバイスの所望の出力に合致させることができる。その結果、低コストと改善された歩留まりで、再現可能な、また制御された白色または他の発光を実現することができるチップパッケージを得ることができる。

次に、図２の横断面図を参照して、次に本発明のいくつかの実施形態によるサブマウントを含む半導体発光デバイスパッケージについて述べる。図２に示されているように、発光ダイオード（ＬＥＤ）チップ１２を取り付けるために、パッケージ１０が設けられる。図２に示されている実施形態におけるパッケージ１０は、ＬＥＤチップ１２など発光デバイスを受け取るように構成されたキャビティ１６を中に有する半導体サブマウント／基板１４を含む。キャビティ１６は、フロア１８と、側壁２０とを含むことができる。側壁２０は、そのフロアに対して少なくとも約９０°の角度で曲げることができる。また、キャビティ１６は、たとえばＬＥＤチップ１２またはその中で取り付けられる他の発光デバイスの高さより少なくともわずかに大きな高さの、フロア１８から半導体基板１４の上部表面までの高さ（深さ）を有することができる。

図２に示されている諸実施形態の場合、パッケージ１０はまた、ＬＥＤ１２またはその中の他の発光デバイスのアノード接点ノードおよびカソード接点ノードを接続するために、キャビティ１６のフロア１８上で位置決めされたアノードボンドパッド２２Ａとカソードボンドパッド２２Ｂとを含む。本発明のいくつかの実施形態によるボンドパッド２２Ａ、２２Ｂを使用することによって、ワイアボンドを必要とすることなしに、サブマウント混成物を製造することができ、これにより、チップおよび／またはパッケージサイズを削減することができる。

いくつかの実施形態では、半導体サブマウント／基板１４は、シリコンである。キャビティ１６は、エッチングおよび／または他の好適な手段によってシリコンサブマウント内で形成することができる。キャビティ１６など凹部を作り出すためのシリコンウェハのリソグラフィ、ドーパントの拡散および注入、ツェナーダイオード接合の形成、およびその中の導電バイアの形成を含むシリコン処理方法は、半導体技術において周知であり、本発明に特定の態様に関するものを除いて、本明細書ではそれ以上述べない。本明細書における諸実施形態の説明は、概してシリコンを参照して提示されることになるが、他の半導体材料をサブマウント／基板１４用に使用することができる。

バイア接続２４Ａ、２４Ｂおよびドープ領域３４Ａ、３４Ｂを含む導電経路は、本発明のいくつかの実施形態では、サブマウント／基板１４を介して、またはその中に延び、アノード２４Ａボンドパッドおよびカソード２４Ｂボンドパッドをそれぞれの外部取付け用パッド２６Ａ、２６Ｂに電気的に接続する。外部取付け用パッド２６Ａ、２６Ｂは、サブマウント／基板１４の外部表面２８を画定する１つまたは複数の壁上に取り付けることができる。電気バイアは、注入、拡散によって、かつ／または金属バイアとしてめっきもしくは同様の方法によって形成することができる。金属バイアは、回路板またはヒートシンク組立体に対する熱放散のために抵抗を低下させるという追加の利点を有する。本発明のいくつかの実施形態では、外部取付け用パッド２６Ａ、２６Ｂは、サブマウント／基板１４の外部表面２８の下側に接して形成される。外部取付け用パッド２６Ａ、２６Ｂは、たとえばめっきまたは他の方法によって、サブマウントの外部表面上で形成することができる。

キャビティ１６のフロア１８表面および側壁２０表面は、キャビティ１６の反射率を高めるために、銀など反射材料でコーティングすることができる。光学的に透明なカプセルの材料３０によって、キャビティ１６内のＬＥＤチップ１２など、取付け済み発光デバイスを取り囲む、かつ／または保護することができる。本発明のいくつかの実施形態では、チップ／カプセルの材料の境界での反射を減少させ、光抽出を改善するために、カプセルの材料３０は、約１．５以上の屈折率を有することができる。

波長変換要素３２は、サブマウント／基板１４の上部表面上で、発光デバイス／ＬＥＤチップ１２を覆って位置決めされる。波長変換要素３２は、キャビティ１６に隣接する、半導体サブマウント／基板１４の上部表面内の凹部３２’内で位置決めすることができる。波長変換要素３２は、ガラス、シリコーン、硬化エポキシ、および／または、燐光体など浸漬された波長変換材料を有する他の光学的に透明な材料のうち１つまたは複数とすることができる。波長変換要素３２は、キャビティ１６を覆い、その結果、キャビティ１６から逃げる光が波長変換要素３２を通過し、その中の波長変換材料と相互作用し、たとえば合成された白色光など波長変換された光を放出することができる。

本発明のいくつかの実施形態では、波長変換要素３２は、中実部材である。具体的には、そのような諸実施形態における波長変換要素３２、３２’、３２”は、剛性の、半剛性の、または可撓性の中実部材とすることができる。図３Ａおよび図３Ｂに示されているように、波長変換要素３２、３２’、３２”は、平坦な断面３２を有することができ、または、湾曲した形状３２’は、所定の光透過パターンを有する薄いレンズ３２”を形成するように形作ることができる。たとえば、波長変換要素は、特定のＬＥＤチップ形状の光透過パターンに合致する、または所定の近視野または遠視野光パターンを形成するように形作られる光透過パターンを有することができる。波長変換要素は、平坦なもの３２（図３Ａ）、湾曲したもの３２’（図３Ａ）、ならびに／あるいは、発光デバイス１２の反対側のその上面および／または下面上の凸形３２”（図３Ｂ）および／または凹形とすることができる。また、波長変換要素は、堆積する、または他の方法でカプセルの材料内に埋め込むことができる燐光体被膜を含むことができる。

本発明のいくつかの実施形態における波長変換要素３２は、たとえば、スクリーン印刷、インクジェット印刷、ならびに／または均一な成型および切断など、低コスト、大面積製造技法を使用して、サブマウントと別々に、予め作製することができる。さらに、波長変換要素３２は、サブマウント／基板１４上で位置決めする前に、発光の均一性を改善するために、個々に、またはバルクシートで成形および試験することができる。波長変換要素３２を予め製造する、かつ／または試験することは、特に複数の燐光体を含む波長変換要素を製造することに対して、歩留まりなどにおいて利点をもたらす可能性がある。

再び図２に戻れば、本発明のいくつかの実施形態では、サブマウント／基板１４は、第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂを含むことができる。高濃度ドープされたｐ型領域３６は、第１および第２のｎ型領域３４Ａ、３４Ｂと共に、概略的に示されたツェナー接合３５Ａ、３５Ｂを形成することができる。その作製方法に応じて、それらの接合は、水平に、または垂直に形成することができる。アノードボンドパッド２２Ａは、第１のｎ型領域３４Ａと電気接触することができ、一方、カソードボンドパッド２２Ｂは、第２のｎ型領域３４Ｂと電気接触することができる。したがって、キャビティ１６内の発光デバイス１２のアノードリードノードとカソードリードノードは、一緒に取付け済み発光デバイス／ＬＥＤチップ１２に対して静電気放電（ＥＳＤ）保護を提供することができる（図２に概略的に示されている）１対の対向するツェナーダイオード接合によって接続することができる。図２にさらに示されているように、パッケージ１０は、たとえば従来の方法によって基板３１上に取り付けることができる。基板３１は、たとえば、プリント回路板、または熱放散を改善することができる金属コアプリント回路板とすることができる。

次に、図４を参照して、本発明の他の実施形態について述べる。図４に示されているように、パッケージ１００のサブマウント／基板１４内の第１および第２の高濃度ドープされたｎ型領域３４Ａ、３４Ｂは、たとえば、ｐ型基板内にｎ型ドーパントのウェルを注入または拡散することによって作製することができる。金属めっきバイア３８Ａ、３８Ｂがウェルをサブマウント／基板１４の反対の表面に接続し、外部接続のために、サブマウント／基板１４の外部表面に対する第１および第２の導電経路を完成することができる。これにより、ＬＥＤと熱放散要素（ヒートシンク、金属コアＰＣＢなど）との間で熱抵抗を低減することもできる。

ボンドパッド２２Ａ、２２Ｂと取付け用パッド２６Ａ、２６Ｂは、概して、それぞれｎ型領域３４Ａ、３４Ｂと直接電気接触するべきであり、ｐ型領域３６と（または互いに）接触するべきでなく、そうでない場合には、ＬＥＤチップ１２または埋め込まれたツェナーダイオード接合３５Ａ、３５Ｂのアノード接続用ノードとカソード接続用ノードの短絡が発生するおそれがある。したがって、たとえば、絶縁領域をパッド２６Ａ、２６Ｂと半導体基板のｐ型領域との間で位置決めすることができ、あるいは、パッド２６Ａ、２６Ｂは、ｐ型領域に重なり合わないようにサイズを制限することができる。静電気放電（ＥＳＤ）機能が必要とされない場合など、本発明のいくつかの実施形態では、サブマウントは、半絶縁半導体、セラミック、または類似の材料など、絶縁材料から作製することができる。

次に、図５を参照して、本発明の他の実施形態について述べる。図５に示されている本発明の諸実施形態で例示されているように、パッケージ２００は、光漏斗（ｌｉｇｈｔ ｆｕｎｎｅｌ）２２０が取り付けられる平面基板２１４を含むことができる。光漏斗２２０は、その中で位置決めされるカプセルの材料１６の屈折率より小さい屈折率を有する反射中実材料または透明な材料とすることができ、その結果、光漏斗２２０上で入射する光を、光漏斗２２０によって画定されたキャビティ１６を覆って位置決めされた波長変換要素３２に向かって内部反射させることができる。

本発明の諸実施形態は、たとえば、純色および／または白色ＬＥＤパッケージを提供するのに好適なものとすることができる。具体的には、本発明のいくつかの実施形態は、フットプリントが小さい白色発光パッケージを使用するチップ・オン・ボード組立体用に、また、（たとえば、導波路内に結合するために、または小ピクセルディスプレイ用に）小さいエミッタサイズが望ましい他の白色光応用分野に使用することができる。上述のように、本発明のいくつかの実施形態は、デバイスから放出された光を受け取り波長変換するために、中実波長変換部材をサブマウント上で発光デバイスを覆って位置決めして、サブマウントのキャビティ内で半導体発光デバイスをパッケージングすることを可能にすることができる。

本発明について、ｐ型ドープ基板内のｎ型ドープ領域によって形成されたツェナーダイオード接合を含む諸実施形態を参照して上述したが、本発明の他の実施形態では、ｐ型ドープ領域をｎ型ドープ基板内で設けることができることは理解されよう。本発明の他の実施形態は、ツェナーダイオード接合を基板内に含むことを必要とせず、外部回路に対する電気接続を、基板１４を介して形成された導電バイアによってなど、他の手段によって設けることができる。

次に、半導体基板を使用して半導体発光デバイス用のサブマウントを形成するための方法の特定の実施形態について、図６の流れ図を参照して、さらに述べる。図６に示されているように、動作は、発光デバイスを受け取るように構成された半導体基板内でキャビティを形成することによって、ブロック６００で始まる。キャビティは、フロアと側壁を有することができ、側壁は、フロアに対して少なくとも約９０°の角度で曲げることができる。第１および第２の導電経路を、キャビティから基板の外部表面に延びるように基板内に形成する（ブロック６１０）。第１のボンドパッドは、キャビティ内で、第１の導電経路の端部上で形成され、第２のボンドパッドは、キャビティ内で、第２の導電経路の端部上で形成される（ブロック６２０）。

次に図６を参照してさらに述べるように、追加の動作を、本発明の特定の実施形態に従って実施することができる。外部ボンドパッドを、基板の外部表面上で、それぞれの導電経路の端部で形成することができる（ブロック６３０）。さらに、剛性波長変換部材を受け取るように構成された半導体基板の上部表面上で凹部を形成することができる（ブロック６４０）。本発明のいくつかの実施形態では、キャビティのフロアおよび／または側壁を含めて、キャビティの内部表面が、反射材料でコーティングされる（ブロック６５０）。

次に、本発明のいくつかの実施形態による発光デバイスパッケージを形成する方法について、図７の流れ図を参照して述べる。図７に示されているように、動作は、サブマウントを設けることによってブロック７００で始まる。たとえば、サブマウントは、たとえば、上記の図６を参照して述べたように形成された半導体基板とすることができる。発光デバイスは、サブマウント／基板のキャビティ内で位置決めされる（ブロック７１０）。発光デバイスの第１のノードは、キャビティ内で形成された第１のボンドパッドと接触して位置決めすることができ、発光デバイスの第２のノードは、基板のキャビティ内で形成された第２のボンドパッドと接触して配置することができる。

本発明による方法の特定の実施形態では、中実波長変換部材が、その波長変換特性を決定するために予め試験される（ブロック７２０）。そのような試験は、波長変換部材を発光デバイスパッケージに接続する前にその波長特性を試験することによって、形成済み発光デバイスパッケージのより高い歩留まりを実現することができる。試験の後で、中実波長変換部材は、発光デバイスから放出された光を受け取り波長変換するように、サブマウント上で、発光デバイスを覆って位置決めされる（ブロック７３０）。図３Ａおよび図３Ｂに示されているように、波長変換部材は、キャビティ内で取り付けられた発光デバイスと反対側の、波長変換部材の上部表面上で平坦および／または凹形を有することができる。

図６および図７の流れ図、ならびに図２から図５の概略図は、本発明のいくつかの実施形態によるサブマウントおよび／または発光デバイスパッケージを形成するための方法の可能な実施態様の機能および動作を例示する。いくつかの代替の実施態様では、図について述べる上で指摘した諸動作は、図で指摘されている順序を外れて行われる可能性があることに留意されたい。たとえば、連続して示されている２つのブロック／動作は、実際、必要とされる機能に応じて、実質的に同時に実行することができ、あるいは、逆の順序で実行することができる。

上記で指摘したように、半導体基板チップキャリア／サブマウントの凹形キャビティ内でＬＥＤチップを取り付けることにより、ＬＥＤチップそれ自体よりあまり大きくない、視像サイズが小さい白色放出チップが得られる。凹形キャビティは、光共振器および集光器として働くことができる。また、取付済みＬＥＤチップは、予め製造された、またはその場で（ｉｎ−ｓｉｔｕ）形成された白色コンバータ要素を、ＬＥＤチップを覆って近接して配置するための手段を提供することができる。この配置により、ＬＥＤチップの像サイズと実質的に同じである白色エミッタの像サイズが実現される可能性がある。所望の機能に応じて、サブマウントは、従来の電子パッケージ内に一体化することができる。また、サブマウントは、独立したチップスケールパッケージを提供するために、それ自体カプセル封じすることができ、それにより、その機械的安定性が改善される可能性がある。

前述は、本発明を例示するものであり、本発明を限定するものと解釈すべきでない。本発明の幾つかの例示的な実施形態について述べたが、本発明の新規な教示および利点から実質的に逸脱することなしに、例示的な諸実施形態において多数の修正が可能であることを、当業者なら容易に理解するであろう。したがって、そのような修正すべてを、特許請求の範囲で規定されている本発明の範囲内に含むものとする。したがって、前述は本発明を例示するものであり、開示されている特定の実施形態に限定されるものと解釈すべきでないこと、また、開示されている諸実施形態ならびに他の実施形態に対する修正は添付の特許請求の範囲内に含むものとすることを理解されたい。本発明は、特許請求の範囲の均等物をその中に含めて、添付の特許請求の範囲によって規定される。

従来の発光デバイスパッケージの概略側断面図である。 本発明のいくつかの実施形態による発光デバイスパッケージの概略側断面図である。 本発明のいくつかの実施形態による波長変換要素を示す概略側断面図である。 本発明のいくつかの実施形態による波長変換要素を示す概略側断面図である。 本発明の他の実施形態による発光デバイスパッケージの概略側断面図である。 本発明の他の実施形態による発光デバイスパッケージの概略側断面図である。 本発明のいくつかの実施形態による半導体発光デバイス用サブマウントを形成するための動作を示す流れ図である。 本発明のいくつかの実施形態による半導体発光デバイスを形成するための動作を示す流れ図である。

Claims (21)

1. 半導体発光デバイス用のサブマウントであって、
   前記半導体発光デバイスを受け取るように構成されたキャビティをその中に有する半導体基板と、
   前記キャビティ内に受け取られた発光デバイスの第１のノードを、前記半導体基板を貫いて前記半導体基板の外部表面にかけて延びる第１の導電経路に結合するように位置決めされた、前記キャビティ内の第１のボンドパッドと、
   前記発光デバイスの第２のノードを、前記半導体基板を貫いて前記半導体基板の外部表面にかけて延びる第２の導電経路に結合するように位置決めされた、前記キャビティ内の第２のボンドパッドとを備え、
   前記第１の導電経路と前記第２の導電経路が、直列に結合されたバイア接続とドープ領域を含み、前記半導体基板は第１の導電型のドーパントを含み、前記第１および第２の導電経路のそれぞれのドープ領域は、第１の導電型のドーパントと異なる第２の導電型のドーパントを含み、前記バイア接続と前記第１および第２の導電経路のそれぞれのドープ領域は、それぞれのボンドパッドから前記基板の前記外部表面にかけて直列に延び、
   前記第１と第２の導電経路を結合し、前記キャビティ内に取り付けられた発光デバイスに対して静電気放電（ＥＳＤ）保護を提供する、一体化された、対向するツェナーダイオード接合をさらに備え、
   前記対向するツェナーダイオード接合は、前記第１の導電経路の少なくとも一部分および前記第２の導電経路の少なくとも一部分を形成する半導体材料の前記第２の導電型のドープ領域と、それらの間に配置された半導体材料の前記第１の導電型のドープ領域とを含む
   ことを特徴とするサブマウント。
2. 前記キャビティは、フロアと、前記フロアに対して少なくとも約９０°の角度で曲げられた側壁とを含むことを特徴とする請求項１に記載のサブマウント。
3. 前記第１および第２のボンドパッドが前記キャビティの前記フロア上に位置決めされることを特徴とする請求項２に記載のサブマウント。
4. 前記キャビティは、少なくともその中に受け取られる前記発光デバイスの高さの、前記フロアから前記半導体基板の上部表面までの高さを有することを特徴とする請求項２に記載のサブマウント。
5. 前記キャビティに隣接する前記半導体基板の上部表面内に、中実波長変換要素を受け取るように構成され、かつ前記キャビティ内の発光デバイスから放出される光を受け取るため、前記波長変換要素が前記キャビティを覆うように配置された、受取り用凹部をさらに備え、前記中実波長変換部材は、波長変換材料を中に有する剛性波長変換部材を含むことを特徴とする請求項２に記載のサブマウント。
6. 前記キャビティの前記フロアおよび／または側壁上に反射材料コーティングをさらに備えることを特徴とする請求項２に記載のサブマウント。
7. 前記第１および第２の導電経路は共に、前記半導体基板の前記外部表面の下側に延びることを特徴とする請求項１に記載のサブマウント。
8. 前記半導体基板の前記外部表面上の第１の外部取付け用パッドおよび第２の外部取付け用パッドをさらに備え、前記第１の導電経路は前記第１の外部取付け用パッドに延び、前記第２の導電経路は前記第２の外部取付け用パッドに延びることを特徴とする請求項１に記載のサブマウント。
9. 前記第１の導電型はｐ型を含み、前記第２の導電型はｎ型を含むことを特徴とする請求項１に記載のサブマウント。
10. 前記ｎ型ドープ領域は、前記第１および第２のボンドパッドのそれぞれと、または前記第１および第２の外部取付け用パッドのそれぞれと接触することを特徴とする請求項９に記載のサブマウント。
11. 前記半導体基板はｐ型基板を含み、前記ｎ型ドープ領域は、前記ｐ型基板内のｎ型ドーパントのウェルを含むことを特徴とする請求項１０に記載のサブマウント。
12. 前記第１および第２の導電経路は、半導体材料のそれぞれの第１の導電型のドープ領域から延びるそれぞれの金属充填バイア接続をさらに備えることを特徴とする請求項１に記載のサブマウント。
13. 請求項９に記載のサブマウントを含み、
    前記キャビティ内の前記発光デバイスと、
    前記発光デバイスから放出された光を受け取り波長変換するように、前記半導体基板の上部表面上で、前記発光デバイスを覆うように配置された中実波長変換部材とをさらに備えることを特徴とする発光デバイスパッケージ。
14. 前記キャビティ内で、前記発光デバイスと前記波長変換部材の間でカプセルの材料をさらに含むことを特徴とする請求項１３に記載のパッケージ。
15. 前記カプセルの材料は、少なくとも約１．５の屈折率を有することを特徴とする請求項１４に記載のパッケージ。
16. 前記中実波長変換部材は、波長変換材料を中に有するガラス、シリコン、および／または硬化エポキシの剛性波長変換部材を含むことを特徴とする請求項１３に記載のパッケージ。
17. 前記波長変換材料は、燐光体を含むことを特徴とする請求項１６に記載のパッケージ。
18. 前記発光デバイスは、発光ダイオード（ＬＥＤ）を含むことを特徴とする請求項１３に記載のパッケージ。
19. その中にキャビティを有する半導体基板であって、前記キャビティが、フロアと、前記フロアに対して少なくとも約９０°の角度で曲げられた側壁とを有する半導体基板と、
    前記キャビティ内に受け取られた発光デバイスの第１のノードに結合するように位置決めされた、前記キャビティ内の第１のボンドパッドと、
    その中に位置決めされた前記発光デバイスの第２のノードに結合するように位置決めされた、前記キャビティ内の第２のボンドパッドと、
    前記基板を貫いて、前記第１のボンドパッドから前記半導体基板の外部表面にかけて延びる第１の導電経路と、
    前記基板を貫いて、前記第２のボンドパッドから前記半導体基板の前記外部表面にかけて延びる第２の導電経路であって、前記第１の導電経路と前記第２の導電経路が、直列に結合されたバイア接続とドープ領域を含み、前記半導体基板は第１の導電型のドーパントを含み、前記第１および第２の導電経路のそれぞれのドープ領域は、第１の導電型のドーパントと異なる第２の導電型のドーパントを含み、前記バイア接続と前記第１および第２の導電経路のそれぞれのドープ領域は、それぞれのボンドパッドから前記基板の前記外部表面にかけて直列に延びた、第１の導電経路と第２の導電経路と、
    前記キャビティ内に受け取られ、前記第１および第２のボンドパッドに結合されたノードを有する発光デバイスと、
    前記第１と第２の導電経路を結合し、前記発光デバイスに静電気放電（ＥＳＤ）保護を提供する、対向するツェナーダイオード接合と、
    前記発光デバイスから放出された光を受け取り波長変換するように、前記半導体基板の上部表面上で、前記発光デバイスを覆うように配置された中実波長変換部材とをさらに備えることを特徴とする発光デバイスパッケージ。
20. 前記第１および第２の導電経路はそれぞれ、直列に結合された金属バイア接続と高濃度ドープ領域とを備えることを特徴とする請求項１に記載のサブマウント。
21. 前記第１の導電型のドーパントはｐ型ドーパントを含み、前記半導体基板はｐ型基板であり、前記第２の導電型のドーパントはｎ型ドーパントを含み、前記第２の導電型のドープ領域はｎ型にドープした領域であることを特徴とする請求項１に記載のサブマウント。

Images