JP2010532089A - 光電構成素子の製造方法および光電構成素子 - Google Patents

光電構成素子の製造方法および光電構成素子 Download PDF

Info

Publication number
JP2010532089A
JP2010532089A JP2010513638A JP2010513638A JP2010532089A JP 2010532089 A JP2010532089 A JP 2010532089A JP 2010513638 A JP2010513638 A JP 2010513638A JP 2010513638 A JP2010513638 A JP 2010513638A JP 2010532089 A JP2010532089 A JP 2010532089A
Authority
JP
Japan
Prior art keywords
semiconductor body
component carrier
semiconductor
component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010513638A
Other languages
English (en)
Other versions
JP5334966B2 (ja
JP2010532089A5 (ja
Inventor
フィッシャー ヘルムート
アイスラー ディーター
ハインドル アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2010532089A publication Critical patent/JP2010532089A/ja
Publication of JP2010532089A5 publication Critical patent/JP2010532089A5/ja
Application granted granted Critical
Publication of JP5334966B2 publication Critical patent/JP5334966B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Photovoltaic Devices (AREA)

Abstract

それぞれ一つの半導体層列を複数の半導体本体(2)が設けられる、光電構成素子(1)の製造方法が提供される。さらに複数の接続面(35)を備える構成素子担体結合体(30)が作製される。半導体本体(2)は、構成素子担体結合体(30)に対して位置決めされる。接続面(35)と所属の半導体本体(2)との間には導電接続が形成され、この半導体本体は構成素子担体結合体(30)に取付け固定される。光電構成素子(1)が完成される。このとき各光電構成素子(1)に対して、構成素子担体(3)が、半導体本体(2)が取付け固定されている構成素子担体結合体(30)から形成される。さらに光電構成素子が記載されている。

Description

本出願は、光電構成素子の製造方法および光電構成素子に関する。
光電構成素子は通例、多数のステップで作製される。ここでは例えばビーム形成のために設けられた半導体チップがしばしばハウジング体に装填される。このことはいわゆるピック・アンド・プレース法によって実行することができる。ピック・アンド・プレース法では、半導体チップが個別にハウジング体に配置される。光電構成素子のこの種の製造は比較的面倒であり、コストが掛かる。
本発明の課題は、多数の光電構成素子を簡単に、有利には大量生産で製造することのできる方法を提供することである。さらに簡単に製造することのできる光電構成素子を提供する。
これらの課題は、独立請求項に記載されている特徴を備えた発明によって解決される。本発明の有利な実施形態および発展形態は従属請求項に記載されている。
実施形態によれば、多数の光電構成素子を製造する方法において、それぞれ半導体層列を有する多数の半導体本体が作製される。さらに複数の接続面を備える構成素子担体結合体が作製される。半導体本体は、構成素子担体結合体に対して位置決めされる。接続面と所属の半導体本体との間には、それぞれ1つの導電接続が形成され、この半導体本体は構成素子担体結合体に固定される。多数の光電構成素子が完成され、各光電構成素子に対して一つの構成素子担体が構成素子担体結合体から形成される。
したがって構成素子担体は構成素子担体結合体から形成され、その後に構成素子担体に対して設けられた構成素子担体結合体の領域の上に、少なくとも一つの半導体本体が作製され、相応する接続面と電気接続される。別個の構成素子担体に半導体本体を取り付けるための面倒なピック・アンド・プレース法を省略することができる。光電構成素子の製造はこのようにして簡素化される。
変形実施例では、半導体本体が補助担体上で作製される。したがって半導体本体は補助担体上に配置される。この補助担体は、半導体本体が構成素子担体結合体に向くように構成素子担体結合体に対して配置することができる。このようにして多数の半導体本体を同時に、構成素子担体結合体に対して位置決めすることができる。これにより製造が簡素化される。
択一的な変形実施例では、半導体本体が個別に、ピック・アンド・プレース法のように構成素子担体結合体の上に配置される。個別の半導体本体は相互に依存せずに位置決めすることができる。
有利な構成では、半導体本体がそれぞれ成長基板体の上で半導体本体の半導体層列のために形成される。成長基板体は、とりわけ接続面を半導体本体と導電接続した後に完全に除去されるか、または部分的に除去され、例えば全面でまたは領域的に薄くされるか、または領域的に除去される。したがって成長基板体は、光電構成素子の製造中、とりわけ半導体本体の機械的安定性のために用いられる。これにより半導体本体を付加的に、機械的安定させる必要はない。これに対して完成した光電構成素子では、このために成長基板体はもはや必要ない。むしろ成長基板体を製造中に完全に除去することができる。したがって成長基板体を、その光学的特性に関係なく選択することができる。
別の実施形態によれば、多数の光電構成素子を製造する方法において、それぞれ半導体層列を有する多数の半導体本体が作製され、半導体本体はそれぞれ成長基板体の上で半導体層列のために形成される。さらにそれぞれ少なくとも一つの接続面を有する多数の構成素子担体が作製される。半導体本体は、構成素子担体に対して位置決めされる。構成素子担体の接続面と、この接続面に配属された半導体本体との導電接続が行われ、この半導体本体は構成素子担体に固定される。多数の光電構成素子が完成される。導電接続が行われ、半導体本体が構成素子担体に固定された後、成長基板体はそれぞれ半導体本体から完全にまたは部分的に除去される。この場合、例えば全面でまたは領域的に薄くされるか、または領域的に除去される。
したがって成長基板体の除去は、半導体本体がすでに所属の構成素子担体に固定された後に行われる。半導体本体を構成素子担体に固定する前に、成長基板体を所属の半導体本体の機械的安定化のために用いることができる。完成した光電構成素子に成長基板体は存在しないか、または部分的にしか存在しない。成長基板体が完全に除去されている場合、光電構成素子の光電特性は成長基板体に依存しない。したがって半導体本体の半導体層列用の成長基板体は、その光学的特性に依存せずに選択することができる。とりわけ半導体本体に形成されたビームに対して成長基板体は不透明に構成することができる。
別の変形実施例では、半導体本体が補助担体上で作製される。したがって半導体本体は補助担体上に配置される。この補助担体は、半導体本体が構成素子担体に向くように構成素子担体に対して配置することができる。このようにして多数の半導体本体を同時に、構成素子担体に対して位置決めすることができる。これにより製造が簡素化される。
別の択一的な変形実施例では、半導体本体が個別に、ピック・アンド・プレース法のように構成素子担体の上に配置される。個別の半導体本体は相互に依存せずに位置決めすることができる。
この方法の別の有利な構成では、構成素子担体が構成素子担体結合体内に作製される。構成素子担体結合体から構成素子担体を形成することができる。とくに有利には、成長基板体が構成素子担体結合体から完全にまたは部分的に除去された後に形成される。
光電構成素子は、構成素子担体結合体を構成素子担体に個別化することによって完成することができる。構成素子担体結合体を個別の構成素子担体個別化した後に実行すべき面倒な製造ステップを省略することができる。光電構成素子の製造はこのようにして簡素化される。
半導体本体を構成素子担体に固定する際に、補助担体と構成素子担体結合体は有利には相互に平行にまたは実質的に平行に延在する。半導体本体はこのように偏平に構成素子担体結合体の上に作製することができる。
さらに有利には成長基板体がそれぞれの半導体本体から除去された後に構成素子担体が構成素子担体結合体から形成される。したがって成長基板体の除去は結合体で実行することができる。
半導体本体は有利にはそれぞれ少なくとも一つの活性領域を有し、この活性領域はビーム形成のために設けられている。形成されたビームは、インコヒーレント、部分コヒーレント、またはコヒーレントとすることができる。とりわけ半導体本体は発光ダイオード半導体本体、例えばLED半導体本体、RCLED(共振空洞発光ダイオード)またはレーザダイオード半導体本体として構成することができる。
有利な実施形態では、少なくとも一つの半導体本体上に接触面が形成されており、この接触面は構成素子担体上にある所属の接続面と導電接続している。さらに有利には半導体本体上には別の接触面が形成されており、この接触面は構成素子担体上の別の接続面と接続されている。したがって半導体本体は2つの接触面を有し、2つの接触面はそれぞれ1つの接続面と接続されている。光電構成素子の動作時には、外部電圧を2つの接続面の間に接触面を介して印加することにより、ビーム形成のために設けられた半導体本体の活性領域に電流を注入することができる。
有利な実施形態では、接触面と別の接触面とが活性領域の同じ側に形成されている。したがって半導体本体は、一方の側で電気的に接触接続することができる。とりわけ接触面と、別の接触面は、半導体本体とは反対の側に共通の面を形成する。言い替えると、半導体本体とは反対側の、接触面の制限面は一つの面内に延在することができる。半導体本体の電気的接触接続がこのことによりさらに簡単になる。
接触面は、有利には、金属または合金を含んでいる。
有利な構成では、構成素子担体が、それぞれ金属コア導体路基板と、接続面と導体路フレームを備えるセラミック体とからなる一群の導体路基板から選択される。とりわけ構成素子担体は、剛性またはフレキシブルに構成することができる。
光電構成素子の製造時に、構成素子担体を例えば、構成素子担体結合体から機械的に切り離すことによって得ることができる。とりわけ構成素子担体は鋸引き、切断、打ち抜き、または破砕により構成素子担体結合体から形成することができる。
択一的に構成素子担体を構成素子担体結合体から形成するために、電磁ビーム、とりわけコヒーレントなビーム、例えばレーザビームを使用することができる。
別の有利な構成では、補助単体に別個の半導体本体が設けられている。この半導体本体はとくに有利にはその光電特性、例えば明度、照射特性または色位置に関して前もって選択される。とりわけ光電特性は、半導体本体をそれぞれの構成素子担体に取り付ける前に、その特性に関して測定することができる。このようにして構成素子担体がそれぞれ、所定の光電特性を有する半導体本体だけによって実装されることが保証される。
この特性の測定は、半導体本体を補助担体に配置する前に行うことができる。択一的にまたは補充的に、測定を補助担体上で実行することができる。所定の光電特性を満たさない半導体本体は補助担体から除去することができ、有利には別の半導体本体により置換することができる。
有利な改善形態では、半導体本体が構成素子担体に取り付けられた後、半導体本体は補助担体から選択的に消去される。とりわけ半導体本体は補助担体を、コヒーレントなビーム、例えばレーザビームにより選択的に露光することによって補助担体から消去することができる。
構成素子担体ないし構成素子担体結合体に固定するために設けられた半導体本体には、有利には、それぞれ一つの取付け領域が構成素子担体ないし構成素子担体結合体上で配属される。
とくに有利には、補助担体の位置決めの際に取付け領域内で半導体担体ないし半導体担体結合体上に配置される半導体本体が補助担体から分離される。構成素子担体ないし構成素子担体結合体に対して取付け領域の外に配置された半導体本体は補助担体上に残すことができ、例えば後の製造ステップで、別の構成素子担体ないしは構成素子担体結合体に固定することができる。とりわけ補助担体に配置されたすべての半導体本体を、構成素子担体ないし構成素子担体結合体上に取り付けることができる。
さらに半導体本体を構成素子担体ないし構成素子担体結合体に取り付ける際に並んで固定される2つの半導体本体の間の補助担体には、少なくとも一つの別の半導体本体を配置することができる。したがって補助担体の一つの面上に配置される半導体本体の数は、同じ面積の構成素子担体ないし構成素子担体結合体上の取付け領域の数を上回る。したがって補助担体上の半導体本体の実装密度は、構成素子担体結合体または構成素子上の取付け領域の実装密度よりも高い。
半導体本体は、例えばチェス盤状のパターンで交互に、補助担体の上に残されるか、または構成素子担体ないし構成素子担体結合体上に取り付けられる。
補助担体は剛性に、または機械的にフレキシブルに構成することができる。フレキシブルな補助担体は、必要であれば、別の担体上の半導体本体とは反対の側に配置することができる。この別の担体は補助担体を機械的に安定させる。
有利な改善形態では、補助担体は、シートとして構成されている。とりわけ半導体本体における付着性を所期のように調整、とりわけ低減することのできるシートが適する。これは例えば電磁ビーム、とりわけコヒーレントなビーム、例えばレーザビームによって行うことができる。このようにして半導体本体を、補助担体から簡単に選択して除去することができる。
半導体本体を構成素子担体に取り付けた後、補助担体、とりわけシートとして構成された補助担体を半導体本体から完全に除去することができる。
その代わりに補助担体の一部、とりわけシートとして構成された補助担体の一部を、完成した光電構成素子において半導体本体に残しておくこともできる。ここでは、製造時に半導体本体に残る痕跡、例えば接続手段の残余だけを補助担体の一部として理解すべきではない。例えばシートによって半導体本体のカバーまたは半導体本体用のハウジング体を形成することができる。
成長基板体は、有利な実施形態ではコヒーレントなビーム、例えばレーザビームによって、それぞれの半導体本体から除去される。その代わりに、成長基板体を化学的プロセス、例えば湿式または乾式化学エッチングによって、および/または機械的プロセス、例えば研磨、ラッピングまたはバフ研磨によってそれぞれ半導体本体から除去することができる。
有利な発展形態では、少なくとも一つの光電構成素子の光電特性が、構成素子担体にそれぞれの半導体本体を取り付けた後に調整される。
さらに有利にはビーム変換物質を、それぞれの半導体本体上に形成することができる。このビーム変換物質によって、光電構成素子のスペクトル照射特性を調整することができる。ビーム変換物質によって、半導体本体の活性領域に形成されるビームの一部を別の波長のビームに変換することができる。例えば混合光を、とりわけヒトの眼には白として現れる光を形成することができる。
とくに有利には、ビーム変換物質の量および/または組成は、それぞれの半導体本体に選択的に適合することができる。そのために半導体本体を、補助担体での取付け前にまたは取付け後に、その機能性と光電特性に関して特徴付けることができる。その代わりにまたはそれに加えて、光電特性、例えば明度および/または色位置の測定を、半導体本体を構成素子担体または構成素子担体結合体に取り付けた後に実行することができる。
とりわけそれぞれの半導体本体に適合されたビーム変換物質の調量によって、光電構成素子の色位置を所定の照射特性に適合することができる。
有利な実施形態では、少なくとも一つの半導体本体に光学素子が設けられている。このことは有利には構成素子担体が構成素子担体結合体から形成される前に行われる。
光学素子は予め作製しておくことができ、例えば機械的接続または接着接続によって構成素子担体または構成素子担体結合体に取付け固定される。
択一的に光学素子は半導体本体に形成することができる。この場合、光学素子は成形材料によって形成される。この成形材料は半導体本体を少なくとも領域的に変形し、所定の照射特性に応じて適切に形状付与される。成形材料は例えばプラスチックまたはシリコーンを含むことができる。
光学素子は例えばレンズまたは光導体として構成することができる。
別の有利な実施形態では、半導体本体には構造が付与されている。この構造はとりわけ半導体本体の出力結合効率を向上させるために設けることができる。この構造は有利には、構成素子担体とは反対側の半導体本体側に形成される。例えば半導体本体または半導体本体に隣接する層には粗面仕上げが施される。その代わりにまたはそれに加えて、半導体本体にフォトニクス結晶を配置および/または形成することができる。
この構造は機械的に例えば研磨、ラッピングまたはバフ研磨によって、または化学的に例えば湿式エッチングまたは乾式エッチングによって作製することができる。
別の有利な実施形態では、構成素子担体ないしは構成素子担体結合体と所属の半導体本体との間に充填材料が取り付けられる。
半導体本体を構成素子担体ないしは構成素子担体結合体に取り付ける際に、半導体本体と構成素子担体ないしは構成素子担体結合体との間に生じることのある中間スペースを少なくとも部分的に充填することができる。
この中間スペースは、とりわけ横方向に、すなわち構成素子担体ないしは構成素子担体結合体の主伸長方向に、当接面および/または接触面の間に形成される。
充填材料は半導体本体を、とりわけそれぞれの成長基板体の剥離の際に機械的に安定させる。
充填材料は有利には、毛細管作用が充填材料の中間スペースへの浸透に有利に作用するよう構成される。そのために充填材料は有利には低粘度である。
さらに充填材料は有利には電気絶縁性に構成される。このようにして、2つの隣接する接続面間の電気短絡を回避することができる。
充填材料は有利には有機材料、例えば反応性樹脂である。例えば充填材料はエポキシ樹脂を含むことができる。さらに充填材料は接着剤として構成することができる。
とくに有利には充填材料は、それぞれの成長基板体の剥離の前に取り付けられる。このようにして充填材料は半導体本体を、とりわけそれぞれの成長基板体の剥離の際に機械的に安定させることができる。
さらに有利には充填材料は流動状態で中間スペースに取り付けられ、その後に硬化される。硬化はとりわけ熱によって、または電磁ブーム、とりわけ紫外線ビームによって誘発的に行うことができる。
有利な実施形態では、光電構成素子が前記の製造ステップを実施する装置で作製される。この製造ステップは完全にまたは部分的に自動化することができ、とりわけ順次実施することができる。光電構成素子の製造はこのようにして簡素化される。
実施形態によれば光電構成素子は、少なくとも2つの接続面を備える構成素子担体と、一つの半導体層列を備える半導体本体を有する。半導体本体の半導体層列は、有利にはビームを形成するために設けられた活性領域を有する。半導体層列には少なくとも2つの接触面が形成されており、これらの接触面はそれぞれ接続面と導電接続している。半導体本体と構成素子担体との間の中間スペースには少なくとも部分的に充填材料が充填されている。
充填材料は、半導体本体の機械的安定化のために用いられる。したがって半導体本体は充填材料によって、光電構成素子の製造中も、光電構成素子の動作中も機械的に安定化される。とりわけこのことによって光電構成素子の製造、例えば半導体本体のために成長基板体を剥離することが簡単になる。
有利な実施形態では、中間スペースは横方向に、すなわち構成素子担体の主伸長方向で接続面および/または接触面により境界を画定されている。とりわけ中間スペースは、横方向に接続面の間および/または接触面の間で伸長している。中間スペースには完全にまたは部分的に、充填材料を満たすことができる。
接触面は有利には活性領域の同じ側に形成される。これにより構成素子担体の節への導電接続が簡単になる。
半導体ボディ、とりわけ活性領域はIII−V族半導体材料を含有する。III−V族半導体材料によって、ビーム形成時に高い内部量子効率を達成することができる。
既述の方法は本発明による半導体チップの製造にことに適している。したがって前記方法と関連する特徴は光電構成素子に対しても利用される。
本発明の別の特徴、有利な実施形態および有効性を以下の実施例の説明において図面と関連させて説明する。
光電構成素子を中間ステップに基づいて製造する方法の第1実施例を示す概略的断面図である。 光電構成素子を中間ステップに基づいて製造する方法の第2実施例を示す概略的断面図である。 光電構成素子を中間ステップに基づいて製造する方法の第3実施例を示す概略的断面図である。 半導体本体に対する実施例を示す概略的断面図である。 光電構成素子に対する実施例を示す概略的断面図である。
同一、同種の素子また同様に作用する素子には図面において同一の参照番号が付されている。
これらの図面はそれぞれ概略的に示されたものに過ぎず、したがって必ずしも縮尺通りに示されたものではない。むしろ、比較的小さい構成素子、またことに層厚は分かりやすくするために誇張して大きく示されている。
図1Aから1Hでは、光電構成素子を中間ステップに基づいて製造する方法の第1実施例が概略的断面図に示されている。
図1Aに示すように、補助担体4の上にはそれぞれ一つの半導体層列を備える多数の半導体本体2が作製される。半導体層列は半導体本体2を形成する。したがって半導体本体2はそれぞれ成長基板体20の上に配置される。半導体本体の半導体層列は有利にはエピタクシー法、例えばMOVPEまたはMBBで作製される。半導体本体はそれぞれ、補助担体4とは反対側の成長基板体20に配置されている。
それぞれの成長基板体20とは反対側の半導体本体2には、それぞれ一つの接触面25と別の接触面26が形成されている。したがって接触面25と別の接触面26は半導体本体の同じ側に配置されている。
接触面25,26は有利には導電性に構成されている。接触面は有利には金属、例えばAu、Sn、Cu、Ni、Ti、AlまたはPt、またはこれらの材料のうちの少なくとも1つを含有する金属合金、例えばAuGeまたはAuSnを含有する。接触面は多層に構成することもできる。
成長基板体20と接触面25,26を備える半導体本体2は、図1Aでは分かりやすくするために簡略して示されている。例えば半導体本体はそれぞれ、ビーム形成のために設けられた活性領域を有する。これは図1Aには明示されていない。半導体本体は例えばLED半導体本体として、RCLED半導体本体として、またはレーザダイオード半導体本体として設けることができる。相応して、動作時に放射されるビームは、不可干渉性、部分コヒーレントまたはコヒーレントとすることができる。
とりわけ半導体本体2および/または成長基板20は、図4に関連して説明するように構成することができる。または図4に関連して説明する特徴を少なくとも一つ有する。
変形実施例では、補助担体4が剛性の支持体として構成されている。
択一的な改善形態では、補助担体はシートとして構成されている。したがって補助担体は、機械的にフレキシブルに構成することができる。場合によりシートは別の支持体により、半導体本体2に向いた側で機械的に安定させることができる。
図1Bには、取付け領域31が設けられた構成素子担体結合体30が示されている。取付け領域は半導体本体をそれぞれ固定するために設けられている。取付け領域ではそれぞれ一つの接続面35と別の接続面36が、構成素子担体結合体の上に形成されている。
図示の実施例では、例として一つの構成素子担体結合体30だけが示されており、この構成素子担体結合体のうち、光電構成素子の製造時には2つの構成素子担体が使用される。構成素子担体結合領域301からはそれぞれ一つの構成素子担体が形成される。各構成素子担体結合領域301にはそれぞれ2つの半導体本体が配置される。もちろん構成素子担体結合領域301には、2とは異なる数の半導体本体2、例えば1つまたは3つまたはそれ以上の半導体本体を配置することができる。さらに一つの構成素子担体結合体から2つ以上の構成素子担体を使用することもできる。
構成素子担体3は、剛性またはフレキシブルに構成することができる。例えばPCB(プリント回路基板)のような導体路基板が適する。金属コア導体路基板(MCPCB)を使用することもできる。このような導体路基板は高い伝熱性を特徴とする。光電構成素子の駆動時に半導体本体内で形成される熱を、とくに効率的に廃熱することができる。
その代わりに、構成素子担体3はセラミックを含有しても良く、例えばセラミック体として構成することもできる。このようなセラミック構成素子担体の上には導電性の接続面を設けることができる。さらに構成素子担体3は、金属導体路フレームとして構成することもできる。この場合、構成素子担体結合体30は金属薄板とすることができ、この金属薄板から導体路フレームが形成される。
補助担体4は構成素子担体結合体30に対して、半導体本体2が構成素子担体結合体30に向くように位置決めされる(図1C)。このとき補助担体4は構成素子担体結合体30の上に平坦に配置することができる。
位置決めは有利には、接続面35,36が平面で見て、所属の半導体本体2Aの所属の接触面25,276と重なるように、有利には相互に機械的に接触するように行われる。接続面35と接触面25の間、並びに別の接続面36と別の接触面26との間には、導電接続が形成される。この接続は例えばはんだによって行われる。その代わりにまたはそれに加えて、導電接着剤を使用することもできる。半導体本体2Aは、構成素子担体結合体30と機械的に安定して結合することができる。
したがって半導体本体2は導電接続の形成時に、接続面35,36により機械的に安定して構成素子担体結合体301に固定される。その代わりにまたはそれに加えて、半導体本体2は導電接続とは別個に、例えば接着により構成素子担体結合体に固定することができる。
半導体本体2A間では、補助担体4上に例えばそれぞれ一つの別の半導体本体2Bが配置されている。この半導体本体2Bは構成素子担体結合体に対して、これらが取付け領域31の外になるように配置されている。この半導体本体31は、前記の方法ステップでは構成素子担体結合体30と機械的には結合されず、補助担体4の上に残ったままである。例えば組立てのために設けられた半導体本体2Aと、補助担体の上に残った半導体本体2Bは補助担体の上でチェス盤状のパターンを形成することができる。これとは異なる別のパターンも有利である。有利にはこのパターンは、構成素子担体結合体上の取付け領域31の配置に適合される。とりわけこのパターンは取付け領域の配置をシミュレートすることができる。
補助担体4の上には、複数の半導体本体の面上に、構成素子担体結合体30と同じ面積の取付け領域を形成することができる。その後半導体本体2を、構成素子担体結合体上の取付け領域よりも高い実装密度で補助担体4の上に配置することができる。
構成素子担体結合体30の構成素子担体結合領域301を実装するために、有利には、取付け領域31内で構成素子担体結合体上にある半導体本体2Aが構成素子担体結合体30と機械的に安定して結合される。
このときこの半導体本体の接触面25,26は、接続面と構成素子担体結合体30上で重なることができる。言い替えると、補助担体4上に比較的に大きな実装密度で提供された半導体本体2から、取付け領域31に対して適切に位置決めされた半導体本体を、構成素子担体結合体上での取付けのために選択するのである。
所属の成長基板体20を備える半導体本体2Aは後で、補助担体4から選択的に除去される(図1D)。半導体本体2Bはこれに対して補助担体4と機械的に結合されたままであり、補助担体4とともに構成素子担体結合体30から除去することができる。
半導体本体2Aを補助担体4から選択的に剥離することは例えば、補助担体4の付着特性を局所的に変化することにより行うことができる。とりわけ付着特性を露光によって局所的に変化させることのできる補助担体が適する。このために例えば電磁ビーム、とりわけコヒーレントなビーム、例えばレーザビームが適する。このビームは所期のように補助担体へ、補助担体上の剥離すべき半導体本体2Aの領域に照射される。補助担体4は例えば、半導体本体ないしは所属の成長基板体に対する付着特性を照射によって低減することのできるシートとすることができる。
接続面35と別の接続面36は有利には相互に離間している。半導体本体2を構成素子担体に固定する際には、半導体本体と構成素子担体結合体30との間にそれぞれ中間スペース5が発生する(図1C)。この中間スペース5は、充填材料50によって少なくとも領域的に充填することができる。充填材料は有利には、毛細管作用が充填材料の中間スペース5への浸透に有利に作用するよう構成される。
充填材料は有利には流動状態で中間スペースに浸透する。有利には充填材料は低粘度である。小さな中間スペースへの浸透がこれにより容易になる。続いて充填材料を必要な場合には硬化することができる。硬化はとりわけ熱によって、または電磁ブーム、とりわけ紫外線ビームによって誘発的に行うことができる。さらに充填材料は有利には電気絶縁性に構成される。
充填材料50は有利には有機材料、例えば樹脂、とりわけ反応性樹脂である。例えば充填材料はエポキシ樹脂を含むことができる。さらに充填材料は接着剤として構成することができる。
図1Eに示すように、成長基板体20をそれぞれの半導体本体2から除去することができる。充填材料50は、半導体本体2の機械的安定化のために用いられる。
成長基板体20の除去は完全にまたは部分的に行うことができる。有利にはレーザ剥離法が使用される。その代わりに、成長基板体を化学的プロセス、例えば湿式または乾式化学エッチングによって、および/または機械的プロセス、例えば研磨、ラッピングまたはバフ研磨によって薄くすることができ、または半導体本体から完全に除去することができる。半導体本体から剥離された成長基板体20の材料は例えば吸引することができる。
光電構成素子の製造中に成長基板体20は、それぞれの半導体本体2の機械的安定化のために用いられる。付加的な支持体による十分な安定化はこのため不要である。前記の方法では、半導体本体20が構成素子担体から生じて、すでに構成素子担体結合体上に固定された後に、成長基板体20が除去される。
これに対して完成した光電構成素子1に成長基板体は存在してはならない(図1H)。したがって半導体本体2の半導体層列用の成長基板体は、光学的特性に依存せずに選択することができる。
さらに半導体本体2は完成した光電構成素子1において、構成素子担体3により機械的に安定させることができる。付加的な支持体、例えば構成素子担体とは反対の側の半導体本体上の支持体は省略することができる。これにより光電構成素子1の構造高さを低くすることができる。
図1Fに示すように、構造29の設けられた半導体本体2は、この構造によって半導体本体からの出力結合効率が向上される。光電構成素子の駆動中にそれぞれの活性領域で形成され、半導体本体から出射するビームの割合がこのようにして高められる。
半導体本体2の構造化または半導体本体上に配置された層の構造化は、機械的に例えば研磨、ラッピングまたはバフ研磨によって、または化学的に例えば湿式エッチングまたは乾式エッチングによって行うことができる。この構造は不規則にまたは規則的に構成することができる。半導体本体の境界面での全反射によるビームの多重反射を、この構造によって緩和することができる。さらにこの構造はフォトニック結晶に従い形成することができる。
作製すべき光電構成素子のスペクトル特性を調整するために、半導体本体2上にビーム変換物質、例えばルミネセンスコンバータまたは燐光体を形成することができる。ビーム変換物質は例えば半導体本体2葉のカバー6に形成することができる。半導体本体2では形成されたビームが少なくとも部分的に、ビーム変換物質によって他の波長のビームに変換される。このようにして混色光、有利にはヒトの眼に白として現れる光を、光電構成素子から照射することができる。
これとは異なり、ビーム変換物質はカバー6とは異なる別個の層に形成することもできる。この層は、構成素子担体結合体30とは反対の側で半導体本体に取り付けることができる。例えばカバーは樹脂、例えば化学反応樹脂、またはシリコーンを含有することができる。
とりわけ、半導体本体から照射されるビームのスペクトル特性を、ビーム変換物質の取付け前に測定し、ビーム変換物質の量および/または組成を、測定結果に基づいて調整することができる。このようにして例えばCIEグラフにおける光電構成素子の色位置を正確に調整することができる。
さらにビーム変換物質の量および/または組成は選択的にそれぞれの半導体本体に適合することができる。したがって量および/または組成を、半導体本体ごとに相互に依存しないで調整することができる。
ビーム変換物質の取付けは、例えば各半導体本体に対して個別にミクロ調量器によって行うことができる。
相応にして必要な場合には、光電構成素子1の明度を、前もって実行したそれぞれの半導体本体から照射されるビーム出力の測定結果に従い調整し、所定の値に適合することができる。このために半導体本体上には例えば層を形成することができ、この層が半導体本体から照射されるビームの一部を所期のように吸収するようにする。
さらにカバー6は光学素子7にしたがって成形することができる。この場合、光学素子は半導体本体2上に形成することもできる。これとは異なり、光学素子を前もって作製し、構成素子に取付け固定することもできる。とりわけ光学素子はレンズまたは光導体として構成することができる。有利には光学素子は、半導体本体内に形成されたビームに対して透明な材料から作製される。例えば光学素子7はプラスチック、シリコーン、またはガラスをベースにするか、またはそれらの材料からなる。
構成素子担体結合体30から構成素子担体3を形成することができる。このことは例えば機械的分離、例えば鋸、切断、分裂、打ち抜きまたは折りによって、またはコヒーレントなビーム、例えばレーザビームによって行うことができる。2つの完成した光電構成素子1が図1Hに示されている。
したがって前記方法では、構成素子担体3を構成素子担体結合体から形成する前に、多数の製造ステップを実行することができる。光電構成素子1の製造はこのことにより簡素化されるとりわけそれぞれ成長基板体20を備える半導体本体2を、構成素子担体結合体30に取り付けることができる。その後で成長基板体20を除去することができる。これにより光電構成素子1から成長基板体をなくすことができる。
前記の方法とは異なり半導体本体2を、図1Cと1Dに関連して説明した方法ステップの代わりに個別に構成素子担体結合体に位置決めし、その後に固定することもできる。位置決めは、例えばピック・アンド・プレース法で行うことができる。さらなる方法ステップ、とりわけ図1Eと関連して説明した成長基板体を、上に説明したように除去することができる。それぞれの成長基板体20はこの変形例では、半導体本体の取り付け中に半導体本体の機械的安定化のために用いられ、その後に除去される。
前記の方法ステップは有利には、多数の光電構成素子のために一つの装置で実施する。とりわけこれらの方法ステップは完全自動化して、または少なくとも部分的に自動化して実施することができる。光電構成素子の製造はこのようにして十分に簡素化される。
多数の半導体チップを製造するための方法の第2実施例が、概略的な断面図で示した中間ステップに基づき、図2A〜2Gに示されている。第2実施例は実質的に図1A〜図1Hと関連して説明した第1実施例に対応する。相違点は補助担体4の一部41が、構成素子担体結合体30に固定された半導体本体2Aに残っていることである。このことが図2Dに示されている。補助担体4のこの部分によって、図2Eに示すように半導体本体2用のカバー6を形成することができる。
カバーによって半導体本体2をカプセル化し、外部の影響から保護することができる。その代わりにまたは追加で、補助担体のこの部分によって、半導体本体2用のケーシング体をそれぞれ形成することができる。例えば補助担体はシートによって形成することができ、このシートは半導体本体2に成形することができる。この成形は例えば熱的に誘発して行うことができる。例えば半導体本体を構成素子担体結合体とともに、シートの有転位より上の温度に加熱することができる。その代わりにシートを局所的にコヒーレントなビーム、例えばレーザビームによって加熱することもできる。
さらに第1実施例との相違点は、前もって作製された光学素子7が構成素子担体結合体30に取付け固定されることである。光学素子は例えば平面凸レンズとして構成されている。これとは異なっていても良く、達成すべき照射特性に応じて光学素子に対する他の形状も有利であり得る。光学素子7は例えば接着によって構成素子担体3に取付け固定することができる。
図1Aから1Hに関連して説明したように、半導体本体、とりわけカバー6にはビーム変換物質を取り付けることができる(明示的には図示されていない)。
多数の半導体チップを製造するための方法の第3実施例が、概略的な断面図で示した中間ステップに基づき、図3A〜3Gに示されている。第3実施例は実質的に図1A〜図1Hと関連して説明した第1実施例に対応する。
第1実施例との相違点は、図3Bに示すように構成素子担体3がすでに前もって作製されて用意されていることである。このために構成素子担体は取付け担体上に配置することができる(明示的には図示されていない)。したがって構成素子担体3は構成素子担体結合体の中に作製されない。構成素子担体3は構成素子担体結合体301に相応して、例としてそれぞれ2つの取付け領域31を有する。取付け領域ではそれぞれ一つの接続面35と別の接続面36が、構成素子担体3の上に形成されている。構成素子担体3はそれぞれこれとは異なる数の取付け領域を有することができ、例えば1つまたは2つ以上の取付け領域を有することができる。
図3Aならびに3Cから3Gに示された別の製造ステップは、図1Aならびに1Cから1Gに関連して説明したように実施することができる。ここで構成素子担体3は実質的に、第1実施例の構成素子担体結合領域301に相当する。とりわけ取付け領域31に配属された半導体本体2は、それぞれの構成素子担体3に取付け固定される。
図1Aから1Hに関連して説明した第1実施例に相応して、半導体本体2と半導体支持体3との間に、半導体本体を構成素子担体に取付け固定する際に形成される中間空間50を充填することができる。
図示の第3実施例とは異なり、図2Aから2Gに関連して説明した第2実施例も前記の特徴を使用することができる。とりわけ光学素子7は予め作製することができる。さらに補助担体4の一部は半導体本体2に残すことができる。
第1実施例とは異なり、図1Hに示された構成結合体からなる構成素子担体は、第3実施例による方法の際には必要ない。
第3実施例による前記の方法とは異なり半導体本体2を、図3Cと3Dに関連して説明した方法ステップの代わりに個別に構成素子担体結合体に位置決めし、その後に固定することもできる。位置決めは、例えばピック・アンド・プレース法で行うことができる。さらなる方法ステップ、とりわけ図3Eと関連して説明した成長基板体を、上に説明したように除去することができる。それぞれの成長基板体20はこの変形例では、半導体本体の取り付け中に半導体本体の機械的安定化のために用いられ、その後に除去される。
図4は、半導体本体2に対する実施例を概略的断面図に示す。この半導体本体は、図1Aから1H、2Aから2Gないし3Aから3Gに基づいて説明した方法の実施例にとくに適する。
半導体本体1は発光ダイオード半導体本体として構成されており、非コヒーレントな放射を生成するために設けられている。活性領域21、n導電形半導体層22およびp導電半導体層23を有する半導体層列が半導体本体2を形成する。半導体本体2の半導体層列は成長基板体20の上に配置される。成長基板体20は有利には成長基板、例えばウェハからの個別化により生じる。成長基板上には半導体層列を作製することができ、この半導体層列から半導体本体2が有利にはMOVPEまたはMBEによりエピタキシャルに形成される。
半導体本体2,とりわけ活性領域21はIII−V族半導体材料を含有する。III−V−半導体材料は、紫外線スペクトル領域(Inx Gay Al1-x-y N)から、可視スペクトル領域(Inx Gay Al1-x-y N、とりわけ青から緑のビームに対して、またはInx Gay Al1-x-y P、とりわけ黄から赤のビームに対して)にわたり赤外線スペクトル領域(Inx Gay Al1-x-y As)まででビーム形成するのにとくに適する。ここではそれぞれ、0≦x≦1、0≦y≦1およびx+y≦1、有利にはx≠0,y≠0,x≠1およびy≠1が適用される。とりわけ前記材料システムからのIII−V−半導体材料により、ビーム形成の際に有利には高い内部量子効率が達成される。
成長基板として、半導体本体に析出すべき材料とは関係なく、例えば半導体基板、GaAs、Si、SiC、GaN、InPまたはGaPを含む基板、またはそのような材料からなる基板を使用することができる。サファイア基板も使用することができる。
n導電形半導体層22は、活性領域と成長基板体20との間に配置されている。しかしn導電形半導体層とp導電半導体層23の活性領域21を基準にした配置は交換しても良い。したがってp導電半導体層を活性領域21と成長基板体20との間に配置することができる。
成長基板体20とは反対側の活性領域21には、接触面25と別の接触面26が形成されている。したがって接触面25と別の接触面26は活性領域21の同じ側に配置されている。したがって半導体本体の外部電気接触接続を、半導体本体の側から、とりわけ活性領域の側から行うことができる。
接触面25,26は有利には導電性に構成されている。接触面は有利には金属、例えばAu、Sn、Cu、Ni、Ti、AlまたはPt、またはこれらの材料のうちの少なくとも1つを含有する金属合金、例えばAuGeまたはAuSnを含有する。接触面は例えばスパッタリングまたは蒸着により半導体本体上に作製することができる。
さらに半導体本体2は少なくとも一つの切欠部27を有する。この切欠部は、半導体本体2の成長基板体20とは反対の側から発し、活性領域21を通って伸長している。
切欠部27内では半導体本体2に、切欠部の側面で絶縁層28が設けられている。さらに絶縁層が別の接触面26と半導体本体との間に形成されている。絶縁層は酸化物、例えば酸化ケイ素、窒化物、例えば窒化ケイ素、または酸窒化物、例えば酸窒化ケイ素を含有することができる。
切欠部27を通って絶縁層28の上では、別の接触面26とn導電形半導体層22との導電接続が形成される。外部電圧を接触面25と別の接触面26との間に印加することによって、電流が活性領域21を通って流れ、そこで電子ホールペアの再結合によって電磁ビームを形成することができる。
半導体本体2とは反対の側に形成された接触面25と別の接触面26は有利には平面である。したがって半導体本体2を簡単に構成素子担体に取付け固定することができる。
図示の実施例とは異なり、半導体本体2は2つまたはそれ以上の切欠部を、n導電形半導体層22の接触接続のために有することができる。電荷担体を活性領域21に側方に均等に打ち込むことが、これにより簡単になる。
図5は、光電構成素子に対する実施例を示す概略的断面図である。
光電構成素子1は構成素子担体3を有する。構成素子担体には2つの半導体本体2が取り付けられている。それぞれ接触面25と別の接触面26が配置された半導体本体2は、図4に関連して説明したように構成される。ビームを形成するために設けられた活性領域21を備えた半導体層列が半導体本体2を形成する。半導体本体が図4に関連して説明したように形成されているそれぞれの成長基板体20は、図5に示した完成した光電構成素子では半導体本体から完全に除去されている。しかしこれとは異なり、成長基板体を領域毎に薄くするか除去することもできる。
接触面25と別の接触面26は、それぞれ構成素子担体の接続面35と別の接続面36に導電接続されている。半導体本体2と構成素子担体3との間には中間空間5が形成される。中間空間は側方に領域毎に、接続面35,36および/または接触面25,26により境界が画定されている。
中間空間5には充填材料50が満たされている。充填材料は、半導体本体2の機械的安定化のために用いられる。このようにして半導体本体2はとりわけ、光電構成素子の製造中に比較的大きな機械的負荷に耐えられる。光電構成素子1の製造はこのことにより簡素化される。
図示の実施例とは異なり、中間空間5には部分的にだけ充填材料を充填することができる。この場合も、充填材料は有利には半導体本体2を十分に機械的に安定化する。
半導体本体2はカバー6により包囲されてる。このカバーは半導体本体を有利にはカプセル化する。カバーによって半導体本体をそれぞれ外部の影響、例えば湿気から保護することができる。
図1Aから1Hに関連して説明したように、カバー6にはビーム変換物質を埋め込むことができる。その代わりにまたはそれに加えて、ビーム変換物質がカバー6とは別個の層を形成することができる。
さらに少なくとも一つの半導体本には、図1Fに関連して説明したように構造を設けることができる。
光電構成素子1の別のエレメント、とりわけ構成素子担体3、接続面35,36および光学素子7は、図1Aから1H、2Aから2Gおよび3Aから3Gに関連して説明したように構成することができる。
本願は、独国特許出願第10 2007 030 314.0号および独国特許出願第10 2007 043 877.1号の優先権を主張するものであり、その開示内容は引用によって本願の開示内容に含まれるものとする。
本発明は実施例に基づいた説明に制限されるものではない。むしろ本発明は、とりわけ請求項に記載の特徴の各組合わせを含むすべての新たな特徴とすべての組合せとを含む。このことは、このような特徴または組合せ自体が請求項または実施例に明示的に記載されていない場合も同様である。

Claims (15)

  1. 複数の光電構成素子(1)を製造する方法において、
    a) それぞれ一つの半導体層列を備える複数の半導体本体(2)を設け、
    b) 構成素子担体結合体(3)に複数の接続面(35)を設け、
    c) 前記半導体本体(2)を構成素子担体結合体(30)に対して位置決めし、
    d) 前記構成素子担体結合体(30)の接続面(35)を、該接続面に配属された半導体本体(2)と導電接続し、該半導体本体(2)を該構成素子担体結合体(30)に取付け固定し、
    e) 多数の光電構成素子(2)を完成し、各光電構成素子(1)に対して一つの構成素子担体(3)が前記構成素子担体結合体(30)から形成される、ことを特徴とする製造方法。
  2. 請求項1記載の製造方法であって、
    ・前記半導体本体(2)を前記ステップa)で補助担体(4)に配置し、該補助担体(4)を前記ステップ(c)で前記構成素子担体結合体に対して、前記半導体本体(2)を前記構成素子担体結合体(30)の方に向くように位置決めし、
    ・前記ステップe)で前記補助担体(4)の上に、前記ステップd)で構成素子担体結合体(30)の上に並置して取付け固定された2つの半導体本体(2)の間に別の半導体本体(2)を配置する製造方法。
  3. 請求項1または2記載の製造方法であって、
    半導体本体(2)は、該半導体本体(2)の半導体層列用の成長基板体(20)の上にそれぞれ形成されており、該成長基板体(20)は前記ステップd)の後に完全にまたは部分的に除去される製造方法。
  4. 請求項1から3までのいずれか一項記載の製造方法であって、
    前記ステップb)で構成素子担体結合体(30)の上に複数の取付け領域(31)を形成し、該取付け領域は半導体本体(2)を取付け固定するために設けられ、
    前記ステップc)でそれぞれ取付け領域(31)内に配置され半導体本体(2A)は補助担体(4)から分離され、
    取付け領域(31)の外に配置された半導体本体(2B)は補助担体(4)の上に残される製造方法。
  5. 複数の光電構成素子(1)を製造する方法において、
    a) それぞれ一つの半導体層列を備える複数の半導体本体(2)を設け、
    このとき該半導体本体(2)を、半導体本体(2)の半導体層列用の成長基板体(20)の上にそれぞれ形成し、
    b) それぞれ少なくとも一つの接続面(35)を有する複数の構成素子担体(3)を設け、
    c) 前記半導体本体を前記構成素子担体(3)に対して位置決めし、
    d) 前記構成素子担体(3)の接続面(35)を、該接続面に配属された半導体本体(2)と導電接続し、該半導体本体(2)を該構成素子担体(3)に取付け固定し、
    e) 複数の光電構成素子(1)を完成し、このとき成長基板体(20)は半導体本体(2)からそれぞれ完全にまたは部分的にだけ除去される製造方法。
  6. 請求項5記載の製造方法であって、
    前記構成素子担体(3)は前記ステップb)で、構成素子担体結合体(30)に形成される製造方法。
  7. 請求項5または6記載の製造方法であって、
    半導体本体(2)は前記ステップc)で個別に構成素子担体結合体に配置される製造方法。
  8. 請求項5または6記載の製造方法であって、
    ・前記半導体本体(2)を前記ステップa)で補助担体(4)に配置し、該補助担体(4)を前記ステップ(c)で前記構成素子担体(3)に対して、前記半導体本体(2)を前記構成素子担体(3)の方に向くように位置決めし、
    ・前記ステップe)で前記補助担体(4)の上に、前記ステップd)で構成素子担体(3)の上に並置して取付け固定された2つの半導体本体(2)の間に別の半導体本体(2)を配置する製造方法。
  9. 請求項2または8記載の製造方法であって、
    前記補助担体(4)には前記ステップa)で別個の半導体本体(2)が設けられ、該別個の半導体本体は光電特性に関して前もって選択されている製造方法。
  10. 請求項2、8または9記載の製造方法であって、
    半導体本体(2)は前記ステップd)で選択的に補助担体(4)から解離される製造方法。
  11. 請求項2、8、9または10記載の製造方法であって、
    前記補助担体(4)はシートとして構成されている製造方法。
  12. 請求項11記載の方法であって、
    前記シートの一部は、完成した光電構成素子では半導体本体(2)に残っている製造方法。
  13. 請求項5または請求項5を引用する請求項記載の方法であって、
    前記ステップb)で構成素子担体(3)の上にそれぞれ少なくとも一つの取付け領域(31)を形成し、該取付け領域は半導体本体(2)を取付け固定するために設けられ、
    前記ステップc)でそれぞれ取付け領域(31)内に配置され半導体本体(2A)は補助担体(4)から分離され、
    取付け領域(31)の外に配置された半導体本体(2B)は補助担体(4)の上に残される製造方法。
  14. 少なくとも2つの接続面(35,36)を備える構成素子担体(32)と、半導体層列を備える半導体本体(2)とを有する光電構成素子(1)であって、
    前記半導体本体(2)の上には少なくとも2つの接触面(25,26)が形成されており、
    該接触面はそれぞれ接続面(35,36)と導電接続しており、
    半導体本体(2)と構成素子担体(3)との間の中間空間(5)は少なくとも部分的に充填材料(50)によって満たされている光電構成素子。
  15. 請求項14記載の光電構成素子であって、
    前記接触面(25,26)は、活性領域(21)の同じ側に形成されている光電構成素子。
JP2010513638A 2007-06-29 2008-05-07 光電構成素子の製造方法 Expired - Fee Related JP5334966B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102007030314 2007-06-29
DE102007030314.0 2007-06-29
DE102007043877A DE102007043877A1 (de) 2007-06-29 2007-09-14 Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
DE102007043877.1 2007-09-14
PCT/DE2008/000776 WO2009003435A1 (de) 2007-06-29 2008-05-07 Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement

Publications (3)

Publication Number Publication Date
JP2010532089A true JP2010532089A (ja) 2010-09-30
JP2010532089A5 JP2010532089A5 (ja) 2012-05-24
JP5334966B2 JP5334966B2 (ja) 2013-11-06

Family

ID=40092637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010513638A Expired - Fee Related JP5334966B2 (ja) 2007-06-29 2008-05-07 光電構成素子の製造方法

Country Status (8)

Country Link
US (1) US20100171215A1 (ja)
EP (1) EP2162927B1 (ja)
JP (1) JP5334966B2 (ja)
KR (1) KR101433423B1 (ja)
CN (1) CN101681964B (ja)
DE (1) DE102007043877A1 (ja)
TW (1) TWI385825B (ja)
WO (1) WO2009003435A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071273A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置
JP2013507011A (ja) * 2009-10-06 2013-02-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 変換素子を介したオプトエレクトロニクス半導体コンポーネントの接続方法およびオプトエレクトロニクス半導体コンポーネント
JP2017050356A (ja) * 2015-08-31 2017-03-09 シチズン電子株式会社 発光装置の製造方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030815A1 (de) 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
GB2464102A (en) * 2008-10-01 2010-04-07 Optovate Ltd Illumination apparatus comprising multiple monolithic subarrays
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
KR101601622B1 (ko) 2009-10-13 2016-03-09 삼성전자주식회사 발광다이오드 소자, 발광 장치 및 발광다이오드 소자의 제조방법
DE102010009015A1 (de) 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
GB2484713A (en) 2010-10-21 2012-04-25 Optovate Ltd Illumination apparatus
US8227271B1 (en) * 2011-01-27 2012-07-24 Himax Technologies Limited Packaging method of wafer level chips
US8241932B1 (en) 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
KR101766298B1 (ko) * 2011-03-30 2017-08-08 삼성전자 주식회사 발광소자 및 그 제조방법
WO2013112435A1 (en) 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US8907362B2 (en) 2012-01-24 2014-12-09 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
US8896010B2 (en) 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
JP6008940B2 (ja) * 2012-03-13 2016-10-19 シチズンホールディングス株式会社 半導体発光装置及びその製造方法
WO2013150427A1 (en) * 2012-04-05 2013-10-10 Koninklijke Philips N.V. Led thin-film device partial singulation prior to substrate thinning or removal
US20140048824A1 (en) 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102013111496A1 (de) 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102014100542A1 (de) * 2014-01-20 2015-07-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer lateral strukturierten Schicht und optoelektronisches Halbleiterbauteil mit einer solchen Schicht
WO2015119858A1 (en) 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
MY182253A (en) * 2014-07-20 2021-01-18 X Celeprint Ltd Apparatus and methods for micro-transfer-printing
CN105789196B (zh) 2014-12-22 2019-10-08 日月光半导体制造股份有限公司 光学模块及其制造方法
US20160359080A1 (en) 2015-06-07 2016-12-08 Solarcity Corporation System, method and apparatus for chemical vapor deposition
DE102015116983A1 (de) * 2015-10-06 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
ES2896179T3 (es) * 2016-05-13 2022-02-24 Commissariat Energie Atomique Procedimiento de fabricación de un dispositivo optoelectrónico que incluye una pluralidad de diodos de nitruro de galio
US9748434B1 (en) 2016-05-24 2017-08-29 Tesla, Inc. Systems, method and apparatus for curing conductive paste
US9954136B2 (en) 2016-08-03 2018-04-24 Tesla, Inc. Cassette optimized for an inline annealing system
US10115856B2 (en) 2016-10-31 2018-10-30 Tesla, Inc. System and method for curing conductive paste using induction heating
CN108122732B (zh) * 2016-11-29 2020-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
DE102017101536B4 (de) 2017-01-26 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Selektieren von Halbleiterchips
KR102514503B1 (ko) * 2017-03-13 2023-03-27 서울반도체 주식회사 디스플레이 장치 제조 방법
GB201705364D0 (en) 2017-04-03 2017-05-17 Optovate Ltd Illumination apparatus
GB201705365D0 (en) 2017-04-03 2017-05-17 Optovate Ltd Illumination apparatus
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
FR3066320B1 (fr) * 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
GB201800574D0 (en) 2018-01-14 2018-02-28 Optovate Ltd Illumination apparatus
GB201803767D0 (en) 2018-03-09 2018-04-25 Optovate Ltd Illumination apparatus
GB201807747D0 (en) 2018-05-13 2018-06-27 Optovate Ltd Colour micro-LED display apparatus
DE102018120881A1 (de) * 2018-08-27 2020-02-27 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
DE102019121672A1 (de) * 2019-08-12 2021-02-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren und vorrichtung zum aufnehmen und ablegen von optoelektronischen halbleiterchips
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
WO2020182278A1 (en) * 2019-03-08 2020-09-17 Osram Opto Semiconductors Gmbh Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
TW202102883A (zh) 2019-07-02 2021-01-16 美商瑞爾D斯帕克有限責任公司 定向顯示設備
EP4018236A4 (en) 2019-08-23 2023-09-13 RealD Spark, LLC DEVICE FOR DIRECTIONAL LIGHTING AND VISIBILITY DISPLAY
EP4028804A4 (en) 2019-09-11 2023-10-25 RealD Spark, LLC DEVICE FOR DIRECTIONAL LIGHTING AND VISIBILITY DISPLAY
US11163101B2 (en) 2019-09-11 2021-11-02 Reald Spark, Llc Switchable illumination apparatus and privacy display
JP2022550938A (ja) 2019-10-03 2022-12-06 リアルディー スパーク エルエルシー 受動光学ナノ構造を含む照射装置
JP2022550540A (ja) 2019-10-03 2022-12-02 リアルディー スパーク エルエルシー 受動光学ナノ構造を備える照明装置
CN115136065A (zh) 2020-02-20 2022-09-30 瑞尔D斯帕克有限责任公司 照明和显示设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617384A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPH11191642A (ja) * 1997-12-26 1999-07-13 Rohm Co Ltd 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
JP2002241586A (ja) * 2001-02-19 2002-08-28 Matsushita Electric Ind Co Ltd 波長変換ペースト材料、複合発光素子、半導体発光装置及びそれらの製造方法
JP2003209346A (ja) * 2002-01-16 2003-07-25 Sony Corp 部品の実装方法及び電子装置
JP2007123311A (ja) * 2005-10-25 2007-05-17 Kyocera Corp 照明装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4305296C3 (de) * 1993-02-20 1999-07-15 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer strahlungsemittierenden Diode
EP2169733B1 (de) * 1997-09-29 2017-07-19 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle
JP4491948B2 (ja) * 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
US6795751B2 (en) * 2000-12-06 2004-09-21 Honeywell International Inc. System and method to accomplish high-accuracy mixing
JP4461616B2 (ja) * 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
US6417019B1 (en) * 2001-04-04 2002-07-09 Lumileds Lighting, U.S., Llc Phosphor converted light emitting diode
KR101247727B1 (ko) * 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자 제조 방법
JP4082242B2 (ja) * 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
DE102004036295A1 (de) * 2003-07-29 2005-03-03 GELcore, LLC (n.d.Ges.d. Staates Delaware), Valley View Flip-Chip-Leuchtdioden-Bauelemente mit Substraten, deren Dicke verringert wurde oder die entfernt wurden
JP2005093649A (ja) * 2003-09-17 2005-04-07 Oki Data Corp 半導体複合装置、ledプリントヘッド、及び、それを用いた画像形成装置
US7408566B2 (en) * 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
WO2005062905A2 (en) * 2003-12-24 2005-07-14 Gelcore Llc Laser lift-off of sapphire from a nitride flip-chip
NL1029688C2 (nl) * 2005-08-05 2007-02-06 Lemnis Lighting Ip Gmbh Werkwijze voor het vervaardigen van een elektrische schakeling voorzien van een veelvoud van LED's.
US7125734B2 (en) * 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US7290946B2 (en) * 2005-03-11 2007-11-06 Cortek Opto Corp. Optical subassembly
US7673466B2 (en) * 2005-08-31 2010-03-09 Pacy David H Auxiliary power device for refrigerated trucks
JP4966199B2 (ja) * 2005-09-20 2012-07-04 ルネサスエレクトロニクス株式会社 Led光源
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
US20070200063A1 (en) * 2006-02-28 2007-08-30 Virgin Islands Microsystems, Inc. Wafer-level testing of light-emitting resonant structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617384A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPH11191642A (ja) * 1997-12-26 1999-07-13 Rohm Co Ltd 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
JP2002241586A (ja) * 2001-02-19 2002-08-28 Matsushita Electric Ind Co Ltd 波長変換ペースト材料、複合発光素子、半導体発光装置及びそれらの製造方法
JP2003209346A (ja) * 2002-01-16 2003-07-25 Sony Corp 部品の実装方法及び電子装置
JP2007123311A (ja) * 2005-10-25 2007-05-17 Kyocera Corp 照明装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071273A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置
JP2013507011A (ja) * 2009-10-06 2013-02-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 変換素子を介したオプトエレクトロニクス半導体コンポーネントの接続方法およびオプトエレクトロニクス半導体コンポーネント
US8841159B2 (en) 2009-10-06 2014-09-23 Osram Opto Semiconductors Gmbh Contacting an optoelectronic semiconductor component through a conversion element and corresponding optoelectronic semiconductor component
US9362466B2 (en) 2009-10-06 2016-06-07 Osram Opto Semiconductors Gmbh Contacting an optoelectronic semiconductor component through a conversion element and corresponding optoelectronic semiconductor component
JP2017050356A (ja) * 2015-08-31 2017-03-09 シチズン電子株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
KR101433423B1 (ko) 2014-08-27
TWI385825B (zh) 2013-02-11
KR20100045980A (ko) 2010-05-04
US20100171215A1 (en) 2010-07-08
WO2009003435A1 (de) 2009-01-08
JP5334966B2 (ja) 2013-11-06
EP2162927B1 (de) 2018-10-24
EP2162927A1 (de) 2010-03-17
TW200905930A (en) 2009-02-01
CN101681964B (zh) 2013-05-08
DE102007043877A1 (de) 2009-01-08
CN101681964A (zh) 2010-03-24

Similar Documents

Publication Publication Date Title
JP5334966B2 (ja) 光電構成素子の製造方法
JP6073428B2 (ja) オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
JP6161709B2 (ja) 複数のオプトエレクトロニクス半導体素子を製造するための方法
KR101230622B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
EP2206165B1 (en) Robust light emitting diode structure with removed substrate and added optical element, method of manufacturing the same
KR101460392B1 (ko) 복수 개의 광전 소자들의 제조 방법 및 광전 소자
CN104157636B (zh) 发光装置及其制造方法
KR101761834B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101768720B1 (ko) 표면 실장 led 모듈 및 표면 실장 led 모듈의 제조 방법
CN103003966B (zh) 具有波长变换层的发光二级管芯片及其制造方法,以及包括其的封装件及其制造方法
JP6066148B2 (ja) オプトエレクトロニクスモジュール及びオプトエレクトロニクスモジュールの製造方法
EP2388838A1 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
KR101587299B1 (ko) 복수의 광전 소자의 제조 방법
CN105702832A (zh) 用于发光器件的载体
KR101426433B1 (ko) 반도체 발광소자를 제조하는 방법
JP2002094123A (ja) 表面実装型発光ダイオード及びその製造方法
KR101797560B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
CN105409017A (zh) 可表面安装的光电子半导体组件和用于制造至少一个可表面安装的光电子半导体组件的方法
KR101426434B1 (ko) 반도체 발광소자를 제조하는 방법
KR101873503B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20120106624A (ko) 반도체 발광 장치 웨이퍼 및 반도체 발광 장치의 제조 방법
KR20160072340A (ko) 반도체 발광소자 패키지의 제조 방법
EP2930749B1 (en) Light-emitting device and method of producing the same
US8217566B2 (en) Electroluminescent device and method for producing an electroluminescent device
KR101700899B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120820

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130730

R150 Certificate of patent or registration of utility model

Ref document number: 5334966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees