KR101460392B1 - 복수 개의 광전 소자들의 제조 방법 및 광전 소자 - Google Patents

복수 개의 광전 소자들의 제조 방법 및 광전 소자 Download PDF

Info

Publication number
KR101460392B1
KR101460392B1 KR1020107001911A KR20107001911A KR101460392B1 KR 101460392 B1 KR101460392 B1 KR 101460392B1 KR 1020107001911 A KR1020107001911 A KR 1020107001911A KR 20107001911 A KR20107001911 A KR 20107001911A KR 101460392 B1 KR101460392 B1 KR 101460392B1
Authority
KR
South Korea
Prior art keywords
semiconductor body
carrier
semiconductor
connection
layer
Prior art date
Application number
KR1020107001911A
Other languages
English (en)
Other versions
KR20100028654A (ko
Inventor
시그프레이드 허만
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20100028654A publication Critical patent/KR20100028654A/ko
Application granted granted Critical
Publication of KR101460392B1 publication Critical patent/KR101460392B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 복수 개의 광전 소자들의 제조 방법에 관한 것으로, 상기 방법은: 복수 개의 소자 영역들을 갖는 연결 캐리어 결합물을 준비하고, 이 때 상기 소자 영역들에 각각 적어도 하나의 전기적 연결 영역이 구비되도록 하는 단계, 복수 개의 별도의 반도체 몸체들이 배치된 반도체 몸체 캐리어를 준비하되, 상기 반도체 몸체들은 상기 반도체 몸체 캐리어와 결합되고, 활성 영역을 갖는 반도체 층 시퀀스를 각각 포함하도록 하는 단계, 상기 연결 캐리어 결합물 및 상기 반도체 몸체 캐리어를 서로 상대적으로 배치하되, 상기 반도체 몸체들이 상기 소자 영역들을 향하도록 배치하는 단계, 상기 복수 개의 반도체 몸체들을 각각의 반도체 몸체에 부속한 소자 영역의 실장 영역에서 상기 연결 캐리어 결합물과 기계적으로 결합하고, 각각의 반도체 몸체를 상기 반도체 몸체에 부속한 소자 영역의 연결 영역과 전기 전도적으로 결합하며 상기 연결 캐리어 결합물과 결합되어야 하거나 결합된 반도체 몸체들을 상기 반도체 몸체 캐리어로부터 분리하는 단계, 및 연결 캐리어 결합물을 복수 개의 별도 광전 소자들로 나누는 단계를 포함하며, 상기 광전 소자들이 상기 소자 영역을 갖는 연결 캐리어 및 상기 연결 캐리어상에 배치되며 상기 연결 영역과 전기 전도적으로 결합된 반도체 몸체를 포함하는 것을 특징으로 한다.

Description

복수 개의 광전 소자들의 제조 방법 및 광전 소자{METHOD FOR THE PRODUCTION OF A PLURALITY OF OPTOELECTRONIC COMPONENTS, AND OPTOELECTRONIC COMPONENT}
본 발명은 복수 개의 광전 소자들의 제조 방법 및 광전 소자에 관한 것이다.
광전 소자들의 제조 시, 각각의 소자에 개별적으로 수행되어야 하는 일련의 개별 가공 단계들이 필요한 경우가 종종 있다. 이러한 광전 소자들은 제조된 이후, 예를 들면 도체판과 같은 전기 전도 캐리어상에 고정되고, 전기적으로 접촉되어야 한다. 예를 들면 광전 반도체칩은 소위 픽앤플레이스(pick and place) 방법을 이용하여 각각의 제조될 소자를 위한 하우징에 개별적으로 삽입되고, 각각 개별적으로 하우징의 연결 도전체와 전기 전도적으로 결합된다. 그러나, 개별 가공 단계, 즉 각 소자를 위해 별도로 수행되는 단계는 다수의 소자들에 동시에 수행할 수 있는 가공 단계들에 비해 비용 집약적이고 소모적이다.
본 발명의 과제는 복수 개의 광전 소자들을 제조하기 위한 간단한 방법 및 간단히 제조될 수 있는 광전 소자를 제공하는 것이다.
상기 과제는 독립 청구항들에 따른 방법 내지 광전 소자를 통해 해결된다. 본 발명의 유리한 형성예들 및 발전예들은 종속 청구항들의 주제이다.
본 발명에 따른 복수 개의 광전 소자들의 제조 방법에서, 우선 복수 개의 소자 영역들을 가진 연결 캐리어 결합물이 준비되며, 이 때 상기 소자 영역들에서 각각 적어도 하나의 전기적 연결 영역이 구비된다. 또한, 반도체 몸체 캐리어가 준비되고, 상기 캐리어상에는 상기 반도체 몸체 캐리어와 연결되는 별도의 반도체 몸체들이 복수 개로 배치되며, 상기 반도체 몸체들은 활성 영역을 갖는 반도체 층 시퀀스를 각각 포함한다.
이후, 연결 캐리어 결합물 및 반도체 몸체 캐리어는 서로 상대적으로 배치되되, 상기 반도체 몸체들이 소자 영역들을 향하도록 배치된다. 바람직하게는, 연결 캐리어 결합물 및 반도체 몸체 캐리어의 배치, 특히 서로 간의 배치는, 상기 반도체 몸체들이 연결 캐리어 결합물과 기계적으로 접촉하도록 이루어진다. 반도체 몸체들은, 특히, 연결 캐리어 결합물상에 안착할 수 있다.
이어서, 복수 개의 반도체 몸체들이 각각의 반도체 몸체에 부속한 소자 영역의 실장 영역에서 연결 캐리어 결합물과 기계적으로 결합된다. 각각의 반도체 몸체는 상기 반도체 몸체에 부속한 소자 영역의 연결 영역과 전기 전도적으로 결합된다. 연결 캐리어 결합물과, 특히 전기적으로 그리고/또는 기계적으로 결합되어야 하거나 이미 결합된 반도체 몸체들은 반도체 몸체 캐리어로부터 분리된다. 반도체 몸체들은 반도체 몸체 캐리어로부터 분리된다. 반도체 몸체들이 반도체 몸체 캐리어로부터 분리되는 단계는, 각각의 반도체 몸체가 연결 캐리어 결합물과 전기적으로 그리고/또는 기계적으로 결합되기 이전 또는 이후에 수행될 수 있다.
이후, 연결 캐리어 결합물은 복수 개의 별도의 광전 소자들로 나누어지며, 이 때 소자들은 소자 영역을 구비한 연결 캐리어, 및 상기 연결 캐리어상에 배치되며 연결 영역과 전기 전도적으로 결합된 반도체 몸체를 각각 포함한다.
상기와 같은 방법의 이점은, 반도체 몸체들과 연결 캐리어의 연결 영역과의 전기 전도적 결합 및 기계적 결합이 일괄적으로 수행될 수 있다는 것이다. 반도체 몸체의 전기적 및 기계적 결합은 복수 개의 반도체 몸체들에서 동시에 일 공정 단계로 수행될 수 있다. 예를 들면 픽앤플레이스 공정 또는 별도의, 즉 각 반도체 몸체에 개별적으로 수행되는 와이어 본딩 결합과 같은 개별 가공 단계는 감소하거나 방지될 수 있다.
적합하게는, 반도체 몸체들은 반도체 몸체 캐리어로부터 분리되고, 실장 영역에서 연결 캐리어 결합물과 결합되며, 연결 캐리어 결합물의 각각의 소자 영역의 실장 영역상에 연장된다.
바람직하게는, 연결 캐리어 결합물 및 반도체 몸체 캐리어상에서의 반도체 몸체들의 분포는 서로 맞춰지되, 연결 캐리어 결합물 및 반도체 몸체 캐리어를 소정의 방식으로 서로 상대적으로 배치할 때 반도체 몸체, 바람직하게는 정확히 하나의 반도체 몸체가 상기 반도체 몸체에 부속한 실장 영역상에 연장되도록 한다.
바람직하게는, 연결 캐리어 결합물의 실장 영역상에 연장되지 않는 반도체 몸체들은 반도체 몸체 캐리어상에 잔류한다. 즉, 선택적으로, 연결 캐리어 결합물의 실장 영역상에 연장되는 반도체 몸체들이 반도체 몸체 캐리어로부터 분리될 수 있는 반면, 실장 영역상에 연장되지 않는 반도체 몸체들은 반도체 몸체 캐리어상에 잔류할 수 있다. 이 때의 이점은, 반도체 몸체 캐리어상의 반도체 몸체들의 배열이 실장 영역들의 배열에 맞춰질 필요가 없거나, 그 반대의 순서로도 그러할 필요가 없다는 것이다.
바람직하게는, 복수 개의 소자들을 제조하기 위해, 반도체 몸체 캐리어상에 배치된 반도체 몸체의 일부만 반도체 몸체 캐리어로부터 분리되고, 연결 캐리어 결합물과 결합된다.
바람직한 형성예에서, 반도체 몸체들이 반도체 몸체 캐리어로부터 분리되는 단계는 전자기 복사, 특히 레이저 복사를 이용하여 수행된다. 특히, 개별 반도체 몸체들을 반도체 몸체 캐리어로부터 선택적으로 분리하기 위해서는 레이저 분리 방법이 적합하다. 분리될 반도체 몸체들은 레이저에 의해 국부적으로 조사될 수 있다. 조사되지 않은 반도체 몸체들은 반도체 몸체 캐리어상에 잔류한다.
바람직한 형성예에서, 준비 단계 전에, 반도체 몸체들은 반도체 몸체 캐리어상에 배치 및 고정되되, 반도체 몸체 캐리어상의 반도체 몸체들의 분포가 연결 캐리어 결합물의 실장 영역들의 분포에 상응하도록 배치 및 고정된다. 바꾸어 말하면, 반도체 몸체들은 반도체 몸체 캐리어상에 배치되되, 연결 캐리어 결합물 및 반도체 몸체 캐리어의 상대적 배치에 있어 상기 반도체 몸체들, 바람직하게는 모든 반도체 몸체들은 실장 영역상에 연장되도록 배치된다. 이 때, 모든 반도체 몸체들은 반도체 몸체 캐리어로부터 분리되고, 연결 캐리어 결합물과 결합될 수 있다.
다른 바람직한 형성예에서, 연결 캐리어 결합물은 연결 캐리어 웨이퍼이다. 이를 위해, 연결 캐리어 결합물은 면으로 형성된다. 소자 영역들은 면으로, 예를 들면 매트릭스형으로 연결 캐리어 결합물상에 분포할 수 있다.
다른 바람직한 형성예에서, 반도체 몸체 캐리어는 상기 캐리어상에 배치된 반도체 몸체들과 함께 반도체 웨이퍼를 이룬다. 반도체 몸체들은 면으로, 예를 들면 매트릭스형으로 반도체 몸체 캐리어상에 분포할 수 있다.
다른 바람직한 형성예에서, 반도체 몸체들은 에피택시얼 성장되어 있다. 또한, 반도체 몸체가 성장되어 있던 성장 기판은 상기 반도체 몸체들로부터 제거되거나 제거되어 있는 것이 바람직하다. 반도체 몸체 캐리어는 성장 기판을 포함할 수 있다. 반도체 몸체가 성장 기판으로부터 분리되면, 반도체 몸체는 에피택시얼 성장된 층들로 구성되는 것이 적합하다. 반도체 몸체들을 성장 기판으로부터 분리하는 단계는 상기 반도체 몸체들이 연결 캐리어 결합물과 결합된 이후에 수행될 수 있다. 상기 방법을 이용하면, 특히 연결 캐리어 결합물상에 순 에피택시층들이 직접 이송될 수 있다. 에피택시층들을 안정시키는 층, 예를 들면, 픽앤플레이스 방법의 틀에서 하우징에 실장되는 종래의 반도체칩의 경우 칩 기판은 필요하지 않다. 그러므로, 소자의 크기가 작아질 수 있다.
다른 바람직한 형성예에서, 반도체 몸체들상에 거울층이 배치된다. 거울층은 금속 또는 금속 화합물을 함유하거나 그것으로 구성될 수 있다. 바람직하게는, 거울층은 반도체 몸체들상에 증착된다. 반도체 몸체들은 상기 반도체 몸체들상에 배치된 거울층과 함께 반도체 몸체 캐리어상에서 준비될 수 있다. 거울층은 연결 캐리어 결합물을 향한 반도체 몸체의 측에, 또는 반도체 몸체와 반도체 몸체 캐리어 사이에 배치될 수 있다.
다른 바람직한 형성예에서, 활성 영역은 복사 생성에 적합하고, 특히 이를 위해 구비된다. 바람직하게는, 상기 복사는 가시 복사이다. 거울층은 활성 영역에서 생성될 복사를 반사하도록 형성되는 것이 적합하다.
다른 바람직한 형성예에서, 반도체 몸체들이 연결 캐리어 결합물과 결합한 이후, 그리고/또는 반도체 몸체들이 반도체 몸체 캐리어로부터 분리된 이후에 상기 반도체 몸체들에 다른 공정 단계가 수행된다. 이러한 공정 단계는 연결 캐리어 결합물이 광전 소자들로 나누어지기 전에 수행되는 것이 바람직하다. 예를 들면, 아웃커플링 구조물이 반도체 몸체들상에 또는 반도체 몸체들에 형성될 수 있다. 예를 들면, 반도체 몸체로부터의 복사의 아웃커플링을 위해, 각각의 반도체 몸체, 특히 상기 반도체 몸체의 복사 투과면은 아웃커플링 구조물이 형성되도록 러프닝(roughening)될 수 있다. 또한, 각각의 반도체 몸체들상에 패시베이션층(passivation layer)이 도포될 수 있다.
다른 바람직한 형성예에서, 각각의 연결 영역은 실장 영역 및 연결 도전체 영역을 포함하며, 상기 연결 도전체 영역은 예를 들면 연결 도전체층이다. 즉, 각각의 반도체 몸체는 연결 영역상에 실장될 수 있다. 바람직하게는, 실장 영역은 연결 도전체 영역상에 융기된다. 반도체 몸체가 실장 영역상에 안착할 때, 상기 융기부에 의해, 반도체 몸체 캐리어상에 배치되며 상기 반도체 몸체와 인접한 하나의 반도체 몸체가 연결 영역과 기계적으로 접촉하는 일이 방지될 수 있다. 그러므로, 실장 영역상에 배치된 반도체 몸체를 반도체 몸체 캐리어로부터 선택적으로 분리하기가 용이해진다.
실장 영역은 예를 들면 고정층으로 형성될 수 있고, 상기 고정층은 예를 들면 접착층 또는 땜납층이다. 연결 영역이 실장 영역을 포함한다면, 상기 고정층은 전기 전도성으로 형성되는 것이 바람직하다. 고정층은, 국부적으로, 연결 영역을 위한 층상에, 예를 들면 연결 도전체층상에 배치될 수 있다. 고정층은 예를 들면 땜납층 또는 전기 전도성 접착층으로 형성될 수 있다.
다른 바람직한 형성예에서, 소자 영역은 전기적으로 서로 절연된 2개의 연결 영역들을 포함한다. 연결 영역들은 활성 영역의 서로 다른 측에서 반도체 몸체와 전기 전도적으로 결합될 수 있다.
바람직하게는, 반도체 몸체는 복사 방출 반도체 몸체로서, 예를 들면 발광 다이오드 반도체 몸체로 실시된다.
다른 바람직한 형성예에서, 연결 캐리어 결합물은 연결 캐리어층을 포함하고, 이 때 연결 캐리어층상에 복수 개의 소자 영역들이 형성된다. 바람직하게는, 각각의 소자를 위한 연결 캐리어는 연결 캐리어층이 나누어지면서 형성된다. 즉, 연결 캐리어 결합물이 나눠지기 위해, 연결 캐리어층이 개별화될 수 있다. 연결 캐리어는 연결 캐리어층의 일부로 형성되는 것이 적합하다.
다른 바람직한 형성예에서, 연결 캐리어 결합물은 별도의 연결 캐리어들을 복수 개로 포함하고, 상기 연결 캐리어들은 공통의 보조 캐리어층상에 배치된다. 바람직하게는, 연결 캐리어 결합물을 광전 소자들로 나누기 위해, 보조 캐리어층이 제거된다. 연속형 연결 캐리어층에 비해, 상기 연결 캐리어 결합물은 보조 캐리어층을 이용하여 일괄적으로 보유될(holded) 수 있는 별도의 연결 캐리어들을 포함할 수 있다. 이 때, 연결 캐리어는 소자 영역에 상응할 수 있다.
다른 바람직한 형성예에서, 연결 캐리어는 전기 절연성 캐리어 몸체 및 상기 캐리어 몸체상에 도포된 연결 영역을 포함한다. 연결 영역은 예를 들면 증발 또는 스퍼터링에 의해 캐리어 몸체상에 증착될 수 있다.
다른 바람직한 형성예에서, 연결 캐리어, 특히 캐리어 몸체는 세라믹을 함유한다. 예를 들면 질화 알루미늄 세라믹 또는 산화 알루미늄 세라믹과 같은 세라믹은 유리하게도 높은 열 전도도를 특징으로 할 수 있다.
다른 바람직한 형성예에서, 연결 캐리어는 전기 전도성 금속 몸체 또는 금속 화합물 몸체를 포함한다. 연결 영역은 금속 화합물 몸체의 표면을 통해 형성될 수 있다. 2개의 연결 영역들을 위해 2개의 별도 금속 몸체들 내지 2개의 별도 금속 화합물 몸체들이 서로 결합하며, 이들은 전기적으로 서로 절연되는 것이 적합하다.
다른 바람직한 형성예에서, 연결 캐리어, 특히 캐리어 몸체는 히트 싱크(heat sink)로 실시되거나 형성된다. 예를 들면 질화 알루미늄 세라믹 또는 산화 알루미늄 세라믹과 같은 세라믹이나, 금속 몸체 내지 금속 화합물 몸체는, 이러한 물질들의 열 전도도가 높으므로 히트 싱크용으로 매우 적합하다.
다른 바람직한 형성예에서, 연결 캐리어는 반도체 몸체에서 생성된 복사에 대해 투과성이다. 복사는 반도체 몸체로부터 연결 캐리어로 진입하고, 상기 연결 캐리어를 경유하여 소자로부터 아웃커플링될 수 있다. 이를 위해, 연결 캐리어는 예를 들면 유리를 포함할 수 있다.
다른 바람직한 형성예에서, 연결 캐리어 결합물의 연결 영역들은 리소그라피를 이용하여 형성된다. 예를 들면 포토리소그라피와 같은 리소그라피 방법은, 매우 미세한 구조물을 구현할 수 있다는 특징이 있다. 특히, 상기 포토 리소그라피는, 예를 들면 마스크 구조물을 위해 레이저를 이용해 포토레지스트 물질을 노광하는 것이다. 이에 상응하여, 소자 영역들은 연결 캐리어 결합물에서 조밀하게 배치되어 구비될 수 있다.
연결 영역들은 예를 들면 스퍼터링 또는 증발과 같은 증착법을 이용하여 연결 캐리어 내지 연결 캐리어층상에 형성될 수 있다. 연결 영역들은 상기 증착 이후 도금에 의해 보강될 수 있다.
다른 바람직한 형성예에서, 반도체 몸체 캐리어상에서 인접한 반도체 몸체들의 간격은 40 ㎛이하, 바람직하게는 30 ㎛이하, 더욱 바람직하게는 20 ㎛이하, 예를 들면 10 ㎛이하 또는 5 ㎛이하이다. 반도체 몸체 캐리어상에서 반도체 몸체들간의 간격이 상기와 같이 작게 구현될 수 있는 것은, - 반도체 웨이퍼의 톱질에 의한 일반적 반도체칩들의 제조와 달리 - 상기에서 바람직하게는 반도체 몸체 캐리어가 나누어지지 않고, 반도체 몸체들이 (선택적으로) 반도체 몸체 캐리어로부터 분리되고, 연결 캐리어 결합물상에 직접 이송될 수 있기 때문이다. 즉, 반도체 웨이퍼를 나누기 위해 반도체들간의 간격을 고려할 때, 반도체 몸체 캐리어의 분리 시 상기 반도체 몸체들이 손상받지 않도록 큰 간격을 고려할 필요가 없다.
다른 바람직한 형성예에서, 반도체 몸체 캐리어의 준비 단계 전에, 반도체 몸체들은 식각을 이용하여 반도체층 구조체, 특히 에피택시얼 성장된 반도체층 구조체로부터 형성된다. 상기 식각은 예를 들면 플라즈마 식각법을 이용한다. 반도체 몸체 캐리어상에서 인접한 반도체 몸체들간의 간격을 적게 하기 위해(상기 참조), 그에 상응하는 마스크를 병용한 플라즈마 식각법이 매우 적합한 것으로 확인되었다.
다른 바람직한 형성예에서, 복수 개의 반도체 몸체들은 소자 영역에서 연결 캐리어 결합물과 결합된다. 적합하게는, 각각의 반도체 몸체에는 실장 영역, 및 소자 영역의 연결 영역이 부속하며, 이 때 바람직하게는 각 반도체 몸체에 별도의 실장 영역이 부속한다. 바람직하게는, 반도체 몸체들은 나란히 배치된다. 또한, 바람직하게는, 광전 소자는 정확히 하나의 소자 영역을 포함한다.
소자 영역에서 인접한 반도체 몸체들의 간격은 40 ㎛이하, 바람직하게는 30 ㎛이하, 더욱 바람직하게는 20 ㎛이하, 예를 들면 10 ㎛이하 또는 5 ㎛이하일 수 있다. 반도체 몸체들은, 이미 반도체 몸체 캐리어상에서 포함하는 간격을 유지하여 소자 영역으로 이송될 수 있다. 반도체 몸체들 사이에서 달성할 수 있는 간격은, 실질적으로, 반도체층 구조체로부터 반도체 몸체들이 형성될 때 사용되는 방법들의 해결안에 의해서만 하한이 한정된다. 상기 방법은 예를 들면 (포토)리소그라피 방법이 있다.
일 실시예에 따르면, 광전 소자는 반도체 몸체를 포함하고, 상기 반도체 몸체는 활성 영역을 갖는 반도체 층 시퀀스를 포함한다.
바람직한 형성예에서, 소자는 연결 캐리어를 포함하고, 상기 연결 캐리어상에 반도체 몸체가 배치 및 고정된다. 바람직하게는, 반도체 몸체를 향한 연결 캐리어의 측에 전기적 연결 영역이 형성된다. 연결 캐리어의 평면도상에서, 연결 영역은 반도체 몸체의 옆으로 더 연장되는 것이 바람직하다. 연결 캐리어의 평면도에서, 연결 영역은 반도체 몸체의 옆에 배치될 수 있다. 또한, 바람직하게는, 연결 영역은 반도체 몸체와 전기 전도적으로 결합된다.
바람직하게는, 광전 소자는 상기에 계속하여 기술된 방법으로 제조됨으로써, 상기에, 그리고 이하에서 방법에 대해 기술한 특징들이 광전 소자에도 관련할 수 있고, 그 반대의 경우도 가능하다. 연결 캐리어 결합물의 소자 영역은 결합물에서 차후의 소자를 형성하는 부분에 상응할 수 있다.
바람직한 형성예에서, 소자는 평탄화층을 포함하고, 상기 평탄화층은 연결 캐리어상에서 반도체 몸체의 옆에 배치된다. 적합하게는, 연결 캐리어를 등지는 평탄화층의 측부터 상기 연결 캐리어를 등지는 반도체 몸체의 측까지의 간격은, 연결 캐리어를 등지는 반도체 몸체의 측부터 상기 연결 캐리어까지의 간격보다 작다.
평탄화층의 형성을 위해, 반도체 몸체들이 연결 캐리어 결합물상에 고정된 이후, 바람직하게는 연결 캐리어 결합물상의 반도체 몸체들 사이에 평탄화 물질이 도포된다. 적합하게는, 평탄화 물질은, 특히 연결 캐리어 결합물상에 도포된 이후, 각각의 반도체 몸체옆에 평탄화층이 배치되도록 형성된다. 이 때, 평탄화층은 상기 결합물상에서 연속적으로 연장되거나, 각각의 반도체 몸체들옆에서 국부적으로 형성될 수 있다. 바람직하게는, 평탄화 물질은 몰딩 컴파운드이다. 특히, 평탄화 물질은 몰딩 컴파운드로서 도포되고, 예를 들면 스핀 코팅되며, 이후 응고될 수 있다. 평탄화 물질로서 예를 들면 BCB(벤조사이클로부텐)가 적합하다.
경우에 따라서, 실장 영역들을 등지는 반도체 몸체의 측에 걸쳐 연장되는 평탄화 물질 부분은, 평탄화층의 형성을 위해 제거되는 것이 적합하다. 종합적으로, 평탄화층을 이용하면, 실장 영역을 등지는 반도체 몸체의 면은 상기 연결 캐리어를 등지는 평탄화층의 면으로 평편하게 이어질 수 있다.
그러므로, 광전 소자들의 제조 시 가능한 한 평면 공정(planar process)을 수행하기가 용이해진다. 바람직하게는, (전체) 방법이 평면 방법으로 수행될 수 있다.
바람직하게는, 평탄화 물질 및 그에 상응하는 평탄화층은 전기 절연성이다. 또한, 평탄화 물질은 반도체 몸체에서 생성될 복사에 대해 투과성일 수 있다. 그러므로, 평탄화 물질에서 복사의 흡수는 방지될 수 있다.
바람직하게는, 소자의 연결 영역은 실장 영역 및 연결 도전체 영역을 포함하고, 이 때 더욱 바람직하게는, 반도체 몸체가 실장 영역에서 연결 캐리어상에 고정되고, 특히 연결 영역과 전기 전도적으로 결합된다. 연결 영역은, 특히, 연결 캐리어와 반도체 몸체 사이에 국부적으로 배치될 수 있다.
다른 바람직한 형성예에서, 연결 캐리어 결합물상에 반도체 몸체들이 고정된 이후, 그리고 특히 연결 캐리어 결합물이 아직 나눠지기 전에 실장 영역을 등지는 각각의 반도체 몸체의 측에 전기 접촉부가 도포된다.
다른 바람직한 형성예에서, 접촉부는 반도체 몸체 및 평탄화층상에 도포된다. 연결 캐리어를 등지는 반도체 몸체의 측을 접촉하도록 형성되는 것이 적합한 전기 접촉부는, 연결 캐리어를 등지는 평탄화층의 측에 걸쳐 연장될 수 있다. 각각의 반도체 몸체의 접촉부는 증착을 이용하여 반도체 몸체, 및 특히 평탄화층상에 도포되며, 예를 들면 증발 또는 스퍼터링될 수 있다.
바람직하게는, 각각의 접촉부는 전류 분포 구조물을 포함한다. 상기 구조물은, 연결 캐리어를 등지는 반도체 몸체의 측에 배치되는 것이 적합하다. 전류 분포 구조물은 각각의 반도체 몸체에서 상기 반도체 몸체의 실장 영역을 등지는 측에 도포될 수 있다. 바람직하게는, 전류 분포 구조물은 반도체 몸체상에 대면적으로 연장되며, 복사 투과를 위해 국부적으로 홈이 파일 수 있다.
접촉부는 예를 들면 접촉 금속화물(metallization) 또는 접촉 합금으로 형성될 수 있다.
다른 바람직한 형성예에서, 접촉 도전체는 실장 영역을 등지는 반도체 몸체의 측부터 연결 캐리어까지 연장되며, 바람직하게는 층의 형태로 연장된다. 접촉 도전체에 의해, 실장 영역을 등지는 각 반도체 몸체의 측은 소자를 위한 외부의 전기적 연결면과 전기 전도적으로 결합될 수 있다. 접촉 도전체는 연결 캐리어상에 형성된 연결 영역 또는 다른 연결 영역과 전기 전도적으로 결합될 수 있다. 특히 전류 분포 구조물과 달리, 접촉 도전체는 연결 캐리어를 등지는 평탄화층의 측에 연장되는 것이 바람직하다.
접촉부는 전류 분포 구조물 및/또는 접촉 도전체를 포함할 수 있다. 접촉 도전체 및 전류 분포 구조물은 공통의 마스크를 이용한 리소그라피에 의해 연결 캐리어 결합물상에 도포될 수 있다. 전류 분포 구조물 및 접촉 도전체는 연속형층을 포함할 수 있다. 접촉부, 즉 접촉 도전체 및/또는 전류 분포 구조물은 도포된 이후 도금법으로 보강될 수 있다. 유리하게도, 도금법으로 보강된 접촉 부재들의 전류 용량(current carrying capacity)이 증가한다.
접촉 도전체는 연결 캐리어를 등지는 평탄화층의 측으로부터, 특히 상기 평탄화층을 따라, 연결 영역까지 연장되며, 특히 상기 연결 영역과 전기 전도적으로 결합될 수 있다.
반도체 몸체를 향한 연결 캐리어의 측의 방향에서 평탄화층을 따라 접촉 도전체를 용이하게 안내(guide)하기 위해, 평탄화층이 적합하게 형성될 수 있다. 예를 들면, 평탄화층은 반도체 몸체를 등지는 측에서 연결 캐리어에 대해 경사져서 형성될 수 있다. 접촉 도전체는 상기 경사부를 따라 연장될 수 있다. 바람직하게는, 평탄화층은 연결 캐리어를 등지는 측으로부터 연결 캐리어의 방향으로 확대된다.
또한 바람직하게는, 평탄화층은 홈을 포함하며, 접촉 도전체는 상기 평탄화층의 홈을 통과하여 연결 캐리어쪽으로 연장될 수 있다.
이에 상응하여, 평탄화 물질이 구조화되어 연결 캐리어 결합물상에 도포되거나, 상기 평탄화물질이, 바람직하게는 평탄화층을 위해 응고된 이후에, 적합하게 구조화될 수 있어서, 상기 평탄화층은 홈이 파이거나 테두리측에서 경사진다.
다른 바람직한 형성예에서, 반도체 몸체 옆에, 그리고 특히 연결 캐리어상에 접촉 램프(contact ramp)가 배치된다. 접촉 램프는 반도체 몸체로부터 상기 반도체 몸체를 향한 연결 캐리어의 측의 방향으로 연장되며, 특히 상기 방향으로 가면서 기울어질 수 있다. 접촉 램프는 접촉 도전체를 안내하는 역할을 할 수 있고, 접촉 도전체는 상기 접촉 램프를 따라 안내될 수 있다. 접촉 도전체는 실장 영역을 등지는 반도체 몸체의 측과 전기 전도적으로 결합될 수 있다.
예를 들면, 접촉 도전체는 접촉 램프를 따라 연결 영역으로, 또는 연결 캐리어의 다른 연결 영역으로 안내될 수 있다. 접촉 램프는 쐐기형으로 형성될 수 있다. 접촉 램프는 연결 캐리어로부터 시작하여 뾰족해질 수 있다. 접촉 램프는 평탄화층으로 형성될 수 있다. 상기에, 그리고 이하에 평탄화층과 관련하여 기술된 특성들은 접촉 램프에 관련할 수 있고, 그 반대의 경우도 가능하다.
접촉 램프는 반도체 몸체의 옆에서 국부적으로만 연장될 수 있다. 접촉 램프는, 반도체 몸체의 측면 옆으로 위치한 일부 영역에서, 바람직하게는 상기 일부 영역에서만 연장될 수 있다. 바람직하게는, 접촉 램프는 연결 영역의 연결 도전체 영역상에 연장되며, 상기 연결 영역과 접촉 도전체는 전기 전도적으로 결합된다.
다른 바람직한 형성예에서, 소자는 연결 캐리어의 동일한 측에 배치된 2개의 외부 연결면들을 포함한다. 바람직하게는, 연결면들은 활성 영역의 서로 다른 측에서 상기 반도체 몸체와 전기 전도적으로 결합된다. 바람직하게는, 연결면들은 반도체 몸체를 등지는 연결 캐리어의 측에 배치된다. 연결면들은 광전 소자의 외부 전기적 접촉을 형성하기 위해 구비되는 것이 적합하다. 예를 들면, 연결면들은 예를 들면 도체판과 같은 도체 캐리어의 도전체들로 남땜될 수 있다. 즉, 소자는, 특히 표면 실장형 소자로 형성될 수 있다.
대안적 또는 보완적으로, 소자의 2개의 외부 연결면들은 반도체 몸체를 향한 연결 캐리어의 측에 배치될 수 있다. 바람직하게는, 연결면들은 활성 영역의 서로 다른 측에서 반도체 몸체와 전기 전도적으로 결합된다. 연결면들은 예를 들면 본딩 와이어 또는 전기 전도성 외부 연결 결합층에 의해 도체 캐리어의 도전체들과 전기 전도적으로 각각 결합될 수 있다. 상기 외부 연결 결합층은 예를 들면 전기 전도성 필름을 말한다.
대안적 또는 보완적으로, 2개의 외부 연결면들은 연결 캐리어의 서로 다른 측에 배치될 수 있다. 바람직하게는, 연결면들은 활성 영역의 서로 다른 측에서 반도체 몸체와 전기 전도적으로 결합된다.
다른 바람직한 형성예에서, 반도체 몸체의 두께는 10 ㎛이하, 더욱 바람직하게는 7 ㎛이하, 예를 들면 6 ㎛이하이다.
다른 바람직한 형성예에서, 연결 캐리어의 평면도상에서 반도체 몸체의 범위, 예를 들면 반도체 몸체의 길이 및/또는 폭은 100 ㎛이하 또는 50 ㎛이하, 바람직하게는 40 ㎛이하, 더욱 바람직하게는 30 ㎛이하, 예를 들면 20 ㎛이하 또는 10 ㎛이하이다.
다른 바람직한 형성예에서, 연결 캐리어의 두께는 50 ㎛이하, 바람직하게는 40 ㎛이하, 더욱 바람직하게는 30 ㎛이하이다.
다른 바람직한 형성예에서, 소자의 높이는 80 ㎛이하, 바람직하게는 60 ㎛이하, 더욱 바람직하게는 50 ㎛이하, 예를 들면 40 ㎛이하이다.
반도체 몸체들이 연결 캐리어 결합물상에 이송되는 방법을 이용하여, 소자가 매우 얇게 제조될 수 있다. 또한, 예를 들면 픽앤플레이스 공정과 같은 종래의 포지셔닝 방법으로는 하우징에 삽입될 수 없거나 삽입되기가 어려운 반도체 몸체들을 가진 소자들도 구현할 수 있다.
연결 캐리어들 내지 소자 영역들은 소정의 크기를 가지고, 특히 2개의 연결 영역들간의 소정의 간격을 가질 수 있어서, 이 때 반도체 몸체의 다양한 기하학적 형상 또는 범위가 상기에 기술된 접촉 안내부를 이용하여 균일화될 수 있다.
다른 바람직한 형성예에서, 광전 소자는 복수 개의 반도체 몸체들을 포함하고, 상기 반도체 몸체들은 활성 영역을 갖는 반도체 층 시퀀스를 각각 포함한다. 바람직하게는, 반도체 몸체는 연결 캐리어상에 나란히 배치되고, 고정된다.
적합하게는, 각각의 반도체 몸체에는 전기적 연결 영역이 부속한다. 바람직하게는, 상기 연결 영역은 연결 캐리어상에 형성된다. 또한 바람직하게는, 반도체 몸체들은 각각의 부속한 연결 영역과 전기 전도적으로 결합된다. 이 때, 인접한 반도체 몸체들간의 간격은 40 ㎛이하, 바람직하게는 30 ㎛이하, 더욱 바람직하게는 20 ㎛이하, 예를 들면 10 ㎛이하 또는 5 ㎛이하일 수 있다.
다른 바람직한 형성예에서, 2개의 반도체 몸체들은 공통의 연결 영역과 전기 전도적으로 결합된다.
다른 바람직한 형성예에서, 반도체 몸체들은 매트릭스형으로 배치된다. 또한, 반도체 몸체들은 서로 독립적으로 전기적으로 제어될 수 있는 것이 적합하다.
다른 바람직한 형성예에서, 2개의 반도체 몸체들의 활성 영역들은 다양한 색의 스펙트럼 영역들에서 복사를 생성하도록 형성된다.
그러므로, 예를 들면 이미지 표시 장치와 같은 표시 장치로서 소자가 형성되기가 용이해진다.
다른 바람직한 형성예에서, 연결 캐리어를 등지는 반도체 몸체의 측 및/또는 연결 캐리어를 등지는 평탄화층의 측, 바람직하게는 연결 캐리어를 등지는 접촉부의 측에 봉지 물질, 발광 변환 부재 및/또는 광학 부재가 배치된다. 상기 광학 부재는 예를 들면 렌즈이다. 상기 열거한 부재들이 이미 연결 캐리어 결합물에 구비되고, 특히 연결 캐리어 결합물과 결합될 수 있는 것이 매우 유리하다.
바람직하게는, 연결 캐리어 결합물상에는, 특히 접촉부 및/또는 평탄화층이 구비된 이후, 광학 부재 결합물이 배치된다. 바람직하게는, 광학 부재 결합물은 복수 개의 광학 부재 영역들을 포함한다. 연결 캐리어 결합물이 광전 소자들로 나눠지기 전에, 또는 상기 나눠지는 단계 동안, 광학 부재 결합물은 경우에 따라서 광학 부재들로 분리될 수 있다. 발광 변환 부재 및/또는 봉지 물질은 연결 캐리어 결합물과 결합된 반도체 몸체들상에, 그리고 특히 상기 연결 캐리어 결합물상에 고정된 반도체 몸체들상에 도포될 수 있다.
다른 바람직한 형성예에서, 반도체 몸체들이 반도체 몸체 캐리어로부터 분리된 이후, 상기 반도체 몸체 캐리어는 제거되고, 다른 반도체 몸체 캐리어가 준비된다. 이후, 상기 다른 반도체 몸체 캐리어상에 배치되는 반도체 몸체들은 상기에 기술된 방법에 따라 연결 캐리어 결합물과 결합되고, 상기 다른 반도체 몸체 캐리어로부터 분리될 수 있다. 이 때, 다른 반도체 몸체 캐리어상에 배치된 반도체 몸체들은 상기 연결 캐리어 결합물과 이미 결합된 반도체 몸체상에 각각 고정되고, 특히 후자의 반도체 몸체, 즉 이미 연결 캐리어 결합물과 결합된 상기 반도체 몸체와 전기 전도적으로 결합될 수 있다.
이하, 본 발명의 다른 특성들, 유리한 형성예들 및 적합성들은 도면과 관련하여 기재된 실시예들로부터 도출된다.
도 1은 복수 개의 광전 소자들의 제조 방법에 대한 일 실시예를 도시하되, 상기 방법의 중간 단계들을 도 1A와 1B에서 개략적 단면도로 도시한다.
도 2는 광전 소자의 일 실시예를 개략적 단면도로 도시한다.
도 3은 복수 개의 광전 소자들의 제조 방법에 대한 다른 실시예를 도시하되, 상기 방법의 중간 단계들을 도 3A 내지 3C에서 개략적 단면도로 도시한다.
도 4는 상기 방법을 위한 연결 캐리어 또는 소자를 위한 연결 캐리어를 도 4A 내지 4D에서 다양한 도면으로 도시한다.
도 5는 연결 캐리어층에 대한 부분 평면도를 도시한다.
도 6은 광전 소자의 일 실시예를 도시하되, 도 6A에서 개략적 평면도로, 도 6B에서 도 6A의 A-A라인에 따른 개략적 단면도로 도시한다.
도 7은 광전 소자의 다른 실시예를 개략적 단면도로 도시한다.
도 8은 광전 소자의 다른 실시예를 개략적 평면도로 도시한다.
도 9는 광전 소자의 다른 실시예를 개략적 평면도로 도시한다.
도 10은 도 10A 및 10B에서 2개의 반도체 몸체들을 개략적 평면도로 도시한다.
도 11은 광전 소자의 다른 실시예를 개략적 단면도로 도시한다.
도 12는 광전 소자의 다른 실시예를 개략적 평면도로 도시한다.
도 13은 광전 소자의 다른 실시예를 개략적 단면도로 도시한다.
도 14는 도 14A 및 14B에서 광전 소자의 다른 실시예를 2개의 개략적 평면도로 도시하는데, 도 14A는 연결 캐리어에서 소자의 반도체 몸체가 배치된 측에 대한 평면도를, 도 14B는 반도체 몸체를 등지는 연결 캐리어의 측에 대한 평면도를 도시한다.
도 15는 광전 소자의 다른 실시예를 개략적 평면도로 도시한다.
동일하고, 동일한 종류이며 동일하게 작용하는 부재들은 도면에서 동일한 참조 번호를 가진다.
도 1은 복수 개의 광전 소자들의 제조 방법에 대한 일 실시예를 도시하되, 상기 방법의 중간 단계들을 도 1A 및 1B에서 개략적 단면도로 도시한다.
도 1A를 참조하면, 우선, 연결 캐리어 결합물(100)이 준비된다. 연결 캐리어 결합물은 연결 캐리어층(101)을 포함한다. 연결 캐리어 결합물(100)은 복수 개의 소자 영역들(102)을 포함한다. 소자 영역들은 연결 캐리어층(101)의 영역들로 형성되며, 도 1A에서 점선(103)을 통해 서로 분리되어 도시되어 있다. 연결 캐리어층(101)은 전기 절연성으로 형성되는 것이 적합하다.
각각의 소자 영역에 전기적 연결 영역(104)이 형성된다. 바람직하게는, 전기적 연결 영역(104)은 하나 이상의 금속 또는 금속 화합물을 함유하거나 그것으로 구성된다. 연결 영역(104)은 연결 도전체층(1)을 포함할 수 있다. 연결 도전체층(1)은 연결 캐리어층(101)상에 도포되며, 예를 들면 증착될 수 있다. 이를 위해, 예를 들면 증발 또는 스퍼터링이 적합하다. 바람직하게는, 연결 도전체층(1)은 예를 들면 Au와 같은 금속을 함유하거나 그것으로 구성된다. 연결 도전체층(1)이 도포된 이후, 상기 연결 도전체층(1)은 도금법으로 보강될 수 있다. 따라서, 연결 도전체층의 전류 용량은 증가한다.
연결 도전체층은 예를 들면 마스크, 가령 포토 마스크를 이용하여 구조화되어 증착될 수 있다.
연결 캐리어층(101)을 등지는 연결 도전체층(1)의 측에 각각의 연결 영역(104)의 고정층(2)이 배치된다. 고정층(2)은 전기 전도성으로 실시되는 것이 적합하다. 이 점은 연결 도전체층(1)에도 동일하게 적용된다. 고정층(2)은 예를 들면 금-주석 땜납층과 같은 땜납층, 또는 예를 들면 은을 함유한 전도성 접착제층과 같은 전기 전도성 접착층으로 실시될 수 있다.
고정층(2)은 적합한 마스크를 이용하여 연결 캐리어층상에 도포될 수 있다(명백히 도시되지 않음). 또한, 연결 영역(104)은 전기적 연결부(3)를 포함한다. 연결부(3)는 고정층(2)보다 돌출될 수 있다. 연결부(3)는 예를 들면 소형 금속판과 같은 연결판으로 실시될 수 있다. 연결부(3)는 연결 캐리어층(101) 및 특히 연결 도전체층(1)상에 도포될 수 있다.
연결 도전체층(1)의 두께는, 바람직하게는 5 ㎛이하, 더욱 바람직하게는 3 ㎛이하, 예를 들면 1 ㎛이하이다. 고정층(2)의 두께는, 바람직하게는 5 ㎛이하, 더욱 바람직하게는 3 ㎛이하, 예를 들면 2 ㎛이하이다. 연결부(3)의 두께는 10 ㎛이하, 바람직하게는 8 ㎛이하일 수 있다.
연결 캐리어층(101)은 필름으로 실시될 수 있다. 특히, 연결 캐리어층의 두께는, 특히 80 ㎛이하, 바람직하게는 50 ㎛이하, 더욱 바람직하게는 40 ㎛이하, 예를 들면 30 ㎛이하 또는 20 ㎛이하일 수 있다.
연결 영역(104)에서 고정층(2)으로 덮인 영역은 각각의 소자 영역의 실장 영역을 형성한다. 실장 영역에서, 반도체 몸체들이 연결 캐리어 결합물상에 고정될 수 있다.
바람직하게는, 연결 캐리어층(101)은 반도체 몸체에서 생성될 수 있는 복사에 대해 투과성이다. 상기 반도체 몸체는 이후 연결 캐리어층(101)상에 고정된다. 예를 들면, 연결 캐리어층은 유리를, 가령 유리 필름을 포함할 수 있다.
소자 영역들(102)은 연결 캐리어 결합물에 걸쳐, 그리고 특히 연결 캐리어층에 걸쳐 면으로 분포한다.
또한, 상기 방법에서 반도체 몸체 결합물(200)이 준비된다. 반도체 몸체 결합물은 반도체 몸체 캐리어(201)를 포함한다. 반도체 몸체 캐리어(201)상에 복수 개의 반도체 몸체들(4)이 배치되고, 특히 고정된다.
바람직하게는, 반도체 몸체들(4)은 반도체 몸체 캐리어(201)에 걸쳐 면으로 분포하며 배치된다.
반도체 몸체들(4)은 활성 영역(5)을 각각 포함한다. 바람직하게는, 활성 영역(5)은 복사 생성을 위해 형성된다. 바람직하게는, 각각의 반도체 몸체는 발광 다이오드 반도체 몸체로 실시된다.
또한, 반도체 몸체들(4)은 반도체 층 시퀀스를 각각 포함한다. 예를 들면, 활성 영역(5)은 2개의 반도체층들(6, 7) 사이에 배치될 수 있다. 바람직하게는, 이러한 반도체층들(6, 7)은 서로 다른 도전형으로, 특히 서로 다른 도전형을 갖기 위해, 도핑된다(n형 또는 p형). 반도체층(6)은 n형 또는 p형으로 형성될 수 있다.
또한 바람직하게는, 반도체 몸체들(4)은 에피택시얼 성장된다. 반도체 몸체들을 위한 반도체층 구조체는 성장 기판상에, 예를 들면 MOVPE(유기 금속 기상 에피택시)를 이용하여 에피택시얼하게 증착될 수 있다. 예를 들면 식각을 이용하여, 반도체층 구조체로부터 반도체 몸체들이 형성될 수 있다.
반도체 몸체 결합물 및 연결 캐리어 결합물은 서로 상대적으로 배치되되, 반도체 몸체들(4)이 소자 영역들(102)을 향하도록 배치된다.
또한 바람직하게는, 반도체 몸체들(4)은 반도체 몸체(201)상에 규칙적 패턴으로 배치된다.
적합하게는, 연결 캐리어 결합물(100) 및 반도체 몸체 결합물(200)은 서로 맞춰지되, 각각의 반도체 몸체가 상기 반도체 몸체에 부속한 소자 영역의 실장 영역 - 즉 각각의 소자 영역(102)의 고정층(2) - 에 걸쳐 연장되도록 맞춰진다.
이를 위해, 반도체 몸체 캐리어상의 반도체 몸체들의 배열이 연결 캐리어 결합물의 소정의 실장 영역들에 상응하여 형성될 수 있거나, 연결 캐리어 결합물의 실장 영역들이 반도체 몸체 캐리어상의 반도체 몸체들의 소정 배열에 맞추어 형성될 수 있다.
소자 영역들에 맞추어 반도체 몸체 캐리어상에서 반도체 몸체들을 배열하기 위해, 성장 기판상에 배치되어 있는 반도체 몸체들은 중간 캐리어상에 고정될 수 있다(미도시). 이후, 성장 기판은 반도체 몸체들로부터 제거될 수 있다. 이를 위해, 예를 들면 레이저 분리 방법 또는 식각이 적합하다. 중간 캐리어상에 배치된 반도체 몸체들로부터 반도체 몸체들이 선택되고 상기 반도체 몸체 캐리어와 결합되되, 반도체 몸체 캐리어(201)상에 배치된 반도체 몸체들의 배열이 실장 영역들의 배열에 상응하도록 할 수 있다. 이를 위해 적합하게는, 반도체 몸체들은 중간 캐리어로부터 선택적으로 제거되며, 실장 영역들의 배열에 맞추어 반도체 몸체 캐리어상에 이송된다. 또는, 선택된 반도체 몸체들이 예를 들면 레이저 분리 방법을 이용하여 성장 기판으로부터 분리되고, 반도체 몸체 캐리어(201)와 결합될 수 있다. 이 경우, 중간 캐리어는 생략될 수 있다.
예를 들면 반도체 몸체 캐리어(201)로서, 층이 적합하고, 예를 들면 가령 열 방출 필름(thermo-release film)과 같은 필름이 적합하다. 상기 필름은, 반도체 몸체 결합물(200)이 기계적으로 더 안정되도록, 추가의 보조 캐리어(미도시)상에 배치될 수 있다.
이후, 연결 캐리어 결합물(100) 및 반도체 몸체 캐리어(201)의 상호 간 배치는, 반도체 몸체들(4)이 연결 캐리어 결합물과, 특히 각각의 반도체 몸체(4)에 부속한 소자 영역의 고정층들(2)과 기계적으로 접촉하도록 이루어진다. 이어서, 반도체 몸체들(4)은 연결 캐리어층(101)상에 고정될 수 있다.
이는, 예를 들면, 고정층(2)을 이용하여 반도체 몸체들이 연결 캐리어 결합물에 납땜되거나 접착됨으로써 수행될 수 있다.
반도체 몸체들(4)이 연결 캐리어 결합물(100)에 고정된 후, 반도체 몸체들은 반도체 몸체 캐리어(201)로부터 분리될 수 있다. 이를 위해, 반도체 몸체 캐리어(201)는 반도체 몸체들로부터 제거될 수 있다. 이를 위해 예를 들면 레이저 분리 방법이나 식각이 적합하다. 반도체 몸체 캐리어를 위해 열 방출 필름이 사용되면, 상기 열 방출 필름의 가열에 의해 반도체 몸체들이 반도체 몸체 캐리어로부터 분리될 수 있다. 가열에 의해, 열 방출 필름의 부착력이 감소한다. 도 1B를 참조하면, 반도체 몸체들이 분리된 이후, 반도체 몸체 캐리어는 제거될 수 있다.
연결 영역(104)은 국부적으로, 바람직하게는 국부적으로만, 연결 캐리어층(101)과 반도체 몸체(4) 사이에 배치된다. 따라서, 연결 캐리어층(101)을 향한 각 반도체 몸체의 측이 연결 영역(104)에 의해 완전히 그늘지지(shaded) 않는다는 이점이 있다. 그러므로, 연결 영역(104)에서 복사의 흡수가 낮게 유지될 수 있다.
바람직하게는, 고정층(2)은 전면으로, 연결 도전체층(1)은 국부적으로만, 반도체 몸체와 연결 캐리어층 사이에 배치된다. 연결부(3)는 반도체 몸체의 측면에서 연결 캐리어층(101)을 등지는 반도체 몸체의 측에 이르기까지 연장될 수 있다.
반도체 몸체들(4)이 반도체 몸체 캐리어(201)로부터 분리된 이후, 연결 캐리어층을 등지는 반도체 몸체(4)의 측에 거울층(8)이 도포될 수 있다. 또는, 거울층(8)이 아직 상기 반도체 몸체 캐리어(201)에 배치된 상태의 반도체 몸체들상에 이미 배치되어 있을 수 있다. 적합하게는, 거울층은 각각의 반도체 몸체(4)와 반도체 몸체 캐리어(201) 사이에 배치된다.
바람직하게는, 거울층(8)은 전기 전도성으로 실시되며, 특히 활성 영역과 전기 전도적으로 결합된다. 더욱 바람직하게는, 거울층은 금속 또는 금속 화합물을 함유한다.
예를 들면, 거울층은 Au, Al 또는 Ag를 함유하거나 그것으로 구성된다. 상기와 같은 물질들은 활성 영역에서 생성될 수 있는 복사에 대한 반사도가 크다는 특징이 있다.
거울층(8)의 두께는 1 ㎛이하, 바람직하게는, 800 nm 이하, 더욱 바람직하게는 500 nm 이하, 예를 들면 300 nm 이하일 수 있다.
이후, 연결 캐리어 결합물(100)상에 몰딩 컴파운드(90)가 도포된다. 바람직하게는, 몰딩 컴파운드는 전기 절연성이다. 또한, 몰딩 컴파운드는 활성 영역에서 생성될 복사에 대해 투과성인 것이 바람직하다. 경우에 따라서 노출되는 활성 영역(5)의 단락은 몰딩 컴파운드에 의해 방지된다. 몰딩 컴파운드는 예를 들면 BCB를 함유할 수 있다. 바람직하게는, 몰딩 컴파운드는 연결 캐리어 결합물(100)상에 스핀 코팅된다. 이후, 몰딩 컴파운드는, 예를 들면 열에 의한 경화법을 이용하여 응고된다.
연결 캐리어층(101)을 등지는 반도체 몸체의 측이 몰딩 컴파운드로 덮이는 한, 상기 반도체 몸체의 측에 배치된 몰딩 컴파운드 부분은 제거된다. 이를 통해, 연결 캐리어층(101)을 등지는 반도체 몸체(4)의 측이 다시 노출된다. 이를 위해, 경우에 따라서 경화된 몰딩 컴파운드가 그라인딩될 수 있다. 경우에 따라서 경화된 몰딩 컴파운드를 제거하기 위해, 플라이 커팅(fly-cutting) 방법이 적합하다.
몰딩 컴파운드는 각각의 반도체 몸체를 보호한다는 이점이 있다.
이어서, 연결 캐리어층(101)을 등지는 반도체 몸체의 측에 예를 들면 접촉 금속화물과 같은 전기 접촉부(11)가 도포된다. 접촉부는 예를 들면 Ti, Pt 및/또는 Au를 함유할 수 있다.
접촉부(11)의 두께는, 5 ㎛이하, 바람직하게는 3 ㎛이하, 더욱 바람직하게는 2 ㎛이하, 예를 들면 1 ㎛이하, 800 nm이하, 500 nm이하, 또는 300 nm이하일 수 있다.
거울층(8)의 도포 및/또는 접촉부(11)의 도포를 위해, 예를 들면 스퍼터링이나 증발과 같은 증착법이 적합하다. 바람직하게는, 접촉부(11)는 층의 형태로 연장되며, 특히 반도체 몸체(4)상에 대면적으로 연장된다. 접촉부(11)는, 특히 거울층(8)에 의해 반도체 몸체(4)와 전기 전도적으로 결합된다. 연결부(3) 및 접촉부(11)에 의해, 반도체 몸체(4)는 전기적으로 접촉될 수 있다.
접촉부(11)는 연결 캐리어층(101)을 등지는 측의 응고된 몰딩 컴파운드(90)상에 연장될 수 있다. 바람직하게는, 몰딩 컴파운드를 이용하여 평탄화층이 형성된다.
이어서, 연결 캐리어 결합물(100)은 선(105)을 따라 광전 소자들(10)로 개별화될 수 있고, 상기 광전 소자들은 각각 적어도 하나의, 바람직하게는 정확히 하나의 소자 영역(102)을 포함한다. 개별화 단계는 예를 들면 톱질 또는 레이저에 의한 개별화 방법을 통해 수행될 수 있다. 개별화 시, 연결 캐리어층(101)은 절단될 수 있다. 또한, 몰딩 컴파운드(90)도 절단될 수 있다.
도 2는 도 1의 방법에 따라 제조된 광전 소자(10)의 개략적 단면도이다.
광전 소자(10)는 연결 캐리어(12)를 포함한다. 바람직하게는, 연결 캐리어는 연결 캐리어층(101)으로부터 개별화되어 있다. 또한, 소자는 평탄화층(13)을 포함한다. 상기 평탄화층은 반도체 몸체 옆에 배치되며, 몰딩 컴파운드(90)로 형성될 수 있다. 연결부(3) 및 접촉부(11)에 의해, 소자는 외부의 도전 부재, 예를 들면 도전로 또는 도체판과 전기 전도적으로 결합될 수 있고, 예를 들면 납땜될 수 있다.
소자는 특히 표면 실장형으로 실시된다. 연결 영역(104), 특히 연결층(1)은 반도체 몸체(4)와 연결 캐리어(12) 사이에 국부적으로 배치되며, 반도체 몸체옆으로 연장된다. 외부 전기적 연결면들(15, 16)은 연결 캐리어(12)를 등지는 소자의 측에 형성된다.
도 2에 따른 연결 캐리어(12)는 예를 들면 유리와 같은 전기 절연성 캐리어 몸체(18)를 포함하고, 상기 캐리어 몸체상에 연결 영역(104)이 형성되며, 특히 증착된다. 소자의 동작 시 반도체칩에서 생성된 복사는 연결 캐리어를 투과한다.
바람직하게는, 소자는 개별화된 상태의 연속형 측면(14)을 포함한다. 상기 측면은 연결 캐리어 및 경우에 따라서 평찬화층(13)에 의해 형성될 수 있다.
거울층(8)을 이용하면, 반도체 몸체(4)에서 생성된 복사가 연결 캐리어(12)의 방향으로 반사될 수 있다. 그러므로, 연결 캐리어로부터 아웃커플링된 복사속은 증가한다.
도 1에 따른 방법과 달리, 도 2에 따른 소자(10)는 패시베이션층(17)을 포함한다. 바람직하게는, 패시베이션층은 반도체 몸체(4)상에 도포된다. 패시베이션층은 반도체 몸체 결합물의 반도체 몸체들상에, 특히 전체 결합물에 걸쳐 전면으로 도포될 수 있다. 연결 영역(104)을 이용하여 반도체 몸체에 대한 전기적 접촉을 형성하기 위해, 반도체 몸체들이 연결 캐리어 결합물에 고정되기 전에, 상기 패시베이션층이 국부적으로 제거될 수 있다. 바람직하게는, 패시베이션층(17)은 전기 절연성으로 형성된다. 예를 들면, 패시베이션층은 질화 규소, 산화 규소 또는 질산화 규소를 함유한다. 바람직하게는, 패시베이션층은 반도체 몸체의 옆에서 상기 반도체 몸체를 따라 연장된다. 패시베이션층(17)은 반도체 몸체(4)와 연결 캐리어(12)사이에서 연장될 수 있다. 패시베이션층(17)은 반도체 몸체(4)를 가능한 한 보호할 수 있다. 또한, 반도체 몸체로부터 연결 캐리어(12)로 복사가 통과하는 과정이 패시베이션층에 의해 용이해질 수 있다. 패시베이션층은, 특히 반도체 몸체와 상기 반도체 몸체의 주변, 즉 상기 반도체 몸체를 등지는 패시베이션층의 측 사이의 굴절률 맞춤층으로 역할할 수 있다. 그러므로, 반도체 몸체에서 전반사가 계속되는 것이 감소할 수 있다.
도 1에 따른 방법으로 제조된 소자와 달리, 도 2에 따른 소자는 예를 들면 접촉 금속화물과 같은 전기 접촉층(9)을 포함한다. 접촉층(9)은 반도체 몸체(4)와 전기 전도적으로 결합된다. 또한, 바람직하게는, 접촉층(9)은 연결 캐리어(12)와 반도체 몸체(4) 사이에 배치된다. 접촉층(9)은 아직 반도체 몸체 캐리어(200)상에 배치된 상태의 반도체 몸체들에 도포될 수 있다. 접촉층은 리소그라피 방법, 특히 포토리소그라피 방법으로 증착될 수 있다.
접촉층(9)은 반도체 몸체와 고정층(2) 사이에 배치되는 것이 적합하다. 접촉층(9)은 반도체 몸체에 걸쳐 대면적으로 연장될 수 있다.
접촉층은 복사 투과성으로 형성되는 것이 적합하다. 복사의 투과를 위해, 접촉층(9)은 국부적으로 홈이 파일 수 있다. 접촉층은, 특히 전류 분포 구조물(26)을 포함할 수 있고, 상기 전류 분포 구조물은 다른 실시예들과 관련하여 이하에서 더 상세히 기술된다.
접촉층(9)은 복사 투과성이며 전기 전도성인 산화물, 특히 산화 금속을 함유할 수 있다. 복사 투과성이며 전기 전도성인 산화물(transparent conductive oxide, TCO)은 예를 들면 산화 주석, 산화 아연 또는 인듐 주석 산화물이 있다. 활성 영역에서 생성된 복사는 상기 산화물을 투과할 수 있다. 이 경우, 특히, 접촉층을 위한 금속화물의 경우에 적합한 것으로 복사 투과용으로 구비된 접촉층(9)의 홈은 생략될 수 있다. 접촉층은, 특히, 흡수 손실의 증가 위험 없이 연속형 층, 즉 홈이 없는 층으로서 간단히 실시될 수 있다.
고정층(2)은 접촉층과 전기 전도적으로 결합되는 것이 적합하다. 고정층은 반도체 몸체를 부분적으로만 덮는 것이 바람직하다. 접촉층(9)에 의해, 전하 캐리어들은 반도체 몸체에 걸쳐 래터럴로 분포하며, 복사 생성을 위한 활성 영역(5)으로 균일하게 도달할 수 있다. 전하 캐리어들은 연결 도전체층(1)에 의해 반도체 몸체와 연결 캐리어 사이의 영역으로 래터럴로 주입될 수 있다. 고정층에 의해, 전하 캐리어들은 접촉층(9)으로 안내되고, 그 곳으로부터 반도체 몸체(4)로 주입될 수 있다.
접촉층은 층 시퀀스를 포함할 수 있고, 예를 들면 반도체 몸체로부터 보았을 때 Ti층, Pt층 및 Au층이 배치된다(명백히 도시되지 않음). 바람직하게는, 접촉층(시퀀스)는 반도체 몸체를 등지는 납땜층의 측에서 마감된다. 접촉층 시퀀스를 마감하는 Au-층은 예를 들면 고정층으로서의 AuSn-층과 같은 땜납층과의 납땜 결합을 위해 매우 적합하다.
접촉층(9)의 두께는, 5 ㎛이하, 바람직하게는 3 ㎛이하, 더욱 바람직하게는 2 ㎛이하, 예를 들면 1 ㎛이하, 800 nm이하, 500 nm이하 또는 300 nm이하일 수 있다.
소자의 총 높이는, 40 ㎛이하, 예를 들면 38 ㎛일 수 있다. 반도체 몸체(4)의 두께는 10 ㎛이하, 바람직하게는 7 ㎛이하일 수 있다. 연결 캐리어(12)의 두께는 50 ㎛이하, 바람직하게는 40 ㎛이하, 더욱 바람직하게는 30 ㎛이하일 수 있다.
연결 캐리어상에 배치된 소자(10)의 부분의 총 두께는 10 ㎛이하일 수 있다. 예를 들면 연결 캐리어(12)의 두께는 30 ㎛일 수 있고, 소자의 나머지 부분의 총 두께는 8 ㎛일 수 있다. 반도체 몸체(2)의 두께는 6 ㎛일 수 있다.
도 3은 복수 개의 광전 소자들의 제조 방법에 대한 다른 실시예를 도시하되, 도 3A 내지 3C에서 상기 방법의 중간 단계들을 개략적 단면도로 도시한다.
상기 방법은 도 1과 관련하여 기술된 방법에 실질적으로 상응한다.
도 3A를 참조하면, 우선, 연결 캐리어 결합물(100)이 준비된다. 도 1에 따른 실시예와 달리, 결합물(100)은 소자 영역들(102)이 형성된 연속형 연결 캐리어층을 포함하지 않는다. 상기 소자 영역들은 연결 영역(104)을 각각 포함한다. 도 3A에 따른 연결 캐리어 결합물은 오히려 보조 캐리어(107)상에, 특히 보조 캐리어층상에 별도로 배치된 복수 개의 연결 캐리어들(12)을 포함한다. 연결 캐리어들(12)은 보조 캐리어상에 고정되는 것이 적합하다. 연결 캐리어(12)는 특히 소자 영역(102)에 상응할 수 있다.
각각의 연결 영역(12)은 전기 절연성 캐리어 몸체(18)를 포함하고, 상기 캐리어 몸체상에 연결 영역(104)이 형성되며, 특히 증착된다.
바람직하게는, 각각의 연결 캐리어(12)의 캐리어 몸체(18)는 히트 싱크로 형성된다. 이를 위해 적합하게는, 캐리어 몸체(18)는 열 전도도가 높은 물질을 함유하며, 예를 들면 상기 열 전도도는 70 W/(m*K)이상, 바람직하게는 100 W/(m*K)이상, 더욱 바람직하게는 200 W/(m*K)이상이다. 특히, 캐리어 몸체(18)는 예를 들면 질화 알루미늄 세라믹 또는 산화 알루미늄 세라믹과 같은 세라믹을 함유할 수 있다. 세라믹 물질들은 열 전도도가 높다는 특징이 있다. 제조될 소자의 동작 시 반도체 몸체들에서 생성된 열은, 상기 히트 싱크에 의해 효율적으로 각각의 반도체 몸체로부터 소산될 수 있다. 이를 통해, 반도체 몸체가 열에 의해 손상될 위험이 낮아진다.
예를 들면 규소를 함유한 전기 절연성 캐리어 몸체도 사용될 수 있다.
보조 캐리어(17)의 경우, 예를 들면 사파이어 또는 규소를 함유한 보조 캐리어가 적합하다. 연결 캐리어들은 보조 캐리어상에 접착될 수 있다.
또한 바람직하게는, 연결 캐리어 결합물(100)은 상기 결합물상에 면으로 분포하는 소자 영역들(102) 내지 연결 캐리어들을 포함한 연결 캐리어 웨이퍼로서 형성된다.
또한, 반도체 몸체 캐리어(201) 및 상기 반도체 몸체 캐리어상에 배치된 복수 개의 반도체 몸체들(4)을 포함한 반도체 몸체 결합물(200)이 준비된다. 도 1에 따른 방법과 달리, 반도체 몸체 캐리어(201)상의 반도체 몸체들(4)의 배열은 실장 영역들의 배열 - 즉 고정층들(2)의 배열 - 에 맞춰지지 않는다. 특히, 반도체 몸체 결합물(200)은 반도체 몸체들(4)을 포함하고, 상기 반도체 몸체들은 실장 영역상에 연장되지 않는다(예를 들면 반도체 몸체들(4a) 참조).
바람직하게는, 반도체 몸체 캐리어(201)는 반도체층 구조체가 에피택시얼 성장되었던 성장 기판으로부터 형성된다. 상기 반도체층 구조체로부터 반도체 몸체들이 형성된다. 반도체 몸체들은, 리소그라피 방법으로, 특히 포토 리소그라피용으로 형성된 마스크 및 그 이후의 식각에 의해, 반도체층 구조체로부터 형성될 수 있다.
반도체 몸체 캐리어상에서 인접한 반도체 몸체들의 간격은, 40 ㎛이하, 바람직하게는 30 ㎛이하, 더욱 바람직하게는 20 ㎛이하, 예를 들면 10 ㎛이하 또는 5 ㎛이하일 수 있다.
인접한 반도체 몸체들간의 간격은 예를 들면 2 ㎛일 수 있다. 반도체 몸체 캐리어가 예를 들면 톱질에 의해 분리되지 않고 반도체 몸체들이 연결 캐리어 결합물(100)상에 이송될 수 있어서(상기의 도 1 및 이하 참조), 반도체 몸체들간의 사이 공간들이 분리 공정에 맞춰질 필요가 없다. 톱질은 반도체 몸체들사이에서 상대적으로 넓은 트렌치(trench)를 필요로 하는데, 상기 트렌지는 60 ㎛이상인 경우가 많다. 본 제안된 방법의 틀에서, 반도체 몸체들은 반도체 몸체 캐리어상에 조밀하게 패킹될 수 있다. 반도체 몸체들간의 간격을 줄임으로써, 반도체층 구조체로부터의 반도체 물질의 수율(yield)이 증가한다. 이는 제조 공정의 효율을 높이고, 비용을 낮춘다.
반도체 몸체들간의 간격을 좁게 하기 위해, 예를 들면 고비율 플라즈마 식각(high rate plasma etching)과 같은 플라즈마 식각법이 적합하다.
반도체 몸체들(4)상에 거울층(8)이 배치된다. 또한, 거울층(8)은 반도체 몸체 캐리어(201)를 등지는 각각의 반도체 몸체(4)의 측에 배치된다. 반도체 몸체를 등지는 거울층의 측에 다른 층들, 특히 금속층들이 배치될 수 있다(명백히 도시되지 않음). 예를 들면 거울층을 보호하는 장벽층이 구비될 수 있다. 그러므로, 연결 캐리어 결합물상에 고정될 때 거울층의 반사도가 감소할 위험이 줄어들 수 있다. 예를 들면, 반도체 몸체로부터 관찰한 순서로, 예를 들면 Ti층, Pt층 및 Au층과 같은 부착 증진층에 이어, 장벽층으로서의 TiW(N)층이 구비될 수 있다.
반도체 몸체 캐리어(201) 및 연결 캐리어 결합물(101)의 상호 간 배치는 반도체 몸체들(4)이 소자 영역들(102)을 향하도록 이루어진다.
도 3B를 참조하면, 이후, 반도체 몸체들(4)은 상기 반도체 몸체들이 연장되어 있던 실장 영역상에서 제거된다. 연결 도전체층(1)상에 국부적으로만 구비된 고정층(2)에 의해, 실장 영역은 연결 도전체층상에 융기된다. 이를 통해, 고정층상에 연장되지 않는 반도체 몸체들(4a)이 연결 캐리어 결합물과 기계적으로 접촉하는 일이 방지될 수 있다. 그러므로, 연결 캐리어 결합물로 이송될 필요가 없는 반도체 몸체들이 예를 들면 연결 도전체층(1)에 부착되어 연결 캐리어 결합물에 닿을 위험이 낮아진다.
이어서, 연결 캐리어 결합물에 실장될 반도체 몸체들(4b)은 고정층(2)에 의해 연결 캐리어 결합물상에 고정되며, 예를 들면 접착되거나 납땜된다.
이후, 연결 캐리어 결합물(100)과 결합되어 있는 반도체 몸체들(4b)은 반도체 몸체 캐리어(201)로부터 분리된다. 경우에 따라서, 상기 분리 단계는 고정 단계전에 수행될 수 있다. 연결 캐리어 결합물(100)과 결합되지 않는 반도체 몸체들(4a)은 반도체 몸체 캐리어(201)상에 잔류한다. 반도체 몸체 캐리어상에 잔류한 반도체 몸체들은 본 방법에 의해 다른 연결 캐리어 결합물상에 고정될 수 있다. 반도체 몸체 캐리어(101)로부터 반도체 몸체들을 선택적으로 제거함으로써, 반도체 웨이퍼는 다양한 연결 캐리어 결합물들을 이용하여 연속적으로 "얻어질" 수 있다. 이 때, 각각의 연결 캐리어 결합물의 실장 영역상에 연장된 반도체 몸체들은 반도체 몸체 캐리어로부터 분리되고, 연결 캐리어 결합물에 고정된다.
반도체 몸체 캐리어로부터 일부의 반도체 몸체들만 선택적으로 제거하는 단계는 예를 들면 레이저 분리 방법 또는 레이저 제거 방법을 이용하여 수행할 수 있다. 이 때, 분리될 반도체 몸체와 반도체 몸체 캐리어 사이의 경계면이 레이저 복사(19)로 조사될 수 있다. 이를 통해, 반도체 몸채 캐리어에서의 반도체 몸체들의 부착이 감소하거나 파괴되며, 반도체 몸체들은 반도체 몸체 캐리어로부터 분리된다. 바람직하게는, 반도체 몸체들(4)의 분리를 위한 레이저 복사(19)는 반도체 몸체 캐리어(201)를 투과한다. 이를 위해, 반도체 몸체 캐리어는 복사에 대해 투과성인 것이 적합하다.
분리될 반도체 몸체들(4)은 연결 캐리어 결합물(100)의 웨이퍼맵(wafer map), 반도체 몸체 캐리어 및 연결 캐리어 결합물의 상호 간 소정 배열, 그리고 경우에 따라서 반도체 몸체 캐리어의 웨이퍼맵을 이용하여 선택될 수 있다. 상기 연결 캐리어 결합물의 웨이퍼맵으로부터 연결 캐리어 결합물의 실장 영역들의 위치가 얻어질 수 있고, 상기 반도체 몸체 캐리어의 웨이퍼맵으로부터 반도체 몸체 캐리어상의 반도체 몸체들의 배열이 얻어질 수 있다. 적합하게는, 각각의 웨이퍼맵은 미리 산출되고 적합하게 저장된다. 이러한 방식으로, 복사(19)는, 반도체 몸체 캐리어로부터 분리되어야 하고 특히 미리 연결 캐리어 결합물(100)에 이미 고정되어 있는 반도체 몸체들로 선택적으로 지향될 수 있다.
이후, 연결 캐리어 결합물(100)에 이송되지 않는 반도체 몸체들(4a)을 포함한 반도체 몸체 캐리어(201)는 제거될 수 있다. 잔류한 반도체 몸체들(4a)은 다른 연결 캐리어 결합물에 고정될 수 있다(미도시).
반도체 몸체들이 연결 캐리어 결합물(100)에 고정된 후, 거울층(8)은 각각의 반도체 몸체와 연결 캐리어(12)사이, 특히 반도체 몸체와 상기 반도체 몸체에 부속한 연결 영역(104) 사이에 배치된다. 반도체 몸체는 상기 연결 영역(104)과 전기 전도적으로 결합되는 것이 적합하다.
도 3C를 참조하면, 반도체 몸체 캐리어(201)의 제거 이후, 연결 캐리어 결합물에 고정된 반도체 몸체에서 실장 영역을 등지는 측은 다른 공정 단계를 위해 이용될 수 있다. 반도체 몸체들은 상기 측에서 예를 들면 코팅될 수 있다.
연결 캐리어 결합물(100) 및 특히 반도체 몸체들(4)상에 패시베이션층(17)이 도포될 수 있다. 패시베이션층은 반도체 몸체(4)를 보호한다는 이점이 있다. 패시베이션층(17)은 우선 연결 캐리어 결합물상에 전면으로 도포되고, 이후, 반도체 몸체에 대한 전기적 접촉을 형성하기 위해, 국부적으로, 특히 실장 영역을 등지는 반도체 몸체(4)의 측으로부터 제거될 수 있다.
또한, 반도체 몸체들(4)내에 또는 상기 반도체 몸체들상에는 구조물, 특히 아웃커플링 구조물이 형성될 수 있고(명백히 도시되지 않음), 상기 아웃 커플링 구조물을 이용하여 반도체 몸체에서의 전반사가 방해받을 수 있다. 그러므로, 반도체 몸체로부터 출사된 복사속은 증가할 수 있다. 이를 위해, 예를 들면, 실장 영역을 등지는 반도체 몸체(4)의 측은 식각될 수 있다.
또한, 연결 캐리어 결합물(100)상에 몰딩 컴파운드(90), 특히 평탄화층을 위한 몰딩 컴파운드가 도포될 수 있으며, 상기 몰딩 컴파운드는 예를 들면 BCB이다. 평탄화층을 위한 몰딩 컴파운드는 연결 캐리어 결합물상에 스핀 코팅될 수 있다. 도포된 몰딩 컴파운드는 경화되는 것이 적합하다.
실장 영역을 등지는 반도체 몸체의 측에 연장된 몰딩 컴파운드 부분은 상기 몰딩 컴파운드의 응고 이전 또는 이후에 상기 결합물로부터 제거될 수 있다.
몰딩 컴파운드는, 우선 연결 캐리어 결합물상에 전면으로 도포되고, 이후 국부적으로 제거될 수 있어서, 각각의 소자 영역에 몰딩 컴파운드층이 구비된다.
평탄화층(13)은 연결 도전체층(1)상에 연장될 수 있다. 평탄화층(13)은 각각의 반도체 몸체(4)의 옆에 배치된다. 평탄화층(13)은 실장 영역을 등지는 반도체 몸체(4)의 표면과 평면으로 이어지는 것이 바람직하다.
평탄화층을 이용하면, 연결 캐리어 결합물의 표면 프로파일, 특히 상기 결합물에서 연결 캐리어상에 도포된 부분들의 표면 프로파일이 스무딩될(smoothened) 수 있다. 이후에 평면 기술로 실시될 방법 단계는 스무딩된 표면 프로파일에 의해 용이해진다.
경우에 따라서, 평탄화층(13)은 두꺼운 패시베이션층(17)에 의해 형성될 수도 있으며, 이 때의 패시베이션층의 두께는 예를 들면 2 ㎛이상, 바람직하게는 3 ㎛이상, 더욱 바람직하게는 5 ㎛이상이다(미도시). 이 경우, 몰딩 컴파운드로 구성된 별도의 평탄화층은 생략될 수 있다.
에피택시얼 성장되어 있으며 (성장) 기판을 포함하지 않은 반도체 몸체, 얇은 고정층 및 바람직하게는 얇은 거울층이 구비된 경우, 표면 프로파일은 현저한 융기부들, 예를 들면 15 ㎛이상의 융기부들을 포함하지 않는 것이 바람직하다. 패시베이션층에 대해 상기 열거한 두께들을 가진 평탄화층은, 이미, 표면 프로파일의 충분한 스무딩을 준비할 수 있다.
이후, - 바람직하게는 평탄화층(13)이 구비된 후 - 실장 영역을 등지는 각 반도체 몸체(4)의 측에 전기 접촉부(11)가 도포되고, 특히 증착되며, 예를 들면 증발되거나 스퍼터링된다.
접촉부(11)는 마스크를 이용하여 리소그라피 방식으로 증착될 수 있다(명백히 도시되지 않음). 바람직하게는, 접촉부(11)는, 실장 영역을 등지는 반도체 몸체의 표면에서 복사의 투과를 위한 부분이 상기 접촉부(11)에 의해 덮이지 않도록 도포된다. 접촉부(11)는 층으로서 도포될 수 있다. 접촉부의 두께는 10 ㎛이하, 바람직하게는 5 ㎛이하, 더욱 바람직하게는 3 ㎛이하, 예를 들면 2 ㎛이하 또는 1 ㎛이하일 수 있다. 예를 들면, 접촉부의 두께는 1 ㎛일 수 있다.
접촉부(11)는 반도체 몸체로부터 시작하여, 연결 캐리어를 등지는 평탄화층의 측에 걸쳐 연장될 수 있다. 스무딩된 표면 프로파일에 의해, 반도체 몸체(4)의 테두리를 넘어갈 때 접촉부에 크랙(crack)이 형성될 위험이 낮아진다.
접촉부(11)는 금속화물로 실시될 수 있다. 접촉부(11)는 예를 들면 Au, Pt 및/또는 Ti와 같은 하나 이상의 금속을 함유할 수 있다. 접촉부(11)는 도포된 이후, 경우에 따라서 도금법으로 보강될 수 있다.
제조될 소자의 외부 전기적 연결면(16)은 접촉부(11)의 노출된 영역을 이용하여 형성될 수 있다. 제조될 소자의 다른 외부 전기적 연결면(15)은, 연결 도전체층(1)에서 특히 평탄화층(13)에 의해 덮이지 않은 노출된 영역을 이용하여 형성될 수 있다. 상기 연결 도전체층은 경우에 따라서 도금법으로 보강될 수 있다.
이후, 연결 캐리어 결합물 및 특히 반도체 몸체(4)상에, 예를 들면 각각의 접촉부(11)상에 발광 변환 부재가 도포될 수 있다. 바람직하게는, 발광 변환 부재(20)는 발광체, 예를 들면 발광체 입자들을 함유한다. 발광 변환 부재를 이용하면, 활성 영역에서 생성된 복사가 다른 파장의 복사로 변환될 수 있다. 제조될 소자는 혼합색의 광, 바람직하게는 백색의 광을 출사할 수 있다. 혼합색의 광은 활성 영역에서 생성된 복사 비율 및 발광 변환 부재에 의해 변환된 복사 비율을 포함할 수 있다. 발광 변환 부재는 층의 형태로 반도체 몸체상에 도포될 수 있다. 상기 도포를 위해, 예를 들면 리소그라피 방법, 특히 포토리소그라피 방법이 적합하다. 마스크를 이용하여, 발광 변환 부재들은 각각의 반도체 몸체상에 배치될 수 있다.
적합한 발광 변환 부재들은 WO 98/12757에 기재되어 있으며, 이의 전체적 개시 내용은 본 출원에서 명백하게 참조로 포함된다.
또한, 광학 부재(21)는 연결 캐리어 결합물(100) 및 특히 반도체 몸체(4)상에, 예를 들면 각각의 접촉부(11)상에 그리고/또는 발광 변환 부재(20)상에 도포될 수 있고, 상기 광학 부재는 렌즈와 같은 빔 형성 광학 부재가 바람직하다. 광학 부재는 이산된 부재들로서, 또는 복수 개의 광학 부재 영역들을 가진 부재 결합물로서 도포될 수 있다(명백히 도시되지 않음). 이때, 부재 결합물은 도포된 이후, 복수 개의 광학 부재들로 나누어지는 것이 적합하다. 상기 광학 부재들은 광학적 부재 영역을 각각 포함한다.
발광 변환 부재(20) 및/또는 광학 부재(21)는 접촉부(11)상에 배치될 수 있다. 발광 변환 부재(20) 및/또는 광학 부재(21)는 각각의 반도체 몸체(4)상에 국한될(localized) 수 있다.
이후, 연결 캐리어 결합물(100)은 복수 개의 광전 소자들(10)로 나눠질 수 있다. 이는, 보조 캐리어(107)가 연결 캐리어 결합물로부터 제거된 이후 수행될 수 있다(명백히 도시되지 않음).
거울층(8)은 연결 캐리어(12)와 반도체 몸체(4) 사이에 배치된다. 반도체 몸체로부터의 복사 방출은 연결 캐리어를 등지는 반도체 몸체의 측을 통해 수행된다. 거울층에 의해, 복사 방출측에서 높은 복사속을 얻을 수 있다.
특히, 소자(10)의 외부 연결면들(15, 16)은 서로 다른 평면에 놓인다. 연결면(15)은 연결 캐리어(12)의 평면에, 그리고 연결면(16)은 평탄화층의 평면에 놓일 수 있다. 또한, 두 개의 연결면들이 연결 캐리어(12)에서 반도체 몸체가 배치된 측에 놓인다.
상기에 기술된 방법에 따라 복수 개의 소자들이 동시에 일괄적으로 제조되는 것은, 매우 비용 효율적이다. 개별 가공 단계들은 가능한 한 또는 완전히 방지될 수 있다.
상기에 도 3과 관련하여 기술한 방법을 이용하여, 외부 연결면들(15, 16)이 서로 다른 평면에 위치하는 소자들(10)만 제조되는 것은 아닐 수 있다. 오히려, 실장 영역을 등지는 반도체 몸체의 측과 전기 전도적으로 결합된 접촉 도전체가 상기 측으로부터 반도체 몸체를 향한 연결 캐리어의 측의 방향으로 연장될 수 있다. 접촉 도전체는 연결 캐리어의 상기 측에서 상기 연결 캐리어상에 형성된 추가의 연결 영역과 전기 전도적으로 결합될 수 있다.
특히, 2개의 전기적 연결 영역들이 형성되어 있는 연결 캐리어(12)가 사용될 수 있으며, 이 때의 전기적 연결 영역들은 서로 전기적으로 절연되어 있다.
도 4는 도 4A 내지 4D를 통해 다양한 연결 캐리어들을 다양한 도면으로 도시한다. 상기 연결 캐리어들은 상기에 기술된 방법으로 장착될 수 있다.
연결 캐리어들(12)은 각각 2개의 전기적 연결 영역들(104, 106)을 포함하며, 상기 연결 영역들은 서로 전기적으로 절연되어 있다. 이 때, 연결 영역(104)은 상기 연결 영역상에 반도체 몸체를 고정하기 위해 구비될 수 있다. 반도체 몸체는 상기 연결 영역과 전기 전도적으로 결합되는 것이 적합하다. 반도체 몸체의 실장을 위해 구비된 연결 영역은, 바람직하게는 다른 연결 영역과 달리, 고정층(2)을 구비할 수 있다.
또는, 반도체 몸체가 두 개의 연결 영역들 외의 곳에서 연결 캐리어상에 고정될 수 있다(명백히 도시되지 않음). 이 경우, 실장 영역은 연결 영역의 일부분이 아닌 것이 적합하다. 반도체 몸체와 연결 영역들간의 전기 전도 결합은 반도체 몸체의 실장 이후 수행될 수 있다. 접촉부들은 도 3에 기술된 방법을 이용하여 실장 영역을 등지는 반도체 몸체의 측에 도포될 수 있다. 전기적 접촉을 형성하기 위해, 예를 들면 접촉 도전체들이 연결 영역들(104, 106)에 안내된다.
도 4A, 4B 및 4C에서 개략적으로 도시된 연결 캐리어들(12)은 전기 절연성 캐리어 몸체(18)를 각각 포함하고, 상기 몸체상에 연결 영역(104, 106)이 배치되어 있다. 상기 캐리어 몸체는 예를 들면 세라믹 몸체 또는 규소 몸체이다. 또한 적합하게는, 연결 영역들은 연결 캐리어의 동일한 측에 배치된다.
각각의 연결 캐리어의 두께는 100 ㎛이하 또는 50 ㎛이하, 바람직하게는 40 ㎛이하, 더욱 바람직하게는 30 ㎛이하일 수 있다.
도 4B는 도 4A에 따른 연결 캐리어의 단면도를 나타낼 수 있다. 이 때, 캐리어 몸체(18)는 국부적으로 홈이 파이고, 결합 도전체(22)를 포함하며, 상기 결합 도전체는 연결 영역들을 포함한 캐리어 몸체의 측으로부터 상기 측에 대향된 측까지 연장된다. 결합 도전체(소위 "비아")를 경유하여, 연결 영역은 상기 연결 영역을 등지는 캐리어 몸체의 측에 배치된 외부 연결면(15)과 결합될 수 있다. 상기 면은 예를 들면 땜납면으로 실시될 수 있다. 이와 유사하게, 제2 연결 영역(106)은 결합 도전체를 경유하여 제2 연결면(16)과 결합될 수 있다.
도 4C의 평면도에 따르면, 제1 연결면(15)은 연결 영역들(104, 106)을 향한 캐리어 몸체(18)의 측에 배치된다. 제2 연결면(16)도 마찬가지로 연결 영역들을 향한 캐리어 몸체(18)의 측에 배치될 수 있다.
도 4D의 평면도에 따른 연결 캐리어(12)는 2개의 전기 전도 몸체들(31, 32)을 포함하고, 상기 몸체들은 예를 들면 금속 몸체 또는 금속 화합물 몸체이며, 가령 Cu 또는 CuWo로 구성된다. 세라믹과 마찬가지로, 금속은 일반적으로 열 전도도가 높다는 특징이 있다. 몸체들(31, 32)은 전기 절연성 결합층(23)을 경유하여 서로 결합되며, 예를 들면 접착되고, 특히 전기적으로 서로 절연된다. 연결 영역들(104, 106)은 몸체(31, 32)의 표면을 이용하여 형성될 수 있다. 연결 도전체층(1)을 이용하여 연결 영역들을 별도로 형성하는 단계는 생략될 수 있다. 반도체 몸체가 연결 영역상에 실장되어야 하는 경우, 상기 연결 영역이 고정층(2)을 구비하는 것이 적합하다. 연결면들(15, 16)은 연결 영역들(104, 106)을 등지는 연결 캐리어의 측에 형성될 수 있다.
더욱 적합하게는, 도 3에 따른 광전 소자들의 제조 방법으로 별도의 연결 캐리어(12)가 사용되는 것이 아니라, 복수 개의 소자 영역들(102)을 포함한 연결 캐리어층(101)이 사용되는 것이다. 상기 방법에서, 보조 캐리어(107)는 생략될 수 있다.
도 5는 상기와 같은 연결 캐리어층(101)의 부분 평면도를 도시한다. 각각의 소자 영역은 도 4C에 도시된 연결 캐리어(12)에 상응한다. 그러나, 연결 캐리어층은, 예를 들면 도 4에 도시된 연결 캐리어들처럼, 형성 방식이 다른 연결 캐리어(12)용으로도 형성될 수 있다.
연결 캐리어 결합물이 소자들로 나누어질 때, 개별 소자들(10)의 연결 캐리어들(12)이 형성된다. 이를 위해, 연결 캐리어층(101)이 예를 들면 각각 하나의 소자 영역(102)을 한정하는 점선을 따라 절단될 수 있다. 예를 들면 세라믹을 포함한 연결 캐리어층이 소자의 형성을 위해 절단되는 단계는 레이저를 이용하여 수행될 수 있다. 대안적 또는 보완적으로, 연결 캐리어층(101)에서, 바람직하게는 예를 들면 점선을 따라 각각의 소자 영역을 둘러싸는 소정의 분리될 영역들이 형성될 수 있다. 소정의 분리 영역들은 예를 들면 연결 캐리어층의 천공(perforation) 또는 연결 캐리어층의 노칭(notching)을 통해 형성될 수 있다.
도 6은 광전 소자의 일 실시예로, 도 6A은 개략적 평면도를, 도 6B는 도 6A의 A-A라인을 따른 개략적 단면도를 도시한다. 소자는 도 3과 관련하여 기술된 방법으로 제조될 수 있다.
소자(10)는 도 3에 따라 제조된 소자에 실질적으로 상응한다. 이와 달리, 접촉 도전체(24)는 연결 캐리어(12)를 등지는 반도체 몸체(4)의 측으로부터 연결 캐리어(12)를 향해 연장된다. 바람직하게는, 접촉부(11)는 접촉 도전체(24)를 포함한다. 접촉 도전체는, 활성 영역 내지 연결 캐리어를 가로질러, 특히 이에 대해 경사져서 반도체 몸체(4)를 따라 연장된다.
반도체 몸체 옆에 평탄화층(13)이 배치된다. 접촉 도전체(24)는 평탄화층(13)의 경사부(25)를 따라 안내될 수 있다. 바람직하게는, 상기 경사부는 반도체 몸체와 이격된 평탄화층(13)의 측에 형성된다.
접촉 도전체(24)는 평탄화층(13)상에서 반도체 몸체로부터 이격되면서 상기 반도체 몸체를 따라 연장될 수 있다. 또한, 접촉 도전체는, 연결 캐리어상에 형성되되 특히 반도체 몸체를 향한 측에 배치된 연결 영역(106)과 결합된다. 평탄화층을 따라, 접촉 도전체는 연결 캐리어의 평면으로 안내될 수 있다.
경사부(25)에 의해, 접촉 도전체(24)가 끊어질 위험이 낮아진다. 더욱이, 표면 프로파일이 매우 평편한 경우, 경사부가 반드시 필요하진 않다.
경우에 따라서, 반도체 몸체상에 패시베이션층이 도포될 수 있다(명백히 도시되지 않음). 패시베이션층이 충분히 두껍게 형성되면, 추가의 평탄화층은 생략될 수 있다. 상기 패시베이션층에도 불구하고 추가의 평탄화층이 구비될 수도 있다.
아직 연결 캐리어 결합물인 상태에서, 접촉 도전체(24)는 상기 결합물상에 도포되고, 특히 증착될 수 있다.
경사부(25)는 평탄화층을 위한 물질의 도포 이후, 도 1에 따른 방법으로, 예를 들면 경사부를 위한 물질 제거에 의해 형성될 수 있다. 또는, 평탄화층을 위한 물질이 이미 적합하게 구조화되어 상기 결합물상에 도포될 수 있다.
접촉 도전체(24)를 경유하여, 연결 캐리어(12)를 등지는 반도체 몸체(4)의 측은 외부 연결면(16)과 전기 전도적으로 결합된다. 이를 위해, 접촉 도전체는 반도체 몸체의 옆에서 연결 캐리어상에 배치된 연결 영역(106)과 전기 전도적으로 결합되어 있을 수 있다. 평탄화층(13)은 접촉 램프(contact ramp)로 형성될 수 있다. 평탄화층(13)은 연결 캐리어로부터 시작하여 상기 연결 캐리어로부터 점차 이격되면서 뾰족해질 수 있다.
반도체 몸체를 등지는 연결 캐리어(12)의 측에 배치되는 외부 연결면들(15, 16)은 결합 도전체(22)를 경유하여 각각의 연결 영역(104 내지 106)과 전기 전도적으로 결합된다. 상기 결합 도전체는 전기 절연성 캐리어 몸체(18)를 관통하여 연장된다. 특히, 소자(10)는 표면 실장형 소자로 형성된다.
반도체 몸체상에 연장된 접촉부(11) 부분은 전류 분포 구조물(26)을 더 포함한다. 전류 분포 구조물에 의해, 전하 캐리어들은 대면적으로 반도체 몸체상에 분포할 수 있다. 그러므로, 활성 영역에 균일한 전하 캐리어들이 공급될 수 있고, 상기 전하 캐리어들은 이 곳에서 복사를 생성하며 재조합될 수 있다.
전류 분포 구조물(26)은 프레임(frame)(27)을 포함할 수 있다. 프레임(27)으로부터 하나 이상의 유도 라인(28)으로 분기될 수 있다. 또한, 전류 분포 구조물은 복사의 투과를 위해, 국부적으로 예를 들면 L형으로 홈이 파인다. 그러므로, 예를 들면 금속의 전류 분포 구조물(26)에서 복사가 흡수되는 경우가 줄어들 수 있다.
접촉부(11)는 - 접촉 도전체 및 전류 분포 구조물을 포함하여 - 연속형층을 포함할 수 있다. 특히, 접촉부는 단일 마스크를 사용하고 리소그라피 방법으로 반도체 몸체(4)상에 도포되며 특히 증착될 수 있다. 예를 들면 포토(레지스트)마스크를 사용하고, 포토 리소그라피 방법을 이용한다.
접촉부(11), 예를 들면 접촉 도전체 및/또는 전류 분포 구조물은, 특히 연속형으로서, 10 ㎛이하, 바람직하게는 8 ㎛이하, 더욱 바람직하게는 5 ㎛이하, 예를 들면 2 ㎛이하 또는 1 ㎛이하의 두께를 가질 수 있다. 전류 용량을 증가시키기 위해, 경우에 따라서 접촉부는 도금법으로 보강될 수 있다. 종래의 반도체칩에서 접촉을 위해 사용된 두꺼운 본딩 패드 및 본딩 와이어는 생략될 수 있다.
바람직하게는, 연결 캐리어를 등지는 반도체 몸체의 측에 봉지부(29)가 배치되며, 상기 봉지부는 복사 투과성인 것이 적합하다. 봉지부는 예를 들면 아크릴 수지, 에폭시 수지 또는 실리콘 수지나 실리콘을 함유할 수 있다. 봉지부에 발광 변환 입자들이 매립되어 있을 수 있다. 봉지부는, 바람직하게는 전면으로, 접촉부(11), 연결 영역(106), 연결 영역(104) 및/또는 반도체 몸체(4)에서 연결 캐리어를 등지는 측에 걸쳐 연장될 수 있다. 봉지부는 소자의 부재들을 외부의 유해한 영향들로부터 보호할 수 있다.
봉지부용 물질이 연결 캐리어 결합물상에 도포될 수 있다. 연결 캐리어 결합물이 소자들로 나누어질 때, 봉지부를 위한 연속형 봉지층이 절단될 수 있다. 소자(10)는 개별화된 측면들(14)을 포함할 수 있다.
도 7은 광전 소자의 다른 실시예를 개략적 단면도로 도시한다.
소자(10)는 도 6과 관련하여 기술된 소자에 실질적으로 상응한다. 이와 달리, 연결 캐리어(12)상에 하나의 연결 영역(104)만 구비된다. 연결 캐리어로의 접촉부(11)의 안내부는 생략된다. 반도체 몸체에 대한 외부 전기적 접촉을 형성하기 위해, 평탄화층(13)은 홈이 파인다. 결합 도전체(30)는 홈의 영역에서 평탄화층을 관통하여 연장되고, 접촉부(11) 및 특히 외부 전기 연결면(16)과 전기 전도적으로 결합된다. 이를 위해 적합하게는, 접촉부(11)는 적어도 국부적으로 평탄화층(13)의 홈에 걸쳐 연장된다.
도 8은 광전 소자의 다른 실시예를 개략적 평면도로 도시한다. 소자(10)는 연결 캐리어(12)상에 나란히 배치되어 상기 연결 캐리어상에 고정된 복수 개의 반도체 몸체들(4)을 포함한다.
반도체 몸체들(4)은 각각의 반도체 몸체에 부속한 연결 영역(104, 108)상에 고정되고, 연결 영역들에 의해 상기 반도체 몸체들옆에 배치된 외부 연결면(15 내지 33)과 전기 전도적으로 결합된다. 또한, 반도체 몸체들은 접촉부(11)를 경유하여 상기 연결 캐리어(12)상에 형성된 다른 외부 연결면(16 내지 35)과, 특히 다른 연결 영역(16 내지 109)과 전기 전도적으로 각각 결합된다. 반도체 몸체들의 간격은 반도체 몸체 캐리어상의 반도체 몸체들(4)이 가졌던 간격에 상응할 수 있는데, 상기 반도체 몸체들은 본 방법으로 연결 캐리어(결합물)상에 직접 이송될 수 있기 때문이다. 특히, 인접한 반도체 몸체들의 간격은 5 ㎛이하, 예를 들면 2 ㎛일 수 있다.
이를 위해 바람직하게는, 실장 영역들의 간격은 반도체 몸체 캐리어상의 반도체 몸체들의 간격에 맞춰진다. 경우에 따라서, 실장 영역들은, 각각의 반도체 몸체가 상기 반도체 몸체에 부속한 실장 영역을 완전히 덮도록 형성될 수도 있다(명백히 도시되지 않음). 이를 위해 적합하게는, (고정층들(2)의) 실장 영역들간의 간격은 반도체 몸체 캐리어상의 반도체 몸체들의 간격보다 크게 선택된다. 그러나, 바람직하게는, 실장 영역들의 간격은, 반도체 몸체상에서 인접한 반도체 몸체들이 연결 캐리어 결합물의 전체 소자 영역의 인접한 실장 영역들상에 이송될 수 있을만큼 충분히 작게 선택된다.
도 9는 광전 소자(10)의 다른 실시예를 개략적 평면도로 도시한다.
소자는 복수 개의 반도체 몸체들(4b, 4c, 4d)을 포함한다. 상기 반도체 몸체들의 상호 간 간격은 도 8에 따른 반도체 몸체들과 유사할 수 있다. 바람직하게는, 반도체 몸체들은 다양한 색의 스펙트럼 영역들, 특히 3개의 기본색의 스펙트럼 영역들에서 복사를 생성하기 위해 형성된다. 반도체 몸체들(4b)은 적색 복사를 위해, 반도체 몸체들(4c)은 녹색 복사를 위해, 그리고 반도체 몸체들(4d)은 청색 복사를 위해 형성될 수 있다. 3종 반도체 몸체(4b, 4c, 4d)는 이미지 표시 장치를 위한 픽셀을 형성할 수 있다. 반도체 몸체들은 웨이퍼로부터 직접 수송되므로 유리하게도 조밀하게 패킹될 수 있다. 각각의 반도체 몸체와 상기 반도체 몸체에 부속한 고정층 사이에서 상기 도면들에 상응하여 적합하게 배치된 거울층에 의해, 개별 반도체 몸체의 방출측 휘도는 유리하게도 높다. 반도체 몸체들이 나란히 조밀하게 배치됨으로써, 모든 반도체 몸체들을 덮는 가상면의 휘도가 증가할 수 있다.
바람직하게는, 반도체 몸체들은 매트릭스형으로 행과 열로 배치된다. 행 도전체들(41, 42, 43) 및 열 도전체들(38, 39, 40)을 통해 반도체 몸체들은 개별적으로 제어될 수 있다. 상기 행 도전체들은 각각 한 행의 반도체 몸체들(4d, 4c, 4b)과 전기 전도적으로 결합되며, 상기 열 도전체들은 각각 한 열의 반도체 몸체들과 전기 전도적으로 결합된다. 행 도전체(41, 42 내지 43)는 연결면(15, 33 내지 37)과, 열 도전체(38, 39 내지 40)는 연결면(16, 35 내지 36)과 전기 전도적으로 결합된다.
경우에 따라서, 행 도전체들은 각각 부속한 연결면과 함께 리소그라피 방법으로 연결 캐리어상에 형성될 수 있다. 열 도전체들은 리소그라피 방법으로 - 접촉부들(11)과 유사하게(상기 참조) - 형성될 수 있다. 경우에 따라서, 열 도전체들 및 각각 부속한 연결면은 공통의 마스크를 이용한 리소그라피 방법으로 형성될 수 있다.
경우에 따라서, 반도체 몸체들 다음에, 연결 캐리어(12)를 등지는 측에서 예를 들면 프로젝션 장치를 위한 광학계가 배치될 수 있다(명백히 도시되지 않음).
본 방법의 틀에서 반도체 몸체들은 예를 들면 성장 기판과 같은 반도체 몸체 캐리어로부터 직접적으로 연결 캐리어 결합물에 이송될 수 있어서, 반도체 몸체들은 자유롭게 형성될 수 있다. 특히, 종래의 자동 배치 장치(automatic placement machine), 예를 들면 픽앤플레이스 배치를 위한 자동 배치 장치를 통해 처리할 수 없거나, 처리하기 어려운 반도체 몸체들도 본 제안된 방법을 통해 어려움 없이 소자로 가공될 수 있다.
반도체 몸체는 예를 들면 활성 영역의 연장 방향에서, 예를 들면 폭과 같은 횡 규격이 50 ㎛이하, 바람직하게는 40 ㎛이하, 더욱 바람직하게는 30 ㎛이하, 예를 들면 20 ㎛이하 또는 10 ㎛이하일 수 있다. 예를 들면 길이와 같이, 활성 영역을 따르는 반도체 몸체의 종 규격은 1 mm이상, 바람직하게는 2 mm이상, 더욱 바람직하게는 5 mm이상, 예를 들면 8 mm이상 또는 10 mm이상일 수 있다.
반도체 몸체(4)는 직사각형 밑면 및 특히 직육면체 형태를 가질 수 있다(도 10A의 평면도 참조). 상기와 같은 형성 방식은 복사의 아웃커플링 효율을 높게 하는 데 매우 유리하다.
상기에 기술된 방법의 틀에서, 훨씬 더 신규한 반도체 몸체의 형성 방식도 어려움없이 소자로 가공될 수 있다(예를 들면, 도 10B의 별 모양 밑면을 가진 반도체 몸체 참조).
또한, 소자용 반도체 몸체들은 그 규격과 관련하여 실질적으로 자유롭게 치수화될 수 있어서 유리하다. 연결 캐리어 결합물의 소자 영역들에서 연결 영역들은 반도체 몸체들의 형성과 무관하게 형성될 수 있는데, - 예를 들면 접촉부(11)를 이용하는 - 반도체 몸체의 접촉은 평탄화층을 통해 평면 공정으로 수행될 수 있기 때문이다. 특히, 각각의 접촉부는 평탄화층을 따라 각각의 연결 영역으로 안내될 수 있다.
반도체 몸체는 반드시 전기적 연결 영역상에 실장되어 접촉될 필요는 없다는 것을 밝혀둔다. 오히려, 반도체 몸체는 활성 영역의 서로 다른 측에서 전기적으로 접촉되는 소자에 사용될 수 있고, 이 때 두 접촉부들은, 바람직하게는 평탄화층을 따라, 연결 캐리어를 등지는 반도체 몸체의 측으로부터 시작하여 연결 캐리어의 방향으로 연장되고, 그 곳에서 경우에 따라서 연결 영역과 결합된다. 상기와 같은 반도체 몸체는 직접적으로 캐리어 몸체(18)상에 실장되는 것이 적합하다.
도 11은 광전 소자의 다른 실시예를 개략적 단면도로 도시한다.
소자(10)는 상기 도면들과 관련하여 기술된 소자들에 실질적으로 상응한다. 이와 달리, 도 11에 따른 소자의 경우, 반도체 몸체(4c)는 다른 반도체 몸체(4b)상에 배치된다. 이 때, 반도체 몸체(4c)는 에피택시얼 성장되고, 특히 (성장) 기판 없이 형성되는 것이 바람직하다. 반도체 몸체(4c)는 연결 캐리어(12)상의 반도체 몸체(4b)의 실장 영역을 등지는 반도체 몸체(4b)의 측에 배치된다.
또한, 반도체 몸체들(4b, 4c)은 전기 전도적으로 결합된다. 이를 위해, 반도체 몸체들 사이에 결합 접촉부(44)가 배치된다. 결합 접촉부에 의해, 반도체 몸체들(4b, 4c)은 직렬로 연결되어 동작할 수 있다.
반도체 몸체(4b)에서 생성된 복사는 반도체 몸체(4c)를 투과하는 것이 적합하다. 두 개의 반도체 몸체들이 동시에 동작하는 경우, 각각의 반도체 몸체에서 생성된 복사는 실장 영역을 등지는 반도체 몸체(4c)의 측에서 중첩되어 혼합 복사가 될 수 있다. 반도체 몸체의 (성장) 기판에서 흡수 손실은 방지될 수 있다. 이와 동시에, 두 반도체 몸체들이 (성장) 기판 없이 실시된 경우, 소자 크기가 유리하게도 낮게 유지된다.
바람직하게는, 결합 접촉부(44)는 연결 캐리어를 등지는 반도체 몸체(4b)의 표면의 일부 영역상에만 연장된다. 그러므로, 반도체 몸체로부터 다른 반도체 몸체로부터 복사가 통과하는 것이 용이해진다. 이 때, 결합 접촉부는 비교적 소면적으로 실시될 수 있고, 예를 들면 반도체 몸체의 표면의 50%이하에 걸쳐 연장될 수 있다. 대안적 또는 보완적으로, 결합 접촉부(44)는 복사 투과를 위해 국부적으로 홈이 파일 수 있다.
활성 영역들(5b, 5c)은 동일한 색의 복사 및/또는 동일한 파장의 복사를 생성하기 위해 형성될 수 있다. 반도체 몸체(4c)로부터 방출된 복사 휘도는 반도체 몸체(4b)에서 생성된 복사의 비율만큼 증가할 수 있다.
또는, 반도체 몸체들(4c, 4b), 특히 그에 상응하는 활성 영역들(5c, 5b)은 다양한 파장의 복사를 생성하기 위해, 특히 다양한 색의 스펙트럼 영역들에서 복사를 생성하기 위해 형성될 수 있다. 적합하게는, 반도체 몸체(4b)는, 예를 들면 녹색 내지 청색 복사를 위해 형성된 반도체 몸체(4c)보다 큰 파장의 복사, 예를 들면 적색 또는 녹색 스펙트럼 영역에서의 복사를 생성하기 위해 형성된다. 반도체 몸체(4b)로부터의 복사가 반도체 몸체(4c)에서 흡수되는 손실은 감소하거나 방지될 수 있다. 이를 위해 적합하게는, 활성 영역(5c), 특히 반도체 몸체(4c)는 활성 영역(5b)보다 큰 밴드갭을 포함한다. 반도체 몸체(4c)를 투과한 이후, 혼합색의 복사, 특히 백색 광이 생성될 수 있다.
또한, 바람직하게는, 반도체 몸체들(4b, 4c)은 서로 독립적으로 전기적으로 제어될 수 있어서, 반도체 몸체(4b)나 반도체 몸체(4c), 또는 두 개의 반도체 몸체들은 공통으로 동작할 수 있다.
이를 위해 적합하게는, 결합 접촉부(44)와 함께 공통의 층을 포함하고 특히 결합 접촉부(44)와 일체형으로 실시될 수 있는 접촉 도전체(45)는 외부 연결면(33)과 전기 전도적으로 결합된다. 접촉 도전체(45)는 연결 캐리어상에 형성된 전기 연결 영역(108)과 결합될 수 있다. 접촉 도전체(45)는 경우에 따라서 테두리측에서 경사진 평탄화층(46)을 이용하여 연결 캐리어의 방향으로, 그리고 연결 영역(108)으로 안내될 수 있다. 반도체 몸체(4c)의 접촉부(11)는 예를 들면 평탄화층(13)을 이용하여 연결 캐리어(12)로 안내되고, 외부 연결면(16)과 전기 전도적으로 결합될 수 있다.
바람직하게는, 반도체 몸체들을 등지는 연결 캐리어의 측에 배치된 연결면들(15, 16, 33)에 의해, 반도체 몸체들(4b, 4c)은 서로 무관하게 동작할 수 있다.
상기와 같은 소자를 제조하기 위해, 우선 반도체 몸체(4b)는 연결 캐리어 결합물상에 도포되고, 그에 상응하는 반도체 몸체 캐리어로부터 분리될 수 있다. 이후, 예를 들면 금속화물 또는 금속 화합물을 포함하는 결합 접촉부는 연결 캐리어 결합물상에 고정된 반도체 몸체(4b)상에 도포되고, 예를 들면 증착된다. 이어서, 반도체 몸체(4c)는 동일한 반도체 몸체 캐리어 또는 다른 반도체 몸체 캐리어로부터, 상기 반도체 몸체 및 특히 결합 접촉부(44)상에 이송된다. 다른 방법 단계는 상기에 기술된 바와 같이 실시될 수 있다.
물론, 이러한 방식으로 3개 이상의 반도체 몸체들이 연속하여 적층되고, 특히 상호 간에 전기 전도적으로 결합될 수 있다. 더욱 적합하게는, 3개의 반도체 몸체들이 포개어져 배치되는 것이다. 이는 유채색 표현을 위한 "픽셀 스택(pixel stack)"으로 형성될 수 있다. 상기와 같은 복수 개의 "픽셀 스택"이 소자 영역에서 나란히 배치됨으로써, 표시 장치, 특히 유채색 이미지 표시 장치가 매우 콤팩트하게 구현될 수 있다. 바람직하게는, 연결 캐리어로부터 관찰한 순서로, 적색 복사의 생성을 위한 제1 반도체 몸체, 녹색 복사의 생성을 위한 제2 반도체 몸체 및 청색 복사의 생성을 위한 제3 반도체 몸체가 형성된다.
반도체 몸체들(4b, 4c)이 공통으로만 동작해야 하는 경우, 접촉 도전체(45)는 생략될 수 있다. 결합 접촉부(44)는 두 개의 반도체 몸체들만 연결한다. 상기와 같은 결합 접촉부는 반도체 몸체들에 의해 완전히 덮일 수 있다. 특히, 상기 결합 접촉부는 반도체 몸체들(4b, 4c)보다 소면적으로 실시될 수 있다. 이는, 결합 접촉부(44)를 한정할 수 있는 선(44')으로 표시되어 있다.
도 12는 광전 소자의 다른 실시예를 개략적 평면도로 도시한다.
소자(10)는 상기 도면들과 관련하여 기술된 소자들에 실질적으로 상응한다. 이와 달리, 연결 캐리어(12)의 평면도에서, 전류 분포 라인(47)는 반도체 몸체(4)의 옆에서 상기 반도체 몸체를 따라 연장된다. 전류 분포 라인(47)는 반도체 몸체(4)의 여러 측면에서 연장될 수 있다. 특히, 전류 분포 라인은 반도체 몸체 측면의 모든 측에서 연장될 수 있다. 바람직하게는, 전류 분포 라인(47)는 연결 캐리어(12)의 평면에 연장된다. 또한, 바람직하게는, 전류 분포 라인은 소자(10)의 외부 전기적 연결면(16)과 전기 전도적으로 결합된다.
바람직하게는 반도체 몸체를 트랙(track)형으로 둘러싸는 전류 분포 라인(47)에 의해, 전하 캐리어들은 반도체 몸체 주변의 둘레측에서 분포할 수 있다. 이러한 분포는, 전하 캐리어들이 연결 캐리어(12)를 등지는 반도체 몸체(4)의 측으로 안내되기 전에, 아직 연결 캐리어(12)상에 있을 때 수행될 수 있다.
전류 분포 라인(47)은 연결 캐리어를 향한 반도체 몸체의 측을 접촉하기 위한 접촉 부재, 예를 들면 연결 도전체층(1) 및 특히 외부 연결면(15)으로부터 전기적으로 절연된다. 연결 캐리어를 향한 반도체 몸체의 측을 예를 들면 연결 도전체층(1)에 의해 접촉하기 위해, 전류 분포 구조물은 중단될 수 있고, 이 때 연결 도전체층은 상기 중단 부분의 영역에서 반도체 몸체를 등지는 전류 분포 라인의 측으로부터 반도체 몸체쪽으로 연장되는 것이 적합하다.
바람직하게는, 전류 분포 라인(47)은 연결 캐리어(12)를 등지는 반도체 몸체(4)의 측과 전기 전도적으로 결합된다. 전류 분포 라인(47)과 하나 이상의 전류 공급 라인(48)이 전기 전도적으로 결합될 수 있다. 바람직하게는, (각각의) 전류 공급 라인(48)은 전류 분포 라인로부터 시작하여 반도체 몸체의 방향으로, 특히 연결 캐리어(12)를 등지는 반도체 몸체(4)의 측에 이르러, 상기 측에 걸쳐 연장된다. (각각의) 전류 공급 라인(48)은 경우에 따라 경사진 평탄화층(13)을 따라 반도체 몸체로 안내될 수 있다.
전류 공급 라인(48)에 의해, 이미 반도체 몸체의 둘레에 래터럴로 분포하는 전하 캐리어들은 다양한 측면으로부터 반도체 몸체로 안내될 수 있다. 전류 공급 라인들(48)은 반도체 몸체상에 배치된 전류 분포 구조물(26)과 전기 전도적으로 결합될 수 있다. 전류 분포 구조물은 프레임(27)을 포함할 수 있다. 바람직하게는, 전류 분포 구조물(26)은 외부 프레임, 상기 프레임(27) 및 내부 프레임(49)을 포함할 수 있다. 외부 프레임은 내부 프레임을, 특히 완전히, 둘러쌀 수 있다. 바람직하게는, 프레임들은 서로 전기 전도적으로 결합될 수 있다. 특히, (각각의) 전류 공급 라인(48)은 프레임(27)으로부터 프레임(49)까지 연장될 수 있다.
바람직하게는, 전류 분포 구조물(26), 특히 프레임(27) 및/또는 프레임(49), 전류 공급 라인(들), 전류 분포 라인(47), 전기적 연결 영역(106) 및/또는 외부 전기적 연결면(16)은 연속형 층을 포함한다. 이러한 부재들, 특히 접촉부(11) 및 연결 영역(106) 내지 외부 연결면(16)은 리소그라피 방법으로, 특히 포토 리소그라피 방법으로, 공통 마스크를 이용하여 연결 캐리어(12)(결합물)(100)상에 도포되며, 특히 증착될 수 있다. 전류 용량을 증가시키기 위해, 상기 열거한 부재들은 도금법으로 보강될 수 있다.
반도체 몸체의 둘레에 래터럴로 분포하는 전하 캐리어들은 높은 복사속을 생성하도록 형성된 반도체 몸체에 매우 적합하다.
반도체 몸체는 1W 이상의 복사속을 생성하기 위해 형성될 수 있다. 반도체 몸체는 예를 들면 길이와 같은 종 규격이 1 mm이상, 바람직하게는 2 mm이상이거나/이상이고, 예를 들면 폭과 같은 횡 규격이 1 mm 이상, 바람직하게는 2 mm이상일 수 있다. 상기와 같은 면적의 반도체 몸체들은 높은 복사속을 생성하기에 매우 적합하다.
도 13은 광전 소자의 다른 실시예를 개략적 단면도로 도시한다.
소자(10)는 상기 도면과 관련하여 기술된 소자들에 실질적으로 상응하며, 특히 상기에 기술된 방법, 예를 들면 도 3에 따른 방법을 이용하여 제조될 수 있다.
상기에 기술된 소자들과 달리, 반도체 몸체(4)상에 2개의 전기 전도 접촉층들(9, 50)이 배치된다. 예를 들면 각각 접촉 금속화물로 실시되는 접촉층들은 반도체 몸체의 동일한 측에, 그리고 특히 연결 캐리어(12)를 향한 반도체 몸체(4)의 측에 배치된다.
접촉층들은 활성 영역(5)의 서로 다른 측에서 반도체 몸체(4)와 결합된다. 접촉층(9)은 반도체층(6)과, 접촉층(50)은 반도체층(7)과 전기 전도적으로 결합될 수 있다.
또한, 바람직하게는, 두 개의 접촉층들을 향한 반도체 몸체의 표면(51)은 두 개의 접촉층들(9, 50)과 활성 영역(5) 사이에 국부적으로 배치된다. 접촉층들은, 특히 반도체 몸체(4)의 공통 표면, 예를 들면 반도체 몸체(4)의 표면(51)에 걸쳐 연장될 수 있다. 거울층(8)은 두 개의 접촉층들과 반도체 몸체 사이에 배치될 수 있다.
표면(51)의 측에서 접촉층들은 단락의 방지를 위해 적합하게는 서로 전기적으로 절연된다. 이를 위해 적합하게는, 예를 들면 질화 규소, 산화 규소 또는 질산화 규소를 함유한 전기적 절연층(52)은 반도체 몸체(4)와 접촉층(50) 사이에 배치된다.
활성 영역(5)에는, 예를 들면 반도체 몸체의 제거를 이용하여 홈(53)이 형성될 수 있다. 홈(53)에 의해, 접촉층(50)은 상기 접촉층을 등지는 반도체 몸체의 측과 전기 전도적으로 결합될 수 있다. 적합하게는, 홈에는 관통형 접촉부(54)가 배치되고, 상기 관통형 접촉부를 경유하여 접촉층(50)은 반도체 몸체의 반도체층(7)과 연결된다. 예를 들면 금속 접촉부와 같은 관통형 접촉부(54)는 접촉층(50)으로부터 반도체층(7)까지 연장될 수 있다. 적합하게는, 관통형 접촉부는 홈의 영역에서 절연 물질, 예를 들면 절연층(52)에 의해 활성 영역으로부터 전기적으로 절연된다. 반도체 몸체에 대한 관통형 접촉부의 접촉 형성을 위해 절연층(52)이 개구될(opened) 수 있다.
반도체 몸체들은 상기와 같은 접촉 안내부와 함께 반도체 몸체 캐리어상에, 특히 성장 기판상에 준비될 수 있다.
적합하게는, 접촉층들(9, 50)은 고정층(2 내지 55)을 경유하여 각각의 연결 영역(104 내지 106)과 전기 전도적으로 결합된다. 외부 연결면들(15, 16)은 반도체 몸체(4)를 등지는 연결 캐리어의 측에 형성되며, 특히 결합 도전체(22)를 경유하여 각각의 연결 영역(104, 106)과 전기 전도적으로 결합된다. 상기 결합 도전체는 캐리어 몸체(18)를 관통하여 연장된다.
또한, 각각의 연결 영역(104 내지 106)의 연결 도전체층들(1, 56)이 구비된다. 상기 연결 도전체층들은 반도체 몸체로부터 래터럴 방향으로 멀어지며 연장되고, 래터럴 방향으로 반도체 몸체의 옆에서, 예를 들면 결합 도전체(22)를 경유하여 연결면들(15, 16)과 전기 전도적으로 결합된다.
바람직하게는, 연결면들(15, 16)간의 간격은 접촉층들(9, 50)간의 간격보다 크거나/크고 연결 영역들(104, 106)간의 간격보다 크다.
연결면들이 예를 들면 도체판의 도전로들로 납땜됨으로써 소자의 접촉이 간단해지는데, 연결면들의 간격은 접촉층들의 간격에 비해 실질적으로 자유롭게 선택될 수 있기 때문이다. 상기 접촉층들의 간격은 실질적으로 반도체 몸체의 규격에 의해 결정된다.
본 제안된 방법을 이용하면, 광전 반도체 몸체들을 일괄적으로 연결 캐리어 결합물에 이송할 수 있다. 뿐만 아니라, 예를 들면 연결 캐리어 결합물상의 소자 영역에서 하나 이상의 반도체 몸체들을 제어하기 위해, 가령 반도체칩과 같은 전자 소자가 반도체 몸체(들)에 고정되고, 전기 전도적으로 결합될 수 있다. 상기 반도체칩은 예를 들면 제어칩 및 특히 IC칩이 있다. 이를 위해, 적합하게는, 별도의 전자 소자들을 복수 개로 포함한 소자 결합물이 사용된다. 다양한 소자들이 다양한 소자 영역들에 이송될 수 있다.
도 14는 도 14A 및 14B에서 광전 소자(10)의 다른 실시예를 2개의 개략적 평면도로 도시한다. 도 14A는 소자의 반도체 몸체(4)가 배치된 연결 캐리어(12)의 측에 대한 평면도이다. 도 14B는 반도체 몸체(4)를 등지는 연결 캐리어(12)의 측에 대한 평면도이다.
상기 실시예에 따른 소자(10)는 상기 도면들과 관련하여 기술한 소자들에, 특히 도 6과 관련하여 기술한 소자에 실질적으로 상응한다.
반도체 몸체(4)는 연결 영역(104)상에 배치되고, 연결 캐리어(12)를 향한 반도체 몸체(4)의 측은 연결 캐리어(12)의 연결 영역(104)과 전기 전도적으로 결합된다. 반도체 몸체(4)의 평면도에서 보았을 때, 연결 도전체층(1)은 반도체 몸체(4)로부터 멀어지며 연장된다. 연결 도전체층(1)은 연결 영역(104)과 전기 전도적으로 결합되거나/결합되고 연결 도전체층(1)은 연결 영역(104)에 구비된다. 연결 도전체층(1)은 연결 캐리어의 연결면(15)과 전기 전도적으로 결합된다. 연결면(15)은 반도체 몸체(4)를 향한 연결 캐리어(12)의 측에 배치된다.
연결 캐리어(12)를 등지는 반도체 몸체(4)의 측은 연결 캐리어의 연결 영역(106)과 전기 전도적으로 결합된다. 연결 영역(106)은 연결면(16)을 포함하거나, 연결면(15)과 연결 영역(104)간의 결합과 유사하게 예를 들면 다른 연결 도전체층을 경유하여 연결 영역(106)과 전기 전도적으로 결합될 수 있다. 연결면(16)은 반도체 몸체(4)를 향한 연결 캐리어(12)의 표면(측)에 배치된다. 연결면들(15, 16)은 연결 캐리어(12)의 동일한 측에 배치된다. 연결면들(15, 16)은 활성 영역의 서로 다른 측(도 14에 명백하게 도시되지 않음, 상기 다른 도면들 참조), 그리고 특히 반도체 몸체의 서로 다른 측에서 반도체 몸체(4)와 전기 전도적으로 결합된다. 연결면(15)은 연결 캐리어(12)를 향한 반도체 몸체(4)의 측에서 반도체 몸체와 전기 전도적으로 결합될 수 있다. 연결면(16)은 연결 캐리어를 등지는 반도체 몸체(4)의 측에서 반도체 몸체와 전기 전도적으로 결합될 수 있다.
연결면들(15, 16)은 동일한 높이로 배치될 수 있다.
접촉부(11)는 연결 캐리어(12)를 등지는 반도체 몸체(4)의 측으로부터 시작하여 연결 캐리어(12)의 방향으로 연장되고, 상기 연결 영역(106)과 전기 전도적으로 결합된다. 이를 위해, 접촉 도전체(24)는 예를 들면 쐐기형으로 실시된 접촉 램프를 따라, 연결 캐리어를 등지는 반도체 몸체(4)의 측으로부터 연결 영역(106)까지, 그리고 바람직하게는 상기 연결 영역에 걸쳐 연장될 수 있다. 예를 들면, 상기 접촉 도전체는 가령 금층과 같은 층이다. 접촉 램프는 평탄화층(13)에 의해 형성될 수 있다. 접촉 램프는 테두리측 경사부(25)에 의해 연결 캐리어의 방향으로 확대된다.
접촉 램프는 반도체 몸체(4)의 측면옆의 일부 영역에만 배치된다. 특히, 접촉 램프는 연결(도전체)영역(106)상에 배치된다. 적합하게는, 접촉 램프는 접촉 도전체와 연결(도전체)영역(106) 사이에 배치된다. 접촉 램프는 전기 절연성으로 형성되고, 예를 들면 BCB를 함유할 수 있다. 각각의 연결(도전체)영역은 예를 들면 금과 같은 금속 또는 복수 개의 금속들과의 합금을 함유할 수 있다.
전류 분포 구조물(26)은 2개의 프레임(27a, 27b)을 포함할 수 있다. 반도체 몸체의 평면도에서 보았을 때 프레임(27a)은 프레임(27b)내에 형성된다. 프레임들(27a, 27b)은 접촉 도전체(24)에 의해 서로 전기 전도적으로 결합될 수 있다. 접촉 도전체(24)는 두 개의 프레임(27a, 27b)에 걸쳐 연장될 수 있다. 대안적 또는 보완적으로, 프레임 및 접촉 도전체는 공통의 층을 포함할 수 있다.
연결 영역(104)은 연결면(58)과 전기 전도적으로 결합된다. 연결면(58)은 반도체 몸체(4)를 등지는 연결 캐리어(12)의 측에 배치된다. 연결 영역(104) 및 특히 반도체 몸체는 연결 캐리어의 서로 다른 측에 배치된 2개의 연결면들(15, 58)과 전기 전도적으로 결합될 수 있다.
연결 영역(106)은 연결면(59)과 전기 전도적으로 결합된다. 연결면(59)은 반도체 몸체(4)를 등지는 연결 캐리어(12)의 측에 배치된다. 연결 영역(106) 및 특히 반도체 몸체는 연결 캐리어의 서로 다른 측에 배치된 2개의 연결면들(16, 59)과 전기 전도적으로 결합될 수 있다.
활성 영역의 동일한 측에서 반도체 몸체와 전기 전도적으로 결합된 연결면들이 서로 전기 전도적으로 결합되기 위해, (각각) 하나의 결합 도전체(22)가 반도체 몸체(4)를 향한 연결 캐리어(12)의 측으로부터 반도체 몸체(4)를 등지는 연결 캐리어의 측까지 연장될 수 있다. 결합 도전체들(22)은 연결면들(15와 58 또는 16과 59)은 서로 전기 전도적으로 결합될 수 있다. 각각의 결합 도전체(22)는 예를 들면 금속을 함유한 결합 도전체층으로 형성될 수 있다. (각각의) 결합 도전체는 연결 캐리어(12)의 측면을 따라 연장될 수 있다. (각각의) 결합 도전체(22)는 홈(비아)(60)에 연장될 수 있고, 상기 홈은 연결 캐리어(12)에서 테두리측에 형성되는 것이 바람직하다.
소자(10)는 특히 SMD 소자로서, 그리고/또는 비 SMD 소자로서 접촉될 수 있다(SMD: surface mountable device, 표면 실장형 소자).
도 15는 광전 소자(10)의 다른 실시예를 개략적 평면도로 도시한다. 소자(10)는 도 14와 관련하여 기술된 소자에 상응한다. 이와 달리, 반도체 몸체(4) 및 특히 접촉 도전체(24)상에, 그리고/또는 전류 분포 구조물 상에, 바람직하게는 반도체 몸체상에 국한된 발광 변환 부재(20) 및/또는 반도체 몸체상에 한정된 발광 변환 부재(20)가 배치된다. 예를 들면, 상기 발광 변환 부재는 가령 발광체층과 같은 발광 변환층이다(이와 관련하여 상기 설명 참조).
본 출원의 틀에서, 바람직한 형성예에 따르면, (각각의) 반도체 몸체, 특히 활성 영역(5), 층(6) 및/또는 층(7)은 III-V 반도체 물질을 포함한다. 복사 생성 시, III-V 화합물 반도체 물질, 특히 질화물 화합물 반도체 물질, 인화물 화합물 반도체 물질 또는 비화물 화합물 반도체 물질을 이용하면, 전력으로부터 복사속으로 변환될 때 높은 내부 양자 효율이 달성될 수 있다. 바람직하게는, 활성 영역 및 특히 각각의 반도체 몸체는 상기 열거된 물질 체계 중 하나를 기반으로 한다.
이와 관련하여, "인화물 화합물 반도체계"란, 활성 영역, 특히 반도체 몸체가 바람직하게는 AlnGamIn1 -n- mP를 포함하거나 그것으로 구성되고, 이 때 0≤n≤1, 0≤m≤1 및 n+m≤1이고, 바람직하게는 n≠0, n≠1, m≠0 및/또는 m≠1인 것을 의미한다. 이 때, 상기 물질은 상기 수식에 따라 수학적으로 정확한 조성을 반드시 포함할 필요는 없다. 오히려, 상기 물질의 물리적 특성을 실질적으로 변경하지 않는 추가의 구성 성분 및 하나 이상의 도펀트(dopant)를 포함할 수 있다. 그러나, 결정 격자의 실질적 구성 성분들(Al, Ga, In, P)만은, 비록 이들이 부분적으로 다른 미량의 성분으로 대체될 수 있다고 하더라도, 상기 수식에 포함되는 것이 간단하다.
이와 관련하여, "질화물 화합물 반도체계"란, 활성 영역, 특히 반도체 몸체가 바람직하게는 AlnGamIn1 -n- mN를 포함하거나 그것으로 구성되고, 이 때 0≤n≤1, 0≤m≤1 및 n+m≤1이고, 바람직하게는 n≠0, n≠1, m≠0 및/또는 m≠1인 것을 의미한다. 이 때, 상기 물질은 상기 수식에 따라 수학적으로 정확한 조성을 반드시 포함할 필요는 없다. 오히려, 상기 물질의 물리적 특성을 실질적으로 변경하지 않는 추가의 구성 성분 및 하나 이상의 도펀트를 포함할 수 있다. 그러나, 결정 격자의 실질적 구성 성분들(Al, Ga, In, N)만은, 비록 이들이 부분적으로 다른 미량의 성분으로 대체될 수 있다고 하더라도, 상기 수식에 포함되는 것이 간단하다.
이와 관련하여, "비화물 화합물 반도체계"란, 활성 영역, 특히 반도체 몸체가 바람직하게는 AlnGamIn1 -n- mAs 포함하거나 그것으로 구성되고, 이 때 0≤n≤1, 0≤m≤1 및 n+m≤1이고, 바람직하게는 n≠0, n≠1, m≠0 및/또는 m≠1인 것을 의미한다. 이 때, 상기 물질은 상기 수식에 따라 수학적으로 정확한 조성을 반드시 포함할 필요는 없다. 오히려, 상기 물질의 물리적 특성을 실질적으로 변경하지 않는 추가의 구성 성분 및 하나 이상의 도펀트를 포함할 수 있다. 그러나, 결정 격자의 실질적 구성 성분들(Al, Ga, In, As)만은, 비록 이들이 부분적으로 다른 미량의 성분으로 대체될 수 있다고 하더라도, 상기 수식에 포함되는 것이 간단하다.
성장 기판으로서, 질화물 화합물 반도체의 경우 예를 들면 사파이어 성장 기판, SiC 성장 기판 또는 GaN 성장 기판이 적합하며, 인화물- 및 비화물 화합물 반도체 몸체의 경우 예를 들면 GaAs 성장 기판이 적합하다.
바람직하게는, (각각의) 반도체 몸체는 가시적 스펙트럼 영역에서 복사를 생성하기 위해 형성된다. 또한, 바람직하게는, 각각의 반도체 몸체는 비간섭성 복사를 생성하기 위해, 특히 LED 반도체 몸체로서 형성된다.
질화물- 및 인화물 화합물 반도체 물질들은 가시 복사의 생성을 위해 매우 적합하다. 비화물-화합물 반도체 물질들은 적외선 스펙트럼 영역을 위해 매우 적합하다. 질화물-화합물 반도체 물질들은 자외선 스펙트럼 영역으로부터 청색 스펙트럼 영역을 지나 녹색 스펙트럼 영역에 이르기까지의 복사 생성에, 인화물 화합물 반도체 물질은 오렌지색 스펙트럼 영역으로부터 적색 스펙트럼 영역에 이르기까지의 복사에 매우 적합하다.
본 특허 출원은 2007년 6월 29일자의 독일 특허 출원 DE 10 2007 030 129.6의 우선권을 주장하며, 이의 전체적 개시 내용은 본 특허 출원에서 명백하게 참조로 포함된다.
본 발명은 실시예들의 기재에 한정되지 않는다. 오히려, 본 발명은 각각의 새로운 특징, 및 특징들의 각 조합을 포함하며, 이는 특히 특허 청구 범위에서 특징들의 각 조합을 포함하고, 비록 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특허 청구 범위 또는 실시예들에 제공되지 않더라도 그러하다.

Claims (15)

  1. 복수 개의 광전 소자들을 제조하는 방법에 있어서,
    복수 개의 소자 영역들을 가지는 연결 캐리어 결합물을 제공하는 단계로서, 상기 소자 영역들에 각각 적어도 하나의 전기적 연결 영역이 구비되는 것인, 연결 캐리어 결합물을 제공하는 단계;
    복수 개의 별개의 반도체 몸체들이 배치된 반도체 몸체 캐리어를 제공하는 단계로서, 상기 반도체 몸체들은 상기 반도체 몸체 캐리어와 결합되고, 활성 영역을 갖는 반도체 층 시퀀스를 각각 포함하는 것인, 반도체 몸체 캐리어를 제공하는 단계;
    상기 반도체 몸체들이 상기 소자 영역들을 향하도록 상기 연결 캐리어 결합물 및 상기 반도체 몸체 캐리어를 서로 상대적으로 배치하는 단계;
    복수 개의 반도체 몸체들을 각각의 반도체 몸체에 부속한 소자 영역의 실장 영역에서 상기 연결 캐리어 결합물과 기계적으로 결합하고, 각각의 반도체 몸체를 상기 반도체 몸체에 부속한 소자 영역의 연결 영역과 전기 전도적으로 결합하며, 상기 연결 캐리어 결합물과 결합되게 되어있거나 결합되어 있는 반도체 몸체들을 상기 반도체 몸체 캐리어로부터 분리하는 단계; 및
    복수 개의 별개의 광전 소자들로 연결 캐리어 결합물을 나누는 단계로서, 상기 광전 소자들은 상기 소자 영역을 갖는 연결 캐리어와, 상기 연결 캐리어에 배치되어 상기 연결 영역과 전기 전도적으로 결합된 반도체 몸체를 각각 포함하는 것인, 연결 캐리어 결합물을 나누는 단계를 포함하고,
    상기 반도체 몸체들을 상기 연결 캐리어 결합물 상에 고정한 이후, 상기 실장 영역을 등지는 각각의 반도체 몸체의 측에 접촉부가 마련되고,
    상기 접촉부가 접촉 도전체 및 전류 분포 구조물을 가지며, 상기 전류 분포 구조물은 상기 반도체 몸체의 상기 실장 영역을 등지는 상기 반도체 몸체의 측에 마련되고, 상기 접촉 도전체 및 상기 전류 분포 구조물은 공통 마스크를 이용한 리소그라피를 통해 상기 연결 캐리어 결합물 상에 마련되며,
    상기 접촉 도전체는 상기 광전 소자 내에서 상기 실장 영역을 등지는 각각의 반도체 몸체의 측으로부터 상기 연결 캐리어까지 연장되도록 형성되는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  2. 청구항 1에 있어서,
    상기 연결 영역 각각은 상기 실장 영역 및 연결 도전체 영역을 포함하고, 상기 실장 영역은 상기 연결 도전체 영역 상에 돌출하는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 연결 캐리어는 상기 반도체 몸체에서 생성된 복사에 대해 투과성인 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 연결 캐리어 결합물의 연결 영역들은 리소그라피 방법에 의해 형성되는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    하나의 소자 영역에서 복수 개의 반도체 몸체들이 상기 연결 캐리어 결합물과 결합되고, 상기 소자 영역에서 이웃한 반도체 몸체들의 간격은 40 ㎛이하인 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체 몸체들을 상기 연결 캐리어 결합물상에 고정한 이후, 상기 연결 캐리어 결합물 상의 반도체 몸체들 사이에 평탄화 물질을 마련하고, 이 마련 이후, 상기 평탄화 물질을 각각의 반도체 몸체 옆에 평탄화층이 배치되도록 형성시키는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 연결 캐리어 결합물이 나눠지는 단계 전에, 실장 영역을 등지는 각각의 반도체 몸체의 측에 접촉부를 마련하는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체 몸체들을 상기 반도체 몸체 캐리어로부터 분리한 이후 상기 반도체 몸체 캐리어를 제거하고, 추가 반도체 몸체 캐리어를 제공하며,
    상기 추가 반도체 몸체 캐리어에 배치된 반도체 몸체들을 상기 연결 캐리어 결합물과 결합시키고, 상기 추가 반도체 몸체 캐리어로부터 분리하며,
    상기 추가 반도체 몸체 캐리어에 배치된 반도체 몸체들을 이미 상기 연결 캐리어 결합물과 결합된 반도체 몸체 상에 각각 고정시켜 전기 전도적으로 결합시키는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 접촉 도전체는 상기 실장 영역을 등지는 각각의 반도체 몸체의 측으로부터 상기 연결 캐리어까지 층의 형태로 연장되는 것을 특징으로 하는 복수 개의 광전 소자들을 제조하는 방법.
  10. 광전 소자에 있어서,
    - 활성 영역을 가진 반도체 층 시퀀스를 포함하는 반도체 몸체;
    - 상기 반도체 몸체가 배치되고 실장 영역에 고정되는 연결 캐리어로서, 상기 반도체 몸체를 향한 상기 연결 캐리어의 측에 전기적 연결 영역이 형성되고, 상기 연결 캐리어에서 봤을 때 상기 연결 영역은 상기 반도체 몸체의 옆으로 연장되고, 상기 연결 영역은 상기 반도체 몸체와 전기 전도적으로 결합되는 것인, 연결 캐리어;
    - 상기 반도체 몸체의 옆에서 상기 연결 캐리어 상에 배치되는 평탄화층으로서, 상기 연결 캐리어를 등지는 평탄화층의 측부터 상기 연결 캐리어를 등지는 반도체 몸체의 측까지의 간격은 상기 연결 캐리어를 등지는 반도체 몸체의 측부터 상기 연결 캐리어까지의 간격보다 작은 것인, 평탄화층;
    - 상기 연결 캐리어를 등지는 반도체 몸체의 측을 접촉하도록 형성되고, 상기 연결 캐리어를 등지는 평탄화층의 측에 걸쳐 연장되는 전기 접촉부를 포함하고,
    - 상기 접촉부는 상기 실장 영역을 등지는 반도체 몸체의 측부터 상기 연결 캐리어까지 연장되는 접촉 도전체를 포함하며,
    - 상기 접촉부는 또한 상기 연결 캐리어를 등지는 반도체 몸체의 측에 배치된 전류 분포 구조물을 포함하고,
    - 상기 전류 분포 구조물 및 상기 접촉 도전체는 연속형 층을 포함하는 것을 특징으로 하는 광전 소자.
  11. 청구항 10에 있어서,
    상기 평탄화층은 상기 반도체 몸체를 등지는 측에서 상기 연결 캐리어에 대해 경사지게 연장하는 경사부를 포함하며, 상기 접촉 도전체는 상기 경사부를 따라 연장되는 것을 특징으로 하는 광전 소자.
  12. 청구항 10 또는 청구항 11에 있어서,
    상기 소자의 적어도 하나의 외부 연결면은 상기 반도체 몸체를 등지는 연결 캐리어의 측에 배치되며, 상기 연결 캐리어는 상기 연결면을 상기 반도체 몸체에 전기 전도적으로 결합하기 위해 홈이 파이는 것을 특징으로 하는 광전 소자.
  13. 청구항 10 또는 청구항 11에 있어서,
    상기 반도체 몸체의 두께는 10 ㎛이하인 것을 특징으로 하는 광전 소자.
  14. 청구항 10 또는 청구항 11에 있어서,
    상기 소자는 복수 개의 반도체 몸체들을 포함하며, 2개의 반도체 몸체들의 활성 영역들은 상이한 색의 스펙트럼 영역들에서 복사를 생성하기 위해 형성되는 것을 특징으로 하는 광전 소자.
  15. 삭제
KR1020107001911A 2007-06-29 2008-06-19 복수 개의 광전 소자들의 제조 방법 및 광전 소자 KR101460392B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007030129A DE102007030129A1 (de) 2007-06-29 2007-06-29 Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102007030129.6 2007-06-29
PCT/DE2008/001008 WO2009003442A1 (de) 2007-06-29 2008-06-19 Verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente und optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
KR20100028654A KR20100028654A (ko) 2010-03-12
KR101460392B1 true KR101460392B1 (ko) 2014-11-10

Family

ID=39811726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001911A KR101460392B1 (ko) 2007-06-29 2008-06-19 복수 개의 광전 소자들의 제조 방법 및 광전 소자

Country Status (8)

Country Link
US (1) US8461601B2 (ko)
EP (1) EP2162928B1 (ko)
JP (1) JP5550550B2 (ko)
KR (1) KR101460392B1 (ko)
CN (1) CN101681969B (ko)
DE (1) DE102007030129A1 (ko)
TW (1) TWI379439B (ko)
WO (1) WO2009003442A1 (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150295154A1 (en) 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
US9443903B2 (en) 2006-06-30 2016-09-13 Cree, Inc. Low temperature high strength metal stack for die attachment
US8698184B2 (en) * 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008014121A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Halbleiterchip
DE102008026839A1 (de) 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
DE102008011809A1 (de) 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102008030815A1 (de) * 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
DE102008049535A1 (de) * 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh LED-Modul und Herstellungsverfahren
DE102009015963A1 (de) * 2009-04-02 2010-10-07 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102009022966A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102009051746A1 (de) 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102009051129A1 (de) * 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
DE102009056386A1 (de) 2009-11-30 2011-06-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen
TWI415308B (zh) * 2009-12-21 2013-11-11 Harvatek Corp 用於增加發光效率及散熱效果之晶圓級發光二極體封裝結構及其製作方法
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
DE102010009455B4 (de) * 2010-02-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaservorrichtung mit einem Halbleiterlaserchip und Verfahren zu dessen Herstellung
JP5471805B2 (ja) * 2010-05-14 2014-04-16 サンケン電気株式会社 発光素子及びその製造方法
US8901586B2 (en) * 2010-07-12 2014-12-02 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
KR101784417B1 (ko) * 2010-07-12 2017-11-07 삼성전자주식회사 발광 디바이스 및 그 제조방법
DE102010027253B4 (de) 2010-07-15 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
KR101795053B1 (ko) * 2010-08-26 2017-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지, 라이트 유닛
DE102010046254A1 (de) * 2010-09-22 2012-04-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
GB2484713A (en) * 2010-10-21 2012-04-25 Optovate Ltd Illumination apparatus
KR101739573B1 (ko) * 2010-10-28 2017-06-08 엘지이노텍 주식회사 발광소자
TWI493756B (zh) * 2010-11-15 2015-07-21 Epistar Corp 發光元件
DE102011011140A1 (de) 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102011011861A1 (de) * 2011-02-21 2012-08-23 Osram Opto Semiconductors Gmbh Halbleiterchipgehäuseanordnung und Herstellungsverfahren
DE102011012924A1 (de) 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
DE102011013052A1 (de) * 2011-03-04 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
US8952405B2 (en) * 2011-03-06 2015-02-10 Mordehai MARGALIT Light emitting diode package and method of manufacture
DE102011101645A1 (de) * 2011-05-16 2012-11-22 Osram Opto Semiconductors Gmbh Mischlichtquelle
JP5887638B2 (ja) 2011-05-30 2016-03-16 億光電子工業股▲ふん▼有限公司Ｅｖｅｒｌｉｇｈｔ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード
US9653643B2 (en) 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
CN103918257B (zh) * 2011-11-09 2018-05-11 皇家飞利浦有限公司 显示设备和方法
DE102012101409A1 (de) * 2011-12-23 2013-06-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
TWI523269B (zh) 2012-03-30 2016-02-21 晶元光電股份有限公司 發光元件
CN107425099B (zh) * 2012-04-27 2019-12-13 晶元光电股份有限公司 发光元件
DE102012209325B4 (de) * 2012-06-01 2021-09-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Modul
DE102012105176B4 (de) * 2012-06-14 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
KR20140010521A (ko) * 2012-07-12 2014-01-27 삼성전자주식회사 발광소자 패키지 및 그 제조방법
DE102012215524A1 (de) * 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102013205179A1 (de) * 2013-03-25 2014-09-25 Osram Gmbh Verfahren zum Herstellen einer elektromagnetische Strahlung emittierenden Baugruppe und elektromagnetische Strahlung emittierende Baugruppe
KR102145891B1 (ko) 2013-04-23 2020-08-20 루미리즈 홀딩 비.브이. 발광 장치를 위한 측면 상호접속부
TWI626395B (zh) 2013-06-11 2018-06-11 晶元光電股份有限公司 發光裝置
DE102013221788B4 (de) 2013-10-28 2021-05-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
TWI711190B (zh) * 2013-11-18 2020-11-21 晶元光電股份有限公司 發光裝置及其製作方法
DE102013113190A1 (de) * 2013-11-28 2015-05-28 Osram Oled Gmbh Elektronisches Bauteil
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014114372B4 (de) * 2014-10-02 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102015100575A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102015102699A1 (de) 2015-02-25 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
CN104868031B (zh) * 2015-04-09 2018-01-16 武汉华星光电技术有限公司 一种发光器件
DE102015107742A1 (de) * 2015-05-18 2016-11-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
DE102015214219A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
WO2017038110A1 (ja) * 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2019522226A (ja) 2016-04-15 2019-08-08 グロ アーベーＧｌｏ Ａｂ 集積バックライトユニット
KR102534245B1 (ko) 2016-05-04 2023-05-18 삼성전자주식회사 칩 스케일 렌즈를 포함한 발광장치
DE102016114275B4 (de) * 2016-08-02 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Multichipmodul und verfahren zu dessen herstellung
DE102017102247A1 (de) * 2017-02-06 2018-08-09 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Herstellungsverfahren hierfür
FR3062953A1 (fr) * 2017-02-15 2018-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif comportant une pluralite de diodes
DE102017107234A1 (de) * 2017-04-04 2018-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterbauelemente und strahlungsemittierendes Halbleiterbauelement
US10572747B2 (en) * 2017-05-31 2020-02-25 Innolux Corporation Display apparatus
US10546842B2 (en) * 2017-05-31 2020-01-28 Innolux Corporation Display device and method for forming the same
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) * 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
DE102018101813A1 (de) * 2018-01-26 2019-08-01 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung
DE102018119688A1 (de) * 2018-08-14 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11056443B2 (en) 2019-08-29 2021-07-06 Micron Technology, Inc. Apparatuses exhibiting enhanced stress resistance and planarity, and related methods
DE102019129327A1 (de) * 2019-10-30 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE102022103970A1 (de) * 2022-02-21 2023-08-24 Ams-Osram International Gmbh Anzeigeeinheit, anzeigevorrichtung und verfahren zur herstellung einer anzeigeeinheit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111675A (ja) 2002-09-19 2004-04-08 Sony Corp 実装方法
JP2005039264A (ja) 2003-06-30 2005-02-10 Nichia Chem Ind Ltd 半導体発光素子及びそれを用いた発光装置
JP2006278766A (ja) 2005-03-29 2006-10-12 Seiko Epson Corp 発光素子の実装構造及び実装方法
JP2008505508A (ja) 2004-06-30 2008-02-21 クリー　インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3009985A1 (de) * 1980-03-14 1981-09-24 Siemens AG, 1000 Berlin und 8000 München Montageverfahren zur herstellung von leuchtdiodenzeilen
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JPH11163419A (ja) 1997-11-26 1999-06-18 Rohm Co Ltd 発光装置
JP2001127071A (ja) * 1999-08-19 2001-05-11 Hitachi Ltd 半導体装置及びその製造方法
US8829546B2 (en) * 1999-11-19 2014-09-09 Cree, Inc. Rare earth doped layer or substrate for light conversion
DE10017336C2 (de) * 2000-04-07 2002-05-16 Vishay Semiconductor Gmbh verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
US6410940B1 (en) * 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
JP4701537B2 (ja) * 2001-05-16 2011-06-15 ソニー株式会社 素子の転写方法及び画像表示装置の製造方法
JP4822484B2 (ja) * 2001-06-19 2011-11-24 シチズン電子株式会社 表面実装型電子部品とその製造方法
JP3942500B2 (ja) * 2002-07-02 2007-07-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100483049B1 (ko) * 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
TWI246783B (en) 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
DE102004021233A1 (de) 2004-04-30 2005-12-01 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung
US6956246B1 (en) * 2004-06-03 2005-10-18 Lumileds Lighting U.S., Llc Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR100667508B1 (ko) * 2004-11-08 2007-01-10 엘지전자 주식회사 발광 소자 및 그의 제조방법
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法
WO2006098545A2 (en) * 2004-12-14 2006-09-21 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
US8076680B2 (en) * 2005-03-11 2011-12-13 Seoul Semiconductor Co., Ltd. LED package having an array of light emitting cells coupled in series
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
DE102007004301A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements und Dünnfilm-Halbleiterbauelement
US7800208B2 (en) * 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111675A (ja) 2002-09-19 2004-04-08 Sony Corp 実装方法
JP2005039264A (ja) 2003-06-30 2005-02-10 Nichia Chem Ind Ltd 半導体発光素子及びそれを用いた発光装置
JP2008505508A (ja) 2004-06-30 2008-02-21 クリー　インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
JP2006278766A (ja) 2005-03-29 2006-10-12 Seiko Epson Corp 発光素子の実装構造及び実装方法

Also Published As

Publication number Publication date
JP5550550B2 (ja) 2014-07-16
US20100276706A1 (en) 2010-11-04
CN101681969B (zh) 2013-01-09
WO2009003442A1 (de) 2009-01-08
EP2162928A1 (de) 2010-03-17
DE102007030129A1 (de) 2009-01-02
EP2162928B1 (de) 2018-04-11
KR20100028654A (ko) 2010-03-12
US8461601B2 (en) 2013-06-11
JP2010532090A (ja) 2010-09-30
TWI379439B (en) 2012-12-11
CN101681969A (zh) 2010-03-24
TW200910653A (en) 2009-03-01

Similar Documents

Publication Publication Date Title
KR101460392B1 (ko) 복수 개의 광전 소자들의 제조 방법 및 광전 소자
KR101457247B1 (ko) 광전 소자
TWI385823B (zh) 光電組件及製造複數個光電組件之方法
KR101228428B1 (ko) 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법
KR101433423B1 (ko) 광전 소자들의 제조 방법 및 광전 소자
EP2917938B1 (en) Wavelength converted light emitting device
US20110136271A1 (en) Method of Producing Semiconductor Components
KR101587299B1 (ko) 복수의 광전 소자의 제조 방법
KR20150015345A (ko) 반도체 발광 장치 및 그 제조 방법
TW200539490A (en) Optoelectronic semiconductor-chip and method to form a contact-structure for the electrical contact of an optoelectronic semiconductor-chip
US9502612B2 (en) Light emitting diode package with enhanced heat conduction
US20180254423A1 (en) Light emitting device and method of fabricating the same
KR20130054416A (ko) 광전자 반도체 칩
US20130285089A1 (en) Semiconductor light emitting device
US11081520B2 (en) Luminescence diode with first and second layer sequences having an arrangement of microprisms and method for producing the same
WO2014064541A2 (en) Light emitting diode package with enhanced heat conduction
KR20160147304A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171026

Year of fee payment: 4