JP2004111675A - 実装方法 - Google Patents

実装方法 Download PDF

Info

Publication number
JP2004111675A
JP2004111675A JP2002272566A JP2002272566A JP2004111675A JP 2004111675 A JP2004111675 A JP 2004111675A JP 2002272566 A JP2002272566 A JP 2002272566A JP 2002272566 A JP2002272566 A JP 2002272566A JP 2004111675 A JP2004111675 A JP 2004111675A
Authority
JP
Japan
Prior art keywords
adhesive layer
mounting
substrate
chip component
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002272566A
Other languages
English (en)
Inventor
Kunihiko Hayashi
林　邦彦
Hiroshi Oba
大庭　央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002272566A priority Critical patent/JP2004111675A/ja
Publication of JP2004111675A publication Critical patent/JP2004111675A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】ディスペンサ等による塗布技術では困難であった微小サイズのチップ部品を容易に実装することができ、製造工程における歩留りを向上することができる実装方法を提供すること。
【解決手段】複数個又は複数種の素子を共通の基体に作り込む工程と、
少なくとも前記素子の存在領域において前記基体の一方の面上に接着剤層３を形成する工程と、
前記基体の所定箇所を切断して、前記素子を少なくとも１つ含みかつ一方の面に接着剤層３を有するチップ部品８を形成する工程と、
チップ部品８を接着剤層３の側で実装する工程と
を有する、実装方法。
【選択図】　　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、実装方法に関するものである。
【０００２】
【従来の技術】
通常、実装部品を基板上に実装する方法としては、ディスペンサを用いて基板上の実装したい箇所に接着剤を塗布し、この接着剤を介して実装部品を基板上に実装するのが一般的である。
【０００３】
図４は、半導体ウェーハを製造する手順の一例を工程順に示す概略断面図である。図５及び図６は、半導体ウェーハを個片化して実装部品を得、この実装部品を基板上に実装する従来の方法の一例を工程順に示す概略断面図である。
【０００４】
図４（ａ）は、ＳｉＯ２膜１６が形成されたＳｉ基板（ウェーハ）１７を示し、同図（ｂ）は、その電極を含むチップ部分を拡大したものである。図４（ａ）、（ｂ）において、１７はＳｉ基板（ウェーハ）、２はＡｌ電極パッド、１６はＳｉＯ２膜、１８はＳｉ３Ｎ４、ＳｉＯ２膜やポリイミド膜などの樹脂からなるパッシベーション膜である。
【０００５】
図４（ｃ）では、Ｎｉ無電解めっき法により、開口されたＡｌ電極パッド２の上面のみに、選択的にＮｉ無電解めっき層（ＵＢＭ：Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ）１９が形成されている。このＮｉ無電解めっき層（ＵＢＭ）１９は、Ａｌ電極パッド２面をリン酸系エッチ液で前処理した後に、Ｚｎ処理によりＺｎを置換析出させ、さらに、Ｎｉ−Ｐめっき槽に浸漬することによって容易に形成でき、Ａｌ電極パッド２とはんだバンプとの接続を助けるＵＢＭとして作用する。
【０００６】
図４（ｄ）は、メタルスクリーンマスク２０を当てて、はんだペースト２１を印刷法によりＮｉ無電解めっき層（ＵＢＭ）１９上に転写した状態を示す。図４（ｅ）は、ウェットバック（加熱溶融）法ではんだペースト２１を溶融して、はんだバンプ２２を形成したものである。このように、Ｎｉ無電解めっき層１９及びはんだペーストスクリーン印刷法等を用いることにより、フォトプロセスを用いずに、簡単にはんだバンプ２２を形成することができる。
【０００７】
そして、図５（ａ）に示すように、ＵＶ硬化粘着剤層４が形成されたシート基材５上に、図４のようにしてＳｉＯ２膜１６を有するＳｉ基板（ウェーハ）１７上にＡｌ電極パッド２等がパターン形成された半導体ウェーハ２３を、電極２を有する面を下にして接着する。この状態で、図５（ｂ）に示すように、ブレード６を用いてスクライブライン７に沿ってブレードダイシングを行えば、図５（ｃ）に示すような複数個の実装部品２４が得られる。
【０００８】
次に、図５（ｄ）に示すように、ＵＶ硬化粘着剤層４’を有する基板２５を実装部品２４上に接着し、シート基材５の側からレーザー光１０を照射する。レーザー光１０照射によってシート基材５側のＵＶ硬化粘着剤層４と、シート基材５との界面がアブレーション現象により分子分解され、これにより粘着力が低下し、図５（ｅ）に示すように、ＵＶ硬化粘着剤層４付きのシート基材５と、ＵＶ硬化粘着剤層４’を介して実装部品２４が実装された基板２５とに分離する。
【０００９】
次に、図６（ｆ）に示すように、吸着ヘッド２６などを用いて一対一で実装部品２４を剥離する。
【００１０】
実装基板９’は、図６（ｇ）に示すように、配線１１を有し、実装基板９’上の所定の箇所（実装部品２４を実装したい箇所）にディスペンサなどを用いて接着剤２７が塗布されている。そして、図６（ｈ）に示すように、吸着ヘッド２６に吸着された実装部品２４を接着剤２７を介して実装基板９’に接着する。
【００１１】
さらに、図６（ｉ）に示すように、実装部品２４及び配線１１を覆うようにして実装基板９’上に絶縁層１２を形成し、ビアホール１３を設け、配線１４により実装基板９’上の配線１１と、実装部品２４の電極２とを電気的に接続し、実装を終了する。
【００１２】
一方、実装部品がプラスチックにモールドされた状態の部品を扱う場合、一般的なダイボンダ若しくはフリップチップボンダで実装を行うが、例えばフラットパネルであるとか、ＣＩＭＭ（Ｃｈｉｐ　Ｉｎ　Ｍｕｌｔｉ　Ｍｏｄｕｌｅ）の生産工程のように等間隔で同一部品を実装するのは難しいので、近年、転写実装の技術開発が盛んである。転写実装の場合には、紫外線パルスレーザー光を用いてアブレーション効果によって剥離する方法がある。
【００１３】
【発明が解決しようとする課題】
しかしながら、現在、実装部品はますます小型化していき、ディスペンサによる微小塗布技術も開発されてはいるものの、実装部品の小型化技術の方がはるかに速いスピードで進んでおり、接着剤の塗布方法について現在は技術的課題も多い。
【００１４】
また、実装部品がＳｉ基板からなる場合、実装部品を直接実装基板に実装する技術があるが、従来の実装方法では、比較的大きな回路に限られてしまう。また、Ｓｉ基板の部品はブレードダイシングを行うと、カットするときに必ず結晶方向に対するチッピングが発生し、かつチッピングは一般的に、ブレードダイシングを高速に行うほど大きくなる。従って、そのためのクリアランスを必要としており、このために多くの犠牲スペースが必要となり、またチッピングを目標値以下に抑える程度の速度でブレードダイシングを行う必要がある。
【００１５】
さらに、転写実装の場合、紫外線パルスレーザー光を用いてアブレーション効果で剥離する方法があるが、そのためには支持基板側に紫外線吸収特性のよい材料を選択し、その材料を予め実装基板上に全面塗布しておく必要がある。また、実装基板に熱可塑性の接着剤を全面塗布した場合、既に基板に配線パターンやその他のチップ部品が実装されている場合もあり、その厚みの均一性に乏しい。
【００１６】
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、ディスペンサ等による塗布技術では困難であった微小サイズのチップ部品を容易に実装することができ、製造工程における歩留りを向上することができる実装方法を提供することにある。
【００１７】
【課題を解決するための手段】
即ち、本発明は、複数個又は複数種の素子を共通の基体に作り込む工程と、
少なくとも前記素子の存在領域において前記基体の一方の面上に接着剤層を形成する工程と、
前記基体の所定箇所を切断して、前記素子を少なくとも１つ含みかつ一方の面に前記接着剤層を有するチップ部品を形成する工程と、
前記チップ部品を前記接着剤層の側で実装する工程と
を有する、実装方法に係るものである。
【００１８】
本発明によれば、少なくとも前記素子の存在領域において前記基体の一方の面上に前記接着剤層を形成する工程と、前記基体の所定の箇所を切断して、前記素子を少なくとも１つ含みかつ一方の面に前記接着剤層を有する前記チップ部品を形成する工程と、前記チップ部品を前記接着剤層の側で実装する工程とを有するので、前記切断の前に前記接着剤層を形成することによって、ディスペンサ等では困難であった微小なチップ部品も容易に実装することが可能である。
【００１９】
また、例えば、前記接着剤層を形成した後、前記接着剤層の側からブレードダイシング等の前記切断を行えば、前記切断の際の衝撃が前記接着剤層で緩和され、チッピングの発生を従来の１０分の１程度に減らすことが可能であり、従来に比べてクリアランスのための犠牲スペースを少なくすることが可能である。
【００２０】
さらに、前記チップ部品は前記一方の面に前記接着剤層を有するので、例えば前記チップ部品を実装基板等の基板に実装する場合、この基板上に接着剤等を全面塗布する必要がなくなり、前記チップ部品の前記接着剤層の厚みは均一となる。また、基板にゴミが付着しても、基板上に接着剤が無いので、エアブローで容易に飛ばすことができ、ゴミの付着等による問題を回避することができる。
【００２１】
従って、本発明の実装方法は、製造工程における歩留りを向上することが可能である。
【００２２】
【発明の実施の形態】
本発明に基づく実装方法は、半導体基板の一方の面上に前記接着剤層を全面塗布した後、前記接着剤層を有する側からダイシングして前記接着剤層付きの前記チップ部品を得、前記接着剤層を介して前記チップ部品を実装基板に実装することが望ましい。
【００２３】
また、支持基板上で前記ダイシングを行い、得られた前記接着剤層付きの前記チップ部品を前記接着剤層を介して実装基板に接着し、この状態で所定の位置にレーザー光を照射して前記実装基板上に前記チップ部品の選択転写を行うことも可能である。
【００２４】
図１は、本発明に基づく実装方法の手順の一例を工程順に示す概略断面図である。
【００２５】
まず、図１（ａ）に示すように、半導体基板１の一方の面上、即ち電極２が存在する面とは反対側の面上に接着剤層３を全面塗布する。なお、半導体基板１については、複数個又は複数種の前記素子を共通の前記基体に作り込むことによって製造することができ、例えば上記に図４を参照して説明した製造方法によって得られた半導体ウェーハ等を用いることができる。
【００２６】
また、接着剤層３は、熱可塑性接着剤によって形成されることが望ましい。これにより、例えばＵＶ硬化型接着剤は紫外線レーザー光が照射され、一度硬化すると元には戻らず、再利用することはできないが、前記熱可塑性接着剤を用いれば、再加熱により再び接着力を発現するので、繰り返し使用することができる。
【００２７】
前記熱可塑性接着剤としては、例えばＨＹＤＲＯＸＹＥＴＨＥＲ（ヒドロキシエーテル）、Ｐｏｌｙｓｕｌｆｏｎｅ（ポリスルホン）、Ｍｅｔｈａｃｒｙｌａｔｅ（メタクリレート）等が挙げられ、また、接着剤層３の厚みは、例えば０．５〜１０μｍの範囲が好ましい。
【００２８】
次に、図１（ｂ）に示すように、接着剤層３を有する半導体基板１の電極２を有する面側に、ＵＶ硬化粘着剤層４を有するシート基材５を接着する。そして、接着剤層３を有する側からブレード６を用いてスクライブライン７に沿ってブレードダイシングを行うことにより、図１（ｃ）に示すように、接着剤層３付きのチップ部品８を得ることができる。
【００２９】
上記のようにして半導体基板１を個片化した後、図１（ｄ）に示すように、接着剤層３を介してチップ部品８を実装基板９に接着する。ここで、実装基板９はマザーボードであってもよく、或いは再配置配線用の中間基板、即ちインターポーザーであってもよい。この場合、インターポーザー上にチップ部品８を予め実装した後、このインターポーザーの電極とマザーボードの電極とを電気的に接続することも可能である。これによれば、より一層の微細な配線が可能となる。
【００３０】
次に、図１（ｅ）に示すように、シート基材５の側から所定の位置にレーザー光１０を照射し、図２（ｆ）に示すように、実装基板９上にチップ部品８の選択転写を行う。レーザー光１０を、実装基板９に転写したいチップ部品８が存在する部分のみに照射することにより、レーザー光１０が照射された部分のＵＶ硬化粘着剤層４のみが硬化し、粘着力が低下するので、前記選択転写を行うことができる。なお、シート基材５上に接着している全てのチップ部品８を実装基板９上に実装したい場合は、シート基材５側の全面にレーザー光１０を照射すればよい。
【００３１】
使用するレーザー光１０はＹＡＧ３倍高調波（３５５ｎｍ）や４倍高調波（２６６ｎｍ）、ＸｒＦエキシマレーザー（２４５ｎｍ）など、パルス性の光強度の強いレーザーを用いるのが好ましい。
【００３２】
また、図示するように、レーザー光１０を照射すると同時に、実装基板９側を全面加熱することが望ましい。これにより、チップ部品８の前記選択転写をより効率良く行うことができる。
【００３３】
このとき、ＵＶ硬化粘着剤層４とチップ部品８の間の接着力は、実装基板９とチップ部品８が有する接着剤層３の間の接着力に比べて強いので、前記選択転写は容易に行われる。
【００３４】
実装基板９上には、図２（ｇ）に示すように、配線１１が形成されている。
【００３５】
次に、図２（ｈ）に示すように、チップ部品８及び配線１１を覆うようにして実装基板９上に絶縁層１２を形成し、ビアホール１３を設け、配線１４により実装基板９上の配線１１と、チップ部品８の電極２とを電気的に接続し、実装を終了する。
【００３６】
本発明に基づく実装方法によれば、半導体基板１の電極２が存在しない面上に接着剤層３を形成し、半導体基板１をブレードダイシングして個片化し、電極２を有しかつ一方の面に接着剤層３を有するチップ部品８を形成し、チップ部品８を接着剤層３の側で実装基板９に接着するので、ブレードダイシングの前に接着剤層３を形成することによって、ディスペンサ等では困難であった微小なチップ部品８も容易に実装することができる。
【００３７】
また、接着剤層３を形成した後、接着剤層３の側からブレードダイシングを行うので、ブレードダイシングの際の衝撃が接着剤層３で緩和され、チッピングの発生を低減することができ、従来に比べてクリアランスのための犠牲スペースを少なくすることが可能である。
【００３８】
さらに、チップ部品８は前記一方の面に接着剤層３を有するので、チップ部品８を実装基板９に実装する場合、基板９上に接着剤層等を形成する必要がなくなり、チップ部品８の接着剤層３の厚みは均一となる。また、実装基板９にゴミが付着しても、基板９上に接着剤が無いので、エアブローで容易に飛ばすことができ、ゴミの付着等による問題を回避することができる。
【００３９】
従って、本発明に基づく実装方法は、製造工程における歩留りを向上することが可能である。
【００４０】
ここで、上記にレーザー光１０を照射すると同時に、実装基板９側を全面加熱する例を説明したが、これに代えて、図３に示すように、実装基板９上の所定の位置にマスク１５を設け、所定の部分のみを加熱し、前記選択転写を行ってもよい。この場合、図示するように、実装基板９に実装を望まないチップ部品８が存在する部分にマスク１５を形成し、実装基板９に実装したいチップ部品８が存在する部分のみを加熱すればよい。マスク１５は、例えば石英基板からなる実装基板９上に、Ｎｉを蒸着し、パターニングすることで容易に形成することができる。
【００４１】
また、ＵＶ硬化粘着剤層４を有するシート基材５を用いる例を示したが、これに代えて、ダイシングシートなどの支持基板を用いてよく、前記ダイシングシートとしては、紫外線吸収特性が悪い材質のものが好適に用いられる。例えば、ポリオレフィン系の材料からなる基材等が挙げられる。また、前記ダイシングシートに用いられる粘着剤に紫外線吸収特性のよい材料を用いてもよい。この場合、シートと粘着剤層の界面でアブレーションを起こすことが可能となる。
【００４２】
また、レーザー光１０を照射することにより、ＵＶ硬化粘着剤層４を硬化させ、粘着力を低下させてＵＶ硬化粘着剤層４とチップ部品８とを分離する例を示したが、チップ部品８がＬＩＰ（ＬＥＤ　Ｉｎ　Ｐｌａｓｔｉｃ）の場合、又はチップ部品８がＳｉ基板からなりかつ電極２面上が、レーザー光１０の波長を選んで、そのレーザー光１０を効率良く吸収できる材料で覆われてなる場合は、前記ダイシングシートなどの支持基板を用い、レーザー光１０を照射することによって前記支持基板とチップ部品８との界面でアブレーションを生じさせ、前記支持基板からチップ部品８を分離することも可能である。
【００４３】
即ち、プラスチック部品は、紫外線領域の前記レーザー光を照射されるとアブレーションと呼ばれる分子分解反応を生じ、表面は０．２〜０．６μ程度削られる。従って、実装したい前記チップ部品が存在する部分に前記レーザー光が照射されると、表面は適度に荒らされ均一な表面状態を得ることができ、かつ前記支持基板から前記チップ部品を分離することができる。一方、上述したように、実装したい前記チップ部品とは別に、実装を望まない前記チップ部品が存在する部分には前記レーザー光を照射しないことが望ましい。なお、前記レーザー光が照射され、アブレーションが生じた前記チップ部品は、表面の粗さが均一になっているため、条件だしを行いやすい状態である。
【００４４】
また、実装基板９側及びシート基材５（又は前記支持基板）側の両面からレーザー光１０を照射してもよく、この場合、接着剤層３は、レーザー光１０照射によるダメージからのチップ部品８の回路の保護層としても作用することができる。
【００４５】
また、上記に半導体基板１の前記一方の面側の全面に接着剤層３を形成する例を説明したが、接着剤層３は半導体基板１の前記全面でなくても、個片化したい領域に存在していればよい。また、接着剤層３は前記熱可塑性接着剤を塗布することによって形成してもよく、或いは印刷等の形成方法でもよい。
【００４６】
また、実装基板が透過特性を有する場合は、裏面よりレーザー光を用いて加熱することが可能であり、両面からレーザー光を用いて実装することで耐熱性のないような実装部品でも転写することができる。
【００４７】
例えば、図３（ａ）に示すようにして加熱を行う場合、特にチップ部品８の耐熱性が低い場合、可視〜赤外線領域のレーザーを用いて、短時間で加熱を行うことがより好ましい。ここで、実装基板９側からレーザー光を照射して前記加熱を行いかつ両面からレーザー光を照射してチップ部品８を実装する場合の好ましい条件としては、実装基板９が、石英若しくはガラスのように、照射するレーザー光を透過できる性質を有する材質からなること、及び接着剤層３が、加熱用のレーザー光を吸収するような熱可塑性の材質であることなどが挙げられる。但し、一般的な熱可塑性の樹脂であれば、赤外光はほとんど吸収する。
【００４８】
上記のようにしてレーザーを用いて加熱を行うときは、ＣＯ２レーザーやＬＤレーザー、Ｈｅ−Ｎｅレーザーなど、連続発振が可能であって可視（緑）〜近赤外付近の波長領域を発振するようなレーザーを用いることが好ましい。
【００４９】
そして、上記のようにしてレーザーを用いて加熱を行う方法によれば、耐熱性の低い前記チップ部品も容易に転写することが可能である。さらに、レーザー光の光束を絞ることで、例えばマスク１５を設けなくても上記したと同様の効果が得られ、また２〜３μｍ程度の微小の前記チップ部品をより効率的に実装することができる。
【００５０】
さらに、半導体基板１、実装基板９等の材質、形状、構成等は、発明の主旨を逸脱しない範囲で、上述したもの以外でも適宜選択されてよく、また前記切断の方法もブレードダイシングに限られない。
【００５１】
【発明の作用効果】
本発明によれば、少なくとも前記素子の存在領域において前記基体の一方の面上に前記接着剤層を形成する工程と、前記基体の所定の箇所を切断して、前記素子を少なくとも１つ含みかつ一方の面に前記接着剤層を有する前記チップ部品を形成する工程と、前記チップ部品を前記接着剤層の側で実装する工程とを有するので、前記切断の前に前記接着剤層を形成することによって、ディスペンサ等では困難であった微小なチップ部品も容易に実装することが可能である。
【００５２】
また、例えば、前記接着剤層を形成した後、前記接着剤層の側からブレードダイシング等の前記切断を行えば、前記切断の際の衝撃が前記接着剤層で緩和され、チッピングの発生を従来の１０分の１程度に減らすことが可能であり、クリアランスのための犠牲スペースを最小限に抑えることが可能である。
【００５３】
さらに、前記チップ部品は前記一方の面に前記接着剤層を有するので、例えば前記チップ部品を実装基板等の基板に実装する場合、この基板上に接着剤等を全面塗布する必要がなくなり、前記チップ部品の前記接着剤層の厚みは均一となる。また、基板にゴミが付着しても、基板上に接着剤が無いので、エアブローで容易に飛ばすことができ、ゴミの付着等による問題を回避することができる。
【００５４】
従って、本発明の実装方法は、製造工程における歩留りを向上することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態による実装方法の手順の一例を工程順に示す概略断面図である。
【図２】同、実装方法の手順の一例を工程順に示す概略断面図である。
【図３】同、実装方法の手順のその他の一例を工程順に示す概略断面図である。
【図４】従来例による半導体ウェーハの製造の手順の一例を工程順に示す概略断面図である。
【図５】同、実装方法の手順の一例を工程順に示す概略断面図である。
【図６】同、実装方法の手順の一例を工程順に示す概略断面図である。
【符号の説明】
１…半導体基板、２…Ａｌパッド電極、３…接着剤層、
４…ＵＶ硬化粘着剤層、５…シート基材、６…ブレード、
７…スクライブライン、８…チップ部品、９…実装基板、１０…レーザー光、
１１…配線、１２…絶縁層、１３…ビアホール、１４…配線、１５…マスク

Claims (8)

  1. 複数個又は複数種の素子を共通の基体に作り込む工程と、
    少なくとも前記素子の存在領域において前記基体の一方の面上に接着剤層を形成する工程と、
    前記基体の所定箇所を切断して、前記素子を少なくとも１つ含みかつ一方の面に前記接着剤層を有するチップ部品を形成する工程と、
    前記チップ部品を前記接着剤層の側で実装する工程と
    を有する、実装方法。
  2. 半導体基板の一方の面上に前記接着剤層を全面塗布した後、前記接着剤層を有する側からダイシングして前記接着剤層付きの前記チップ部品を得、前記接着剤層を介して前記チップ部品を実装基板に実装する、請求項１に記載した実装方法。
  3. 支持基板上で前記ダイシングを行い、得られた前記接着剤層付きの前記チップ部品を前記接着剤層を介して実装基板に接着し、この状態で所定の位置にレーザー光を照射して前記実装基板上に前記チップ部品の選択転写を行う、請求項２に記載した実装方法。
  4. 前記レーザー光照射により、前記支持基板と前記チップ部品との界面でアブレーションを生じさせ、前記支持基板から前記チップ部品を分離する、請求項３に記載した実装方法。
  5. 前記レーザー光照射と同時に、前記実装基板の側から加熱を行う、請求項３に記載した実装方法。
  6. 前記実装基板側及び前記支持基板側の両面から前記レーザー光を照射する、請求項３に記載した実装方法。
  7. 前記接着剤層を熱可塑性接着剤によって形成する、請求項１に記載した実装方法。
  8. 前記実装基板に転写した前記チップ部品を前記実装基板上の配線に電気的に接続する、請求項１に記載した実装方法。
JP2002272566A 2002-09-19 2002-09-19 実装方法 Pending JP2004111675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002272566A JP2004111675A (ja) 2002-09-19 2002-09-19 実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002272566A JP2004111675A (ja) 2002-09-19 2002-09-19 実装方法

Publications (1)

Publication Number Publication Date
JP2004111675A true JP2004111675A (ja) 2004-04-08

Family

ID=32269553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002272566A Pending JP2004111675A (ja) 2002-09-19 2002-09-19 実装方法

Country Status (1)

Country Link
JP (1) JP2004111675A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532090A (ja) * 2007-06-29 2010-09-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複数のオプトエレクトロニクスコンポーネントを製造する方法およびオプトエレクトロニクスコンポーネント
JPWO2012133760A1 (ja) * 2011-03-30 2014-07-28 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP2020136650A (ja) * 2019-02-14 2020-08-31 東レエンジニアリング株式会社 チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532090A (ja) * 2007-06-29 2010-09-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複数のオプトエレクトロニクスコンポーネントを製造する方法およびオプトエレクトロニクスコンポーネント
US8461601B2 (en) 2007-06-29 2013-06-11 Osram Opto Semiconductors Gmbh Method for producing a plurality of optoelectronic devices, and optoelectronic device
KR101460392B1 (ko) 2007-06-29 2014-11-10 오스람 옵토 세미컨덕터스 게엠베하 복수 개의 광전 소자들의 제조 방법 및 광전 소자
JPWO2012133760A1 (ja) * 2011-03-30 2014-07-28 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP2020136650A (ja) * 2019-02-14 2020-08-31 東レエンジニアリング株式会社 チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
WO2020196225A1 (ja) * 2019-02-14 2020-10-01 東レエンジニアリング株式会社 チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
JP7208847B2 (ja) 2019-02-14 2023-01-19 東レエンジニアリング株式会社 チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7882626B2 (en) Method of manufacturing wiring board having a semiconductor thereon
US8158494B2 (en) Method for processing a substrate, method for manufacturing a semiconductor chip, and method for manufacturing a semiconductor chip having a resin adhesive layer
JP5659033B2 (ja) 半導体装置の製造方法
JP3959988B2 (ja) 素子の転写方法
TWI290357B (en) Dicing sheet, manufacturing method thereof, and manufacturing method of semiconductor apparatus
JP7321760B2 (ja) ディスプレイ装置の製造方法、およびソース基板構造体
WO2019155959A1 (ja) 半導体装置の製造方法
JP2003077940A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2005150523A (ja) ウエーハの加工方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
US6610590B2 (en) Method of manufacturing a laser impression on a low thermal conductivity layer of a semiconductor device
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
US20210351098A1 (en) Packaged Semiconductor Device With Multilayer Stress Buffer
JP2024009340A (ja) 半導体装置の製造方法および製造装置
JP2009259999A (ja) 熱硬化接着剤付き半導体チップの製造方法
JP2004111675A (ja) 実装方法
JP2007281116A (ja) 半導体装置の製造方法
JP2001168061A (ja) レーザ照射により半導体基板上に成膜を形成するためのターゲット及びその製造方法
JP2002299500A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ
WO2002035602A1 (fr) Procede et dispositif de formation de bosses
JP2000269378A (ja) 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
JP6447073B2 (ja) 配線基板及びラミネート装置
JP2003168825A (ja) 表示装置及び表示装置の製造方法
JP2004063510A (ja) 素子の転写方法