KR101228428B1 - 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법 - Google Patents
광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법 Download PDFInfo
- Publication number
- KR101228428B1 KR101228428B1 KR1020067019264A KR20067019264A KR101228428B1 KR 101228428 B1 KR101228428 B1 KR 101228428B1 KR 1020067019264 A KR1020067019264 A KR 1020067019264A KR 20067019264 A KR20067019264 A KR 20067019264A KR 101228428 B1 KR101228428 B1 KR 101228428B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor
- semiconductor functional
- region
- optoelectronic device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 242
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 163
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 82
- 239000004065 semiconductor Substances 0.000 claims abstract description 724
- 239000000463 material Substances 0.000 claims abstract description 313
- 239000004020 conductor Substances 0.000 claims abstract description 172
- 230000000149 penetrating effect Effects 0.000 claims abstract description 22
- 230000000712 assembly Effects 0.000 claims abstract description 4
- 238000000429 assembly Methods 0.000 claims abstract description 4
- 239000011810 insulating material Substances 0.000 claims description 135
- 230000006641 stabilisation Effects 0.000 claims description 99
- 238000011105 stabilization Methods 0.000 claims description 99
- 239000002775 capsule Substances 0.000 claims description 96
- 230000008569 process Effects 0.000 claims description 69
- 238000001771 vacuum deposition Methods 0.000 claims description 17
- 238000004528 spin coating Methods 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 791
- 238000003892 spreading Methods 0.000 description 58
- 230000007480 spreading Effects 0.000 description 58
- 230000015572 biosynthetic process Effects 0.000 description 51
- 238000005755 formation reaction Methods 0.000 description 51
- 230000036961 partial effect Effects 0.000 description 41
- 229910052751 metal Inorganic materials 0.000 description 37
- 239000002184 metal Substances 0.000 description 37
- 239000000758 substrate Substances 0.000 description 36
- 230000000087 stabilizing effect Effects 0.000 description 35
- 238000000926 separation method Methods 0.000 description 33
- 230000002829 reductive effect Effects 0.000 description 28
- 229910000679 solder Inorganic materials 0.000 description 25
- 239000000853 adhesive Substances 0.000 description 24
- 230000001070 adhesive effect Effects 0.000 description 24
- 238000005530 etching Methods 0.000 description 24
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 23
- 238000005476 soldering Methods 0.000 description 22
- 230000003287 optical effect Effects 0.000 description 20
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 18
- 230000001681 protective effect Effects 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 15
- 229910052737 gold Inorganic materials 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 229910045601 alloy Inorganic materials 0.000 description 14
- 239000000956 alloy Substances 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 14
- 229910052697 platinum Inorganic materials 0.000 description 14
- 239000010409 thin film Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 239000004922 lacquer Substances 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 238000000576 coating method Methods 0.000 description 11
- 230000003595 spectral effect Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000011230 binding agent Substances 0.000 description 10
- 230000031700 light absorption Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000010521 absorption reaction Methods 0.000 description 9
- 239000011787 zinc oxide Substances 0.000 description 9
- 230000002745 absorbent Effects 0.000 description 8
- 239000002250 absorbent Substances 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- -1 SiN or Si 3 N 4 Chemical compound 0.000 description 7
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000006117 anti-reflective coating Substances 0.000 description 5
- 230000003667 anti-reflective effect Effects 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 230000009931 harmful effect Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000003631 wet chemical etching Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011358 absorbing material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000002845 discoloration Methods 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000000975 dye Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001393 microlithography Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(II) oxide Inorganic materials [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Abstract
본 발명은 활성 영역(400) 및 측방의 주 연장 방향을 갖는 반도체 기능 영역(2)을 포함하는 광전 소자(1)에 관한 것이며, 상기 반도체 기능 영역은 상기 활성 영역을 관통하는 적어도 하나의 관통구(9, 27, 29)를 포함하고, 상기 관통구 영역에는 연결 도체 물질(8)가 배열되어 있으며, 상기 연결 도체 물질은 적어도 상기 관통구의 한 서브 영역에서는 상기 활성 영역으로부터 전기적으로 절연된다. 본 발명은 또한 상기와 같은 유형의 광전 소자를 제조하기 위한 방법 그리고 다수의 광전 소자를 구비한 장치에 관한 것이다. 상기 광전 소자 및 장치는 완전히 웨이퍼 조립체로서 제조될 수 있다.
Description
본 발명은 청구항 제1항의 서문에 따른 광전 소자, 청구항 제16항의 서문에 따른 장치 그리고 청구항 제21항의 서문에 따른 방법과 관련이 있다.
일반적으로 상기와 같은 유형의 종래의 광전 소자를 제조하는 경우에는, 예컨대 반도체 기능 영역 또는 상기 반도체 기능 영역을 포함하는 반도체 칩을 하우징 내부에 배열하는 단계, 본딩 와이어를 통해 상기 반도체 칩을 외부 단자와 콘택팅 시키거나 또는 상기 반도체 칩의 둘레에 보호용 외장을 사출하는 단계와 같은 준비 단계들이 필요하다. 상기 처리 단계들은 일반적으로, 다수의 소자에서 동시에 실행될 수 있는 준비 단계들에 비해 비용 집약적이다.
상기 반도체 기능 영역은 예컨대 캐리어 층 상에 배열된 반도체 연속층을 포함하는 웨이퍼 조립체 내부에서 상기 반도체 연속층으로부터 형성될 수 있다. 그 다음에 상기 웨이퍼 조립체는 통상적으로 반도체 칩들로 분리되며, 상기 반도체 칩들은 광전 소자를 위한 처리 단계들에서 더 처리될 수 있다.
또한, 종래의 소자에서는, 본딩 와이어를 이용한 반도체 기능 영역의 콘택팅으로 인하여 매우 평평한 구조물을 형성하는 것이 어려운 경우가 종종 있었다. 상기 본딩 와이어의 아아크(arc)는 상대적으로 높은 경우가 종종 있고, 실질적으로 광전 소자의 높이를 함께 결정할 수 있다. 또한 반도체 기능 영역과 별도로 형성되고, 상기 반도체 기능 영역의 공간 치수보다 훨씬 더 큰 공간 치수를 갖는 하우징도 소형 광전 소자의 형성을 어렵게 할 수 있다.
본 발명의 목적은, 단순하고 저렴한 비용으로 제조될 수 있는 광전 소자 및 다수의 광전 소자를 구비한 장치, 그리고 광전 소자를 위한 간단한 제조 방법을 제공하는 것이다.
상기 목적은 본 발명에 따른, 청구항 제1항의 특징을 갖는 광전 소자에 의해서, 청구항 제16항의 특징을 갖는 장치에 의해서, 그리고 청구항 제21항의 특징을 갖는 광전 소자 제조 방법에 의해서 달성된다. 본 발명의 바람직한 개선예들은 종속항들의 대상이다.
본 발명에 따른 광전 소자는 제 1 실시예에 따라, 활성 영역 및 측방의 주 연장 방향을 갖는 반도체 기능 영역을 포함하며, 이 경우 상기 반도체 기능 영역은 상기 활성 영역을 관통하는 적어도 하나의 관통구를 포함하고, 상기 관통구 영역에는 연결 도체 물질이 배열되어 있으며, 상기 연결 도체 물질은 적어도 상기 관통구의 부분 영역에서는 상기 활성 영역으로부터 전기적으로 절연된다.
본 발명의 추가 실시예에 따라, 광전 소자는 활성 영역 및 측방의 주 연장 방향을 갖는 반도체 기능 영역을 포함하며, 이 경우 상기 반도체 기능 영역은 상기 활성 영역을 제한하는 측방 측면을 갖고, 측방 방향으로 상기 측면 뒤에는 연결 도체 물질이 배열되어 있으며, 상기 연결 도체 물질은 적어도 상기 측면의 부분 영역에서는 상기 활성 영역으로부터 전기적으로 절연된다. 상기 측면은 경우에 따라 반도체 기능 영역을 측방으로 제한할 수 있다. 특히, 상기 측면은 반도체 기능 영역을 측방 방향으로 부분적으로 제한할 수 있다. 상기 측면은 또한 편평하게, 즉 실질적으로 오목한 부분 없이, 특히 측방 방향의 홈 없이 구현될 수 있다.
바람직하게 반도체 기능 영역 뒤에는 몰딩 화합물로 이루어진 층이 배열되어 있는데, 상기 층은 지지체 없이 형성되거나 또는 기계적으로 지지 가능하도록 형성될 수 있다. 이하에서 더 상세하게 설명되는 바와 같이, 상기 몰딩 화합물 층은 또한 외장의 형태로, 캡슐화 소자의 형태로 또는 안정화 층의 형태로 형성될 수도 있다.
본 발명에 따른 소자는 바람직하게는 최대로 광범위하게 또는 완전하게 웨이퍼 조립체로 제조될 수 있다. 본 발명에 따른 광전 소자의 경우에는 바람직하게, 비교적 비용 집약적이고 및/또는 복잡한 처리 단계들의 개수가 줄어들 수 있다. 특히 바람직하게는 처리 단계들이 생략될 수 있다.
본 발명의 맥락에서는, 광전 소자의 제조 중에 캐리어 층 상에 배열되는 반도체 연속층을 웨이퍼 조립체로서 간주하는데, 상기 반도체 연속층은 다수의 반도체 기능 영역을 형성하기 위하여 제공된다. 상기 반도체 기능 영역은 소자의 제조 중에 적어도 부분적으로 캐리어 층 상에 있는 결합체로서 상기 반도체 연속층의 영역으로부터 형성된다. 상기 캐리어 층은 성장 기판 - 상기 성장 기판상에서는 반도체 연속층이 예컨대 에피택셜(epitaxially) 성장 방식으로 제조됨 - 으로 형성되거나 또는 그와 같은 성장 기판을 포함할 수 있다.
광전 소자의 제조 중에 웨이퍼 조립체로서 반도체 연속층 내부에서 형성되는, 활성 영역을 관통하는 관통구도 또한 본 발명의 맥락에서는 관통구로서 간주할 수 있다.
특히 완성된 광전 소자의 전기 콘택팅을 위해서 이용되는 콘택 구조물은 적어도 부분적으로, 바람직하게는 완전히, 웨이퍼 조립체로서 제조될 수 있다. 광전 소자의 콘택팅은 바람직하게는 적어도 부분적으로 도전성 연결 도체 물질을 통해 이루어지는데, 상기 도전성 연결 도체 물질은 웨이퍼 조립체로서 활성 영역을 관통하는 관통구 영역에 또는 상기 활성 영역을 제한하는 측면 영역에 배열될 수 있다. 상기 연결 도체 물질은 예컨대 Au, Al, Ag, Ti, Pt, Sn과 같은 금속 또는 상기 물질들 중 적어도 하나의 물질과의 합금을 포함할 수 있다.
본 발명의 바람직한 일 실시예에서는 상기 연결 도체 물질이 측방 방향으로, 특히 활성 영역 영역에서 반도체 기능 영역으로부터 이격되어 배열됨으로써, 소자의 작동 중에 단락 위험이 줄어든다. 이러한 목적을 위해 상기 연결 도체 물질은 상기 반도체 기능 영역의 특히 측방 에지 영역에 배열될 수 있거나 그리고/또는 측면으로부터 이격되어 배열될 수 있다.
본 발명의 바람직한 추가의 일 실시예에서는, 반도체 기능 영역이 측방 방향으로 적어도 하나의 홈을 가지며, 상기 홈은 특히 바람직하게 활성 영역을 관통하는 관통구를 적어도 부분적으로 둘러싼다. 특히 상기 관통구는 반도체 기능 영역의 측방 방향 홈으로서 형성될 수 있거나 그리고/또는 측면이 측방 방향으로 하나의 홈을 가질 수 있다.
본 발명에서 관통구는 특히 반도체 기능 영역을 불완전하게 관통하는 홈의 형태로 형성되거나 또는 반도체 기능 영역을 완전하게 관통하는 리세스의 형태로 형성될 수 있으며, 이 경우 상기 홈 또는 리세스는 활성 영역을 관통하는 관통구를 적어도 부분적으로, 바람직하게는 완전하게 둘러싸거나 또는 형성할 수 있다.
상기 관통구는 바람직하게 반도체 기능 영역의 측방의 주 연장 방향에 대해 실질적으로 수직으로, 수직 방향으로 전체 반도체 기능 영역을 통해 연장된다. 이러한 목적을 위해 관통구는 반도체 기능 영역 내부에 예컨대 리세스(recess)로서 형성된다.
연결 도체 물질은 바람직하게 적어도 부분적으로 절연 물질에 의해서 활성 영역으로부터 전기적으로 절연된다. 상기 절연 물질은 바람직하게 관통구 영역 또는 측면 영역에서, 특히 직접 활성 영역에 배열되어 있고, 예컨대 SiN 또는 Si3N4와 같은 실리콘 질화물, SiO 또는 SiO2와 같은 실리콘 산화물, 또는 SiON과 같은 실리콘 산질화물(silicon oxynitride)을 포함한다.
절연 물질은 활성 영역이 상기 절연 물질에 의해서 연결 도체 물질로부터 전기적으로 절연되는 방식으로 관통구, 특히 홈을 피복하거나 또는 상기 절연 물질이 바람직하게는, 특히 직접 상기와 같은 방식으로 측면에 배열된다. 따라서, 상기 연결 도체 물질에 의한 활성 영역의 단락 위험이 줄어들 수 있다.
특히 바람직하게는, 관통구의 적어도 거의 전체 벽이 절연 물질로 피복되거나 또는 적어도 거의 전체 측면이 절연 물질로 코팅됨으로써, 소자의 작동 중에 단락이 위험이 더욱 감소된다.
또한, 연결 도체 물질은 바람직하게 반도체 기능 영역의 적어도 거의 전체 세로 프로파일에 걸쳐서 배열되어 있으며, 이와 같은 배열 상태는 상기와 같은 유형의 광전 소자의 제조시 바람직하게는 콘택 구조물을 웨이퍼 조립체로서 형성하는 공정을 용이하게 할 수 있다.
또한, 연결 도체 물질은 바람직하게 반도체 기능 영역의 적어도 거의 전체 세로 프로파일에 걸쳐서 배열되어 있으며, 이와 같은 배열 상태는 상기와 같은 유형의 광전 소자의 제조시 바람직하게는 콘택 구조물을 웨이퍼 조립체로서 형성하는 공정을 용이하게 할 수 있다.
삭제
전체 반도체 기능 영역을 따라 수직 방향으로 연장되는 연결 도체 물질은 특히 상응하게 배열된 절연 물질와 함께, 단락의 위험을 증가시키지 않으면서, 수직 방향으로 활성 영역의 영역에 걸쳐서, 광전 소자의 전기적 콘택팅 또는 상기 광전 소자의 반도체 기능 영역의 전기적 콘택팅을 가능하게 한다. 광전 소자의 콘택 구조물의 상기 부분은 바람직하게 웨이퍼 조립체로서 제조될 수 있다.
본 발명의 바람직한 추가의 일 실시예에서, 반도체 기능 영역은 제 1 주(主)표면 및 활성 영역을 기준으로 상기 제 1 주표면에 마주 놓인 제 2 주(主)표면을 가지며, 이 경우 반도체 기능 영역은 바람직하게 상기 제 1 주표면 측에서 연결 도체 물질와 도전 접속된다.
상기와 같은 도전 접속은 예컨대 반도체 기능 영역의 제 1 주표면 측에서 상기 반도체 기능 영역 및 연결 도체 물질와 도전 접속된 제 1 콘택을 통해서 성취될 수 있다. 예컨대, Au, Al, Ag, Pt, Ti, Sn과 같은 금속 또는 상기 물질들 중 적어도 하나의 물질과의 합금, 예컨대 AuGe를 포함하는 상기와 같은 유형의 제 1 콘택도 마찬가지로 바람직하게는 웨이퍼 조립체로서 제조될 수 있다.
관통구 영역, 홈 내부 또는 반도체 기능 영역의 에지 영역, 특히 측면을 따라서, 수직 방향으로 반도체 기능 영역의 세로 프로파일에 걸쳐 연장될 수 있는 연결 도체 물질와 상기 반도체 기능 영역의 제 1 주표면상에 있는 제 1 콘택 사이의 도전 접속은 제 2 주표면에 의한 상기 반도체 기능 영역의 제 1 주표면의 전기적인 접속 가능성을 가능케 한다.
경우에 따라서는, 연결 도체 물질로부터 형성된 연결 도체 및 제 1 콘택이 일체형으로, 특히 동일한 물질로 구현될 수 있다.
본 발명의 바람직한 일 개선예에서는, 연결 도체 물질이 반도체 기능 영역의 제 2 주표면으로부터 전기적으로 절연된다. 따라서, 단락의 위험이 더욱 감소될 수 있다.
본 발명의 바람직한 추가의 일 실시예에서는, 예컨대 Au, Al, Ag, Ti, Pt, Sn과 같은 금속 또는 상기 물질들 중 적어도 하나의 물질과의 합금, 예컨대 AuGe를 포함하는 제 2 콘택이 제 2 주표면 측에 배열되어 있으며, 상기 제 2 콘택은 특히 전류 주입을 위하여 상기 제 2 주표면 측에서 반도체 기능 영역과 도전 접속된다.
광전 소자는 제 1 콘택 및 제 2 콘택을 통해 전기적으로 접속될 수 있다. 특히, 상기 광전 소자는 SMD(Surface Mountable Device) 소자로서 표면 장착 가능하도록 형성될 수 있다. 또한 상기 광전 소자는 하이브리드 모듈용으로 제공될 수 있다.
광전 소자는 제 1 콘택 및 제 2 콘택을 통해 전기적으로 접속될 수 있다. 특히, 상기 광전 소자는 SMD(Surface Mountable Device) 소자로서 표면 장착 가능하도록 형성될 수 있다. 또한 상기 광전 소자는 하이브리드 모듈용으로 제공될 수 있다.
삭제
제 1 주표면으로부터 제 2 주표면까지 연장될 수 있는 연결 도체 물질와 제 1 콘택 사이의 도전 접속은 제 2 콘택과 함께 콘택 구조물을 형성하는데, 상기 콘택 구조물은 제 2 주표면으로부터의 광전 소자의 콘택팅을 용이하게 한다.
제 1 콘택 및 제 2 콘택을 이용하여 상기와 같은 소자를 전기적으로 콘택팅 하는 경우에는 바람직하게 본딩 와이어가 생략될 수 있음으로써, 바람직하게는 소자의 높이가 줄어들어 소형 소자의 형성이 용이하게 된다. 또한 상기와 같은 유형의 콘택 구조물은 바람직하게 웨이퍼 조립체로서 형성될 수 있다.
콘택의 개수는 당연히 2개로 한정되지 않고, 오히려 상황에 따라 다수의 콘택 또는 콘택 쌍이 제공될 수도 있다.
광전 소자, 특히 활성 영역을 갖는 반도체 기능 영역은 광선을 방출하는 또는 광선을 흡수하는 소자에 상응하게 형성될 수 있다. 그에 따라 활성 영역은, 전기 발광 광선을 발생시키기 위하여 또는 신호를 형성하기 위하여, 입사되는 광선으로 인해 상기 활성 영역 내부에서 형성되는 전하 캐리어를 통하여 형성될 수 있다. 반도체 기능 영역은 예컨대 LED 칩, 가로 또는 세로의 방출 방향을 갖는 레이저 다이오드 칩 또는 포토 다이오드 칩에 상응하게 형성될 수 있다. 그 경우에, 제 1 콘택 및 제 2 콘택은 바람직하게 하나의 다이오드 콘택팅의 2개의 극에 따라 구현될 수 있다.
반도체 기능 영역, 특히 활성 영역은 바람직하게 적어도 하나의 Ⅲ-Ⅴ-반도체 물질, 예컨대 InxGayAl1-x-yP, InxGayAl1-x-yN 또는 InxGayAl1-x-yAs(이 경우에는 각각 0≤x≤1, 0≤y≤1 그리고 x+y≤1)와 같은 Ⅲ-Ⅴ-반도체 물질 계(system)로부터의 물질을 포함한다.
광전 부품은 바람직하게 자외선, 가시 광선 또는 적외선 스펙트럼 영역의 광선용으로 형성된다.
상기 물질 계 InxGayAl1-x-yN은 예컨대 자외선 스펙트럼 영역으로부터 녹색 스펙트럼 영역까지의 광선용으로 특히 적합한 반면, 상기 물질 계 InxGayAl1-x-yP는 예컨대 녹황색 스펙트럼 영역으로부터 적색 스펙트럼 영역까지의 광선용으로 특히 적합하고, 상기 물질 계 InxGayAl1-x-yAs는 적외선 스펙트럼 영역의 광선용으로 특히 적합하다.
상기 소자는 Ⅲ-Ⅴ-물질 계에 포함되지 않는 다른 물질을 기본으로 할 수도 있다. 예컨대 반도체 기능 영역은 특히 포토 다이오드용의 Si 또는 Ⅱ-Ⅵ-반도체 물질을 포함하거나, 또는 Si 또는 Ⅱ-Ⅵ-반도체 물질을 기본으로 포함할 수 있다. 그러나 Ⅲ-Ⅴ-반도체 물질에 의해서, 상기 물질에 비해 비교적 높은 소자 내부 양자 효율(quantum efficiency)에 손쉽게 도달할 수 있다.
활성 영역이 관통구 영역에서는 광선을 발생시키거나 또는 흡수할 수 없기 때문에, 바람직하게 광전 소자 내부에 있는 관통구는, 광선을 발생시키거나 또는 광선을 흡수하기 위하여 이용되는 활성 영역의 면적이 가급적 클 정도로 작은 측방 방향 치수를 갖는다. 이와 같은 치수 설계는 관통구를 적합하게 형성함으로써 성취될 수 있다.
반도체 기능 영역에 있는 홈 및/또는 관통구의 측방 방향 치수는 바람직하게, 연결 도체 물질 또는 상기 연결 도체 물질을 둘러싸는 연결 도체가 상기 반도체 기능 영역의 개별적인 형상과 매칭되는 전도성을 갖도록 설계된다. 높은 파워를 갖는 소자는 비교적 낮은 파워를 갖는 소자보다 높은 전도성을 야기하는 경우가 많다. 관통구 또는 홈 또는 연결 도체 물질의 측방 치수는 나노미터 범위로부터 마이크로미터 범위까지 미칠 수 있다. 측방 치수는 예컨대 100 ㎛, 바람직하게는 50 ㎛ 미만, 예컨대 100 nm 또는 10 ㎛이다.
충분히 높은 전도성은 경우에 따라서는 관통구 내부에 배열된 연결 도체 물질을 구비하거나 또는 관통구의 치수 설계 및 개수가 상응하게 조정된 상태로 조합된 다수의 관통구를 통해서도 성취될 수 있다.
본 발명의 바람직한 추가의 일 실시예에서는, 광전 소자가 반도체 기능 영역 다음에 배열된 윈도우를 구비하며, 상기 윈도우는 활성 영역에 의해서 흡수되거나 또는 형성될 광선에 대하여 바람직하게는 투과적이고/투과적이거나 상기 광선의 방사 경로 안에 있다. 상기 윈도우는 광선을 광전 소자에 결합시키기 위해서 또는 광전 소자로부터 분리시키기 위해서 제공될 수 있다.
본 발명의 바람직한 추가의 일 실시예에서는, 광전 소자가 외장을 구비하며, 바람직하게 상기 외장은 적어도 부분적으로 반도체 기능 영역의 둘레를 형성하거나 또는 둘러싼다. 특별하게는 반도체 기능 영역이 상기 외장 내부에 매립될 수 있다. 상기 외장은 윈도우의 부분일 수 있고/있거나 윈도우를 형성할 수 있다. 상기 외장은 반도체 기능 영역을 바람직하게는 습기와 같은 외부의 유해한 영향들로부터 보호해준다.
바람직하게 외장은 활성 영역에 의해서 발생하거나 또는 흡수될 광선에 대하여 광투과성을 갖도록 형성된다. 그럼으로써, 바람직하게는 광선이 상기 외장 내부에 원치 않게 흡수될 가능성이 줄어든다.
또한, 상기 외장의 물질은 바람직하게 활성 영역에 의해서 발생하거나 또는 상기 활성 영역에 입사될 광선에 대하여 내구성을 갖는다. 따라서, 효율을 저하하는 상기 외장의 변색(discoloration) 또는 연화(softening)의 위험이 줄어들 수 있다.
바람직한 추가의 일 개선예에서는 반도체 기능 영역, 특히 활성 영역이 캡슐에 의해 둘러싸여 있으며, 상기 캡슐은 바람직하게 - 적어도 소자의 작동 개시 때에 및/또는 작동 중에 - 습기와 같은 유해한 외부 영향에 대하여 실질적으로 폐쇄되는데, 특별히 밀봉 방식으로 폐쇄된다. 외장 및 경우에 따라서는 하나 또는 다수의 추가 캡슐 부재를 포함할 수 있는 캡슐은 반도체 기능 영역 또는 활성 영역을 바람직하게는 완전하게 둘러싸고, 바람직하게는 유해한 외부 영향들에 대한 상기 반도체 기능 영역 또는 활성 영역의 보호 기능을 높여준다.
캡슐은 또한 바람직하게는 광전 소자의 콘택이 상기 캡슐을 관통하여 접속될 수 있도록 형성된다. 따라서, 외부 접속부 또는 외부 접속 부재는 캡슐의 일부일 수 있다. 특히 광전 소자는 외부 접속부에 의해서 인쇄 회로 기판의 도체 트랙과 도전 접속될 수 있다. 상기 광전 소자는 바람직하게 납땜 연결부를 통하여 도체 트랙과 연결된다.
캡슐 또는 캡슐 부재는 바람직하게 적어도 부분적으로는, 상기 캡슐 또는 캡슐 부재와 활성 영역 사이에 있는, 특히 발생하거나 또는 흡수될 광선의 방사 경로 안에 있는 영역이 실질적으로 공동부를 갖지 않도록 형성된다. 이와 같은 형상에 의해서는, 공동부에 의해 야기되는 과도한 굴절 지수 도약 및 그에 상응하게 광전 소자로부터의 광선 해체시에 또는 광전 소자로의 광선 결합시에 경계면에서 나타나는 높은 반사 손실이 줄어들 수 있다.
바람직하게는, 캡슐화에 관여한 부재들, 예컨대 외장 및/또는 윈도우가 미리 웨이퍼 조립체로서 형성될 수도 있다. 특히 바람직하게는, 전체 캡슐이 웨이퍼 조립체로서 제조될 수 있다.
본 발명의 바람직한 일 실시예에서는 캡슐이 기계적으로 안정적이기 때문에, 반도체 기능 영역을 보호하는 추가의 하우징이 생략될 수 있고, 바람직하게는 사방에서 상기 반도체 기능 영역을 보호하는 캡슐을 구비한 매우 작은 크기의 광전 소자의 형성이 용이해질 수 있다.
캡슐 또는 예컨대 외장과 같은 상기 캡슐의 부재들이 바람직하게 적어도 부분적으로는, 광전 소자의 접속부를 납땜할 때 나타날 수 있는 대략 200 ℃ 이상, 바람직하게는 300 ℃까지의 높은 온도에 대하여 적어도 단시간 동안에는 안정성을 갖도록 형성됨으로써, 납땜 공정으로 인한 반도체 기능 영역 및/또는 외장의 손상 위험은 결정적일 만큼 증가하지는 않는다.
본 발명의 바람직한 추가의 일 실시예에서는, 반도체 기능 영역 뒤에 적어도 하나의 흡수 물질 또는 인광 물질이 배열된다. 상기 인광 물질 또는 흡수 물질은, 바람직하게는 직접 윈도우, 외장 또는 반도체 기능 영역 상에, 옆에 또는 그 내부에 제공되거나 또는 배열될 수 있다. 바람직하게 상기 흡수 물질 또는 인광 물질은 분말로서 구현된다.
유기 염료와 같은 흡수 물질은, 반도체 기능 영역에 입사되는 광선으로부터의 특히 미리 주어진 적합한 파장에서 흡수에 의하여 얻어지는 광선 검출기의 감도, 말하자면 감도 분포에 필터 물질로서 영향을 미치기 위하여, 예컨대 광선을 흡수하는 소자로서 형성된 소자 내부에 제공될 수 있다. 따라서, 바람직하게는 예컨대 광선 검출기로서 형성된 광전 소자의 스펙트럼 감도 분포가 의도한 바대로 조절될 수 있다.
광전 소자가 이미터(emitter)로서 형성된 경우에는, 인광 물질이 바람직하게는 활성 영역에 의해서 발생되는, 파장(λ1)을 갖는 광선을 흡수하여 파장(λ2)을 갖는 광선으로서 재방출할 수 있다. 바람직하게, 상기 파장(λ2)은 상기 파장(λ1)보다 크다. 상기와 같은 유형의 광전 소자는 혼색의 광, 특히 백색의 광을 발생시킬 수 있으며, 상기 광의 컬러에는 상기 파장(λ1 및 λ2)의 광선으로 이루어진 혼합 광선이 관여한다. 따라서, 상기와 같은 유형의 인광 물질은 상기 파장(λ1)의 광선을 적어도 부분적으로 상기 파장(λ2)의 광선으로 변환시키고, 그렇기 때문에 변환 물질, 특히 발광 변환 물질로서도 언급되는 경우가 많다.
발광 변환 물질로서는 무기 인광 물질, 도핑된 가닛(garnet), Ce- 또는 Tb-활성화된 가닛(예컨대, YAG:Ce, TAG:Ce, TbYAG:Ce), 토류 알칼리 황산염(alkaline earth sulfate) 또는 유기 염료가 사용될 수 있다. 적합한 발광 변환 물질은 예컨대 간행물 WO 98/12757호에 기술되어 있으며, 상기 간행물의 내용은 이러한 관점에서 본 명세서에 참조에 의해 편입된다.
백색의 광을 발생시키기 위해서는, 반도체 기능 영역에서 발생되는 광선, 예컨대 자외선 또는 청색 스펙트럼 영역의 광선을 보다 긴 파장의 광선, 예컨대 황색 스펙트럼 영역의 광선으로 변환시키는 인광 물질, 특히 YAG를 기본으로 하는 인광 물질이 특히 적합하다. 상기 변환된 광선 부분과 변환되지 않은 광선 부분의 혼합으로부터는 혼색의 광, 특히 백색의 광이 형성될 수 있다.
바람직한 일 실시예에서는, 사용된 분말의 발광 변환 물질의 평균 입자 크기가 최대 30 ㎛이다. 본 경우에는 2 내지 6 ㎛의 평균 입자가 특히 바람직한 것으로 증명된다. 상기와 같은 입자 크기에서는 발광 변환이 매우 효과적으로 이루어질 수 있다고 나타난다.
변환 물질은 바람직하게 활성 영역에 가급적 가까이 배열된다. 그럼으로써 변환 효율이 상승할 수 있는데, 그 이유는 활성 영역에 의해서 발생되는 광선의 세기가 활성 영역으로부터의 간격이 커짐에 따라 2차적으로(quadratically) 감소하기 때문이다. 또한, 집광률(Etendue)의 최적화가 쉬워지거나 또는 시각(angle of sight)에 의존하는 혼색 광선의 컬러 위치의 의존도 역시 경감된다. 광선을 활성 영역 가까이에서 보다 큰 파장을 갖고 에너지가 더 부족한 광선으로 변환시키는 것은 변환 물질을 둘러싸거나 또는 상기 변환 물질 다음에 배열된 소자, 예컨대 외장에 대한 보호 작용도 할 수 있다. 바람직하게, 활성 영역 근처에서의 변환에 의해서는, 광선에 의존하는 외장 물질의 변색 위험이 줄어들 수 있다.
삭제
추가의 바람직한 일 실시예에서는, 인광 물질이 특히 직접 반도체 기능 영역에 배열된다. 인광 물질은 인광 물질 층의 형태로 형성될 수 있다. 그럼으로써, 활성 영역 근처에서의 매우 효과적인 발광 변환이 용이해진다. 인광 물질은 바람직하게 반도체 연속층 상에 제공되거나 또는 상기 반도체 연속층으로부터 형성되는 반도체 기능 영역에 제공된다. 인광 물질은 특히 정전기력(electrostatic power)에 의해서 제공될 수 있다. 이와 같은 사실은 바람직하게 흡수 물질에도 상응하게 적용된다.
본 발명의 바람직한 추가의 일 실시예에서는, 반도체 기능 영역 다음에 하나 또는 다수의 광학 소자가 배열되어 있으며, 상기 광학 소자는 부품의 효율 또는 발광 특성 또는 흡수 특성에 바람직한 영향을 미친다. 상기 광학 소자는 예컨대 광선을 형성하기 위한 렌즈로서 구현될 수 있다. 또한 상기 광학 소자는 필터링 부재 또는 산란 부재로서 구현될 수도 있다.
광학 소자는 또한 반사 방지층 또는 반사 방지 코팅으로서 구현될 수도 있다. 반사 방지 코팅을 통해서는, 굴절 지수 도약에 의해 야기되는 반사 손실이 바람직하게 줄어들 수 있다. 이와 같은 목적을 위해서는 하나 또는 다수의 λ/4 층이 특히 적합하다. 예컨대 반사 방지층은 절연 물질용으로 전술된 물질들을 포함할 수 있다. 특히, 상기 물질들은 동일할 수 있거나 그리고/또는 상기 반사 방지층 및 절연 물질은 하나의 소자에 통합적으로 형성될 수 있다. 반사 방지층은 외장과 반도체 기능 영역 사이에 및/또는 외장과 윈도우 사이에 배열될 수 있다.
본 발명의 바람직한 일 개선예에서는, 광학 소자가 외장 또는 윈도우 내부에 형성되거나, 상기 외장 또는 윈도우 상에 제공되거나 또는 상기 외장 또는 윈도우와 직접 접촉된다.
광학 소자, 특히 렌즈 구조물 또는 분산 구조물은 예컨대 외장 물질 또는 윈도우 물질 내부에 형성되거나 또는 상기 물질들로부터 형성될 수 있다. 이와 같은 형성 또는 형성은 예컨대 펀칭(punching) 또는 에칭(etching) 방법에 의해서 이루어질 수 있다.
예컨대, 분산 입자 또는 필터링 입자의 형태로 된 분산 소자 또는 필터 소자는 또한 외장 또는 윈도우 내부에 배열될 수도 있다.
또한, 광학 소자는 외장 물질 또는 반도체 기능 영역에 접착되거나, 진공 증착되거나 또는 스퍼터링(sputtering) 될 수 있다. 접착은 특히 광선을 형성하기 위한 광학 소자에 적합한 반면, 스퍼터링 또는 진공 증착은 반사 방지 코팅에 특히 적합하다.
광학 소자는 바람직하게 웨이퍼 조립체로서 형성된다.
본 발명의 바람직한 추가의 일 실시예에서는, 반도체 기능 영역이 캐리어 상에 배열된다. 이 경우 캐리어는 반도체 연속층의 성장 기판의 부분 섹션 - 상기 반도체 연속층으로부터는 부품의 제조시 반도체 기능 영역이 야기됨 - 으로부터 또는 성장 기판과 상이한 다른 방식의 캐리어 층의 부분 섹션 - 상기 캐리어 층 상에는 예컨대 웨이퍼 본딩 방법에 의해서 반도체 연속층이 프로세싱 또는 제조 중에 배열됨 - 으로부터 형성되거나 또는 상기와 같은 부분 섹션들을 포함할 수 있다. 후자의 경우에는, 바람직하게 반도체 연속층 또는 반도체 기능 영역이 캐리어 층 상에 배열된 후에 성장 기판이 분리된다. 캐리어는 바람직하게 반도체 기능 영역을 기계적으로 지지하고 안정시킨다. 반도체 기능 영역은 특히 캐리어의 한 면에 배열될 수 있다.
바람직하게, 연결 도체 물질은 적어도 반도체 기능 영역에 마주 놓인 캐리어의 한 면까지 연장된다. 그럼으로써, 반도체 기능 영역에 마주 놓인 캐리어의 면으로부터 이루어지는 광전 소자의 전기 접속 가능성이 용이하게 될 수 있다.
연결 도체 물질이 적어도 부분적으로 관통구 내부에 배열되어 있으면, 예컨대 측방 홈으로서 형성된 관통구는 바람직하게 반도체 기능 영역에 마주 놓인 캐리어의 면까지 연장된다. 캐리어가 부품의 전기적 콘택팅에 관여하는 경우에는, 상기 부품이 바람직하게 도전성으로 구현된다. 예컨대 캐리어는 자체 전도율을 높이기 위하여 도핑될 수 있는 적합한 반도체 물질을 포함한다.
광전 소자의 바람직한 추가의 일 실시예에서는, 활성 영역 및/또는 반도체 기능 영역 다음에 미러층이 배열된다. 상기와 같은 미러층은 예컨대 브래그(Bragg) 미러로서 반도체 기능 영역에 통합되거나 또는 금속을 포함하는, 특히 예컨대 Au, Al, Ag, Pt, Ti 또는 상기 물질들 중 적어도 하나의 물질과의 합금, 예컨대 AuGe를 포함하는 금속 미러층으로서 형성될 수 있다. 특히 바람직하게 상기 미러층은 캐리어와 활성 영역 사이에 및/또는 반도체 기능 영역 상에 배열된다.
미러층은 바람직하게 도전성으로 구현되고, 부품의 콘택팅에 관여할 수 있다. 이러한 목적을 위하여, 미러층은 바람직하게 반도체 기능 영역과 도전 접속된다.
미러층은 바람직하게 활성 영역에 의해서 흡수되거나 또는 발생될 광선에 대하여 반사 작용하도록 형성된다. 바람직하게 상기 미러층은, 예컨대 캐리어 내부에서의 광선의 흡수를 줄임으로써 또는 광전 소자의 방사 특성 또는 흡수 특성에 바람직한 영향을 미침으로써 광전 소자의 효율을 높여준다.
미러층은 특히 바람직하게는 브래그-미러와 마찬가지로 예컨대 성장에 의하여 미리 웨이퍼 조립체로서 반도체 연속층과 공통으로 그리고 상기 반도체 연속층 내부에 통합되는 방식으로 제조될 수 있거나, 또는 예컨대 금속 포함 미러층과 마찬가지로 진공 증착 또는 스퍼터링에 의하여 반도체 연속층 또는 반도체 기능 영역 상에 추후에 제공됨으로써 제조될 수 있다.
경우에 따라 상기 미러층은 반도체 연속층 또는 반도체 기능 영역 내부에 모놀리식으로(monolithically) 통합된 제 1 부분 미러층 그리고 상기 통합된 부분 미러층 측에서 반도체 연속층 또는 반도체 기능 영역 상에 배열된, 특히 금속을 포함하는 제 2 부분 미러층을 포함할 수 있다. 바람직하게 상기 부분 미러층들 사이에는 중간층이 배열되어 있으며, 상기 중간층은 특히 바람직하게 상기 부분층들과 도전 접속된다. 광선을 투과시킬 수 있는 전도성 산화물, 특히 아연 산화물, 인듐 주석 산화물 또는 주석 산화물과 같은 금속 산화물을 포함하는 중간층이 특히 적합하다. 상기 중간층은 통합된 부분 미러층에 대한 상기 금속 포함 부분 미러층의 전기적 콘택을 최적화할 목적으로 이용된다.
광전 소자, 특히 금속 포함 미러층을 구비한 소자의 제조 중에 반도체 연속층의 성장 기판이 분리되면, 상기 성장 기판의 분리중에 제조되는 상기와 같은 소자들은 또한 박막 소자로서도 언급된다. 금속 포함 미러를 구비한 박막 소자는 특히 램버트식 방사체(Lambertian radiator)에 상응하는, 실질적으로 코사인 형태의 방사 특성을 가질 수 있다.
본 발명의 바람직한 일 개선예에서, 캡슐 또는 상기 캡슐의 적어도 하나의 소자는 반도체 기능 영역이 기계적으로 안정되도록 형성된다. 바람직하게, 상기와 같은 안정화 작용 때문에 상기 반도체 기능 영역을 안정시키는 캐리어가 생략될 수 있으며, 이와 같은 사실은 매우 얇은 광전 소자의 형성을 용이하게 한다. 그에 따라 캐리어가 특히 얇게 되거나 또는 제거될 수 있다.
다수의 광전 소자를 구비한 본 발명에 따른 장치는 전술한 유형의 본 발명에 따른 다수의 광전 소자를 포함하며, 이 경우 반도체 기능 영역은 바람직하게 적어도 부분적으로 측방 방향으로 나란히 배열된다. 상기와 같이 측방 방향으로 나란히 배열하는 방식은 바람직하게, 반도체 연속층을 캐리어 층 상에 있는 반도체 기능 영역들로 상응하게 형성함으로써 웨이퍼 조립체로서 형성되는 반도체 기능 영역들의 배열 방식과 일치한다. 상기 장치는 특히 웨이퍼 조립체로서 제조하기에 적합하다.
본 발명에 따른 장치는 바람직한 일 실시예에서 외장을 포함하고, 상기 외장은 반도체 기능 영역을 적어도 부분적으로 둘러싸거나 또는 형성한다. 외장은 바람직하게 일체형으로 형성된다. 바람직하게 외장도 마찬가지로 웨이퍼 조립체로서 형성될 수 있다. 특히 외장은 전술한 실시예들에 따라 형성될 수 있다.
바람직한 추가의 일 실시예에서는, 반도체 기능 영역이 안정화 층에 의해서 기계적으로 안정된다. 바람직하게 반도체 기능 영역은, 본 발명에 따른 장치의 반도체 기능 영역을 웨이퍼 조립체로서, 특히 평탄한 캐리어 층 상에 배열함으로써 얻어지는 배열 방식에 의하여 안정된다.
본 발명에 따른 장치의 바람직한 일 개선예에서는, 안정화 층이 외장 및/또는 윈도우를 포함하거나 그리고/또는 상기 안정화 층이 실질적으로는 외장과 동일함으로써, 결과적으로 외장은 반도체 기능 영역에 대한 보호 작용과 동시에 안정화 작용도 할 수 있다. 따라서, 외장은 안정화 층 자체로서 형성되거나 또는 안정화 층의 부분일 수 있다.
광전 소자를 제조하기 위한 본 발명에 따른 방법에서는, 제일 먼저 활성 영역 및 측방의 주 연장 방향을 갖는, 캐리어 층 상에 배열된 반도체 연속층을 웨이퍼 조립체에 제공한다. 그 다음에, 상기 활성 영역을 관통하는 적어도 하나의 관통구 또는 상기 활성 영역을 측방 방향으로 제한하는 적어도 하나의 측방 측면이 형성되도록 상기 반도체 연속층을 형성한 후에, 활성 영역이 상기 관통구 또는 측면의 적어도 한 부분 영역에서는 연결 도체 물질로부터 전기적으로 절연되도록, 상기 연결 도체 물질을 관통구 영역 또는 측면에 배열한다. 그 다음에 광전 소자들로 분리하는데, 이 경우에는 상기 광전 소자들의 전기적 콘택팅이 적어도 부분적으로는 연결 도체 물질을 통하여 이루어진다.
상기와 같은 방법의 장점은, 광전 소자 및 상기 광전 소자의 콘택 구조물이 적어도 부분적으로, 바람직하게는 완전히, 저렴하게 웨이퍼 조립체로서 제조될 수 있다는 것이다. 예컨대 연결 도체 물질을 활성 영역에 대하여 상대적으로 적합하게 배열함으로써, 예컨대 활성 영역에 대하여 간격을 두고 배열함으로써, 활성 영역은 연결 도체 물질로부터 전기적으로 절연되고, 그 결과 활성 영역의 단락 위험이 연결 도체 물질을 통해 줄어들 수 있다. 상기 광전 소자의 콘택 구조물은 바람직하게 상기 광전 소자가 와이어 본딩 공정 없이 또는 본딩 와이어 없이 콘택팅 될 수 있도록 형성될 수 있다.
캐리어 층은 반도체 연속층의 성장 기판을 포함할 수 있으며, 상기 성장 기판상에서는 반도체 연속층이 바람직하게는 에피택셜 성장 방식으로 제조되었거나 또는 상기 반도체 연속층의 성장 기판과 상이할 수 있다. 후자의 경우에 성장 기판은, 바람직하게 반도체 연속층을 특히 캐리어 층 상에서 성장 기판에 마주 놓인 상기 반도체 연속층의 측면에 배열한 후에 분리된다.
활성 영역은 바람직하게 절연 물질을 통하여 연결 도체 물질로부터 전기적으로 절연된다. 예컨대, SiN 또는 전술한 물질들 중에서 다른 하나의 물질을 포함하는 절연 물질은 또한 바람직하게 적어도 부분적으로 관통구 영역 또는 측면에 배열된다. 특히 바람직하게 절연 물질은 직접 활성 영역에 배열되고/배열되거나 연결 도체 물질은 활성 영역과 연결 도체 물질 사이에 배열된 절연 물질에 의해서 상기 활성 영역으로부터 전기적으로 절연된다. 따라서, 활성 영역의 단락 위험이 감소된다. 절연 물질은 바람직하게 연결 도체 물질 앞에 제공되고/제공되거나 연결 도체 물질은 상기 절연 물질에 직접 인접한다. 절연 물질은 예컨대 진공 증착에 의해서, 예컨대 스퍼터링과 같은 PVD 방법으로, 또는 PECVD와 같은 CVD 방법으로 제공될 수 있다.
본 발명에 따른 제조 방법의 바람직한 일 실시예에서는, 반도체 연속층이 측방 방향으로 적어도 하나의 홈을 가지며, 상기 홈은 바람직하게 활성 영역을 관통하는 관통구를 적어도 부분적으로 둘러싼다. 경우에 따라서는 상기 관통구가 반도체 연속층의 측방 방향 홈으로서 형성될 수 있다.
또한 바람직하게는 관통구의 벽이 적어도 부분적으로 절연 물질에 의해서 피복된다.
전도성 연결 도체 물질은 바람직한 추가의 일 실시예에 따라 적어도 부분적으로 관통구 내부에, 특히 홈 내부에 배열된다. 그럼으로써, 관통구는 광전 소자의 콘택 구조물을 결정할 수 있다.
관통구는 또한 바람직하게 반도체 연속층의 측방의 주 연장 방향에 대해 수직으로 수직 방향으로, 특히 전체 반도체 연속층을 관통하여 연장된다. 상기 관통구는 바람직하게 캐리어 층까지 또는 캐리어 층 내부까지 연장된다. 특히 바람직하게 관통구는 전체 캐리어 층을 관통하여 연장된다. 따라서, 관통구는 특히 반도체 연속층을 관통하여 및/또는 캐리어 층 내부까지 또는 상기 캐리어 층을 관통하여 연장되는 리세스로서 형성될 수 있거나 또는 상기 반도체 연속층의 리세스로서 구현될 수 있다. 특히 상기 리세스는 반도체 연속층의 영역에서는 측방 방향으로 적어도 부분적으로, 바람직하게는 완전히 상기 반도체 연속층에 의해서 제한될 수 있다. 반도체 기능 영역에서의 형성은 관통구 또는 측면을 형성하기 전에 또는 형성한 후에 이루어질 수 있다.
본 발명에 따른 방법의 바람직한 추가의 일 실시예에서는, 다수의, 특히 중간 공간에 의해 측방 방향으로 공간적으로 서로 분리된, 반도체 기능 영역들이 형성되도록 반도체 연속층이 형성된다. 특히 바람직하게 상기 반도체 연속층의 형성은 관통구 또는 측면을 형성하는 과정과 함께 한 방법 단계에서, 특히 연결 도체 물질을 배열하기 전에 이루어진다. 반도체 기능 영역 내부에서의 형성은 관통구 또는 측면을 형성하기 전에 또는 형성한 후에 이루어질 수 있다.
반도체 기능 영역은 바람직하게 적어도 부분적으로 활성 영역을 관통하는 관통구 또는 상기 활성 영역을 측방 방향으로 제한하는 측면을 갖는다. 이를 위하여, 반도체 연속층을 형성하는 경우에는 바람직하게 다수의 반도체 기능 영역을 위하여 다수의 관통구가 형성된다. 특히 상기 관통구는 반도체 기능 영역의 리세스로서 형성될 수 있는데, 상기 리세스는 바람직하게 반도체 기능 영역의 영역에서 측방 방향으로 적어도 부분적으로, 바람직하게는 완전히 상기 반도체 기능 영역에 의해서 제한된다. 따라서, 상기 반도체 기능 영역은 관통구에 의해서 측방 방향으로 완전히 둘러싸일 수 있다.
바람직한 일 실시예에서는 활성 영역을 관통하는 다수의 관통구가 형성되며, 이 경우에는 다수의 반도체 기능 영역이 활성 영역을 관통하는 적어도 하나의 관통구를 갖는다.
바람직한 추가의 일 실시예에서는 다수의 반도체 기능 영역이 각각 적어도 하나의 측방 방향 홈을 가지며, 상기 홈은 관통구를 적어도 부분적으로 둘러싸거나 또는 반도체 기능 영역이 다수인 경우에는 관통구가 개별 반도체 기능 영역의 측방 방향 홈으로서 형성된다.
바람직한 추가의 일 실시예에서는 다수의 반도체 기능 영역이 각각 적어도 하나의, 상기 개별 반도체 기능 영역의 활성 영역을 제한하는 측방 측면을 갖는다. 바람직하게 상기 측면은 개별 반도체 기능 영역을 측방 방향 측면 측에서 제한한다. 특히 전체 반도체 기능 영역이 상기와 같은 측면에 의해서 제한될 수 있다.
상기 측면(들)은 예컨대 반도체 연속층을 반도체 기능 영역에 형성할 때에 형성될 수 있다. 상기 측면은 특히 2개 반도체 기능 영역 사이에 배열된 중간 공간에 인접한다.
연결 도체 물질은, 상기 연결 도체 물질이 적어도 측면의 한 부분 영역에서 활성 영역으로부터 전기적으로 절연되도록, 바람직하게는 측방 방향으로 상기 측면 다음에 배열된다.
본 발명의 바람직한 추가의 일 실시예에서는, 절연 물질이 특히 직접 측면에 배열된다.
상기 연결 도체 물질은 바람직하게 수직 방향으로 활성 영역의 영역에 걸쳐서 연장되고/연장되거나, 예컨대 연결 도체 물질와 측면 또는 반도체 기능 영역 사이에 배열될 수 있는 절연 물질에 의해서 활성 영역으로부터 이격되고/이격되거나 절연된다.
바람직한 추가의 일 실시예에서는, 제 1 전기 콘택이 캐리어 층으로부터 이격되어 마주 놓인 반도체 연속층의 면에 제공되거나 또는 반도체 기능 영역의 면에 제공된다. 바람직하게 상기 제 1 전기 콘택은 제조될 광전 소자의 콘택 구조물을 웨이퍼 조립체로서 형성하는 공정을 용이하게 한다. 이때 제 1 전기 콘택은 관통구 또는 측면을 형성하기 전에 또는 형성한 다음에 제공될 수 있다. 예컨대 실질적으로는 각각의 반도체 기능 영역에 상기와 같은 유형의 제 1 콘택이 제공될 수 있다.
또한 경우에 따라서는 다수의 제 1 콘택이 반도체 연속층 상에 제공되거나 또는 형성될 수도 있다. 이와 같은 제공 또는 형성 과정은 바람직하게, 실질적으로 반도체 연속층으로부터 반도체 기능 영역을 형성하기 위해 제공된 반도체 연속층의 각 영역에 적어도 하나의 상기와 같은 제 1 콘택이 할당되는 방식으로 이루어진다.
바람직한 추가의 일 실시예에서는, 연결 도체 물질와 제 1 콘택 사이에서 특히 직접적인 도전 접속이 형성되도록, 연결 도체 물질이 관통구 영역 또는 측면에 배열된다. 특히 연결 도체 물질 및 제 1 콘택은 직접적인 기계적 접촉 상태에 있다.
바람직한 추가의 일 실시예에서 관통구 또는 측면은 제 1 콘택이 상기 제 1 콘택에 마주 놓인 반도체 연속층의 면 또는 반도체 기능 영역의 면으로부터 관통구 영역 또는 측면 영역을 통해 전기적으로 접속될 수 있도록 형성되거나, 또는 제 1 콘택이 적어도 부분적으로 노출되도록, 즉 제 1 콘택이 특히 수직 방향으로는 반도체 연속층 또는 반도체 기능 영역에 의해서 커버되지 않도록 형성된다. 이 경우 상기 제 1 콘택은 바람직하게 관통구 또는 측면을 형성하기 전에 제공된다. 그 경우에는 관통구 또는 측면을 형성하기 위하여 상기 제 1 콘택을 커버하는 반도체 연속층의 영역이 의도한 바대로 제거될 수 있음으로써 제 1 콘택은 노출되고, 상기 제 1 콘택은 자신과 마주 놓인 반도체 연속층의 면 또는 반도체 기능 영역의 면으로부터, 특히 연결 도체 물질에 의해서 전기적으로 접속될 수 있다. 특히 제 1 콘택은 관통구를 측방 방향으로, 특히 완전하게 커버한다. 이러한 목적을 위하여 상기 제 1 콘택은 바람직하게 관통구의 연장부보다 큰 측방 연장부를 갖는다.
본 발명에 따른 제조 방법의 바람직한 추가의 일 실시예에서는, 캐리어 층으로부터 이격되어 마주 놓인 반도체 연속층 또는 반도체 기능 영역의 면으로부터 볼 때 형성되지 않은 상기 반도체 연속층 또는 반도체 기능 영역 다음에 안정화 층이 배열된다. 상기 안정화 층은 바람직하게 반도체 연속층 또는 반도체 기능 영역 상에 제공된다. 또한 상기 안정화 층은 경우에 따라서는 적합한 접착층 또는 중간층을 사용하여, 반도체 연속층 또는 반도체 기능 영역 다음에 배열될 수 있다.
안정화 층은 바람직하게 지지대 없이 형성되고, 반도체 연속층 또는 반도체 기능 영역을 기계적으로 안정시킨다. 상기 안정화 층은 또한 반도체 기능 영역들을 기계적으로 안정적으로 상호 연결할 수 있다.
상기와 같은 유형의 안정화 층은 바람직하게, 캐리어 층이 생략되거나 또는 캐리어 층이 얇아질 수 있도록 웨이퍼 조립체를 기계적으로 안정시킬 수 있다. 캐리어 층은 예컨대 에칭 또는 마모에 의해서, 적어도 부분적으로 얇아지거나 또는 특히 완전히 제거될 수 있다.
상기와 같은 안정화 층과 관련된 내용은, 극단적인 경우에는 실질적으로 단지 활성 영역만을 둘러싸는 반도체 기능 영역을 갖는 매우 얇은 광전 소자의 제조를 용이하게 한다.
특히 반도체 연속층은 캐리어 층을 부분적으로, 특히 완전히 제거한 후에 또는 얇게 한 후에는 다수의 반도체 기능 영역으로 형성될 수 있다. 이 경우 기계적인 안정성은 바람직하게 사전에 제공된 안정화 층에 의해서 보장된다.
또한, 상기와 같은 유형의 다양한 안정화 층을 상황에 따라 제거하는 과정과 상황에 따라 다중으로 제공하는 과정의 조합을 통해서는, 하나의 캐리어 층 상에서 하나의 반도체 연속층을 여러 측면에서, 바람직하게는 모든 측면에서 웨이퍼 조립체로서 형성할 수 있는 가능성에 도달할 수 있다.
특히 바람직하게 안정화 층은 광형성 될 수 있도록 형성되었으며, 이와 같은 형성은 부가적 처리를 용이하게 할 수 있다. 이러한 목적을 위하여, 안정화 층은 바람직하게 광형성 가능한 래커 코팅을 포함한다.
바람직한 추가의 일 실시예에서, 안정화 층은 관통구 또는 측면을 형성하기 전에 반도체 연속층 또는 반도체 기능 영역 다음에 배열된다. 그 경우에 바람직하게 관통구 또는 측면이 상기 안정화 층에 마주 놓인 면으로부터 반도체 연속층 내부에 또는 반도체 기능 영역 내부에 형성된다. 이러한 목적을 위하여 바람직하게 캐리어 층은 특히 부분적으로 또는 완전히 제거되거나, 또는 관통구 또는 측면은 캐리어 층을 적합하게, 특히 부분적으로 동시에 제거함으로써 형성된다.
캐리어 층은 상기 안정화 층의 기계적인 안정화 작용으로 인하여, 반도체 연속층 또는 반도체 기능 영역의 손상 위험을 높이지 않으면서, 부분적으로 또는 완전히 제거될 수 있다.
바람직한 일 개선예에서는, 캐리어 층이 적어도 한 부분 영역에서, 바람직하게는 완전히 제거되고, 관통구 또는 측면은 안정화 층으로부터 이격되어 마주 놓인 면으로부터, 특히 캐리어 층이 없는 영역에 의해서, 반도체 연속층 또는 반도체 기능 영역 내부에 형성된다.
본 발명에 따른 제조 방법의 바람직한 추가의 일 실시예에서는 안정화 층이 반도체 기능 영역을 적어도 부분적으로 둘러싸거나 그리고/또는 변형시킨다. 그럼으로써, 반도체 기능 영역, 특히 상기 반도체 기능 영역의 에지 영역은 광전 소자의 제조 중에 이미 외부로부터의 손상 영향에 대하여 바람직하게 보호될 수 있다.
바람직한 추가의 일 실시예에서는 관통구 또는 측면이 캐리어 층에 마주 놓인 면으로부터 반도체 연속층 또는 반도체 기능 영역 내부에 형성된다. 이러한 목적을 위하여, 예컨대 반도체 연속층 또는 반도체 기능 영역은 캐리어 층에 마주 놓인 면으로부터 에칭에 의하여 적합하게 형성될 수 있다. 이와 같은 형성 공정은 반도체 기능 영역의 형성 전에, 형성 후에 또는 형성과 동시에 이루어질 수 있다. 이 경우 상기 결합체의 기계적인 안정성은 바람직하게 캐리어 층에 의해서 보장된다.
바람직한 일 개선예에서 안정화 층은 관통구 또는 측면을 형성한 후에 반도체 연속층 또는 반도체 기능 영역 다음에 배열된다.
또한 안정화 층은 바람직하게 활성 영역에 의해서 발생하거나 흡수될 광선을 투과시킨다. 이와 같은 투과성에 의해서는, 입사 또는 방출되는 광선의 흡수에 의하여 안정화 층의 물질 내부에서 광전 소자의 효율을 단점적으로 감소시키지 않으면서, 상기 안정화 층은 추후에 제공될 상기 광전 소자의 외장 또는 캡슐의 부분이 될 수도 있다.
안정화 층은 다양한 방법에 의해서 반도체 연속층 또는 반도체 기능 영역 다음에 배열될 수 있다. 예컨대 안정화 층은 예컨대 CVD-공정 또는 PVD-공정에 의해서 이루어지는 것과 같은 진공 증착 방법 또는 스핀 코팅에 의해서 제공될 수 있다. 스핀 코팅에 특히 적합한 물질은 예컨대 BCB(BenzoCycloButene; 벤조시클로부텐), 실록산, 실리콘, 예컨대 알루미늄 산화물 Al2O3와 같은 스핀-온-산화물 또는 래커 코팅이고, 예컨대 CVD 방법에 의한 진공 증착을 위해서는 유리가 특히 적합하다.
안정화 층을 반도체 기능 영역 또는 반도체 연속층 상에 제공한 후에는, 상기 안정화 층이 상황에 따라 경화되며, 이 경우 경화는 바람직하게 예컨대 400 ℃ 미만 또는 300 ℃ 미만의 온도에서 이루어질 수 있고, 이 온도는 특히 경화 시간이 비교적 짧은 경우에는 반도체 구조물에 실질적으로 무해하다. 이와 같은 경화 공정은 특히 안정화 층의 물질이 액상으로 제공되는 경우에 특히 바람직하다.
또한 안정화 층은 예컨대 웨이퍼 본딩 방법 또는 양극 본딩 또는 직접적인 본딩을 통하여 반도체 연속층 또는 반도체 기능 영역 상에도 본딩될 수 있다. 특히 안정화 층은 반 데어 발스(van der Waals) 파워에 의하여 반도체 연속층 또는 반도체 기능 영역 상에 고정될 수 있다. 이러한 목적을 위해 안정화 층은 웨이퍼 조립체에 압착될 수 있다. 이 경우 안정화 층은 특히 편평하게 형성될 수 있고, 예컨대 유리판을 포함할 수 있다.
안정화 층은 또한 접착 중개층에 의해서도 반도체 연속층 또는 반도체 기능 영역 다음에 배열될 수 있으며, 이 경우 상기 접착 중개층은 바람직하게 반도체 기능 영역과 안정화 층 사이에 배열되거나 그리고/또는 반도체 연속층 또는 반도체 기능 영역을 바람직하게 상기 안정화 층과 기계적으로 안정적으로 결합시킨다. 이 경우 안정화 층은 특히 편평하게 형성될 수 있고, 예컨대 유리판을 포함할 수 있다.
안정화 층은 또한 광선의 결합을 해제하기 위한 윈도우 층으로서 형성될 수도 있다.
상기 접착 중개층은 반도체 기능 영역을 변형시킬 수 있고, 추후에 제공될 광전 소자의 외장 및/또는 캡슐의 일부일 수 있다.
접착 중개 물질로서는 예컨대 실록산과 같은 실리콘 또는 BCB가 사용될 수 있다. 상기 물질들은 우수한 접착 중개 작용 이외에 단파의 광선, 특히 자외 광선에 대한 높은 안정성, 온도에 대한 높은 안정성 및/또는 높은 광투과성을 특징으로 할 수 있다. 상기 접착 중개층은 상황에 따라서는 예컨대 온도 지원된 상태에서 경화될 수 있다.
또한 안정화 층은 안정화 박막으로서 구현될 수도 있는데, 상기 안정화 박막은 웨이퍼 조립체 상에, 특히 반도체 연속층 또는 반도체 기능 영역 상에 제공될 수 있고, 특별하게는 적층(laminating) 될 수 있다. 상기와 같은 제공 공정 후에는 안정화 박막이 상황에 따라 특히 광에 의해서 경화되거나 또는 온도에 의해서 경화될 수 있다. 경화 후에는 안정화 층이 바람직하게 기계적으로 안정된, 바람직하게는 지지대 없는 층을 형성하게 된다. 상기 경화된 층 및/또는 박막은 바람직하게 광선을 투과시킬 수 있다.
본 발명의 바람직한 일 실시예에서는 반도체 연속층 또는 반도체 기능 영역이 안정화 층을 통하여 기계적으로 안정됨으로써, 캐리어 층은 바람직하게 상기 안정화 층으로부터 이격되어 마주 놓인 상기 캐리어 층의 면으로부터 형성될 수 있다. 이와 같은 방식의 형성은 예컨대 마모 또는 톱질과 같은 기계적인 방법 또는 에칭 공정과 조합된 마스킹(masking) 공정을 통해서 이루어질 수 있다.
상기와 같은 형성 공정으로부터 바람직하게 캐리어 층으로 구성된 캐리어 층 영역이 나타나고, 상기 캐리어 층 영역은 추후에 형성될 광전 소자 내부에서 반도체 기능 영역의 캐리어를 형성한다. 이러한 목적을 위해 캐리어 층은 특히 바람직하게 상기 캐리어 층 상에서의 반도체 기능 영역의 배열 상태에 따라 형성되며, 이 경우에는 바람직하게 실질적으로 각각의 캐리어 층 영역에 적어도 하나의 반도체 기능 영역이 배열된다. 안정화 층, 반도체 기능 영역 및 형성된 캐리어 층 영역으로 구성된 결합체의 기계적인 안정성은 바람직하게 안정화 층에 의해서 보장된다. 특히 지지대가 없는 안정화 층의 기계적인 안정성이 충분한 경우에는, 상기 캐리어 층이 전술한 실시예들에 따라 상황에 따라서 완전히 제거될 수 있다.
전술한 방법에서는 예컨대 반도체 기능 영역의 에지 길이가 10 ㎛ 내지 100 ㎛, 10 ㎛ 내지 1000 ㎛ 또는 10 ㎛ 내지 10 mm인 소자가 제조될 수 있다. 대략 1000 ㎛의 에지 길이가 특히 적합한 것으로 증명된다. 반도체 기능 영역의 에지 길이 또는 측방 방향 치수의 하부 한계는 원칙적으로, 본 제조 방법에서 사용되는 형성 방식의 해결책에 의해서만, 특히 반도체 기능 영역에 반도체 연속층 또는 관통구를 형성하기 위해 사용되는 방식에 의해서만 제한된다.
본 경우에는 예컨대 적합하게 형성된 마스크를 이용하여 이루어지고 습식 에칭 방법 또는 건식 에칭 방법과 조합된 리소그래픽, 특히 포토 리소그래픽 방식, 레이저 형성 방식 또는 톱질(sawing)과 같은 기계적인 형성 방식이 적용될 수 있다.
특히 바람직하게는 전체 방법이 웨이퍼 조립체 내부에서 실행될 수 있음으로써, 비용 집약적인 준비 단계들이 방지될 수 있다. 이와 같은 방법에 의해서는, 특히 사용 목적으로 완성된 전체 소자가 웨이퍼 조립체로서 저렴하게 제조될 수 있다. 상기와 같은 방식으로 제조된 광전 소자는 특히 싱귤레이션(singulation) 공정 직후에, 예컨대 "픽 앤 플레이스(Pick and Place)" 공정에 의해서 인쇄 회로 기판상에 배열된 다음에 전기적으로 접속될 수 있다. 경우에 따라서는 상기 소자가 추가의 하우징 내부에 배열될 수 있음으로써, 소자의 보호 작용이 더욱 상승될 수 있다.
본 발명에 따른 제조 방법의 바람직한 추가의 일 실시예에서는 광전 소자가 캡슐을 포함하고, 상기 캡슐은 반도체 기능 영역, 특히 활성 영역을 실질적으로 밀봉 방식으로 둘러싼다. 상기 캡슐은 바람직하게 반도체 기능 영역의 외장 및 적어도 하나의 추가적인 캡슐 소자를 포함한다. 상기 추가적인 캡슐 소자는 바람직하게 웨이퍼 조립체로서 제공될 수 있고, 바람직하게는 상기 외장 및/또는 안정화 층에 마주 놓인 면으로부터 반도체 기능 영역을 둘러싸거나 또는 변형시킨다. 소자의 보호 작용이 충분한 경우에는 바람직하게 단순화를 위해 추가의 하우징이 생략될 수 있다. 따라서, 추가의 하우징 없는 소형 소자의 형성이 용이하게 된다. 캡슐 소자, 특히 캡슐 층은 예컨대 스핀 코팅에 의해서 웨이퍼 조립체 상에 제공될 수 있고, 경우에 따라서는 예컨대 온도 지원된 상태에서 경화될 수 있다. 상기 캡슐 소자는 예컨대 BCB를 포함한다.
광전 소자의 외장은 예컨대 결합체를 각각의 소자들로 싱귤레이션할 때에 안정화 층으로부터 나타날 수 있거나 그리고/또는 반도체 기능 영역을 적어도 부분적으로 변형시키거나 또는 둘러쌀 수 있는 접착 중개층의 일부분을 포함할 수 있다.
특히 전술한 결합 방식에서는, 안정화 층, 특히 외장 및/또는 윈도우, 절연 물질 및/또는 접착 중개층을 통하여 광전 소자로 싱귤레이션될 수 있다.
본 발명에 따른 제조 방법의 바람직한 일 실시예에서는, 싱귤레이션 공정 전에 분리용 라인이 형성되며, 상기 분리용 라인은 웨이퍼 조립체를 기계적으로 안정시키는 층 내부까지 연장된다. 상기 분리용 라인은 상기 안정화 기능하는 층으로부터 이격되어 마주보는 결합체의 면으로부터 상기 안정화 기능하는 층 내부까지 연장될 수 있다. 특히 바람직하게 상기 분리용 라인은 상기 안정화 기능하는 층을 완전히 관통하지는 않는다. 따라서, 결합의 안정성은 바람직하게 상기 분리용 라인에도 불구하고 상기 안정화 기능하는 층 내부에서 더욱 보장된다. 분리용 라인은 바람직하게, 상기 분리용 라인이 안정화 기능하는 층을 완전히 관통하는 경우에 결합체가 소자들로 분리되도록 형성된다.
상기 안정화 기능하는 층은 예컨대 전술한 바와 같이 안정화 층으로서 형성되거나 또는 캐리어 층에 의해서 형성될 수 있다.
상기 안정화 기능하는 층이 특히 반도체 기능 영역에 마주 놓인 면으로부터 및/또는 수직 방향으로, 적어도 분리용 라인에 이르기까지 또는 상기 분리용 라인 내부에 이르기까지 얇아지면, 웨이퍼 조립체가 광전 소자들로 또는 장치들로 "분리되는데", 그 이유는 상기와 같이 분리용 라인에 이르기까지 얇아지는 형상으로 인하여 상기 안정화 기능하는 층이 기계적으로 안정화시키는 자체 작용을 상실하기 때문이다. 이와 같은 싱귤레이션 변형예는 "다이싱 바이 시닝(dicing by thinning)"(얇게 하는 과정에 의한 분리 또는 싱귤레이션)으로서도 언급된다.
분리용 라인은 또한 바람직하게는 2개의 반도체 기능 영역 사이에, 특별하게는 임의의 개수의 반도체 기능 영역 사이에 배열된다. 특히 바람직하게 분리용 라인은 상기 분리용 라인에 할당된 반도체 기능 영역 주변을 특히 측방 방향으로 완전히 둘러싼다.
바람직한 추가의 일 실시예에서는 반도체 기능 영역 또는 반도체 연속층 다음에, 특히 웨이퍼 조립체 내부에, 인광 물질 또는 흡수 물질이 배열된다. 상기 인광 물질 또는 흡수 물질은 바람직하게 정전기력에 의해서, 특히 반도체 연속층 상에 또는 반도체 기능 영역 상에 직접 제공된다. 그럼으로써, 바람직하게는 인광 물질 층 또는 흡수 물질 층이 형성된다.
반도체 연속층 또는 반도체 기능 영역 상에 제공될 물질 - 흡수 물질 또는 인광 물질 - 은 바람직하게 정전기적인 유인 작용에 의해서, 특히 정전기력에 의해서 반도체 연속층 또는 반도체 기능 영역 상에 제공된다. 이러한 목적을 위하여 반도체 기능 영역 측에는 예컨대 보조층이 제공되는데, 상기 보조층은 추후에 정전기적으로 충전되고, 바람직하게는 전기적으로 절연된다. 상기 물질이 예컨대 상기 보조층의 충전을 위하여 서로 다른 성질의 전하로 충전될 수 있음으로써, 상기 보조층과 물질 사이에서 정전기적인 유인 작용이 이루어진다. 상기 물질이 전기적으로 분극될 수 있는 경우에는, 상기 물질의 전기적인 충전이 바람직하게는 불필요하다. 보조층은 바람직하게 전기적으로 절연되도록 형성된다. 예컨대 상기 보조층은 절연 물질에 의해서 형성될 수 있다.
또한 상기 물질은 바람직하게 캐리어 층 또는 안정화 층으로부터 이격되어 마주 놓인 웨이퍼 조립체의 면에 제공된다. 상기 물질은 적합하게 형성되어 결합체 상에 제공되거나 또는 제공 후에 적합하게 구조될 수 있다.
또한 상기 제공될 물질은 바람직하게 흡수 물질 또는 인광 물질에 추가로 접착 물질을 포함하는 조성물로 제공될 수 있으며, 상기 접착 물질은 반도체 기능 영역 또는 보조층 상에서 상기 물질의 접착력을 높여준다. 상기 접착 물질은 상황에 따라서는 온도 상승하에서 경화될 수 있다. 접착 물질로서는 건조 매트릭스-폴리머수지(열가소성 플라스틱)와 같은 수지가 특히 적합하다. 접착 물질에 의해서는, 반도체 연속층 또는 반도체 기능 영역에 대한 상기 물질의 기계적인 결합이 개선된다.
전하를 통해서는 특히 상기 물질 층의 두께가 조절될 수 있다. 정전기력을 이용하여 물질을 제공하는 경우에는, 전하를 적합하게 선택함으로써 제공될 물질 층의 두께가 조절될 수 있다. 이와 같은 방법은 또한 균일한 두께를 갖는 물질 층의 제공을 용이하게 한다. 상기 물질 층의 두께는 바람직하게는 15 내지 25 ㎛이다.
바람직한 추가의 일 실시예에서는, 인광 물질 또는 흡수 물질이 안정화 층 내부에 배열된다. 예컨대 인광 물질 또는 흡수 물질은 바람직하게 편평한 안정화 층, 특히 윈도우 층 내부에 배열될 수 있다. 본 경우에는 필터링 유리판 또는 특히 희토류 물질을 포함하는 인광 물질로 도핑 되었거나 또는 그와 같은 인광 물질과 혼합된 유리판이 안정화 층으로서 적용될 수 있다.
전술된 및 다음에서 상세하게 기술될 소자들 또는 장치들이 바람직하게는 전술한 제조 방법에 상응하게 제조됨으로써, 지금까지 언급된 특징들 그리고 아래에서 방법과 관련하여 언급될 특징들은 소자 또는 장치와도 관련될 수 있고 또한 그 역도 가능하다.
본 발명의 추가의 장점, 특징 그리고 합목적성은 아래에서 도면을 참조하여 이루어지는 실시예들의 설명으로부터 도출된다.
도 1은 본 발명에 따른 광전 소자의 제 1 실시예의 개략적인 단면도이고,
도 2는 본 발명에 따른 광전 소자의 제 2 실시예의 개략적인 단면도이며,
도 3은 본 발명에 따른 광전 소자의 제 3 실시예의 개략적인 단면도이고,
도 4는 도 4a 내지 4i에 개략적으로 도시된 여러 중간 단계들을 갖는, 광전 소자를 제조하기 위한 본 발명에 따른 방법의 제 1 실시예이며,
도 5는 다수의 광전 소자를 구비한 본 발명에 따른 장치의 일 실시예이고,
도 6은 도 6a 내지 6e에 개략적으로 도시된 중간 단계들을 갖는, 광전 소자를 제조하기 위한 본 발명에 따른 방법의 제 2 실시예이며,
도 7은 도 1에 따른 실시예의 한 변형예의 개략적인 단면도이고,
도 8은 도 2에 따른 실시예의 한 변형예의 개략적인 단면도이며,
도 9는 도 9a 내지 9i에 개략적인 단면도 및 평면도로 도시된, 반도체 기능 영역의 전기적인 콘택팅을 위한 콘택 구조물을 구현하기 위한 다양한 변형예이고,
도 10은 도 10a 내지 10k에 개략적으로 도시된 중간 단계들을 갖는, 광전 소자를 제조하기 위한 본 발명에 따른 방법의 제 3 실시예이며,
도 11은 도 11a 내지 11g에 개략적으로 도시된 중간 단계들을 갖는, 광전 소자를 제조하기 위한 본 발명에 따른 방법의 제 4 실시예이다.
도면에서 동일한 부재 및 동일하게 작용하는 부재들에는 동일한 도면 부호가 제공된다.
도 1에는 본 발명에 따른 광전 소자의 제 1 실시예가 개략적인 단면도를 참조하여 도시된다.
광전 소자(1)는 캐리어(3) 상에 배열된 반도체 기능 영역(2)을 포함한다. 상기 반도체 기능 영역은 광선을 발생시키기 위하여 또는 광선을 흡수하기 위하여 제공된 활성 영역(400)을 포함하고, 측방의 주 연장 방향을 갖는다.
상기 활성 영역은 예컨대 헤테로(hetero) 구조물, 특히 이중 헤테로 구조물, 단일 또는 다중 양자 웰 구조물 또는 pn 접합을 포함할 수 있다.
반도체 기능 영역(2), 특히 상기 영역의 활성 영역(400)은 예컨대 다수의 반도체 층을 포함하거나 그리고/또는 예컨대 GaN 또는 GaP를 기초로 한다. 상기 반도체 기능 영역이 GaP를 기초로 하면 광전 소자는 바람직하게 적외선 내지 황록색 스펙트럼 범위의 광선용으로 제공되고, 반도체 기능 영역이 GaN을 기초로 하는 경우에는 광전 소자가 바람직하게 자외선 내지 녹색 스펙트럼 범위의 광선용으로 제공된다. 전술한 스펙트럼 영역을 위해서는, GaP 또는 GaN을 기초로 하는 Ⅲ-Ⅴ-반도체 물질이 달성 가능한 높은 내부 양자 효율 때문에 특히 적합하다. 광전 소자를 위해서는 예컨대 InGaN 또는 InGaAlP가 특히 적합하다.
바람직하게는 캐리어(3)가 반도체 기능 영역을 에피택셜 성장 방식으로 제조하기 위한 성장 기판으로서 적합한 물질을 포함하거나, 또는 상기 캐리어가 바람직하게는 반도체 기능 영역을 제조하기에 적합한 성장 기판으로부터 형성된다. GaP를 기초로 하는 반도체 기능 영역을 위해서는 예컨대 GaAs 또는 Ge가 적합하고, GaN을 기초로 하는 반도체 기능 영역을 위해서는 예컨대 성장 기판을 위한 SiC 또는 사파이어(sapphire)가 특히 적합하다.
활성 영역(400)은 반도체 기능 영역을 완전히 관통하는 리세스(9)로서 형성된 관통구를 포함한다. 상기 관통구 영역에는 연결 도체 물질(8)가 배열된다. 상기 리세스는 측방 방향으로 바람직하게는 반도체 기능 영역에 의해서 완전히 둘러싸여 있고, 그에 따라 반도체 기능 영역에 의해서 측방으로 제한된다.
반도체 기능 영역은 외장(4)에 의해서 둘러싸여 있으며, 상기 외장은 바람직하게 광선을 투과시키도록 형성되었고, 예컨대 실리콘(silicone), BCB, 유리, Al2O3과 같은 스핀-온-산화물 또는 래커 코팅을 포함한다.
반도체 기능 영역(2) 상에, 바람직하게 캐리어(3)로부터 이격되어 마주 놓인 상기 반도체 기능 영역의 면에는 전류 확산 층(5)이 배열된다. 상기 전류 확산 층은 바람직하게 반도체 기능 영역 측에 배열되고, 특히 상기 반도체 기능 영역에 인접하며 반도체 물질에 대하여 우수한 전기적 콘택 특성을 갖는다.
반도체 기능 영역의 제 1 주표면(6)으로부터 반도체 기능 영역, 특히 활성 영역 내부로 전류를 균일하게 유입시키는 공정을 용이하게 하기 위하여, 상기 전류 확산 층은 또한 바람직하게 측방 방향으로 높은 전도성을 갖는다. 이와 같은 사실은 광을 방출시키는 소자에 특히 바람직하다.
상기 전류 확산 층은 또한 바람직하게 반도체 기능 영역(2) 내부에서 발생할 또는 반도체 기능 영역에 의해서 흡수될 광선에 대한 높은 투과성을 특징으로 한다. 이와 같은 특징에 의해서는, 전기적 콘택 특성이 우수하게 하면서도, 상기 전류 확산 층 내부에서의 광선 흡수가 줄어든다.
본 발명의 바람직한 일 실시예에서는, 상기 전류 확산 층이 광선을 투과시킬 수 있는 전도성 산화물, 특히 예컨대 소위 TCO(Transparent Conducting Oxide)와 같은 금속 산화물을 포함한다. 예컨대, 아연 산화물 ZnO, 주석 산화물 SnO, 인듐 주석 산화물 ITO, 티탄 산화물 TiO와 같은 TCO-물질 또는 그와 유사한 물질들은 비교적 높은 전도성으로 인해서는 측방 방향으로 그리고 높은 광선 투과성으로 인해서는 넓은 파장 범위에 걸쳐서, 전류 확산 층을 위한 물질로서 매우 적합하다. 예컨대 ZnO는 p 전도성 반도체 물질, 특히 Ⅲ-Ⅴ-반도체 물질에 대한 콘택용으로 특히 적합하고, 상기 물질에 대하여 실질적으로 옴(Ohm)의 법칙에 따른 콘택을 형성할 수 있다. 측방 방향으로 전도성을 높이기 위하여, ZnO의 경우에는 상기 전류 확산 층이 예컨대 Al과 같은 금속으로 도핑될 수 있다. n 전도성 반도체 물질에 대한 콘택을 위해서는, 예컨대 상황에 따라 Sb로 도핑된 SnO가 특히 적합하다. 반도체 기능 영역에 모놀리식으로 통합될 수 있는 반도체 물질과 달리, 상기와 같은 전류 확산 층은 바람직하게 측방 방향으로 높은 전도성을 갖는다. 그렇기 때문에, 반도체 기능 영역에 통합된 비교적 두꺼운, 전류를 확대시키기 위한 반도체 층은 생략될 수 있다. 그럼으로써, 평면형(planar) 소자의 형성이 용이하게 된다.
반도체 기능 영역의 제 1 주표면(6)으로부터 볼 때 바람직하게 전류 확산층(5) 바로 다음에는 제 1 콘택층(7)이 배열되어 있고, 상기 제 1 콘택층은 상기 전류 확산 층과 도전 접속된다. 상기 제 1 콘택층은 바람직하게 예컨대 Ti, Pt, Au, Al과 같은 금속 또는 상기 물질들 중 적어도 하나의 물질과의 합금을 포함한다.
상기 제 1 콘택층은 바람직하게 평면도로 볼 때 실질적으로 링 형태로 형성된다(도 4e의 개략적인 평면도 참조). 상기 제 1 콘택층의 중심 영역에서는, 콘택층(7)이 예컨대 마찬가지로 Sn과 같은 금속을 포함하는 연결 도체 물질(8)와 도전 접속된다. Sn은 상기와 같은 광전 소자의 제조를 위해 특히 바람직하며, 특별히 연결 도체 물질(8)가 형성하는 연결 도체의 제조시에 바람직하다(도 4와 연관된 실시예의 설명부 참조).
연결 도체 물질(8)는 반도체 기능 영역(2) 내부에 있는 활성 영역의 관통구를 통과하여 수직 방향으로, 제 1 콘택층(7)으로부터 전류 확산층(5)의 영역 및 반도체 기능 영역(2)의 영역을 거쳐서 그리고 캐리어(3)를 통과하여 상기 반도체 기능 영역에 마주 놓인 캐리어의 면까지 연장된다. 따라서, 상기 관통구는 본 실시예에 따라 바람직하게는 반도체 기능 영역뿐만 아니라 캐리어(3)도 완전히 관통하게 된다. 캐리어 영역에서는 관통구가 바람직하게 리세스로 형성되었으며, 상기 리세스는 특히 바람직하게 캐리어에 의하여 측방 방향으로 완전히 고정된다.
반도체 기능 영역(2) 및 특히 활성 영역(400)은 예컨대 SiN를 포함하는 절연 물질(10)에 의하여, 관통구 영역에서 도전성 연결 도체 물질(8)로부터 전기적으로 절연된다. 그럼으로써, 소자의 작동시 바람직하지 않은 에러 기능을 야기하는, 상기 연결 도체 물질(8)을 통한 상기 활성 영역(400)의 단락이 방지된다. 리세스(9)는 실질적으로 연결 도체 물질로 완전히 채워지고, 적어도 반도체 기능 영역의 영역에서는 상기 반도체 기능 영역으로부터 전기적으로 절연된다. 절연 물질(10)는 반도체 기능 영역 내부에 있는, 특히 활성 영역에 있는 리세스의 벽을 바람직하게는 완전히 피복한다.
연결 도체 물질(8)는 반도체 기능 영역(2)으로부터 이격되어 마주 놓인 캐리어의 면에서 제 1 접속부(11)와 도전 접속된다. 상기 제 1 접속부와 캐리어 사이에는 예컨대 SiN을 포함하는 추가의 절연 물질(10a)가 배열된다. 상기 추가의 절연 물질은 상기 제 1 접속부는 제 2 접속부(12)로부터 전기적으로 절연시키며, 상기 제 2 접속부는 반도체 기능 영역으로부터 이격되어 마주 놓인 캐리어 면에 배열된다. 접속부(11 및 12)의 단락 위험을 대폭 줄이기 위하여, 상기 추가의 절연 물질(10a)는 바람직하게 제 1 접속부보다 측방 방향으로 더 큰 연장부를 갖는다.
접속부(12)가 바람직하게 도전성으로 구현된 캐리어와 도전 접속됨으로써, 반도체 기능 영역은 제 1 접속부 및 제 2 접속부를 통해 전기적으로 트리거링 될 수 있다. 예컨대, 상기 제 1 및/또는 제 2 접속부는 Ti, Pt, Al 또는 Au와 같은 금속을 포함한다. 합금, 특히 상기 물질들 중 적어도 하나의 물질과의 합금인 예컨대 AuGe도 상기 접속부의 형성을 위해 적합하다.
소자의 콘택팅이 반도체 기능 영역에 의해서 및 특히 활성 영역의 영역에 의해서 이루어지기 때문에, 절연 물질(10)는 바람직하게 상기 연결 도체 물질을 통해 활성 영역의 단락을 방지할 수 있을 정도로 충분한 두께를 갖는다. 리세스는 바람직하게 절연 물질에 의해서 완전히 피복된다.
외장(4)은 캐리어(3)와 함께 활성 영역 또는 반도체 기능 영역을 위한 보호 캡슐을 형성한다.
도면에 도시된 광전 소자(1)는 완전한 웨이퍼 조립체로서 제조될 수 있다(도 4에 기술된 실시예에 따른 유사한 소자의 제조 공정을 도시한 개략도 참조).
반도체 기능 영역은 예컨대 에피택셜 성장 방식으로 성장 기판상에 제조되고, 성장 후에는 전류 확산 층(5)을 갖게 되며, 상기 성장 기판으로부터는 캐리어(3)가 야기될 수 있다. 그 다음에, 리세스(9)로서 형성된 관통구 그리고 절연 물질 및 연결 도체 물질 및 제 1 콘택층을 갖는 도체 구조물이 형성될 수 있다. 이어서 반도체 기능 영역의 제 1 주표면 측에서 바람직하게는 액상의 외장 물질이 반도체 기능 영역 및 캐리어 상에 제공된다. 상기 외장 물질은 예컨대 진공 증착되거나 또는 스핀 코팅에 의해서 제공될 수 있다. 반도체 기능 영역의 제 2 주표면(13)으로부터는, 절연 물질(10a) 및 제 1 접속부(11) 그리고 제 2 접속부(12)가 예컨대 진공 증착 또는 스퍼터링에 의해서 제공된다.
상기와 같은 소자는 다양한 크기로 제조될 수 있다. 이와 같은 다양한 크기에는 또한 소자 및 특히 관통구 또는 리세스(9)의 콘택 구조물의 다양한 치수 설계도 상응한다. 반도체 기능 영역의 측방 연장은 예컨대 10 ㎛ 내지 수백 ㎛, 약 200 ㎛, 300 ㎛ 또는 400 ㎛에 달할 수 있다. 이 경우 관통구 또는 리세스의 측방 치수, 예컨대 직경은 상응하게 100 또는 수백 nm 내지 대략 30 ㎛ 또는 50 ㎛이다. 연결 도체 물질의 측방 치수 측정 및 리세스의 개수 - 도시된 것과 달리 다수의 리세스가 제공될 수도 있음 - 를 적절하게 조절함으로써, 반도체 기능 영역의 효율적인 콘택팅을 위해 필요한 상기 연결 도체 구조물의 전도성 또는 전류 용량이 구현될 수 있다. 반도체 기능 영역 또는 소자의 콘택팅은, 상기 반도체 기능 영역의 제 2 주표면의 양측에 배열된 접속부(11 및 12)를 통해서 이루어질 수 있다. 그에 따라, 광전 소자는 특히 표면 장착 가능하게 형성된다. 접속부(11 및 12)는 예컨대 인쇄 회로 기판의 도체 트랙과 납땜될 수 있다.
따라서, 본딩 와이어 또는 유사하게 복잡한 조치를 이용한 반도체 기능 영역의 콘택팅을 필요로 하는 전기 콘택이 바람직하게는 생략될 수 있다. 그 결과 매우 작은 소자의 형성이 용이하게 된다.
또한 적어도 부분적으로는 캐리어가 생략될 수 있는데, 그 이유는 외장이 바람직하게 반도체 기능 영역에 대하여 기계적으로 안정화 작용을 하기 때문이다. 따라서, 반도체 연속층의 캐리어 층 또는 반도체 기능 영역의 캐리어는 소자의 제조시 적어도 부분적으로 또는 완전히 제거되거나 얇아질 수 있으며, 이와 같은 공정은 예컨대 마모 또는 에칭에 의해서 이루어질 수 있다. 그럼으로써, 소자의 높이가 바람직하게 줄어든다.
그에 따라, 상기와 같은 소자의 반도체 기능 영역은 특히 에피택셜 성장 방식으로 성장 가능한 층 구조물로부터 형성될 수 있다. 반도체 기능 영역을 안정시키는 캐리어는 생략될 수 있다. 극단적인 경우, 상기 반도체 기능 영역은 실질적으로 오직 활성 영역(400)만을 포함한다.
외장 내부에는 또한 인광 물질이 예컨대 인광 물질 입자의 형태로 배열될 수 있으며, 상기 인광 물질 입자는 반도체 기능 영역으로부터 발생하는 광선을 부분적으로 흡수하여 보다 큰 파장의 광선으로서 재방출한다. 결과적으로 상기 두 가지 광선이 혼합될 수 있음으로써, 혼색의 광, 특히 백색의 광이 형성될 수 있다. 소자가 백색의 광을 방출하면, 반도체 기능 영역은 바람직하게 특히 단파의 청색 또는 자외 광선을 형성하기에 매우 적합한 GaN을 기초로 하게 된다. 인광 물질은 바람직하게 YAG를 기초로 하는 인광 물질로서 구현되었고, 예컨대 청색 광선을 부분적으로 황색 광선으로 변환시킨다. 청색 광선 부분과 황색 광선 부분의 적합한 혼합 형태로서 백색의 광이 나타난다.
경우에 따라서는, 인광 물질이 외장과 반도체 기능 영역 사이에 배열될 수 있는 인광 물질 층으로서 반도체 기능 영역 상에 배열될 수 있다. 이 경우 인광 물질은 바람직하게 정전기력에 의해서 반도체 기능 영역 상에 제공된다.
도 2에는 본 발명에 따른 광전 소자의 제 2 실시예가 개략적인 단면도를 참조하여 도시된다.
도면에 도시된 소자는 실질적으로 도 1에 도시된 소자에 상응한다.
도 1에 도시된 소자와 달리, 도 2에서는 전류 확산 층(5) 뒤에 추가의 절연 물질(10b)가 배열된다. 상기 절연 물질 층은 예컨대 SiN을 포함할 수 있고, 절연 작용뿐만 아니라 바람직하게는 반도체 기능 영역(2) 및 특히 상기 반도체 기능 영역의 활성 영역과 관련하여 보호 작용 또는 보호막 형성(passivation) 작용까지도 한다. 절연 물질(10b)는 바람직하게 반도체 기능 영역(2)의 측벽(flank)에도 배열되고, 특히 바람직하게는 수직 방향으로 반도체 기능 영역의 제 1 주표면(6)으로부터 제 2 주표면(13)까지 연장된다. 손상적인 외부 영향으로부터 활성 영역을 보호하는 작용은 상기 추가의 절연층 또는 패시베이션 층에 의해서 더욱 강화된다. 소자의 전기적 콘택팅은 도 1의 소자에서와 마찬가지로, 연결 물질(8)와 도전 접속된 반도체 기능 영역(2)의 제 1 주표면(6) 측에서 이루어진다.
상기 패시베이션 층은 또한 반도체 기능 영역의 측벽을 보호하고, 바람직하게는 상기 반도체 기능 영역에 배열된다. 또한 상기 패시베이션 층(10b)은 캐리어(3) 상에 배열될 수도 있다.
외장(4)과 반도체 기능 영역 사이, 특히 패시베이션 층과 외장 사이에는 예컨대 λ/4 층으로서 구현될 수 있는 하나 또는 다수의 반사 방지층이 배열될 수 있다. 특히 패시베이션 층은 반사 방지층으로서 구현될 수 있다. 그럼으로써, 경계면에서 굴절 지수 도약에 의해 야기되는 반사 손실이 바람직하게 줄어들 수 있다.
연결 도체 물질(8)는 제 1 접속부(11)와 도전 접속되어 있으며, 상기 제 1 접속부는 절연 물질(10a)를 통하여 반도체 기능 영역에 마주 놓인 캐리어의 주표면 측에서 제 2 접속부(12)로부터 전기적으로 절연된다. 캐리어로부터 이격되어 마주 놓인 상기 접속부(11 및 12)의 면에는 각각 하나의 제 1 납땜 층(14) 또는 제 2 납땜 층(15)이 배열된다. 상기 납땜 층들은 예컨대 AuGe를 포함하고, 개별 접속부와 바람직하게는 도전 접속된다. 상기와 같은 납땜 층에 의해서는, 외부 접속부, 예컨대 인쇄 회로 기판의 도체 트랙 또는 유사한 외부 도체 장치들과 상기 접속부(11 및 12)의 납땜을 통한 연결이 용이해진다.
또한 도 1에 따른 실시예와 달리 도 2에 도시된 광전 소자에는 캡슐(16)이 제공된다. 상기 캡슐은 윈도우(17)를 포함하고, 상기 윈도우는 반도체 기능 영역의 제 1 주표면으로부터 볼 때 상기 반도체 기능 영역을 적어도 부분적으로 둘러싸거나 또는 상기 반도체 기능 영역 내부에 매립된 외장(4) 다음에 배열된다. 상기 캡슐(16)은 또한 캡슐 부재(18)를 포함하고, 상기 캡슐 부재는 캐리어의 방향으로 상기 외장(4) 다음에 배열되어 있거나 또는 제 1 주표면에 마주 놓인 상기 반도체 기능 영역의 면에 배열된다. 캡슐 부재(18)는 반도체 기능 영역(2)으로부터 이격되어 마주 놓인 상기 캡슐 부재의 면으로부터 예컨대 협공 방식으로(pincer-like manner) 캐리어(3)를 둘러싼다. 특히 상기 캡슐 부재(18)는 반도체 기능 영역(2)의 제 2 주표면(13) 영역에서 외장(4)에 인접한다. 외장(4) 및 캡슐 부재(18) 그리고 경우에 따라서는 윈도우(17)를 포함할 수 있는 캡슐(16)은 바람직하게 웨이퍼 조립체로서 형성될 수 있다.
도 2에서 외장(4) 및 캡슐 부재(18)의 영역에 있는 파선은 상기 캡슐의 다양한 부분들 사이에 있는 경계 영역을 지시한다. 외장(4) 및 캡슐 부재(18)는 바람직하게 외부 영향에 대하여 실질적으로 밀봉 방식으로 밀폐된 캡슐을 미리 형성할 수 있다. 상기 캡슐 부재의 물질은 바람직하게 제조 가능성의 범위 안에서 임의로 선택될 수 있고, 특히 실질적으로는 광선 불투과성으로 형성될 수 있는데, 그 이유는 캡슐 부재(18)의 영역에서는 반도체 기능 영역에 의해서 흡수될 또는 반도체 기능 영역에서 발생할 광선이 단지 약간만 상기 캡슐에 충돌하기 때문이다. 소자의 효율을 바람직하게 높이기 위하여, 윈도우(17) 및 외장(4)은 바람직하게 상기 광선과 관련하여 광선 투과성으로 형성된다.
윈도우(17)는 예컨대 유리, 유리판의 한 부분 또는 실질적으로 외장과 동일한 물질을 포함할 수 있다. 윈도우가 외장과 동일한 물질을 포함하는 경우에는, 외장(4) 및 윈도우(17)가 바람직하게 한 방법 단계에서 형성될 수 있다. 특히 외장 및 윈도우는 하나의 공통 구조물 내부에서 일체형으로 형성될 수 있다. 이 경우 윈도우와 외장 사이에 있는 파선은 가상의 선에 상응한다. 그러나 윈도우 및 외장이 두 개의 부재로 구현된다면, 상기 파선은 윈도우와 외장 사이의 경계 영역을 표시한다.
본 실시예에서 윈도우(17) 내부에는 광학 소자(19)가 형성된다. 상기 광학 소자는 바람직하게 미리 웨이퍼 조립체 내부에 제공될 수 있다. 이러한 목적을 위하여 윈도우 물질이 적합한 방식으로 형성된다. 외장 및 윈도우를 일체형으로 형성하는 경우에는, 상기 외장이 특히 광학 소자의 형상에 상응하게 형성될 수 있다. 윈도우의 형성은 예컨대 상기 광학 소자의 구조물의 에칭 공정에 의해서 또는 상기 광학 소자의 구조물을 경우에 따라서는 증착 후에도 여전히 가소성으로 형성 가능한 윈도우 물질에 스탬핑 함으로써 성취될 수 있다. 본 실시예에서 광학 소자는 렌즈 형태를 따라서 아치형으로 형성되고, 바람직하게는 광전 소자의 효율을 높여준다. 또한 균일한 광선 분배를 위한 분산 소자가 제공될 수 있는데, 상기 분산 소자는 예컨대 윈도우로부터 형성된 분산 구조물에 의해서 또는 예컨대 윈도우 및/또는 외장 내부에 배열된 분산 입자에 의해서 구현될 수 있다. 광학 소자는 경우에 따라 프레넬(Fresnel) 렌즈로서 구현될 수도 있다.
납땜 층(14 및 15)을 외부 도체와 연결하는 경우에는, 납땜 과정에서 땜납이 통상적으로 고온에 노출됨으로써, 땜납은 적어도 부분적으로 부드러워진다. 땜납은 바람직하게, 광전 소자의 캡슐이 전반적으로 밀폐되도록, 캡슐 부재에 대한 경계 영역에서 납땜 과정이 진행되는 동안 상기 캡슐 부재의 물질와 연결된다.
캡슐의 부분, 특히 캡슐 부재(18) 및 외장(4)은 바람직하게, 상기 캡슐 부재 및 외장이 납땜시 발생하는 온도에 대하여 적어도 납땜 공정의 시간격에 상응하는 시간격 안에는 실질적으로 잘 견딜 수 있는, 바람직하게는 형태를 잘 유지할 수 있는 특성을 지니고 있다.
윈도우(17)는 외장(4)과 함께 형성되거나 또는 예컨대 외장 상에 접착될 수 있다. 윈도우가 외장 상에 접착되는 경우에는 바람직하게 외장이 미리 접착을 중개하는 작용을 함으로써, 윈도우와 외장 사이에서는 추가의 접착층이 생략될 수 있다. 이와 같은 내용은 보다 적은 개수의 경계면 때문에, 반도체 기능 영역으로부터의 광선 결합 해제 또는 반도체 기능 영역으로의 광선 결합을 위하여 장점이 될 수 있다.
윈도우(17)가 접착 결합을 통해 외장(4) 상에 배열되면, 상기 외장은 바람직하게 외장 및 윈도우 물질에 대하여 접착 중개 작용을 할 수 있는 실리콘 또는 BCB를 포함하게 된다. 이와 같은 내용은 특히 유리를 포함하거나 또는 유리판으로부터 제조된 윈도우에 적용된다.
특히 혼색의 광을 발생시키기 위한 인광 물질은 바람직하게 외장(4) 내부에서 가급적 활성 영역 가까이에 배열된다. 특히 외장 물질은 인광 물질 입자를 위한 캐리어 매트릭스로서 이용될 수 있는데, 상기 인광 물질 입자는 그 다음에 외장 물질와 함께 반도체 기능 영역 상에 제공될 수 있다. 에너지가 풍부한 단파 광선으로 인한 외장 또는 윈도우의 열화(degradation) 위험은 반도체 기능 영역 근처에서의 파장 변환에 의해서 줄어든다.
도 1 및 2에 도시된 것과 달리, 캐리어를 향하는 반도체 기능 영역의 측에는 미러층, 예컨대 특히 반도체 기능 영역에 모놀리식으로 통합된 브래그- 미러 또는 예컨대 Au, Pt, Al과 같은 금속을 포함하거나 또는 예컨대 AuGe와 같이 상기 물질들 중 적어도 하나의 물질과의 합금을 포함하는, 특히 금속 미러층이 배열될 수 있다. 금속 미러층의 경우에 캐리어(3)는 바람직하게 반도체 기능 영역이 바람직하게는 웨이퍼 조립체로서 형성되는 반도체 연속층의 성장 기판과 상이하다. 성장 기판은 미러층을 상기 성장 기판으로부터 이격되어 마주 놓인 상기 반도체 기능 영역 또는 반도체 연속층의 면에 제공한 후에 분리된다. 성장 기판의 분리 전에는 반도체 기능 영역 또는 반도체 연속층이 특히 미러층 측에서, 싱귤레이션의 경우에 박막 소자의 캐리어(3)가 나타나는 캐리어 층 상에 고정되거나 또는 배열된다. 이 경우 캐리어(3)는 특히 성장 기판과 상이하다.
도 1에 따른 실시예의 상응하는 일 변형예는 도 7에 단면도를 참조하여 개략적으로 도시된다. 성장 기판과 상이한 캐리어(3)와 반도체 기능 영역(2) 사이에는 예컨대 Au 또는 Ag를 포함하는 금속 포함 미러층(22)이 배열된다. 미러층과 캐리어(3) 사이에는 바람직하게 연결층(25), 예컨대 납땜층이 배열되어 있으며, 상기 납땜층을 통해 반도체 기능 영역이 캐리어 상에 기계적으로 안정적으로 고정된다. 리세스(9)로서 형성된 관통구는 특히 반도체 기능 영역(2), 미러층(22) 및 연결층(25)을 관통한다.
도 2에 도시된 것과 달리, 캐리어(3)도 또한 생략될 수 있다. 특히 외장 및/또는 윈도우 층이 반도체 기능 영역(2)을 바람직하게는 완전히 기계적으로 안정시키면, 캐리어는 반도체 기능 영역의 손상 위험을 현저하게 높이지 않으면서 얇아지거나 또는 특히 완전하게 제거될 수 있다. 그럼으로써, 얇은 광전 소자의 형성이 용이하게 된다. 반도체 기능 영역의 캐리어가 생략되면, 캡슐 부재(18)는 반도체 기능 영역의 제 2 주표면(13) 측에서 실질적으로 평탄하게 진행하거나 또는 편평한 층으로서 구현될 수 있다.
도 2에 따른 실시예의 상응하는 일 변형예가 도 8에 단면도를 참조하여 개략적으로 도시된다. 도 2에 도시된 실시예와 달리, 도 8에 따른 실시예의 광전 소자(1)는 반도체 기능 영역(2)의 캐리어를 포함하지 않는다. 이 경우 반도체 기능 영역은 모놀리식으로 통합된, 예컨대 에피택셜 성장 가능한 반도체 구조물로서 형성될 수 있다. 특히 상기 소자의 전체 반도체 소자들이 모놀리식으로 통합될 수 있다. 캡슐 부재(18)는 반도체 기능 영역(2)의 제 2 주표면에 직접 인접한다. 캡슐 부재(18)는 또한 외장(4)에도 인접한다. 도 2 또는 도 7 및 8에 따른 변형예에서와 마찬가지로, 광전 소자는 캡슐을 포함하여 전체적으로 웨이퍼 조립체로서 제조될 수 있다.
삭제
도 3에는 본 발명에 따른 광전 소자의 추가 실시예가 개략적인 단면도를 참조하여 도시된다.
본 실시예에서 광전 소자(1)는 소위 박막 소자로서 구현된다. 이 경우 박막 소자는, 이미 전술된 바와 같이, 반도체 기능 영역(2)이 형성되는 반도체 연속층의 성장 기판을 제조 공정 중에 제거한다는 것을 의미한다. 성장 기판은 예컨대 레이저 제거 방법 또는 분리 방법, 에칭 또는 기계적인 방법을 통해서 제거될 수 있다. 성장 기판을 제거하기 전에 또는 제거한 후에는, 반도체 연속층 또는 반도체 기능 영역에 바람직하게는 특히 금속을 포함하는 미러층이 제공된다. 상기 미러층은 광전 소자의 효율을 개선할 수 있다. 예컨대 상기 미러층은, 반도체 기능 영역에서 발생되는 광선이 상기 반도체 기능 영역에 마주 놓인 상기 미러층의 면에 배열된 구조물, 예컨대 인쇄 회로 기판에서 흡수되는 것을 감소시킬 수 있다.
도 3에는 전체적으로 웨이퍼 조립체로서 제조될 수 있는 박막-소자가 도시된다.
광전 소자(1)는 활성 영역(400) 및 측방의 주 연장 방향을 갖는 반도체 기능 영역(2)을 포함하며, 이 경우 상기 반도체 기능 영역은 상기 활성 영역을 제한하는 측방 측면(26)을 갖고, 측방 방향으로 상기 측면 다음에는 연결 도체 물질(8)가 배열되어 있으며, 상기 연결 도체 물질은 적어도 상기 측면(26)의 한 부분 영역에서 활성 영역(400)으로부터 전기적으로 절연된다. 특히 상기 측면(26)은 평탄하게, 즉 측방 방향의 홈 없이 구현될 수 있다.
연결 도체 물질(8)는 반도체 기능 영역으로부터 측방 방향으로 측면 영역에서, 바람직하게는 직접 상기 측면(26)에 인접하는 절연 물질(10)에 의해서 활성 영역(400)으로부터 절연된다. 이러한 목적을 위해 상기 연결 도체 물질은 특히 절연 물질에 의해서 측방 방향으로 상기 측면으로부터 이격된다. 따라서, 전체적으로 볼 때 연결 도체 물질에 의한 활성 영역의 단락 위험이 상당히 감소한다.
측면(26)은 바람직하게 반도체 기능 영역의 전체 세로 연장부에 걸쳐서 상기 반도체 기능 영역을 제한한다. 반도체 기능 영역(2) 또는 활성 영역(400)은 또한 상기와 같은 방식으로 형성된 측면에 의하여 모든 면에서 제한될 수 있다. 특히 반도체 기능 영역(2) 또는 활성 영역(400)은 다수의 측면에 의해서 측방 방향으로 제한될 수 있다.
예컨대 GaN 또는 GaP를 기초로 하는 반도체 기능 영역(2)의 제 1 주표면(6) 측에서 상기 반도체 기능 영역 다음에는 전류 확산 층(5)이 배열된다. 상기 전류 확산 층(5)은 예컨대 ZnO와 같은 TCO 물질 또는 적합한 Ⅲ-Ⅴ-반도체 물질을 포함할 수 있다. 그러나, Ⅲ-Ⅴ-반도체 물질, 특히 반도체 기능 영역과 공통으로 에피택셜 성장 방식으로 제조될 수 있는 물질들이 일반적으로는 측방 방향으로 상대적으로 낮은 전도성을 갖기 때문에, TCO 물질이 선호된다.
반도체 기능 영역(2)은 상기 영역의 제 1 주표면(6) 측에서 전류 확산 층(5)을 통해 연결 도체 물질(8)와 도전 접속된다. 이 경우 상기 연결 도체 물질은 반도체 기능 영역의 제 1 주표면으로부터 제 2 주표면(13)에 이르기까지 수직 방향으로 연장된다.
반도체 기능 영역의 제 2 주표면 측에서는, 상기 반도체 기능 영역 다음에 미러층(22)이 배열된다. 상기 미러층은 바람직하게 예컨대 Ti, Au, Pt, Ag, Al과 같은 금속 또는 예컨대 AuGe와 같은 상기 물질들 중 적어도 하나의 물질과의 합금을 포함한다. 미러층(22)은 바람직하게 광전 소자에 의해서 발생될 또는 흡수될 광선에 대하여 반사 작용하도록 형성되었고, 바람직하게는 소자의 효율을 높인다. 상기 미러층은 특히 반도체 기능 영역 상에 직접 배열될 수 있다.
광전 소자가 예컨대 에미터로서 형성되면, 상기 소자의 작동 중에 반도체 기능 영역의 활성 영역에서 광선이 발생한다. 활성 영역으로부터 미러의 방향으로 방출되는 광선은 상기 미러층에 의해서 반도체 기능 영역(2)의 제 1 주표면(2) 방향으로 반사되고, 전류 확산 층(5), 외장(4) 및 경우에 따라서는 상기 외장 다음에 배열된 윈도우(17)를 통해서 상기 소자를 벗어날 수 있다. 미러층(22)에 의해서는 바람직하게 상기 소자로부터 제 2 주표면 방향으로 방출되는 광선 부분이 상당히 감소함으로써, 예컨대 인쇄 회로 기판과 같이 반도체 기능 영역으로부터 볼 때 미러층 다음에 배열될 수 있는 구조물 내부에서의 흡수가 상당히 감소한다.
미러층(22)은 반도체 기능 영역으로부터 이격되어 마주 놓인 상기 미러층의 측에서 납땜층(15)과 도전 접속된다. 연결 도체 물질(8)는 반도체 기능 영역(2)의 제 2 주표면(13) 측에서 추가의 납땜층(14)과 도전 접속된다. 상기 추가 납땜층(14)과 납땜층(15) 사이의 중간 공간에는 예컨대 SiN을 포함하는 추가의 절연 물질(10b)가 배열되어 있고, 상기 절연 물질은 납땜층에 의해서 형성된 상기 광전 소자의 전기 접속부의 단락 위험을 줄여준다. 상기 반도체 기능 영역은 연결 도체 물질 및 미러층 그리고 접속부 또는 납땜층을 통하여 외부와 전기적으로 콘택팅 될 수 있다.
도시된 광전 소자는 실질적으로 반도체 기능 영역의 밀봉 방식 캡슐을 포함한다. 이 경우 반도체 기능 영역은 바람직하게 보호막 형성층 또는 보호층으로서도 이용되는 절연 물질와 같은 보호 물질에 의해서 모든 면이 층(10, 10a, 10b)의 형태로 둘러싸여 있다. 단지 전기 콘택 영역에서만 상기 보호 구조물이 중단된다. 접속부를 납땜하는 경우에는, 납땜층이 바람직하게 절연 물질와 연결됨으로써 바람직하게는 반도체 기능 영역의 보호 작용이 전반적으로 상승한다. 이러한 목적을 위해 상기 절연 물질은 예컨대 납땜층과 융합될 수 있다.
또한 반도체 기능 영역은 상기 반도체 기능 영역의 보호 작용을 더욱 상승시키는 외장(4)에 의해서 둘러싸여 있거나 또는 상기 외장 내부에 매립된다. 특히 이와 같은 내용은, 인쇄 회로 기판상에 조립된 후에는 반도체 기능 영역으로부터 볼 때 인쇄 회로 기판에 마주 놓임으로써 손상적인 외부 영향에 더 많이 노출될 수 있는 상기 광전 소자의 면에 적용된다.
외장(4)은 반도체 기능 영역에 의해서 발생될 또는 흡수될 광선에 대하여 광선 투과적이고, 예컨대 실리콘 또는 BCB를 포함하며, 이 경우 실리콘은 단파의 광선, 특히 자외 광선에 대한 매우 바람직한 안정성을 특징으로 하거나 또는 전술한 물질들과 상이한, 예컨대 진공 증착 또는 스핀 코팅에 의해서 제공되는 외장 물질을 포함한다. 상기 외장 다음에 배열된 윈도우(17)는 접착 결합에 의해서, 예컨대 마찬가지로 실리콘 또는 실록산을 통하여 예컨대 외장 물질상에 연결된 유리판의 부분일 수 있다. 그러나 외장(4) 및 윈도우(17)는 또한 실질적으로 동일한 물질로부터 제조될 수도 있고, 특히 일체형으로 형성될 수도 있으며, 이와 같은 형상은 파선으로 지시된다(도 2에 따른 실시예에 상응하는 실시예들 참조).
납땜층(14)과 연결 도체 물질(8) 사이에 배열된 층(22a)은 예컨대 미러층과 동일한 물질을 포함하며, 이와 같은 사실은 소자를 웨이퍼 조립체로서 제조할 때에 장점이 될 수 있다. 따라서, 납땜층 및 미러층을 제공하기 위하여 특히 동일한 마스크 구조물이 사용될 수 있다. 특히 바람직하게는 미러층 및 납땜층이 동일한 물질, 예컨대 AuGe를 포함할 수 있다.
도 3에 도시된 것과 달리 광전 소자는 또한 추가의 캡슐 부재를 포함할 수도 있는데, 상기 캡슐 부재는 예컨대 도 2에 도시된 캡슐 부재(18)에 상응하게 제 2 주표면 측에 제공된다. 상기와 같은 캡슐 부재는 바람직하게 손상적인 외부 영향에 대한 반도체 기능 영역의 보호 작용을 전반적으로 향상시킬 수 있다.
도 3에 도시되어 있고 전류 확산 층(5)과 반도체 기능 영역(2) 사이에 있는 계단형 부분은 반도체 기능 영역의 에지측 경사부(sloping)와 마찬가지로 절연 물질(10)의 제공을 용이하게 할 수 있다. 비스듬한 에지에서 형성될 수 있는 절연 물질 내부에서의 파괴 위험 및 그와 더불어 단락 위험은 예컨대 절연 물질(10) 또는 추가 물질, 예컨대 연결 도체 물질(8)로 코팅될 구조물에 상응하게 형성된 계단형 또는 경사부에 의해서 바람직하게 줄어들 수 있다.
윈도우(17) 및/또는 외장(4)이 바람직하게는 반도체 기능 영역에 대하여 상기와 같은 안정화 작용을 함으로써, 소자의 제조시에는 웨이퍼 조립체 내부의 제 2 주표면 측에 배열된 캐리어 층 - 예컨대 반도체 연속층의 성장 기판 - 이 완전히 제거된 다음에 미러층(22)이 제 2 주표면(13) 상에 제공될 수 있다.
도 4에는 광전 소자를 제조하기 위한 본 발명에 따른 방법의 일 실시예가 다양한 관점 및 중간 단계들을 참조하여 개략적으로 도시된다. 소자의 제조는 도 2에 도시된 소자와 유사하게 도시된다.
제일 먼저, 측방의 주 연장 방향 그리고 광선 발생 및/또는 광선 흡수를 목적으로 제공된 활성 영역(400)을 포함하는 반도체 연속층(200)이 도 4a에 도시된 바와 같이 캐리어 층(300) 상에 제공된다. 캐리어 층(300)은 예컨대 반도체 연속층(200)이 그 위에서 에피택셜 방식으로 성장된 성장 기판에 의해서 제공된다. 상기 반도체 연속층은 예컨대 적어도 하나의 Ⅲ-Ⅴ-반도체 물질계를 기초로 한다. 반도체 연속층이 GaP 또는 GaAs를 기초로 하는 경우에는, 성장 기판이 예컨대 GaAs를 포함할 수 있고, 반도체 연속층이 GaN을 기초로 하는 경우에는, 성장 기판이 SiC 또는 사파이어를 포함할 수 있다.
그 다음에 상기와 같이 제공된 웨이퍼 조립체 또는 상기 웨이퍼 조립체의 반도체 연속층이 형성됨으로써, 중간 공간(20)에 의하여 공통의 캐리어 층(300) 상에 서로 이격 배열되어 있는 다수의 반도체 기능 영역(2)이 형성된다(도 4b 참조). 예컨대 캐리어 층을 위에서 바라볼 때에는 상기 중간 공간(20)이 실질적으로 십자 격자 형태의 패턴을 형성한다.
반도체 연속층(200)을 반도체 기능 영역(2)으로 형성하는 공정은 예컨대 포토 리소그래피 형성 방법에 의해서, 에칭 방법, 레이저 형성 방법 또는 톱질과 같은 다른 공지된 형성 방법과 조합하여 이루어진다.
제일 먼저 예컨대 포토 레지스트 층이 캐리어 층으로부터 이격되어 마주 놓인 상기 반도체 연속층의 면에 제공되는데, 상기 반도체 연속층은 나중에 반도체 기능 영역의 주어진 배열 상태에 상응하는 마스크 구조물에 의해서 조사되고 형상된다. 포토 레지스트 층이 현상에 의해서 반도체 연속층으로부터 제거된 영역에서는, 상기 반도체 연속층이 습식 화학적 에칭 또는 건식 화학적 에칭을 통해 상기 캐리어 층에 마주 놓인 면으로부터 형성될 수 있다. 반도체 연속층을 다수의 반도체 기능 영역으로 형성한 후에 포토 레지스트 물질이 제거될 수 있다.
도 4b에는 반도체 기능 영역(2)들이 단면도로 개략적으로 도시되어 있는데, 상기 기능 영역들은 중간 공간(20)에 의해서 서로 이격되어 있고, 캐리어 층(300) 상에 배열된다. 중간 공간(20)은 도 4b에 도시된 것과 달리 캐리어 층(300) 내부까지 연장될 수도 있다.
그 다음에 반도체 기능 영역들 상에 예컨대 ZnO, SnO2 또는 SnO를 포함하는 전류 확산 층(5)이 제공된다(도 4c). 전도성을 높이기 위해서, ZnO가 Al, SnO2로 도핑될 수 있고 또는 SnO가 Sb로 도핑될 수 있다. 전류 확산 층(5)은 마스크 구조물, 예컨대 전류 확산 층을 제공한 후에 재차 제거될 상응하는 포토 레지스트 마스크에 의해서 형성되어 반도체 기능 영역들 상에 제공된다.
대안적으로는, 반도체 연속층을 반도체 기능 영역들로 형성하기 전에 전류 확산 층(5)이 캐리어 층(300)으로부터 이격되어 마주 놓인 상기 반도체 연속층(200)의 면에, 바람직하게는 전체 표면에 걸쳐서 제공될 수 있다. 이 경우에 필요한 상기 반도체 연속층 및 전류 확산 층의 형성은 바람직하게 한 방법 단계에서, 특히 공통의 마스크를 사용하여 이루어질 수 있다.
전류 확산 층은 바람직하게 진공 증착, 특히 스퍼터링에 의하여 반도체 기능 영역 또는 반도체 연속층 상에 제공된다.
반도체 기능 영역(2)은 바람직하게 전류 확산 층으로 거의 완전하게 덮여 있다. 상기 반도체 기능 영역의 가장자리에는 도 4에 도시된 것과 달리 반도체 기능 영역들과 전류 확산 층 사이에 계단이 형성될 수 있음으로써, 제조 공정이 계속 진행되면서 반도체 기능 영역의 가장자리 영역에 배열될 소자들을 위해서는, 예컨대 균열 형성으로 인한 손상 위험이 줄어들게 된다. 또한 상기 목적을 위하여 반도체 기능 영역들 또는 전류 확산층은 특히 에지측에 경사부를 가질 수 있다.
전류 확산 층을 제공한 후에는, 반도체 기능 영역들 및 전류 확산 층을 갖는 구조물이 형성됨으로써, 리세스(9)로서 형성되고 활성 영역을 관통하는 관통구가 형성된다. 리세스(9)는 전류 확산 층(5) 및 반도체 기능 영역(2)을 통과하여 캐리어 층까지 이른다.
경우에 따라서는 전류 확산 층이 미리 예비 형성된 상태로 반도체 기능 영역들 또는 반도체 연속층 상에 제공되거나 또는 제공 후에 상응하게 예비 형성될 수 있다. 특히 전류 확산 층 내부에 있는 리세스의 측방 치수는, 리세스가 형성된 전류 확산 층의 영역에 의해서 추후에 형성되는 상기 반도체 기능 영역 내부에 있는 리세스보다 더 크다.
반도체 기능 영역(2) 내부에 및/또는 전류 확산 층(5) 내부에 있는 리세스(9)는 예컨대 마스킹 공정 및 후속하는 에칭 공정에 의해서 또는 다른 적합한 형성 방법에 의해서 형성될 수 있다.
리세스(9)의 형성 전에 또는 후에는 반도체 기능 영역(2)으로부터 이격되어 마주 놓인 상기 전류 확산 층(5)의 면에 예컨대 Ti, Pt 또는 Au와 같은 금속을 포함하는 제 1 콘택층(7)이 제공된다. 상기 제 1 콘택층의 제공은 예컨대 스퍼터링 또는 진공 증착에 의해서, 특히 상응하게 형성된 마스크를 사용하여 이루어질 수 있다. 상기 제 1 콘택층은 바람직하게 리세스(9)에 상응하게 형성된 상태로 제공되거나 또는 제공 후에 그에 상응하게 형성된다. 제 1 콘택층을 제공한 후에 리세스에 상응하게 형성하는 경우에는 바람직하게 상기 콘택층의 형성이 리세스(9)의 형성과 함께 한 단계에서, 특히 공통의 마스크를 사용하여 실행된다.
전류 확산 층(5)과 제 1 콘택층(7) 사이의 콘택면을 확대시키기 위하여, 리세스의 영역에서는 바람직하게 전류 확산 층과 반도체 기능 영역 사이에 계단이 형성된다. 그 경우 상기 제 1 콘택층은 도 4c에 도시된 것과 달리 전류 확산 층의 계단을 따라서, 반도체 기능 영역으로부터 이격되어 마주 놓인 상기 전류 확산 층의 면으로부터 수직 방향으로 반도체 기능 영역까지 연장될 수 있다. 특히 전류 확산 층 내부에 있는 리세스의 벽은 제 1 콘택층의 물질로 피복될 수 있다. 이와 같은 방식에 의해서, 콘택층에 의해 차폐된 상기 활성 영역의 범위를 결정적일 정도로 증가시키지 않으면서, 전류 확산 층과 콘택층 사이의 콘택면이 전반적으로 확대될 수 있다. 따라서, 제 1 콘택층 내부에서의 광선 흡수에 의한 흡수 손실은, 완전히 반도체 기능 영역으로부터 이격되어 마주 놓인 상기 전류 확산 층의 면에 배열되어 있는 동일한 면적의 콘택층에 비해 줄어들 수 있다.
상기와 같은 내용의 결과로서 형성되고 캐리어 층(300), 상기 캐리어 층 상에 배열된 반도체 기능 영역(2), 상기 반도체 기능 영역 상에 배열된 전류 확산 층(5) 및 리세스 주변을 예컨대 링 형태로 둘러싸는 제 1 콘택층(7)을 갖는 구조물은 도 4c에서 단면도를 참조하여 개략적으로 도시된다.
그 다음에, 반도체 기능 영역 내부에 있고 활성 영역(400)을 관통하는 관통구를 형성하는 리세스(9)는 수직 방향으로 상기 캐리어 층 내부로 더욱 깊어지며, 이와 같은 공정은 예컨대 재차 마스킹 공정 및 에칭 공정을 통해 성취될 수 있다. 그 결과로 얻어지는 구조물은 도 4d에 개략적으로 도시된다. 그러나 바람직하게는 리세스가 반도체 기능 영역 및 전류 확산 층 내부에 있는 리세스의 형성과 동시에 캐리어 층 내부로 형성됨으로써, 도 4c에 도시된 리세스(9)는 이미 캐리어 층 내부까지 연장될 수 있다.
도 4e에는 도 4d의 구조물이 평면도로 도시된다. 본 도면에서 전류 확산 층(5)으로 커버된 반도체 기능 영역(3)들은 실질적으로는 정사각형으로 형성되었고, 중간 공간(20)의 연속적인 네트워크에 의해서 상호 분리된다. 본 실시예에서 반도체 기능 영역에 있는 리세스(9)는 실질적으로 원형이고, 개별 반도체 기능 영역의 모서리 영역에 배열된다.
리세스(9) 둘레에는, 바람직하게 상기 리세스 주변을 둘러싸는 제 1 콘택층(7)이 배열된다. 리세스를 반도체 기능 영역들의 모서리 영역에 배열하는 방식은 바람직하게 추후에 형성될 광전 소자의 효율을 높여주는데, 그 이유는 일반적으로 광선 발생 또는 광선 흡수와 관련하여 매우 높은 양자 효율을 갖는, 반도체 기능 영역의 중심에 있는 활성 영역의 중앙 면이 바람직하게는 실질적으로 콘택층(7)을 구비하지 않음으로써 상기 중앙 면이 콘택층에 의하여 전혀 덮이지 않기 때문이다. 따라서, 효율이 높은 상기 중앙 영역에서의 금속 콘택층에 의한 흡수가 더욱 방지된다.
리세스(9)의 측방 치수, 예컨대 직경 또는 에지 길이는 예컨대 100 nm 내지 약 100 ㎛에 달할 수 있다. 또한 하나의 반도체 기능 영역에는 다수의 리세스가 제공될 수도 있다. 상기 측방 치수는 추후에 형성될 광전 소자 또는 반도체 기능 영역의 형상 및 크기에 따라, 제조 방법의 구조 안에서 몇 가지 요구 조건들에 맞추어 조절될 수 있다.
그 다음에 예컨대 SiN과 같은 실리콘 질화물을 포함하는 절연 물질(10)가 도 4d에 도시된 구조물 상에 제공된다. 상기 절연 물질은 예컨대 도 4d에 도시된 구조물의 전체 표면에 제공될 수 있다. 절연 물질을 제공하기 위해서는, 예컨대 스퍼터링 또는 PECVD와 같은 진공 증착 방법이 적합하다.
상기 절연 물질은, 적어도 리세스의 벽이 반도체 기능 영역에 의해서 형성된 영역에서 상기 리세스의 벽을 피복한다. 절연 물질을 리세스의 벽에 제공하는 과정은 상응하게 경사진 리세스의 벽(들)에 의해서 용이해질 수 있다.
그 다음에 절연 물질이 예컨대 포토 리소그래피 방법과 에칭 방법의 조합에 의해 형성됨으로써, 제 1 콘택층(7)이 적어도 한 부분 영역에서는 절연 물질(10)를 구비하지 않게 된다. 경우에 따라 상기 형성은 역 스퍼터링에 의해서도 이루어질 수 있다. 상기 절연 물질은 또한 적합한 마스크에 의해서도 미리 상응하게 형성되어 도 4d 또는 4e에 도시된 구조물 상에 제공될 수 있다.
상기와 같은 내용의 결과로 얻어지는 구조물은 도 4f에 단면도를 참조하여 개략적으로 도시된다. 절연 물질이 제 1 콘택층을 캐리어 층으로부터 이격되어 마주 놓인 상기 제 1 콘택층의 면에서 더 부분적으로 커버 함으로써, 상기 절연 물질을 형성하는 경우 또는 상기 절연 물질을 형성된 상태로 제공하는 경우에 반도체 기능 영역(2) 내부에 있는 활성 영역이 절연 물질을 구비하지 않을 위험이 줄어든다. 따라서, 전체적으로 볼 때에는 추후에 리세스(9) 내부로 유입될 연결 도체 물질(8)를 통한 활성 영역의 단락 위험이 줄어든다.
연결 도체 물질(8)가 예컨대 금속, 특히 Sn을 포함하고, 바람직하게는 리세스(9) 내부로 유입됨으로써, 리세스는 실질적으로 상기 연결 도체 물질에 의하여 완전히 채워진다. 주석 포함 물질, 특히 Sn이 연결 도체 물질로서 매우 적합한데, 그 이유는 특히 리세스의 측방 치수가 비교적 작은 경우에는 상기 물질이 예컨대 모세관 힘 때문에 심지어 리세스 내부로 "흡인되고/흡인되거나" 리세스를 완전히 채울 수 있기 때문이다.
연결 도체 물질은 땜납을 갈바닉 방식으로 채우거나, 증기 상태로부터 채우거나 또는 섞어 넣는 방식으로 리세스 내부에 제공될 수 있다. 또한, 예컨대 습식 화학 에칭 또는 건식 화학 에칭에 의해서 이루어지는 상기 리세스 에지의 성형, 특히 라운딩 처리와 같이 가장 자리를 적합하게 성형함으로써, 액상 연결 도체 물질, 특히 Sn을 리세스 내부에 유입시키는 과정이 용이하게 될 수 있다.
바람직하게는 연결 도체 물질이 수직 방향으로 배열됨으로써, 상기 연결 도체 물질은 제 1 콘택층을 갖는 반도체 기능 영역의 면으로부터 반도체 기능 영역의 활성 영역 영역을 통과하여 연장된다. 그러나, 연결 도체 물질을 리세스 내부에서 캐리어 층 내부까지 배열하는 것이 특히 바람직하다. 예컨대, 연결 도체 물질이 리세스를 완전히 채운다. 절연 물질(10)가 없는 제 1 콘택층의 영역에서는, 연결 도체 물질이 상기 제 1 콘택층과 도전 접속된다.
상기와 같은 과정으로부터 결과적으로 얻어지는 구조물은 도 4g에 단면도를 참조하여 개략적으로 도시된다. 반도체 기능 영역(2)은 제 1 주표면(6)의 측에서 제 1 콘택층(7)을 통해 연결 도체 물질(8)와 도전 접속된다. 절연 물질(10)은 반도체 기능 영역(2) 또는 전류 확산 층(5)을 부분 영역에서 층 형태로 변형시키고, 또한 반도체 기능 영역의 에지 영역에서는 특히 수직 방향으로 반도체 기능 영역을 위한 보호층 또는 보호막 형성층을 형성한다. 또한 상기 절연 물질은 활성 영역 및 연결 도체 물질에 대하여 전기적으로 절연하도록 형성되었고, 바람직하게는 추후의 소자 작동 중에 연결 도체 물질을 통한 활성 영역의 단락을 방지한다.
그 다음의 한 방법 단계에서는, 캐리어 층에 마주 놓인 반도체 기능 영역의 면으로부터 외장(4)이 바람직하게는 전체 표면에 제공되며, 상기 외장은 반도체 기능 영역들을 적어도 부분적으로 둘러싸고, 특히 2개 반도체 기능 영역들 사이의 중간 공간(20)에 배열될 수 있다(도 4h). 상기 외장은 예컨대 스핀 코팅, 진공 증착, 스퍼터링에 의해서 제공될 수 있다. 스핀 코팅에 의해서는 예컨대 BCB를 포함하는 외장(4)이 제공될 수 있다.
상기 외장은 바람직하게 액체 상태로 및/또는 가소성으로 변형 가능한 상태로 제공된 다음에 기계적으로 안정된 고체 상태로 변환되며, 이와 같은 변환은 예컨대 온도 상승 및 외장 물질의 경화에 의해서 이루어질 수 있다. 바람직하게 상기 변환 과정은 반도체 기능 영역에 무해한 온도에서 실시될 수 있다. 상기 온도는 바람직하게 300 ℃ 미만, 특히 바람직하게는 200 ℃ 미만이다.
반도체 기능 영역으로부터 볼 때 외장 다음에는 윈도우 층(170)이 배열된다. 상기 윈도우 층은 바람직하게 외장(4)과 같이, 반도체 기능 영역에 의해서 발생될 또는 흡수될 광선에 대하여 광선 투과적으로 형성되었고, 또한 바람직하게는 높은 기계적 안정성을 특징으로 한다. 윈도우 층(170)은, 상황에 따라서는 외장(4)과의 상호 작용에 의하여, 캐리어 층(300) 상에 반도체 기능 영역을 위한 안정화 층을 형성할 수 있다. 바람직하게는 외장(4) 및 윈도우 층(170)이 동일한 물질로 및/또는 일체형으로 형성됨으로써, 안정화 작용하는 층을 추가로 제공할 필요가 없다. 오히려 이 경우에는 외장이 안정화 층으로서 그리고 윈도우 층으로서 형성된다.
예컨대 알루미늄 산화물을 포함하는 래커 코팅과 같이, 스핀-온 증착 방법에 의해서 제공된 후에 경화되는, 광선을 투과시킬 수 있는 래커 코팅은 높은 광선 투과성 및 높은 기계적 안정성 때문에 상기와 같은 목적에 특히 적합하다. 안정화 기능하는 윈도우 층 및 외장을 상황에 따라 일체형으로 구현하는 과정은 도 4h에 파선으로 지시된다.
그러나, 예컨대 외장(4)과 기계적으로 안정적으로 결합된 유리판과 같은 별도의 윈도우 층(170)을 제공하는 것도 또한 가능하다. 이와 같은 제공은 예컨대 접착 연결을 통하여 이루어질 수 있으며, 특히 바람직하게는 상기 접착 연결이 윈도우 층에 대하여 접착 중개 기능하는 외장(4)에 의하여 형성됨으로써, 추가의 접착 중개 층이 생략될 수 있다. 상기 접착 중개 기능하는 외장은 예컨대 실리콘 또는 BCB를 포함할 수 있다.
외장 및/또는 윈도우 층으로부터 형성된 상기와 같은 안정화 층이 바람직하게는 반도체 기능 영역들 및 캐리어 층을 갖는 전체 웨이퍼 조립체를 안정시킴으로써, 반도체 기능 영역들을 기계적으로 안정화시키는 캐리어 층(300)이 생략되고, 상기 캐리어 층이 적어도 부분적으로 제거되거나 또는 얇아질 수 있다.
특히 바람직한 것은, 전체 캐리어 층이 제거될 수 있을 정도로 상기 안정화 층이 안정화 작용을 하는 경우이다. 그럼으로써, 매우 얇은 광전 소자의 제조가 용이해진다.
도 4h는, 상당히 얇아진 캐리어 층(300)이 제공된 개략적인 단면도를 참조하여, 상기와 같은 과정에 의해서 결과적으로 얻어지는 구조물을 도시한다. 상기 외장 및 윈도우 층의 안정화 작용은 도 4g에 비해 180°만큼 회전된 구조물의 정렬 상태에 의해서 명확하게 설명된다. 캐리어 층은 바람직하게 리세스(9) 내부의 연결 도체 물질이 반도체 기능 영역(2)의 제 2 주표면(13)으로부터 전기적으로 접속될 수 있을 정도로 얇아진다. 캐리어 층을 얇게 하거나 또는 완전히 제거하는 공정은 예컨대 그라인딩(grinding)에 의해서 또는 예컨대 에칭과 같은 기계적 또는 화학적인 기타의 형성 방법에 의해서 이루어질 수 있다.
그 다음에, 캐리어 층(300) 및/또는 절연 물질(10)가 중간 공간(20) 영역에서 제거되도록, 도 4h에 도시된 구조물이 반도체 기능 영역의 제 2 주표면(13)으로부터 형성될 수 있다(도 4i 참조). 이와 같은 형성은 예컨대 마스킹 또는 에칭에 의해서 이루어질 수 있다. 바람직하게는, 예컨대 캐리어 층이 국부적으로 완전히 제거됨으로써, 적어도 외장(4) 물질 앞까지 또는 상기 외장 물질 내부까지 형성이 이루어진다. 캐리어 층이 제거된 영역은 반도체 기능 영역 주변을 바람직하게는 완전히 둘러쌀 수 있다.
상기 형성 공정 전에 또는 후에, 반도체 기능 영역의 제 2 주표면(13) 측으로부터 절연층(10a)이 제공되고, 반도체 기능 영역으로부터 볼 때 상기 절연층 다음에는 제 1 접속부(11)가 배열되며, 상기 제 1 접속부는 절연층(10a)에 의하여 마찬가지로 제 2 주표면 측에서 캐리어 층 상에 제공되거나 또는 캐리어 층이 완전히 제거된 경우에는 반도체 기능 영역 상에 제공되는 제 2 접속부(12)로부터 전기적으로 절연된다. 반도체 기능 영역(2)은 연결 도체(8) 및 전류 확산층(5)을 통해 제 1 주표면(6) 측에서 제 1 접속부(11)와 도전 접속된 반면, 반도체 기능 영역의 제 2 주표면(13)은 상황에 따라서는 형성된 캐리어 층으로부터 형성되는 캐리어(3)를 통해 제 2 접속부(12)와 도전 접속된다.
그 다음에 캡슐화 물질(180)가 반도체 기능 영역의 제 2 주표면(13)으로부터 제공된다. 이 경우 상기 캡슐화 물질은 바람직하게, 상기 캡슐화 물질이 외장 물질(4)와 직접 접촉되도록 배열된다. 예컨대 상기 캡슐화 물질은 스핀-온 증착된 다음에 상황에 따라서 경화될 수 있다.
광전 소자의 콘택팅을 위한 접속부(11 및 12) 영역에서는 바람직하게 적어도 전체 표면에 제공되는 캡슐화 물질이 하나의 구조물을 구비하는데, 상기 구조물은 납땜층(14 및 15)이 상기 접속부 상에 제공되는 것을 가능케 한다. 이러한 목적을 위하여, 예컨대 상기 캡슐화 물질이 접속부(11 또는 12)를 통해 국부적으로 제거되거나 또는 상기 캡슐화 물질이 절약된다. 바람직하게는 이러한 목적을 위하여 캡슐 부재가 광에 의해서 형성될 수 있도록 구현됨으로써, 추가의 포토 래커 코팅층이 생략될 수 있다. 예컨대, AuGe를 포함하는 납땜층(14, 15)은 바람직하게 접속부(11 및 12)와 도전 접속되어 있고/있거나 진공 증착 또는 전기 도금(galvanic) 과정에 의해서 형성될 수 있다.
상기와 같은 과정으로부터 결과적으로 얻어지는 구조물은 개략적인 단면도를 참조하여 도 4i에 도시된다. 도 4i에 파선으로 표기된 라인(21)을 따라 예컨대 박막 별로 싱귤레이션이 이루어지면, 완전히 웨이퍼 레벨로 제조된 소자가 형성되며, 상기 소자는 한 주표면 측에서 접속될 수 있고, 활성 영역에 대하여 밀봉 방식으로 폐쇄된 캡슐을 갖게 된다. 특히 상기 소자는 표면 장착 가능하게 구현된다.
이때 싱귤레이션은 안정화 층, 특히 외장에 의해서, 경우에 따라서는 윈도우 층 및 캡슐 소자에 의해서 이루어진다. 이 경우 전술한 소자들 내부에서는 싱귤레이션 공정으로 인하여 예컨대 톱니 자국과 같은 분리 자국이 형성될 수 있다.
예컨대 도 2에 도시된 소자에 상응하는 렌즈 또는 광 결합 능력 또는 광 결합 해제 능력을 상승시키는 마이크로 구조물과 같은 광학 소자도 또한 여전히 윈도우 층(170) 내부에 있는 웨이퍼 조립체로서, 예컨대 에칭과 같은 마이크로 리소그래피 방법 또는 스탬핑에 의해서 형성될 수 있다.
웨이퍼 조립체를 안정시키는 안정화 층은 또한 다중으로 적용될 수도 있음을 유념해야 한다. 바람직하게 광에 의해서 형성될 수 있도록 형성된 제 1 안정화 층은 제 2 안정화 층을 제공한 후에 그리고 경우에 따라서는 제 2 안정화 층을 경화한 후에 제거될 수 있다. 바람직한 것은, 상기 제 1 안정화 층이 제 2 안정화 층의 경화 후에 제거되어 상기 제 1 안정화 층에 마주 놓인 반도체 영역의 면에 배열되는 것이다.
실시예를 참조하여 개략적으로 기술된 방법은 당연히 상기 실시예에만 한정되지 않는다.
또한 대안적으로 또는 추가적으로는, 캐리어 층(300)으로부터 이격되어 마주 놓인 반도체 연속층의 면에, 도 4a에 따라 특히 금속을 포함하는 미러층이 제공된 다음에 상기 반도체 연속층이 미러층 측에서 예컨대 접착 또는 웨이퍼 본딩 방법에 의하여 추가 캐리어 층 상에 배열되고/배열되거나 고정될 수 있다. 그 다음에 상기 캐리어 층이 제거될 수 있음으로써, 상기 추가 캐리어 층과 반도체 연속층 사이에는 미러층이 배열된다. 상기 추가 캐리어 층 및/또는 미러층은 추가의 방법에서 도 4의 캐리어 층에 상응하게 처리될 수 있다. 이때 캐리어 층에 의해서 둘러싸일 수 있는 반도체 연속층의 성장 기판은 바람직하게 분리된다(전술한 실시예에 따라 캐리어(3)가 싱귤레이션 과정에서 추가 캐리어 층으로부터 형성되는 도 7의 실시예를 참조할 것).
또한 상기 방법에 따라서는 다수의 광전 소자를 구비한 장치도 제조될 수 있다.
도 5에는 본 발명에 따른 장치의 일 실시예가 개략적인 단면도를 참조하여 도시된다.
측방 방향으로 나란히 배열된, 예컨대 3개의 광전 소자(1)의 접속부(11 및 12)는 각각 외부 접속부(23 및 24)와 도전 접속된다. 광전 소자의 배열 상태는 웨이퍼 조립체 내부에 있는 반도체 기능 영역(2)의 배열 상태에 상응한다. 도시된 장치는 연속하는 일체형의 외장(4) 및/또는 캡슐 부재(18)에 의해서 형성된 캡슐(16)에 의하여 기계적으로 안정되고, 손상적인 외부 영향으로부터 보호된다. 이와 같은 장치는, 형성되는 광전 부품 또는 장치가 특히 어레이로서 평탄하게 배열될 수 있는 다수의 반도체 기능 영역들에 의하여 둘러싸이는 방식으로 도 4i에 도시된 구조물이 싱귤레이션되는 경우에는, 상기 구조물로부터 형성될 수 있다. 반도체 기능 영역의 활성 영역에 대한 도시는, 개관을 명확하게 할 목적으로 도 5에서는 생략된다.
외장(4)이 안정화 층으로서 또는 추가로 제공된 안정화 층, 예컨대 윈도우 층으로서 적합하게 형성된 경우에는, 전술한 실시예에 상응하게 반도체 기능 영역의 캐리어(3)가 생략될 수도 있다.
캡슐 부재가 충분히 얇게 형성되면, 고출력 소자의 형성 또는 고출력 소자의 어레이의 형성이 용이해지는데, 그 이유는 작동 중에 형성되는 손실 열이 예컨대 상기 고출력 소자가 배열되거나 그리고/또는 고정될 수 있는 외부 히트 싱크로 방출되는 과정이 상기 캡슐 부재를 통과함으로써 개선되기 때문이다. 상기 고출력 소자는 예컨대 레이저 또는 고출력 발광 다이오드로서 구현될 수 있다.
개별 반도체 기능 영역들을 도전 접속시키는 외부 접속부들이 경우에 따라서는 리소그래피, 특히 마이크로 리소그래피에 의하여 도 5에 도시된 결합체, 특히 캡슐 부재 내부에 통합될 수 있음으로써, 본 발명에 따른 장치의 작고 콤팩트한 형성이 간단히 성취될 수 있다. 이러한 목적을 위하여 예컨대 반도체 기능 영역으로부터 이격되어 마주 놓인 상기 캡슐 부재의 표면은 상응하게 형성되고, 외부 접속부들은 형성된 구조물 내부에 예컨대 금속화 층으로서 배열될 수 있다. 상기 금속 증착은 예컨대 갈바닉 공정에 의해서 이루어질 수 있다.
또한 다수의 장치 또는 하나의 장치가 하나 또는 다수의 개별 광전 소자와 도전 접속될 수 있다. 상기 장치 및 소자는 경우에 따라 공통으로 작동될 수 있다.
실질적으로 도 3에 도시된 소자에 상응하는 광전 소자도 또한 도 4에 도시된 방법에 비해 약간 변형된 방법에 따라서 제조될 수 있다. 이러한 목적을 위하여, 연결 도체 물질 및 절연 물질은 예컨대 활성 영역을 관통하는 관통구 영역에서 도 4b의 중간 공간(20)에 배열된다. 반도체 기능 영역의 에지 영역은 바람직하게 절연 물질 및/또는 연결 도체 물질의 배열을 용이하게 하기 위하여 상응하게 계단식으로 형성되거나 경사지게 형성된다. 캐리어 층이 안정화 층에 의해서 지지되는 구조물로부터 바람직하게는 완전히 분리됨으로써, 금속을 포함하는 미러층, 특히 금속 미러층이 추후에 제 2 주표면 측에서 반도체 기능 영역에 제공될 수 있다.
삭제
광전 소자를 제조하기 위한 방법에 상응하는 일 실시예는 도 6에서 도 6a 내지 6e에 개략적으로 도시된 중간 단계들을 참조하여 도시된다.
제일 먼저, 도 6a의 단면도를 참조하여 도시된 바와 같이, 캐리어 층(300) 상에 배열되고 광선 발생 또는 광선 흡수를 목적으로 제공된 활성 영역(400)을 포함하는 반도체 연속층(200)이 웨이퍼 조립체에 제공된다. 상기 캐리어 층은 예컨대 반도체 연속층이 그 위에서 에피택셜 방식으로 성장된 성장 기판에 의해서 제공될 수 있다.
그 다음에 반도체 연속층(200)이 예컨대 에칭 공정과 더불어 포토 리소그래피 공정에 의해서, 중간 공간(20)에 의해 공간적으로 상호 분리된 다수의 반도체 기능 영역(2)으로 형성된다(도 6b 참조). 이때, 반도체 기능 영역의 활성 영역을 측방 방향으로 제한하는 측면(26)이 형성된다. 도 6은 개관을 명확하게 할 목적으로 단 하나의 반도체 영역(2)을 도시한다.
반도체 기능 영역(2) 또는 아직 형성되지 않은 반도체 연속층(200) 상에는 예컨대 ZnO:Al을 포함하는 전류 확산 층이 제공된다(도 6b). 이러한 목적을 위해서는 예컨대 스퍼터링이 특히 적합하다. 전류 확산 층이 상기 형성되지 않은 반도체 연속층 상에 제공되면, 상기 전류 확산 층은 반도체 기능 영역의 원하는 구조물에 따라 형성되거나 또는 전체 표면에 걸쳐서 그리고 형성되지 않은 상태로 제공될 수 있다. 전류 확산 층이 전체 표면에 걸쳐서 형성되지 않은 상태로 제공되는 경우에는, 상황에 따라 반도체 기능 영역 및 전류 확산 층 내부에 있는 반도체 연속층의 형성이 하나의 방법 단계에서, 예컨대 공통의 마스크를 사용하여 이루어질 수 있다.
반도체 기능 영역(2) 또는 아직 형성되지 않은 반도체 연속층(200) 상에는 예컨대 ZnO:Al을 포함하는 전류 확산 층이 제공된다(도 6b). 이러한 목적을 위해서는 예컨대 스퍼터링이 특히 적합하다. 전류 확산 층이 상기 형성되지 않은 반도체 연속층 상에 제공되면, 상기 전류 확산 층은 반도체 기능 영역의 원하는 구조물에 따라 형성되거나 또는 전체 표면에 걸쳐서 그리고 형성되지 않은 상태로 제공될 수 있다. 전류 확산 층이 전체 표면에 걸쳐서 형성되지 않은 상태로 제공되는 경우에는, 상황에 따라 반도체 기능 영역 및 전류 확산 층 내부에 있는 반도체 연속층의 형성이 하나의 방법 단계에서, 예컨대 공통의 마스크를 사용하여 이루어질 수 있다.
삭제
전류 확산 층이 반드시 TCO 물질을 포함할 필요는 없다. 경우에 따라서는, 활성 영역 내부로의 균일한 전류 인가를 목적으로 형성될 수 있는, 금속을 포함하는 전류 확대 구조물, 특히 금속 전류 확대 구조물 및/또는 흡수 작용하는 전류 확대 구조물이 대안적으로 또는 추가적으로 제공될 수도 있다. 균일한 전류 인가는 전류 확대 구조물을 상응하게 형성함으로써, 예컨대 금속 중앙 영역으로부터 출발하는 금속 핑거 및/또는 반도체 기능 영역의 에지 영역 주변을 바람직하게는 완전히 둘러싸는 금속 프레임 구조물에 의해서 성취될 수 있다. 상기 전류 확대 구조물이 캐리어 층으로부터 이격되어 마주 놓인 상기 반도체 기능 영역의 표면을 바람직하게는 완전하게 덮지 않음으로써, 결과적으로 반도체 기능 영역의 표면, 특히 제 1 주표면(6)의 적어도 한 부분 영역은 전류 확대 구조물을 갖지 않게 된다. 그럼으로써, 상기 구조물에 의해서 커버 되었거나 또는 차폐된 활성 영역 영역에서의 흡수가 적절하고, 상기 구조물이 없는 반도체 기능 영역의 표면 영역으로 광선이 실질적으로 완전하게 투과되는 경우에는, 상기 반도체 기능 영역 내부로의 균일한 전류 인가가 성취될 수 있다.
그 다음에 절연 물질, 예컨대 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물이 측면(26) 영역에 배열된다.
바람직하게 상기 절연 물질은 특히 직접 반도체 기능 영역(2)의 측면(26)에서 캐리어 층(30)에 마주 놓인 상기 반도체 기능 영역의 제 1 주표면(6)을 따라서 수직 방향으로 활성 영역을 거쳐서 상기 캐리어 층의 방향으로 또는 상기 캐리어 층까지 연장된다. 상기 절연 물질은 바람직하게 예컨대 스퍼터링에 의해서 제일 먼저 전체 표면에 제공된 후에 상기 캐리어 층으로부터 이격되어 마주 놓인 반도체 기능 영역의 표면, 특히 전류 확산 층과 중첩되는 영역에서 및/또는 중간 공간(20)의 영역에서 국부적으로 제거된다. 상기 반도체 기능 영역의 경사부 또는 전류 확산 층과 반도체 기능 영역 사이의 계단은 절연 물질의 제공을 용이하게 하고, 절연 물질에 의해서 형성되는 절연 물질 층 내부에 균열이 형성될 위험을 줄여준다.
절연 물질이 제거된 영역에는, 예컨대 Ti, Pt, Au 또는 상기 물질들 중 적어도 하나의 물질과의 합금을 포함하는 연결 도체 물질(8)가 배열되어 있으며, 상기 연결 도체 물질은 반도체 기능 영역의 제 1 주표면(6) 측에서 전류 확산 층을 통해 상기 반도체 기능 영역과 도전 접속된다. 이러한 목적을 위해서, 예컨대 특히 상응하게 형성된 마스크를 이용한 진공 증착이 적합하다.
상기 연결 도체 물질은 반도체 기능 영역의 에지 영역에서 절연 물질 및 측면(26)을 따라 활성 영역(400)을 거쳐 반도체 기능 영역(2)의 제 2 주표면(13)까지 연장된다. 단락을 야기하는, 연결 도체 물질와 활성 영역 사이의 직접적인 접촉이 절연 물질에 의해서 방지된다.
캐리어 층으로부터 이격되어 마주 놓인 도 6b에 따른 구조물의 면에는, 경우에 따라 또 하나의 반사 방지 코팅부 또는 하나 또는 다수의 층을 포함하는 다른 방식의 광학 템퍼링 부분이 제공될 수 있다. 완성된 광전 소자에 의해 방출되거나 또는 흡수될 광선의 반사 손실과 연관된, 추후에 제공될 물질에 대한 과도한 굴절 지수 도약은 반사 방지 코팅부에 의해서 줄어들 수 있다. 특히 절연 물질은 방사 방지 층으로서, 예컨대 λ/4 층으로서 구현될 수 있다.
그 다음에 캐리어 층(300)으로부터 이격되어 마주 놓인 반도체 기능 영역(2)의 면으로부터 광선을 투과시킬 수 있는 안정화 층(500)이 도 6b의 구조물 상에 배열된다. 예컨대 상기 안정화 층은 스핀 코팅에 의해서 제공되고, 예컨대 후속하는, 특히 온도 지원된 경화 공정에 의해서 고정된다. 이러한 목적을 위해서는, 스핀-온 산화물 또는 래커 코팅이 상기 안정화 층을 위한 물질로서 특히 적합하다. 상기 안정화 층은 바람직하게 일체형으로 형성된다. 경우에 따라서는 상기 안정화 층이 2개 이상의 부재로도 형성될 수 있는데, 예컨대 윈도우 층 그리고 바람직하게는 상기 윈도우 층과 관련하여 접착 중개 기능을 하는 외장으로부터, 도 4와 관련하여 기술된 실시예에 상응하게 형성될 수도 있다. 이와 같은 내용은 도 6c의 개략적인 단면도에 파선으로 지시된다.
상기 안정화 층이 반도체 기능 영역들을 부분적으로 변형시키고, 웨이퍼 조립체를 기계적으로 안정시킴으로써, 안정화 작용하는 캐리어 층이 생략될 수 있다. 캐리어 층이 추후에 예컨대 에칭 공정 또는 레이저 제거 방법 또는 레이저 분리 방법에 의해서 완전히 제거됨으로써, 상기 웨이퍼 조립체는 반도체 기능 영역의 제 2 주표면(13) 측에서 추가의 처리를 위해 사용될 수 있다.
그 다음에 안정화 층으로부터 이격되어 마주 놓인 상기 웨이퍼 조립체의 면에서는, 예컨대 금속 또는 AuGe와 같은 합금을 포함하는 특히 전도성 미러층(22)이 반도체 기능 영역 상에 배열된다. 그 결과로 얻어지는 구조물은 도 6d의 개략적인 단면도를 참조하여 도시된다.
미러층(22)은 예컨대 진공 증착 또는 스퍼터링 방법을 통해서, 특히 적합하게 형성된 마스크를 사용하여 제공될 수 있다. 바람직하게 상기 미러층은, 제 2 주표면 측에서 노출되는 연결 도체(8) 상에 상기 미러층의 물질로 이루어진 층(22a)이 배열되고, 상기 층(22a)이 특히 바람직하게는 상기 미러층의 두께와 대등한 두께를 갖거나 또는 상기 층(22a)의 두께가 미러층의 두께와 동일하도록 제공된다. 상기 미러층은 반도체 기능 영역의 제 2 주표면(13) 측에서 상기 반도체 기능 영역과 도전 접속되고, 상기 층(22a)은 반도체 기능 영역의 제 1 주표면(6) 측에서 상기 반도체 기능 영역과 도전 접속된다. 상기 미러층(22) 및 상기 층(22a)이 대등한, 특히 동일한 두께를 가짐으로써, 추후에 형성될 광전 소자의 전기적 콘택팅을 위해 제공된 상기 구조물 - 미러층 및 층(22a) - 이 반도체 기능 영역에 걸쳐서 균일하게 성장될 수 있으며, 이와 같은 내용은 예컨대 마찬가지로 콘택팅을 위해서 이용되는 후속 구조물의 제공을 용이하게 한다. AuGe는 반사율이 동일하게 높은 경우에, 한편으로는 예컨대 GaP를 기초로 하는 반도체 물질, 특히 Ⅲ-Ⅴ-물질에 대한 바람직한 전기적 콘택 특성을 특징으로 하고, 다른 한편으로는 연결 도체 물질와 같은 금속 포함 물질에 대한 바람직한 전기적 콘택 특성을 특징으로 한다.
상기 미러층은 바람직하게 반도체 기능 영역에서 형성될 또는 상기 반도체 기능 영역에 의해서 흡수될 광선에 대하여 반사 작용하도록 형성된다. 그럼으로써, 예컨대 광선을 방출하는 소자의 효율은 광전 소자로부터의 광선 결합 해제가 증가하고 보다 큰 지향성으로 이루어짐으로써 상승할 수 있다.
그 다음에, 안정화 층에 마주 놓인 웨이퍼 조립체의 면에 추가의 절연 물질(10a)가 바람직하게는 우선 전체 표면에 걸쳐서 배열된다. 상기 절연 물질은 바람직하게 절연 물질(10)와 동일하거나 그리고/또는 추가의 절연 물질(10a)는 실리콘 질화물, 실리콘 산화물 또는 실리콘 산질화물을 포함한다. 우선 전체 표면에 걸쳐서 제공된 절연 물질(10a)는 연결 도체 물질(8) 또는 반도체 기능 영역(2)과 중첩되는 영역에서 국부적으로, 예컨대 습식 화학 에칭 또는 건식 화학 에칭에 의해서 제거될 수 있다. 그 다음에 상기 제거된 영역에 납땜 물질이 배열될 수 있음으로써, 제 1 납땜층(14) 및 제 2 납땜층(15)이 형성된다. 상기 제 1 납땜층은 제 1 주표면 측에서 - 층(22a), 연결 도체 물질(8) 및 전류 확산 층(5)을 통해 - 반도체 기능 영역과 도전 접속되고, 상기 제 2 납땜층은 제 2 주표면(13) 측에서 미러층(22)을 통해 반도체 기능 영역과 도전 접속된다.
상기 반도체 기능 영역은 도 6e의 개략적인 단면도에 상응하게 보호 구조물, 특히 절연 물질(10 및 10a) 그리고 기계적으로 안정적인 안정화 층에 의해서 모든 면이 둘러싸여 있고, 그에 따라 예컨대 밀봉 방식으로 캡슐화된다. 상기 캡슐은 단지 콘택팅을 목적으로 하는 부분 영역에서만 절약된다.
도시된 선(21)을 따라서는, 예컨대 톱질에 의해서 및/또는 박막 별로, 단 하나의 반도체 기능 영역을 갖는 광전 소자로의 싱귤레이션 또는 다수의 반도체 기능 영역들을 갖는 장치로의 싱귤레이션이 이루어질 수 있다. 이 경우 상기 싱귤레이션 과정은 중간 공간(20)의 영역에서 및 특히 안정화 층 그리고 절연 물질(10 및 10a)에 의하여 이루어진다.
따라서, 상기 광전 소자 또는 장치는 완전히 웨이퍼 조립체로서 제조되고, 밀봉식 캡슐 때문에 추가의 보호 하우징이 생략될 수 있다. 지속적인 보호를 위하여, 경우에 따라서는 예컨대 도 4의 소자(180)와 유사한 추가의 캡슐 부재가 상기 웨이퍼 결합 내부에서 제 2 주표면 측에 제공될 수 있다. 그러나 상기 소자의 콘택팅 또는 조립이 캐리어 기판, 예컨대 인쇄 회로 기판상에서는 제 2 주표면 측에서 실행되었고, 상기 조립면이 제 1 주표면에 비해 단지 축소된 정도로만 유해한 외부 영향에 노출되었기 때문에, 상기 소자의 손상 위험을 결정적으로 높이지 않으면서도 추가의 캡슐 부재가 생략될 수 있다.
반도체 기능 영역의 캡슐은, 특별히 예컨대 납땜에 의해서 박막 소자가 인쇄 회로 기판상에 조립될 때에, 특히 표면 장착될 때에 형성되는, 납땜 물질와 추가 절연 물질(10a)의 내부 결합에 의해서 전반적으로 밀봉될 수 있다.
또한 도 6에 따른 방법에서는, 광학 소자가 안정화 층 내부에 형성될 수 있거나 또는 상기 안정화 층의 물질에 발광 변환 물질이 배열될 수도 있다. 전술한 실시예들에서 기술된 추가의 특징들도 도 6에 따른 방법과 연관될 수 있다.
도 9는 도 9a 내지 9i에서 개략적인 단면도 및 개략적인 평면도를 참조하여, 반도체 기능 영역의 전기적 콘택팅을 목적으로 하는 콘택 구조물을 구현하기 위한 다양한 변형예들을 보여준다.
도 9에 도시된 부재들은 모두 함께 완전한 웨이퍼 조립체로서 구현될 수 있다.
도 9a는 반도체 기능 영역(2)의 제 1 주표면(6)에 대한 개략적인 평면도를 도시하고, 도 9b는 선 A-A를 따라 절단된 단면에 해당하는 개략적인 단면도를 도시한다.
도 9a 및 9b에서는, 반도체 기능 영역(2)의 활성 영역(400)을 관통하는 관통구가 측방 홈(27)으로서 형성된다. 홈(27)은 특히 반도체 기능 영역(2)의 측면(28)에서 오목한 부분으로 구현된다. 절연 물질(10)는 상기 측방 홈 내부에 배열된 연결 도체 물질(8)로부터 활성 영역(400)을 절연시키고, 상기 연결 도체 물질은 반도체 기능 영역의 제 1 주표면(6) 측에서 제 1 콘택(7)과 도전 접속된다. 상기 연결 도체 물질은 수직 방향으로 반도체 기능 영역을 따라서, 상기 활성 영역에 마주 놓인 제 2 주표면을 기준으로 제 1 주표면의 방향으로 또는 웨이퍼 조립체의 캐리어 층의 방향으로 연장된다. 캐리어 층 및 제 2 주표면은 도 9a 및 9b에는 명확하게 도시되어 있지 않다(이와 관련해서는 전술한 실시예들을 참조할 것). 본 도면에 도시된 변형예는 특히 도 1, 2, 7 및 8에 도시된 실시예들에 따른 소자에 적합하지만, 경우에 따라서는 도 3에 따른 소자에도 사용될 수 있다.
상기와 같은 콘택 구조물을 제조하는 경우에는, 웨이퍼 조립체의 반도체 연속층(200) 내부에서 제일 먼저 관통구가 형성될 수 있는데, 상기 관통구는 바람직하게 특히 모든 측방 면이 반도체 연속층에 의해 제한된 리세스(9)로서 구현된다(도 9c에 도시된 웨이퍼 조립체의 개략적인 평면도 참조). 그 다음에 상기 관통구가 바람직하게는 연결 도체 물질(8)로 채워진다. 특히 바람직한 것은, 관통구의 벽을 피복하고/피복하거나 관통된 활성 영역을 연결 도체 물질로부터 전기적으로 절연시킬 수 있는 절연 물질(10)를 사전에 관통구 영역에 배열하는 경우이다. 그리고나서 반도체 연속층(200)을 반도체 기능 영역(2)들로 형성하는 공정이 이루어질 수 있다. 상기 형성 공정에서는 바람직하게, 반도체 기능 영역(2)들이 예컨대 도 9a 및 9b에 따라 측방 방향으로 하나의 홈을 갖도록, 관통구에 의해서 형성된다. 이와 같은 내용은 도 9c에 파선으로 지시되어 있으며, 상기 파선을 따라서 반도체 연속층이 바람직하게 반도체 기능 영역(2)들로 형성된다.
경우에 따라서는, 연결 도체 물질(8) 및/또는 절연 물질(10)를 관통구 영역에 배열하는 과정이 반도체 연속층을 반도체 기능 영역들로 형성하는 공정 다음에 이루어질 수도 있다.
전술한 변형예와 달리, 도 9d에는 평면도로 도시되어 있고 도 9e에는 선 D-D를 따라 절단된 단면도로 도시되어 있는 변형예에서는, 반도체 기능 영역(2)이 측방 방향 홈을 갖지 않는다. 절연 물질(10)는 활성 영역(400)을 측방 방향으로 제한하는 평탄한 측면(26)에 배열된다. 연결 도체 물질(8)는 제 1 주표면(6)과 도전 접속되어 있고, 수직 방향으로 반도체 기능 영역(2)의 제 2 주표면(13)까지 연장된다. 제 2 주표면 측에서는, 연결 도체 물질이 제 1 접속부(11)와 도전 접속된다. 연결 도체 물질(8) 또는 제 1 접속부(11)와 제 2 주표면(13) 사이의 직접적인 전기적 콘택은 절연 물질(10)에 의해서 방지된다. 상기 제 2 주표면은 제 2 접속부(12)와 도전 접속된다. 활성 영역의 단락 위험을 전반적으로 줄이기 위하여, 절연 물질(10)는 바람직하게 한 방향으로 측면(26)과 평행하게, 연결 도체 물질(8)보다 큰 연장부를 갖는다. 이와 같은 콘택 구조물은 예컨대 도 3에 도시된 소자에 특히 적합하다.
도 3에 도시된 소자와 달리, 상기 연결 도체 물질은 도 9d 및 9e에서 수직 방향으로 한 면에서, 즉 반도체 기능 영역(2)의 단 하나의 측면(26)을 따라 진행한다.
그와 달리, 도 9f에서는 개략적인 평면도로 그리고 도 9g에서는 선 F-F를 따라 절단된 개략적인 단면도로 도시된 변형예에서는, 상기 연결 도체 물질이 측방 방향으로 모든 면에서 반도체 기능 영역(2) 주변에 배열된다.
도 9h에는 콘택 구조물의 추가 변형예에 대한 단면도가 도시된다. 연결 도체 물질(8)는 반도체 기능 영역의 제 1 주표면(6)과 도전 접속되어 있고, 제 2 주표면 측에서는 절연 물질(10)에 의하여, 반도체 기능 영역(2)에 대한 직접적인 전기적 콘택과 관련하여 상기 반도체 기능 영역의 제 2 주표면(13) 측에서 절연된다. 상기 제 2 주표면 측에서는, 연결 도체 물질이 제 1 접속부(11)를 형성한다. 경우에 따라서는, 제 1 접속부(11) 및/또는 연결 도체 물질(8)를 각각 일체형으로 형성하는 대신에, 별도의 제 1 접속부 및/또는 별도의 추가 절연 물질이 제공될 수 있다(이와 관련해서는 예컨대 도 1을 참조할 것). 제 2 주표면(13)과 특히 직접적으로 도전 접속된 제 2 접속부(12)는 다이오드 콘택팅의 반대 극을 형성한다. 연결 도체 물질(8)는 반도체 기능 영역(2)을 바람직하게는 클램프 형태로 둘러싼다. 상기 연결 도체 물질이 활성 영역(400)을 관통하는 관통구(29) 영역에 배열된다면, 도시된 콘택 구조물은 도 1, 2, 7 또는 8에 따른 소자를 위해 특히 적합하다. 상기 연결 도체 물질이 상기 활성 영역을 측방 방향으로 제한하는 측면(26)을 따라서 연장되면, 도 9h에 도시된 콘택 구조물은 특히 도 3에 따른 소자를 위해 적합하다.
도 9i에는 반도체 기능 영역(2)의 콘택 구조물의 추가 변형예가 단면도를 참조하여 개략적으로 도시된다.
도 9에 도시된 콘택 구조물과 달리, 제 1 콘택(7) 및 제 2 콘택(30)은 반도체 기능 영역의 공통의 면, 특히 캐리어 층의 웨이펴 결합체 내부에 있는 면 또는 상기 소자의 캐리어로부터 이격되어 마주 놓인 면에 배열된다. 반도체 기능 영역의 도시되지 않은 제 2 주표면 측에서 상기 반도체 기능 영역의 콘택팅을 가능케 하기 위하여, 제 1 콘택과 연결되어 있고 절연 물질(10)를 통해 활성 영역(400)으로부터 절연된 연결 도체 물질(8)는 제 2 주표면의 방향으로 연장되고, 상기 제 2 콘택(30)과 연결된 추가의 연결 도체 물질(8a)는 제 2 주표면의 방향으로 연장된다. 또한 제 1 주표면(6) 상에는 추가의 절연 물질(10a)가 배열되어 있으며, 상기 추가의 절연 물질은 반도체 기능 영역(2), 특히 상기 반도체 기능 영역의 측벽에 대하여 보호 작용 및 보호막 형성 작용을 할 뿐만 아니라, 활성 영역의 단락 위험도 또한 상기 제 2 콘택(30)을 통하여 감소시킨다.
반도체 기능 영역 또는 반도체 연속층이 예컨대 웨이퍼 조립체 내부에서 적합한 에칭에 의하여 형성될 수 있음으로써, 활성 영역은 도 9i에 도시된 바와 같이 반도체 기능 영역의 공통의 면에 배열된 콘택(7 및 30)에 의하여 전기적으로 콘택팅 될 수 있다. 상기 콘택(7 및 30)은 특히 활성 영역(400)의 다양한 면으로부터 상기 활성 영역과 도전 접속된다.
연결 도체 물질(8)는 관통구(29) 영역에서 연장되거나 또는 활성 영역을 측방 방향으로 제한하는 측면(26)을 따라서 연장되며, 이 경우 관통구는 바람직하게 측방 방향으로 모든 면이 반도체 기능 영역에 의해 제한된 반도체 기능 영역의 리세스로서 구현된다.
도 10은 광전 소자를 제조하기 위한 본 발명에 따른 방법의 제 3 실시예를 도 10a 내지 10k에 개략적으로 도시된 중간 단계들을 참조하여 도시한다.
제일 먼저, 도 10a의 개략적인 단면도를 참조하여 도시된 바와 같이, 캐리어 층(300) 상에 배열되어 있고, 광선 발생 또는 광선 흡수의 목적으로 제공된 활성 영역(400)을 포함하는 반도체 연속층(200)이 웨이퍼 조립체로서 제공된다.
캐리어 층(300)은 바람직하게 반도체 연속층(200)이 그 위에서 에피택셜 방식으로 성장된 성장 기판으로부터 형성된다. 상기 반도체 연속층은 예컨대 GaN을 기초로 한다. 성장 기판으로서는 예컨대 SiC 캐리어 층 또는 사파이어 캐리어 층이 특히 적합하다. 그러나, 사파이어를 포함하는 성장 기판은 실리콘 탄화물을 포함하는 성장 기판과 비교할 때 통상적으로 보다 저렴하지만, 사파이어는 SiC보다 훨씬 더 낮은 도전성을 갖는 경우가 많다. 캐리어 층(300)이 제조 방법의 진행 중에 제거되거나 그리고/또는 상기 캐리어 층이 제조될 광전 소자의 전기 콘택팅에 참여하지 않으면, 사파이어 기판을 사용하는 것이 바람직하다.
반도체 연속층, 특히 활성 영역은 바람직하게 InGaN을 포함한다. 또한 상기 활성 영역은 효과적인 광선 발생 또는 효과적인 광선 흡수를 목적으로 다중 양자 웰 구조물로서 구현될 수도 있다.
반도체 연속층의 두께는 예컨대 10 ㎛ 미만, 바람직하게는 6 ㎛ 미만일 수 있다.
반도체 연속층(200)은 또한 제 1 주표면(6) 및 활성 영역(400)을 기준으로 상기 제 1 주표면에 마주 놓인 제 2 주표면(13)을 포함하며, 이 경우 반도체 연속층(200)은 제 2 주표면(13) 측에서 캐리어 층(300) 상에 배열된다.
그 다음에 도 10b에 도시된 바와 같이, 제 1 콘택층(700)이 캐리어 층(300)에 마주 놓인 면에, 특히 반도체 연속층(200)의 제 1 주표면(6)에 제공된다. 바람직하게는, 제일 먼저 제 1 콘택층(700)의 제 1 층(710)이 반도체 연속층 상에 제공되는데, 상기 제 1 층은 반도체 연속층에 대한 전기 콘택을 형성하기에 특히 적합하다.
그 다음에 상기 제 1 층상에 콘택층(700)의 제 2 층(720)이 제공되는데, 상기 제 2 층의 물질은 제 1 층의 물질에 비해 바람직하게는 비교적 자유롭게 선택될 수 있다. 특히 상기 제 2 층을 위해서는 상기 제 1 층의 물질에 비해 저렴한 물질이 사용될 수 있다.
제 1 층(710)은 반도체 연속층(200)과 제 2 층(720) 사이에 배열된다. 콘택층(700)은 예컨대 진공 증착에 의해서 반도체 연속층(200) 상에 제공된다.
GaN을 포함하는 물질에 대한 우수한 전기 콘택을 형성하기 위해서는, 예컨대 Pt를 포함하는 또는 Pt로 이루어진 제 1 층(710)이 특히 적합하다. 고가의 콘택을 형성하기 위하여, 상기 층은 비교적 얇게, 예컨대 100 nm 미만, 바람직하게는 40 nm 미만의 두께로 구현될 수 있다. 제 2 층으로서는 예컨대 Au를 포함하는 층이 특히 적합하다. Au는 Pt에 비해 비교적 저렴하다. 제 2 층(720)은 바람직하게 제 1 층(710)의 두께보다 큰 두께를 갖는다. 제 2 층(720)은 보다 큰 두께 때문에 바람직하게는 콘택의 전류 용량을 결정한다. 상기 제 2 층은 바람직하게 500 ㎛ 이상, 특히 바람직하게는 800 ㎛ 이상의 두께를 갖는다. 1000 ㎛의 두께를 갖는 제 2 층이 특히 바람직하다고 증명된다.
반도체 연속층(200)은 바람직하게 활성 영역(400)을 기준으로 마주 보도록 배열된 2개의 면에서 상이한 도전 타입을 갖는다. 예컨대 캐리어 층(300)에 마주 놓인 면의 측에서는 연속층(200)이 p 전도성으로 형성되었고, 캐리어 층을 향하고 있는 면의 측에서는 연속층이 n 전도성으로 형성된다. 이와 같은 형성예는 특히 에피택셜 성장 중에 이루어지는 반도체 연속층의 적합한 도핑에 의해서 성취될 수 있다. GaN을 기초로 하는 p 전도성 물질에 대한 전기 콘택을 형성하기 위해서는 Pt가 특히 적합하다.
제 1 콘택층(700)은 바람직하게 전체 표면에, 실질적으로는 캐리어 층으로부터 이격되어 마주 놓인 반도체 연속층(200)의 전체 표면에 제공된다.
그 다음에 도 10c에 도시된 바와 같이, 다수의 제 1 콘택(7)이 형성되도록 콘택층(700)이 형성된다. 이와 같은 방식의 형성은 예컨대 습식 에칭 또는 건식 에칭과 같은 에칭 공정에 의해서, 및/또는 경우에 따라서는 예컨대 포토 래커 코팅 마스크 또는 하드 마스크, 특히 금속 마스크와 같은 적합하게 형성된 마스크와 조합된 역 스퍼터링에 의해서 이루어질 수 있다. Au를 포함하는 제 2 층(720)의 형성을 위해서는 에칭이 특히 적합하고, Pt를 포함하는 제 1 층(710)의 형성을 위해서는 역 스퍼터링이 특히 적합하다. 특별히 경우에 따라서는, 제 1 층 및 제 2 층의 형성을 위하여 하나의 공통 마스크가 사용될 수 있다.
또한 제 1 콘택층(700)이 바람직하게는 제 1 콘택(7) 내부로 형성됨으로써, 실질적으로 추후의 반도체 기능 영역의 표면을 위해 제공된 반도체 연속층의 각 표면 영역은 적어도 하나의 상기와 같은 제 1 콘택(7)을 갖게 된다. 제 1 콘택(7)을 구비한 반도체 기능 영역에 대한 예는 도 10c에 파선으로 표시된 라인에 의해서 제한된다.
반도체 연속층 상에 이웃하여 배열된 2개의, 바람직하게는 임의의 개수의 제 1 콘택들은 바람직하게 직접적인 상호 도전 접속부를 갖지 않는다. 상기 제 1 콘택(7)은 특히 각각 하나의 중앙 영역(70) 및 바람직하게는 적어도 하나의, 특히 바람직하게는 다수의, 상기 중앙 영역으로부터 측방 방향으로 이격되고 상기 중앙 영역과 도전 접속된 부분 영역(들)(71)을 포함한다.
따라서, 제 1 콘택에 의해서 커버된 반도체 연속층의 표면의 부분 영역들에는 특히 상기 커버 기능하는 콘택 구조물이 제공되지 않을 수 있기 때문에, 제 1 콘택에 의해서 커버되지 않은 부분 영역을 통한 광선 결합 해제는 상기 제 1 콘택에서의 흡수 작용에 의해서는 전혀 줄어들지 않는다. 그와 동시에 제 1 콘택(7)을 통해서는 전류가 활성 영역(400) 내부로 비교적 균일하게 평탄하게 유입되는데, 그 이유는 상기 제 1 콘택과 반도체 연속층 사이에 예컨대 부분 영역(71)에 의해서 형성된 다수의 콘택 장소들이 존재하기 때문이다. GaN을 기초로 하는 반도체 물질이 통상적으로는 측방 방향으로 비교적 낮은 전도성을 갖기 때문에, 상기 제 1 콘택의 콘택 장소들은 활성 영역에 전류를 균일하게 공급하기 위하여 측방 방향으로 바람직하게는 비교적 좁게 나란히 배열된다. 활성 영역에 전류를 균일하게 공급하는 과정은, 경우에 따라서는 광선을 투과시킬 수 있는 전도성 산화물을 포함하는 전류 확산 층의 사용에 의해서도 이루어질 수 있다.
도 10d 및 10e에는 반도체 연속층(200)의 제 1 주표면(6)에 대한 개략적인 부분 평면도를 참조하여 제 1 콘택(7)의 두 가지 변형예가 도시된다.
부분 영역(71)들은 각각 하나의 브리지(72)를 통하여 중앙 영역(70)과 연결된다.
도 10d에 따른 변형예에서 하나의 공통적인 브리지(72)는 특히 브리지의 양측에서 상기 브리지로부터 핑거 형태로 돌출하는 부분 영역(71)들을 중앙 영역과 도전 접속시킨다.
그에 비해 도 10e에 따른 변형예에서는 부분 영역(71)이 중앙 영역(70) 주변을 둘러싸는 프레임으로서 구현되었으며, 상기 프레임은 중앙 영역(70)으로부터 출발하여 특히 방사 방향 외부로 진행하는 다수의 브리지(72)를 통하여 상기 중앙 영역(70)과 도전 접속된다.
도 10d 및 10e에 파선으로 도시된 라인은 각각 반도체 기능 영역을 형성하기 위해 제공된 반도체 연속층(200)의 영역을 제한한다.
도 10d 및 10e에 도시된 콘택 실시예의 대안으로서, 제 1 콘택(7)은 또한 예컨대 직사각형 격자 또는 정사각형 격자와 같은 규칙적인 격자의 형태로 된 격자 콘택으로서도 구현될 수 있다. 따라서, 다양한 부분 영역(71)들이 상기 격자의 격자점에서 교차될 수 있다. 이 경우 바람직하게 하나의 격자점은 상기 부분 영역(71)의 측방 방향 연장부에 비해 큰 측방 방향 연장부를 갖는 중앙 영역(70)으로서 형성된다.
그 다음에 도 10f에 도시된 바와 같이, 캐리어 층(300)으로부터 이격되어 마주 놓인 반도체 연속층(200)의 면에서, 특히 제 1 주표면(6) 측에서 상기 반도체 연속층(200) 다음에는 윈도우 층(170), 예컨대 유리판, 특히 붕소 규산염-유리판이 배열된다.
바람직하게 윈도우 층(170)은 예컨대 BCB를 포함하는 접착 중개 층(800)에 의하여 반도체 연속층(200), 특히 웨이퍼 조립체 상에 고정된다.
바람직하게는 윈도우 층(170)뿐만 아니라 접착 중개 층(800)도 또한 활성 영역(400)에 의해서 흡수될 또는 발생될 광선에 대하여 광선을 투과시킬 수 있도록 형성된다.
상기 접착 중개 층은 예컨대 액체 상태로, 예컨대 스핀 코팅에 의해서 웨이퍼 조립체 또는 윈도우 층 상에 제공될 수 있다. 그 다음에 상기 윈도우 층이 접착 중개 층(800)에 의해서 반도체 연속층 상에 고정된다. 이러한 목적을 위하여 상기 윈도우 층은 예컨대 압력이 가해지는 가운데, 접착 중개 층을 구비한 결합체에 압착될 수 있다. 접착 중개 층(800)은 바람직하게 윈도우 층(170)에 대한 접착 중개 작용뿐만 아니라 반도체 연속층(200) 및/또는 제 1 콘택(7)에 대한 접착 중개 작용도 특징으로 한다. 경우에 따라 상기 접착 중개 층은 예컨대 온도 지원 방법에 의해서, 예컨대 200 ℃ 내지 300 ℃의 온도로 가열함으로써 만족할 만하게 또는 완전하게 경화될 수 있다. 그럼으로써, 반도체 연속층 또는 웨이퍼 조립체에 대한 윈도우 층의 기계적인 결합의 안정성이 증가될 수 있다.
상기 접착 중개 층은 500 nm 미만, 바람직하게는 300 nm 미만의 두께를 가질 수 있다. 대략 100 nm의 두께가 특히 적합하다고 증명된다.
윈도우 층(170)이 반도체 연속층(200)을 기계적으로 안정시킬 수 있음으로써, 캐리어 층(300)의 기계적인 안정 작용이 생략될 수 있다. 이러한 목적을 위하여 윈도우 층은 바람직하게 지지대 없이, 특히 적합한 크기의 두께로 형성된다. 상기 윈도우 층은 예컨대 200 ㎛ 미만, 바람직하게는 100 ㎛ 미만의 두께를 갖는다. 따라서, 윈도우 층은 바람직하게 안정화 층으로서 구현된다.
안정화 층이 존재하는 경우에는, 캐리어 층(300)이 추후에 도 10g에 따라 분리될 수 있다. 상기 분리 과정은 예컨대 레이저 리프트 오프(Laser-lift-off) 방법에 의해서 이루어질 수 있다. 이와 같은 방법은 사파이어를 포함하는 캐리어 층을 GaN을 포함하는 반도체 연속층으로부터 분리하기 위해서 특히 적합하다.
반도체 연속층(20)은 전체 캐리어 층(300)의 분리로 인하여 안전화 층으로부터 이격되어 마주 놓인 상기 반도체 연속층의 면에서, 특히 제 2 주표면(13) 측에서, 캐리어 층을 사전에 통과하지 않고서도 전체 표면에 걸쳐 직접 형성에 사용될 수 있다.
대안적으로는, 경우에 따라 캐리어 층이 얇아지거나 또는 국부적으로 제거될 수 있는데, 그 이유는 상기 캐리어 층의 기계적인 안정화 작용이 생략될 수 있기 때문이다. 그러나 그에 비해서 전체 캐리어 층의 분리는 바람직하게 얇은 광전 소자의 형성을 용이하게 한다.
도 10g에 도시된 추가의 한 방법 단계에서는, 중간 공간(20)에 의해 공간적으로 서로 분리된 다수의 반도체 기능 영역(2)들이 형성되도록, 상기 반도체 연속층이 특히 안정화 층으로부터 이격되어 마주 놓인 면으로부터 형성된다. 이와 같은 방식의 형성은 예컨대 습식 에칭 또는 건식 에칭과 같은 에칭에 의해서, 경우에 따라서는 적합하게 형성된 마스크, 특히 포토 래커 코팅 마스크를 사용하여 이루어질 수 있다. 이러한 목적을 위하여 마스크는 제 2 주표면(13) 상에 배열될 수 있고, 형성 후에 제거될 수 있다. 예컨대 50 ㎛ 미만의 측방 연장부를 갖는 비교적 좁은 중간 공간을 형성하기 위해서는, 건식 에칭이 특히 적합하다. 건식 에칭에 의해서는, 구조물이 대략 10 ㎛의 측방 치수까지 매우 효과적으로 형성될 수 있다. 중간 공간이 좁게 구현될수록, 바람직하게 형성에 의해서 야기되는 반도체 물질의 손실은 그만큼 더 줄어든다.
또한, 바람직하게 반도체 기능 영역(2)의 형성과 공통으로 이루어지는 한 방법 단계에서는, 상기 반도체 기능 영역의 활성 영역(400)을 관통하는 관통구가 상기 반도체 기능 영역 내부에 형성된다. 상기 관통구는 바람직하게 개별 반도체 기능 영역(2) 내부에서 리세스(9)로 형성된다. 관통구 및 반도체 기능 영역의 형성은 바람직하게 공통의 마스크를 사용하여 이루어질 수 있다.
활성 영역을 관통하는 상기 관통구는 바람직하게, 리세스(9)가 제 2 주표면(13)으로부터 제 1 주표면(6)까지 이르도록 그리고 제 1 콘택, 특히 상기 제 1 콘택의 중앙 영역(70)이 상기 관통구를 적어도 부분적으로, 바람직하게는 완전히 커버하도록 형성된다. 경우에 따라서는, 상기 제 1 주표면을 향하는 제 1 콘택(7)의 제 1 층 내부까지 또는 제 1 층 앞까지 형성될 수 있다.
관통구를 형성한 후에는, 도 10g에 도시된 바와 같이, 상기 안정화 층으로부터 이격되어 마주 놓인 결합체의 면으로부터 절연 물질(10)가 상기 결합체 상에 제공된다. 상기 절연 물질은 예컨대 Si3N4를 포함하거나 또는 Si3N4로 이루어질 수 있다. 절연 물질을 제공하기 위해서는 예컨대 특히 스퍼터링 또는 PECVD-방법이 적합하다. 바람직하게 상기 절연 물질은 상기 안정화 층으로부터 이격되어 마주 놓인 결합체의 면에서 전체 표면에 걸쳐 제공된다. 예컨대 절연 물질(10)는 특히 500 nm 미만, 바람직하게는 400 nm 미만의 두께를 갖는 절연층을 형성한다. 300 nm의 두께가 특히 바람직하다고 증명된다. 절연 물질(10)는 리세스의 벽을 바람직하게는 실질적으로 완전히 피복하고, 반도체 기능 영역의 측벽에서 그곳에서 노출되는 활성 영역(400)에 대하여 보호 작용 및 보호층 형성 작용을 한다. 바람직하게는 실질적으로 반도체 기능 영역(2)의 전체 노출 표면, 특히 결합체의 전체 노출 표면이 절연 물질(10)로 덮인다.
그 후에 도 10h에 도시된 바와 같이 절연 물질이 국부적으로 결합체로부터 분리된다.
이 경우에는 바람직하게 반도체 기능 영역의 제 1 콘택(7)의 적어도 한 부분 영역, 특히 중앙 영역의 한 부분 영역에는 절연 물질(10)가 없다.
또한 중간 공간(20)의 영역에서도 절연 물질(10)가 국부적으로 결합체로부터 분리됨으로써, 접착 중개층(800)은 상기 중간 공간의 영역에서 노출된다. 바람직하게는 절연 물질이 중간 공간에서 특히 각각 전체 반도체 기능 영역(2) 둘레를 측방으로 둘러싸면서 제거됨으로써, 접착 중개층(800)은 개별 반도체 기능 영역(2) 둘레를 감싸면서 노출된다. 그러나 반도체 기능 영역(2)의 측벽은 바람직하게 절연 물질(10)로 커버된 상태로 유지되고, 그 결과 보호된다.
바람직하게는 또한 반도체 기능 영역(2)의 제 2 주표면(13) 측에서 절연 물질(10)가 국부적으로 제거됨으로써, 개별 반도체 기능 영역(2)의 제 2 주표면(13)은 한 부분 영역에서 노출된다.
상기와 같은 절연 물질(10)의 형성은 예컨대 에칭, 특히 습식 에칭 또는 건식 에칭에 의해서, 경우에 따라서는 적합하게 형성된 마스크와 조합하여 이루어질 수 있다. 이러한 목적을 위해서 건식 에칭이 특히 적합하다.
절연 물질을 제거한 후에, 제 2 주표면(13) 측에서 상기 절연 물질이 없는 반도체 기능 영역(2)의 영역에는, 예컨대 Ti, Pt, Au, Al, Ag와 같은 금속 또는 상기 물질들 중 적어도 하나의 물질과의 합금을 포함하는 제 2 접속부(12)가 배열되며, 상기 제 2 접속부는 제 2 주표면 측에서 반도체 기능 영역과 직접 도전 접속된다.
제 2 접속부가 단층으로 형성된 도 10에 도시된 예의 대안으로서, 상기 제 2 접속부(12)는 또한 다수의 개별 층을 갖는 다층으로 구현될 수도 있다.
바람직한 일 실시예에서, 제 2 접속부는 제 2 주표면(13) 측에서 반도체 물질에 대한 효율적인 전기 콘택을 형성하도록 형성된 제 1 연결층 및 반도체 물질, 예컨대 반도체 기능 영역(2)에 마주 놓인 상기 제 1 연결층의 측에 배열된 제 2 연결층을 포함한다. 상기 제 2 연결층은 상기 제 1 연결층을 보호할 수 있다. 상기 제 1 연결층으로부터 이격되어 마주 놓인 상기 제 2 연결층의 측에 예컨대 임의의 소자를 외부 접속 수단과 납땜시킬 수 있는 납땜층이 제공되면, 상기 제 2 연결층이 바람직하게는 용융된 땜납에 의한 손상에 대하여 제 1 연결층을 보호해준다. 따라서 제 2 연결층은 배리어, 특히 납땜 배리어로서 구현될 수 있다. 그 결과 반도체 물질에 대한 제 1 연결층의 전기 콘택의 손상 위험이 줄어든다.
제 2 접속부의 제 1 연결층은 예컨대 2개의 부분 층, 예컨대 반도체 물질 측에 배열된 제 1 부분층 및 상기 제 1 부분층에 마주 놓인 반도체 물질 측에 배열된 제 2 부분층을 포함할 수 있다.
GaN을 기초로 하는 반도체 물질을 위해서는, 약 3 nm의 두께를 갖고 Ti로 이루어진 제 1 부분층 그리고 약 200 nm의 두께를 갖고 Al로 이루어진 후속하는 제 2 부분층이 특히 적합하다. 티타늄을 포함하는 제 1 부분층 및 알루미늄을 포함하는 제 2 부분층을 포함하는 제 1 연결층은 또한 GaN을 기초로 하는 n 전도성 반도체 물질에 대한 효과적인 전기 콘택의 형성을 위해서도 특히 적합하다.
제 2 접속부의 제 1 연결층도 또한 다수의 부분 영역을 포함할 수 있다. GaN을 기초로 하는 반도체 물질을 위해서는 3개의 부분층을 갖는 제 2 연결층이 적합하다. 상기 제 1 연결층 측에는 예컨대 두께가 약 50 nm이고 Ti로 이루어진 제 1 부분층이 배열된다. 상기 제 1 부분층 상에는 바람직하게 두께가 약 100 nm이고 Pt로 이루어진 제 2 부분층이 배열되어 있으며, 상기 제 2 부분층 다음에는 재차 두께가 약 1000 nm이고 Au로 이루어진 제 3 부분층이 배열된다. 이와 같이 형성된 제 2 연결층은 납땜 배리어로서 특히 적합하다.
또한 관통구 영역에는 예컨대 Ti, Pt, Au, Al, Ag, Sn과 같은 금속 또는 상기 물질들 중 적어도 하나의 물질과의 합금을 포함하는 연결 도체 물질(8)가 배열됨으로써, 상기 연결 도체 물질(8)는 제 1 콘택(7)과 그리고 그와 더불어 반도체 기능 영역(2)의 제 1 주표면(6)과 도전 접속된다. 바람직하게 상기 연결 도체 물질은 상기 제 1 콘택과 직접 기계적으로 접촉된다. 상기 연결 도체 물질은 예컨대 진공 증착에 의해서 관통구 내부에 배열될 수 있다. 연결 도체 물질로서는 Au가 특히 적합하다.
리세스(9)가 바람직하게는 연결 도체 물질로 채워짐으로써, 상기 리세스는 완전히 채워지게 되고, 상기 연결 도체 물질은 제 2 주표면(13) 측에서 제 1 접속부(11)를 형성하며, 상기 제 1 접속부는 바람직하게 관통구의 측방 연장부보다 큰 측방 연장부를 갖는다. 따라서, 상기 제 1 접속부 및 연결 도체는 특히 일체형으로 구현될 수 있다. 연결 도체 물질(8)가 제 2 주표면(13)의 제 1 접속부와 마찬가지로 절연 물질(10)를 통해 활성 영역으로부터 전기적으로 절연됨으로써, 소자의 작동 중에 발생될 수 있는 상기 연결 도체 물질을 통한 상기 활성 영역의 단락 또는 상기 제 2 주표면을 통한 상기 2개 접속부의 단락이 방지된다. 또한 상기 제 1 및 제 2 접속부는 제 2 주표면(13) 측에 배열되고, 측방 방향으로 서로 이격된다.
도 10에 도시된 것과 달리, 연결 도체 물질(8)를 통해 형성된 연결 도체 및/또는 제 1 접속부(11)는 또한 다층으로 구현될 수도 있다. 바람직하게 상기 연결 도체는 단층으로 구현되거나 그리고/또는 예컨대 Au를 포함한다.
제 2 주표면(13) 측에서 연결 도체 상에는 제 1 접속부(11)가 배열될 수 있으며, 상기 제 1 접속부는 예컨대 제 2 접속부에 대한 전술한 실시예에 따라 다수의 연결층을 포함할 수 있다. 그러나, 바람직하게는 제 1 접속부의 제 2 연결층이 생략될 수 있음으로써, 제 2 주표면 측에서 연결 도체 물질 다음에는 예컨대 Ti로 이루어진 제 1 부분층 및 예컨대 Al로 이루어진 제 2 부분층을 포함하는 제 1 연결층이 배열될 수 있다.
상기 연결 도체 물질 및/또는 접속부는 예컨대 리프트-오프-공정에 의해서 결합체 상에 제공될 수 있다.
그 다음에 이어지는 한 방법 단계에서는, 도 10i가 보여주는 바와 같이, 캡슐층(180)이 상기 결합체 상에 제공된다. 특히 상기 캡슐층(180)은 안정화 층으로부터 이격되어 마주 놓인 상기 결합체의 측으로부터 반도체 기능 영역 상에 제공된다. 상기 캡슐층은 반도체 기능 영역(2)을 변형시킨다. 특히 상기 캡슐층은 바람직하게 반도체 기능 영역을 집게(plier) 형태로 둘러싼다.
캡슐층(180)은 바람직하게 광선을 투과시킬 수 있도록 형성되었는데, 그 이유는 상기 캡슐층이 수직 방향으로 활성 영역(400)의 영역에 걸쳐서 연장됨으로써, 활성 영역에서 흡수될 또는 상기 구역에서 발생될 광선 중에서 상기 캡슐층에 충돌하는 양이 증가하게 된다. 따라서, 캡슐층(180) 내부에서의 흡수 손실이 줄어들 수 있다.
예컨대 BCB를 포함하는 캡슐층(180)은 바람직하게 스핀 코팅에 의하여 특히 전체 표면에 걸쳐서 결합체 상에 제공되고, 경우에 따라서는 예컨대 온도 상승에 의하여 바람직하게는 완전히 경화된다. 상기 캡슐층은 바람직하게 안정화 층으로부터 이격되어 마주 놓인 상기 결합체의 전체 면을 커버하고, 특히 중간 공간(20)의 영역에 배열된다. 또한 캡슐층(180)은 바람직하게 접착 중개 층(800)과 직접 기계적으로 접촉된다.
전체 표면에 제공된 캡슐층(180)에 의해서 커버될 수 있는 제 1 접속부(11) 및 제 2 접속부(12)를 노출하기 위하여, 상기 캡슐층이 상기 접속 영역에서 제거될 수 있다. 이와 같은 제거 과정은 예컨대 건식 에칭과 같은 에칭에 의해서, 적합하게 형성된 하드 마스크, 예컨대 금속을 포함하는, 특히 알루미늄을 포함하거나 또는 알루미늄으로 이루어진 하드 마스크를 사용하여 이루어질 수 있다. 에칭 수단으로서는 불소를 기초로 하는 에칭 수단, 예컨대 프레온(freon)이 특히 적합하다.
건식 에칭 공정을 위하여 적합하게 형성된 하드 마스크를 형성하기 위해서는, 예컨대 제일 먼저 상기 안정화 층으로부터 이격되어 마주 놓인 결합체의 면에, 특히 캡슐층(180) 상에 알루미늄 층이 전체 표면에 걸쳐서 배열될 수 있다. 그 다음에 포토 래커 코팅이 반도체 기능 영역으로부터 이격되어 마주 놓인 상기 하드 마스크의 면에 제공되고, 적합한 조사 및 현상에 의하여 형성됨으로써, 캡슐층이 제거되어야만 하는 영역에는 포토 래커 코팅이 존재하지 않게 된다. 그 다음에 상기 알루미늄층이 포토 래커 코팅으로 커버되지 않은 영역에서, 예컨대 습식 화학 에칭을 통하여 제거될 수 있음으로써, 하드 마스크가 형성된다. 그 후에 건식 에칭에 의하여 캡슐층이 상기 하드 마스크 층에 의해 커버되지 않은 영역에서 제거될 수 있다. 그 다음에 바람직하게는 상기 하드 마스크가 결합체로부터 제거된다.
상기 노출된 영역에서는, 예컨대 Au 또는 Sn 또는 상기 물질들 중 적어도 하나의 물질과의 합금, 예컨대 AuSn을 포함하는 납땜층(14 및 15)이 접속부 상에 제공되며, 상기 납땜층은 개별 접속부와 도전 접속된다. 상기 납땜층은 예컨대 리프트-오프-공정에 의해서 제공될 수 있다.
그 다음에, 사용 준비가 완료되었고 표면 장착 가능하며, 특히 밀봉 방식으로 캡슐 처리된 광전 소자가 라인(21)을 따라서 싱귤레이션될 수 있는데, 상기 광전 소자는 상기 싱귤레이션 과정 직후에 웨이퍼 조립체로부터 외부 인쇄 회로 기판상에 연결될 수 있다. 상기 광전 소자는 특히 박막 소자로서 구현되었고, 완전히 디스크 결합체(웨이퍼 조립체) 내부에서 웨이퍼 레벨로 제조된다. 비용 집약적인 준비 단계들 및 와이어 본딩이 바람직하게 생략될 수 있다.
상기 싱귤레이션 과정의 바람직한 일 변형예에서는 본 발명에 따른 방법 중에 분리용 라인이 형성되는데, 상기 분리용 라인은 바람직하게 결합체를 안정시키는 층, 본 실시예에서는 윈도우 층(170)에 마주 놓인 상기 결합체의 면으로부터 상기 안정화 기능하는 층 내부까지 돌출한다. 예컨대 상기 분리용 라인은 중간 공간(20)의 영역에서 및/또는 건식 에칭에 의해서 형성된다. 전술한 방법에서 상기와 같은 분리용 라인은 바람직하게, 상기 분리용 라인이 캡슐층, 접착 중개층 내지 윈도우 층 내부까지 미치기는 하지만 상기 층들을 완전히 관통하지는 않도록 형성된다. 상기 윈도우 층의 안정화 작용은 바람직하게 상기 윈도우 층 내부로 돌출하는 분리용 라인에 의해서 전혀 손상되지 않는다. 싱귤레이션을 위하여, 결합체를 안정시키는 층은 반도체 기능 영역에 마주 놓인 면에서 얇아질 수 있다. 상기 안정화 층이 분리용 라인까지 얇아지면, 웨이퍼 조립체가 광선 소자들로 싱귤레이션되거나 또는 웨이퍼 조립체가 광전 소자들로 분리되는데, 그 이유는 그 경우에는 소자들 사이에 기계적인 결합이 더 이상 존재하지 않기 때문이다. 분리용 라인의 형성 후에 그리고 싱귤레이션 과정 전에 웨이퍼 조립체의 기계적인 결합은 바람직하게 실질적으로 단지 상기 안전화 층에 의해서만 보장된다. 그에 따라, 분리용 라인까지 안정화 층을 얇게 한 후에는 결합체의 기계적인 결합이 결여되어 광전 소자들이 형성된다. 하나의 결합체를 소자들로 분리시키는 이와 같은 분리 방법은 "얇게 하는 과정에 의한 분리"(dicing by thinning)"로서도 언급된다. 상기 싱귤레이션 과정은 특히 박막별로 이루어질 수 있다.
도 10j 및 도 10k에서는, 싱귤레이션 과정 후의 광전 소자(1)가 도 10j의 단면도로 그리고 납땜층 면에 대한 평면도로 도시된다. 도 10j는 도 10k의 선 A-A를 따라 절단된 단면도에 상응한다.
광전 소자의 활성 영역(400)의 캡슐은 싱귤레이션 공정에서 접착 중개 층(80)으로부터 형성되는 부분 섹션(80)에 의해서 그리고 싱귤레이션 공정에서 캡슐층(180)으로부터 형성되는 캡슐 부재(18)에 의해서 형성된다. 싱귤레이션 공정에서 윈도우 층(170)으로부터 형성되는 윈도우(17)는 바람직하게 광전 소자(1)를 기계적으로 안정시킨다.
또한 도 10j 및 10k에는 예컨대 광전 소자의 치수들이 ㎛ 단위로 지시된다. 반도체 기능 영역(2)은 평면도로 볼 때 도 10j에 나타난 1,000 ㎛의 에지 길이를 갖는 정사각형으로 구현될 수 있다. 상기 광전 소자의 높이는 예컨대 120 ㎛이다. 도 10k의 평면도에 따르면, 특히 실질적으로 정사각형으로 구현될 수 있는 전체 소자의 에지 길이는 1,010 ㎛ 내지 1,050 ㎛일 수 있다. 도 10j 및 10k에 나타난 치수들에 당연히 제한되지 않으며, 이는 예로서만 간주되어야 한다.
제 1 접속부, 제 2 접속부 및/또는 연결 도체가 또한 소자에 의해서 형성될 또는 흡수될 광선에 대하여 반사 작용하는 미러층으로서 구현될 수 있음으로써, 상기 소자의 효율이 바람직하게 상승된다.
도 10에 따른 실시예의 대안으로서 또는 보완으로서, 전술한 실시예에 기술된 소자들에 대한 또 다른 변형예들, 방법들 또는 도 10에 따라 상응하게 변형된 방법들에서 기술된 장치들도 제안될 수 있다.
도 11은 광전 소자를 제조하기 위한 본 발명에 따른 방법의 제 4 실시예를 도 11a 내지 11g에 개략적으로 도시된 중간 단계들을 참조하여 도시한다.
제일 먼저 도 11a에 도시된 바와 같이, 캐리어 층(300) 상에 배열되어 있고 광선 발생 또는 광선 흡수를 목적으로 제공된 활성 영역(400)을 구비한 반도체 연속층(200)을 갖는 웨이퍼 조립체가 제공된다. 예컨대 상기 웨이퍼 조립체는 도 10의 실시예에 따라 형성된다.
캐리어 층(300)으로부터 이격되어 마주 놓인 반도체 연속층(200)의 면에는 제 1 콘택층(700)이 제공되는데, 상기 제 1 콘택층은 바람직하게 제 1 층(710) 및 제 2 층(720)을 포함한다(도 10의 실시예 참조).
후속하는 한 방법 단계에서는, 도 11b에 도시된 바와 같이 상기 제 1 콘택(700)이 중간 공간(31)에 의해서 공간적으로 서로 분리된 단수의 영역들로 형성된다. 이러한 목적을 위해서는 예컨대 에칭 및/또는 역 스퍼터링이 적합하다. 상기 형성 과정 중에는 특히 캐리어 층으로부터 이격되어 마주 놓인 상기 반도체 연속층(200)의 제 1 주표면이 중간 공간(31)의 영역에서 노출된다. 상기 제 1 콘택층(700)의 부분 영역들은 반도체 연속층(200)에 대하여 다수의 제 1 콘택(7)을 형성한다. 특히 바람직하게는, 하나의 반도체 기능 영역을 형성하기 위해 제공된 적어도 상기 반도체 연속층(200)의 각 영역에 제 1 콘택(7)이 할당된다.
반도체 연속층이 제 1 주표면(6) 측에서는 바람직하게 p 전도성으로 형성되고, 활성 영역(400)에 마주 놓인 제 2 주표면(13)을 기준으로 제 1 주표면(6) 측에서는 바람직하게 n 전도성으로 형성된다. 상기 p 전도성 면의 두께는 예컨대 0.5 ㎛이고, 바람직하게는 예컨대 5 ㎛의 상기 n 전도성 면의 두께보다 작다.
그 다음에 도 11c에 도시된 바와 같이 반도체 연속층(200)이, 특히 제 1 콘택층(700)이 없는 영역에서 형성됨으로써, 캐리어 층(300) 상에 나란히 배열된 다수의 반도체 기능 영역(2)들이 형성된다. 이러한 목적을 위해서는 예컨대 건식 에칭 방법이 특히 적합하다. 반도체 기능 영역(2)은 상황에 따라서 캐리어 층(300) 내부까지 연장될 수 있는 중간 공간(20)에 의해서 서로 이격된다.
그 다음에, 도 11d에 도시된 바와 같이, 리세스(32)가 반도체 기능 영역의 제 1 콘택에 형성된다. 경우에 따라서는 상기 리세스(32)가 상기 제 1 콘택층에 중간 공간(31)이 형성될 때에 미리 공통의 한 방법 단계에서, 특히 공통의 마스크를 사용하여 이루어질 수 있다.
그 후에, 도 11e에 도시된 바와 같이, 반도체 기능 영역(2)의 활성 영역(400)을 관통하는 관통구가 형성된다. 실질적으로 각각의 반도체 기능 영역은 바람직하게 적어도 하나의 관통구를 갖는다. 상기 관통구는 예컨대 건식 에칭에 의해서 형성될 수 있다. 또한 상기 관통구는 바람직하게 반도체 기능 영역(2)을 수직 방향으로 완전히 관통하지 않는 리세스(33)로서 구현된다. 따라서, 상기 관통구는 제 2 주표면(13) 측에서, 특히 캐리어 층(300)의 면에서는, 반도체 기능 영역의 반도체 물질에 의해서 수직 방향으로 제한된다. 관통구는 예컨대 10 ㎛의 직경을 가질 수 있다.
관통구의 형성 후에는, 절연 물질(10)가 캐리어 층(300)으로부터 이격되어 마주 놓인 상기 반도체 기능 영역의 면에서, 바람직하게는 전체 표면에 걸쳐 웨이퍼 조립체 상에 제공된다. 상기 절연 물질은 특히 활성 영역의 영역에서, 그러나 바람직하게는 완전하게 관통구의 벽을 피복한다.
그 다음에 절연 물질이 결합체로부터 국부적으로 제거된다. 이러한 목적을 위해서는, 예컨대 적합한 마스크와 조합된 건식 에칭 방법이 특히 적합하다. 절연 물질을 제거하는 경우에는, 관통구 영역에서, 특히 리세스의 바닥에서, 반도체 기능 영역(2)의 반도체 물질이 노출되며, 상기 반도체 물질은 바람직하게 반도체 기능 영역(2) 내부로 삽입되는 관통구의 삽입 장소에 마주 놓인 활성 영역(400)의 면에 배열된다.
또한 상기 절연 물질은 바람직하게 중간 공간의 영역에서 국부적으로 제거된다. 이 경우에는 캐리어 층(300)이 노출될 수 있다. 특히 바람직하게는 절연 물질(10)가 반도체 기능 영역의 측벽에 남아 있음으로써, 상기 측벽이 절연 물질에 의해서 보호된다.
또한 절연 물질(10)는 바람직하게 관통구로부터 측방 방향으로 이격된 접속 영역에서 제 1 콘택(7)으로부터 제거된다.
그 후에 연결 도체 물질(8)가 리세스(33) 내부에 배열된다. 상기 연결 도체 물질은 특히 리세스의 바닥에서, 절연 물질(10)가 제거된 관통구 영역에서, 반도체 기능 영역과 도전 접촉된다. 상기 연결 도체 물질은 활성 영역(400) 및 제 1 주표면(6)으로부터 전기적으로 절연된다. 상기 리세스가 바람직하게는 연결 도체 물질(8)로 채워짐으로써, 상기 연결 도체 물질은 리세스를 실질적으로 완전히 채우게 되고, 반도체 기능 영역으로부터 이격되어 마주 놓인 상기 절연 물질(10)의 면에서 반도체 기능 영역의 제 1 주표면(6)에 배열된다. 상기 연결 도체 물질의 측방 방향 연장부는 제 1 주표면 측에서는 바람직하게 관통구의 측방 방향 연장부보다 크다.
그 다음에 결합체를 기계적으로 안정시키는 캐리어 층(300)으로부터 이격되어 마주 놓인 상기 결합체의 면으로부터 추가의 절연 물질(10a)가 바람직하게는 전체 표면에 걸쳐서 결합체 상에 제공된다. 그 다음에 상기 절연 물질(10a)가 바람직하게는 국부적으로 제거됨으로써, 제 1 콘택(7)은 특히 절연 물질(10)가 사전에 이미 제거된 접속 영역에서 재차 노출된다. 또한 절연 물질(10a)가 연결 도체로부터 제거됨으로써, 상기 연결 도체는 추가 처리될 수 있다.
상기 추가의 절연 물질(10a)는 바람직하게 연결 도체 물질의 가장자리에서 수직 방향으로 연장된다. 바람직하게 상기 추가의 절연 물질(10a)는 연결 도체의 영역에서 절연 물질(10)와 직접 기계적으로 접촉된다.
그 후에 도 11f에 도시된 바와 같이, 제 1 접속부(11) 및 제 2 접속부(12)가 결합체의 반도체 기능 영역(2)에 제공됨으로써, 제 1 접속부(11)는 접속 영역에서 제 1 콘택(7)과 도전 접속되고, 제 2 접속부(12)는 연결 도체 물질(8)와 특히 직접 도전 접속된다. 바람직하게는, 단지 제 1 접속부(11)와의 콘택팅을 목적으로 제공된 제 1 콘택층의 부분 영역만이 절연 물질(10 및/또는 10a)가 없다. 상기 제 1 콘택(7)의 나머지 영역은 절연 물질(10 및/또는 10a)로 커버될 수 있다. 그에 따라 제 2 접속부(12)는 바람직하게 연결 도체에 비하여 제 1 주표면(6) 측에서 더욱 넓은 면적으로 형성될 수 있고, 절연 물질(10 및/또는 10a)에 의해서 제 1 콘택(7) 또는 제 1 접속부(11)로부터 전기적으로 절연된다. 특히 상기와 같은 제 1 접속부(11) 및/또는 제 2 접속부(12)의 트랙 형태의 접속 구조는 단락 위험을 결정적으로 높이지 않으면서 구현될 수 있다.
그 다음에 외장(4)이 캐리어 층(300)으로부터 이격되어 마주 놓인 결합체의 면으로부터 상기 결합체 상에 제공된다. 예컨대 상기 외장은 스핀-온 증착되고/스핀-온 증착되거나 BCB를 포함한다. 상황에 따라 상기 외장은 제공 후에 예컨대 특히 오븐 내에서의 가열에 의하여 경화될 수 있다. 바람직하게 외장(4)은 결합체를, 특히 바람직하게 완전히 커버한다.
그 다음에 도 11g에 도시된 바와 같이, 제 1 접속부(11) 및 제 2 접속부(12)가 노출되도록 외장(4)이 형성될 수 있다.
상기 목적을 위하여, 도 10과 관련하여 기술된 형성에 따라 캡슐층(180)이 제공될 수 있다.
또한 바람직하게는 캐리어 층으로부터 이격되어 마주 놓인 상기 외장의 면으로부터 결합체를 안정시키는 캐리어 층(300) 내부까지 연장되는 분리용 라인(34)이 형성된다. 그러나, 상기 캐리어 층은 바람직하게 분리용 라인에 의해서 완전히 관통되지 않는다. 특별히 캐리어 층은 바람직하게 이전과 마찬가지로 결합체의 기계적인 안정성을 보장해준다. 바람직하게 분리용 라인(34)은 특히 공통의 마스크를 사용하여, 제 1 접속부 및 제 2 접속부의 노출과 동시에 이루어지는 한 방법 단계에서 형성된다.
추가의 진행 과정 중에 제 1 접속부(11) 및 제 2 접속부(12) 상에 납땜층(14 및 15)이 제공된다.
그 다음에 캐리어 층(300)이 반도체 기능 영역(2)으로부터 이격되어 마주 놓인 상기 캐리어 층의 면으로부터 분리용 라인(34) 앞까지 또는 상기 분리용 라인 내부까지, 예컨대 도 11g의 파선까지 얇아짐으로써, 결합체가 광전 소자들로 싱귤레이션된다. 이러한 목적을 위하여 분리용 라인은 바람직하게 반도체 기능 영역(2) 주변에 배열된다.
경우에 따라서는 상기 싱귤레이션 과정이 톱질(sawing) 또는 단절(breaking)에 의해서 이루어질 수도 있다.
바람직하게 캐리어 층(300)은 활성 영역(4) 내부에서 형성될 또는 상기 활성 영역에 의해서 흡수될 광선을 투과시킬 수 있다. 예컨대 사파이어는 가격이 저렴하고 광선, 특히 GaN을 기초로 하는 반도체에 의해서 형성되는 광선을 투과시킬 수 있다. 그에 따라 광선은 캐리어 층 또는 상기 캐리어 층으로부터 싱귤레이션 과정 중에 형성되는 광전 소자의 캐리어 층 섹션을 통하여 상기 광전 소자에 결합되거나 또는 상기 광전 소자로부터 결합 해제될 수 있다.
특히 바람직하게 상기 제 1 콘택, 제 1 접속부, 제 2 접속부 및/또는 연결 도체 물질은 활성 영역 내부에서 형성되는 또는 상기 활성 영역에 의해서 흡수되는 광선에 대하여 반사 작용하도록 구현될 수 있다. 그럼으로써, 광전 소자의 효율이 더욱 증가될 수 있다. 따라서 전술한 소자들, 특히 제 1 콘택은 미러층으로서 구현될 수 있다,
절연 물질 및/또는 외장은 바람직하게 광선을 투과시킬 수 있다.
도 11과 관련하여 기술된 방법에서는, 캐리어 층(300)을 반드시 제거할 필요가 없기 때문에, 상기 캐리어 층을 제거하기 위한 방법 단계가 생략될 수 있다. 캐리어 층을 제거할 필요가 없는 상기 방법은 바람직하게 보다 적은 개수의 방법 단계들로 인해, 캐리어 층이 제거되는 방법에 비하여 저렴하다.
도 11에 따른 실시예의 대안으로서 또는 보완으로서, 전술한 실시예에 기술 된 소자들에 대한 또 다른 변형예들, 방법들 또는 도 11에 따라 상응하게 변형된 방법들에서 기술된 장치들도 제안될 수 있다.
본 특허 출원은 2004년 2월 20일자 독일 특허 출원 DE 10 2004 008 853.5호를 우선권으로 주장하며, 상기 출원서의 전체 공개 내용은 본 특허 출원서에 참조에 의해서 명시적으로 편입된다.
본 발명은 실시예를 참조하는 발명의 상세한 설명에 의해서 한정되지 않는다. 오히려 본 발명은 각각의 새로운 특징 그리고 상기 특징들의 각각의 조합을 포함하며, 이와 같은 내용은 상기 특징 또는 상기 특징들의 조합이 특허청구범위 또는 실시예에 명시적으로 설명되어 있지 않더라도, 특히 특허청구범위에 있는 각각의 특징 조합을 포함한다는 것을 의미한다.
Claims (58)
- 광을 생성 및 흡수하기 위한 활성 영역(400) 및 측방(lateral) 주 연장 방향을 갖는 반도체 기능 영역(2)을 포함하는 광전 소자(1)로서,상기 반도체 기능 영역은 상기 활성 영역을 관통하는 적어도 하나의 관통구(9, 27, 29)를 포함하고, 상기 관통구의 영역에는 적어도 상기 관통구의 서브 영역에서 상기 활성 영역으로부터 전기적으로 절연되는 연결 도체 물질(8)이 배치되며,상기 연결 도체 물질(8)은 절연 물질(10)에 의하여 상기 활성 영역(400)으로부터 적어도 부분적으로 전기적으로 절연되는,광전 소자.
- 광을 생성 및 흡수하기 위한 활성 영역(400) 및 측방의 주 연장 방향을 갖는 반도체 기능 영역(2)을 포함하는 광전 소자(1)로서,상기 반도체 기능 영역은 상기 활성 영역과 인접하는 측방의 측면(26)을 갖고, 상기 측면의 측방 방향으로 뒤이어 적어도 상기 측면의 서브 영역에서 상기 활성 영역으로부터 전기적으로 절연되는 연결 도체 물질(8)이 배치되며,상기 연결 도체 물질(8)은 절연 물질(10)에 의하여 상기 활성 영역(400)으로부터 적어도 부분적으로 전기적으로 절연되는,광전 소자.
- 삭제
- 제 1 항 또는 제 2 항에 있어서,관통구가 측방 방향의 홈(27)으로서 형성되거나 또는 측면(26)이 측방 방향의 홈을 포함하는,광전 소자.
- 제 1 항 또는 제 2 항에 있어서,절연 물질(10)이 관통구(9, 27, 29)를 적어도 부분적으로 피복하거나 또는 적어도 부분적으로 측면(26)에 배치되는,광전 소자.
- 제 1 항에 있어서,관통구(9, 27, 29)가 수직 방향으로 전체 반도체 기능 영역(2)을 통해 연장되는,광전 소자.
- 제 1 항 또는 제 2 항에 있어서,상기 반도체 기능 영역(2)은 제 1 주표면(6) 및 상기 활성 영역(400)을 기준으로 상기 제 1 주표면과 마주보게 위치한 제 2 주표면(13)을 포함하고, 상기 반도체 기능 영역은 상기 제 1 주표면 측에서 상기 연결 도체 물질(8)과 도전 접속되는,광전 소자.
- 제 7 항에 있어서,상기 연결 도체 물질(8)은 상기 반도체 기능 영역(2)의 상기 제 2 주표면(13)으로부터 전기적으로 절연되는,광전 소자.
- 제 1 항에 있어서,상기 관통구(9, 27, 29)의 측방 치수는 100 ㎛ 또는 그 미만인,광전 소자.
- 제 1 항 또는 제 2 항에 있어서,외장(4)이 적어도 부분적으로 상기 반도체 기능 영역(2)의 둘레를 형성하는,광전 소자.
- 제 10 항에 있어서,상기 외장(4)은 상기 활성 영역(400)에 의해서 발생될 또는 흡수될 광선을 투과시킬 수 있는,광전 소자.
- 제 1 항 또는 제 2 항에 있어서,상기 활성 영역(400)은 실질적으로 밀봉 방식으로 폐쇄된 캡슐(16)에 의해서 둘러싸이는,광전 소자.
- 제 1 항 또는 제 2 항에 있어서,상기 반도체 기능 영역(2)은 캐리어(3) 상에 배치되는,광전 소자.
- 제 13 항에 있어서,상기 연결 도체 물질(8)은 상기 반도체 기능 영역과 마주보는 상기 캐리어의 일 면까지 연장되는,광전 소자.
- 제 1 항 또는 제 2 항에 있어서,상기 광전 소자(1)는 웨이퍼 조립체(300, 200)로서 구현될 수 있는,광전 소자.
- 다수의 광전 소자들을 포함하는 장치로서, 상기 광전 소자는 제 1 항 또는 제 2 항에 따른 광전 소자이며,반도체 기능 영역들(2)이 적어도 부분적으로 측방 방향으로 나란히 배치되는,다수의 광전 소자들을 포함하는 장치.
- 제 16 항에 있어서,외장(4)이 적어도 부분적으로 상기 반도체 기능 영역(2)의 둘레를 형성하며, 외장(4)이 일체형으로 형성되고, 외장(4)은 적어도 부분적으로 상기 반도체 기능 영역(2)의 둘레를 형성하는,다수의 광전 소자들을 포함하는 장치.
- 제 16 항에 있어서,상기 반도체 기능 영역들(2)은 안정화 층(4, 18)에 의해서 기계적으로 안정되는,다수의 광전 소자들을 포함하는 장치.
- 제 18 항에 있어서,외장(4)이 안정화 층(500)으로서 형성되거나 또는 안정화 층의 일부인,다수의 광전 소자들을 포함하는 장치.
- 제 16 항에 있어서,상기 장치는 웨이퍼 조립체로서 구현될 수 있는,다수의 광전 소자들을 포함하는 장치.
- 광전 소자를 제조하기 위한 방법으로서,a) 캐리어 층(300) 상에 배치되고, 광을 생성 및 흡수하기 위한 활성 영역(400) 및 측방의 주 연장 방향을 갖는 반도체 연속층(200)을 포함하는 웨이퍼 조립체(wafer composite)를 준비하는 단계;b) 상기 활성 영역을 관통하는 적어도 하나의 관통구(9, 27, 29)가 형성되거나 또는 상기 활성 영역과 측방 방향으로 인접하는 적어도 하나의 측방 측면(26)이 형성되도록, 상기 반도체 연속층을 형성하는 단계;c) 상기 활성 영역이 적어도 상기 관통구 또는 측면의 서브 영역에서 연결 도체 물질로부터 전기적으로 절연되도록, 연결 도체 물질(8)을 상기 관통구 또는 상기 측면 영역에 배치하는 단계; 및d) 적어도 부분적으로 상기 연결 도체 물질을 통하여 전기적 콘택팅이 이루어지는 광전 소자(1)들로 싱귤레이션(singulation)하는 단계를 포함하는,광전 소자를 제조하기 위한 방법.
- 제 21 항에 있어서,활성 영역(400)이 절연 물질(10)을 통해 상기 연결 도체 물질(8)로부터 전기적으로 절연되는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 22 항에 있어서,상기 절연 물질(10)을 관통구(9, 27, 29) 또는 상기 측면(26) 영역에 배치하는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 22 항에 있어서,측방 방향의 반도체 연속층(200)을 포함하는 적어도 하나의 홈(27)이 관통구를 적어도 부분적으로 둘러싸거나 또는 관통구를 상기 반도체 연속층의 측방 방향의 홈으로서 형성하는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 22 항에 있어서,관통구(9, 27, 29)의 벽을 적어도 부분적으로 절연 물질로 피복하거나 또는 절연 물질을 적어도 부분적으로 측면(26)에 배치하는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 22 항에 있어서,관통구(9, 27, 29)가 수직 방향으로 전체 반도체 연속층(200)을 통해 연장되는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 22 항에 있어서,관통구를 상기 반도체 연속층(200)의 리세스(9)로서 형성하는.광전 소자를 제조하기 위한 방법.
- 제 21 항에 있어서,다수의 반도체 기능 영역들(2)이 형성되도록, 상기 반도체 연속층(200)을 형성하는,광전 소자를 제조하기 위한 방법.
- 제 28 항에 있어서,반도체 기능 영역(2)들을 중간 공간(20)들에 의해서 공간적으로 서로 분리시키는,광전 소자를 제조하기 위한 방법.
- 제 28 항에 있어서,활성 영역(400)을 관통하는 다수의 관통구(9, 27, 29)를 형성하고, 다수의 반도체 기능 영역들(2)은 상기 활성 영역을 관통하는 적어도 하나의 관통구를 포함하는,광전 소자를 제조하기 위한 방법.
- 제 28 항에 있어서,다수의 반도체 기능 영역(2)들이 각각 관통구를 적어도 부분적으로 둘러싸는 적어도 하나의 측방 방향 홈(27)을 구비하고, 또는 반도체 기능 영역이 다수인 경우에 관통구를 개별 반도체 기능 영역의 측방 방향의 홈으로서 형성하는,광전 소자를 제조하기 위한 방법.
- 제 28 항에 있어서,다수의 반도체 기능 영역(2)들이 각각 상응하는 반도체 기능 영역의 활성 영역(400)과 인접하는 적어도 하나의 측방 측면(26)을 갖는,광전 소자를 제조하기 위한 방법.
- 제 32 항에 있어서,측면(26)은 상응하는 반도체 기능 영역(2)을 측방 방향으로 인접하는,광전 소자를 제조하기 위한 방법.
- 제 28 항에 있어서,측방 방향으로 측면(26)의 다음에는 연결 도체 물질(8)이 배치되고, 연결 도체 물질은 반도체 기능 영역의 활성 영역과 인접하는 측면의 적어도 한 서브 영역에서 반도체 기능 영역(2)의 활성 영역(400)으로부터 전기적으로 절연되는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 28 항에 있어서,제 1 전기 콘택(7)을 캐리어 층(300)으로부터 이격되어 마주 놓인 반도체 연속층(200) 또는 반도체 기능 영역(2)의 면에 제공하는,광전 소자를 제조하기 위한 방법.
- 제 35 항에 있어서,연결 도체 물질과 제 1 콘택(7) 사이에 도전 접속이 형성되도록, 연결 도체 물질(8)을 관통구(9, 27, 29) 또는 측면(26)의 영역에 배치하는,광전 소자를 제조하기 위한 방법.
- 제 35 항에 있어서,제 1 콘택(7)이 제 1 콘택에 마주 놓인 반도체 연속층(200) 또는 반도체 기능 영역(2)의 면으로부터 전기적으로 접속될 수 있도록, 관통구(9, 27, 29) 또는 측면(26)을 형성하는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 28 항에 있어서,반도체 연속층(200) 또는 반도체 기능 영역들(2)의 다음에 캐리어 층(300)으로부터 이격되어 마주 놓인 면에 안정화 층(4, 170, 500)을 배치하는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,안정화 층(4, 170, 500)을 반도체 연속층(200) 또는 반도체 기능 영역들(2)에 제공하는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,관통구(9, 27, 29) 또는 측면(26)을 형성하기 전에, 안정화 층(4, 170, 500)을 반도체 연속층 또는 반도체 기능 영역들의 다음에 배치하는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,안정화 층(4, 170, 500)에 마주 놓인 면으로부터 반도체 연속층 또는 반도체 기능 영역들(2) 내부에 관통구(9, 27, 29) 또는 측면(26)을 형성하는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 28 항에 있어서,캐리어 층에 마주 놓인 면으로부터 반도체 연속층(200) 또는 반도체 기능 영역들(2) 내부에 관통구(9, 27, 29) 또는 측면(26)을 형성하는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,관통구(9, 27, 29) 또는 측면(26)을 형성한 후에, 반도체 연속층(200) 또는 반도체 기능 영역들(2)의 다음에 안정화 층(4, 170, 500)을 배치하는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,안정화 층(4, 170, 500)은 적어도 부분적으로 반도체 기능 영역(2)의 둘레를 형성하는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,상기 안정화 층(4, 170, 500)은 지지대를 갖지 않는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,안정화 층(4, 170, 500)은 활성 영역(400)에 의해서 발생될 또는 흡수될 광선을 투과시킬 수 있는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,안정화 층(4, 170, 500)을 적어도 부분적으로 스핀 코팅에 의하여 제공하는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,안정화 층(4, 170, 500)을 적어도 부분적으로 진공 증착에 의하여 제공하는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,안정화 층(4, 170, 500)을 접착 중개 층(4)을 통하여 반도체 연속층(200) 또는 반도체 기능 영역들(2)의 다음에 배치하는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,안정화 층(4, 170, 500)은 반도체 기능 영역들(2)을 갖는 구조물 또는 반도체 연속층(200)을 기계적으로 안정화시키는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 22 항에 있어서,캐리어 층(300)을 적어도 부분적으로 얇게 하거나 또는 제거하는,광전 소자를 제조하기 위한 방법.
- 제 51 항에 있어서,캐리어 층을 얇게 하거나 또는 제거한 후에, 반도체 연속층을 다수의 반도체 기능 영역들로 형성하는,광전 소자를 제조하기 위한 방법.
- 제 28 항에 있어서,캐리어 층(300)을 반도체 기능 영역들(2)의 배치 상태에 상응하게 형성함으로써, 적어도 부분적으로 광전 소자(1)의 반도체 기능 영역(2)의 캐리어(3)를 형성하는 캐리어 층 영역들이 형성되는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 28 항에 있어서,캐리어 층이 적어도 한 서브 영역에서 제거되고, 관통구 또는 측면이 안정화 층으로부터 이격되어 마주 놓인 면으로부터 반도체 연속층 또는 반도체 기능 영역들의 내에 형성되는,광전 소자를 제조하기 위한 방법.
- 제 28 항에 있어서,광전 소자(1)가 반도체 기능 영역(2)을 실질적으로 밀봉 방식으로 둘러싸는 캡슐(16)을 포함하는,광전 소자를 제조하기 위한 방법.
- 제 38 항에 있어서,다수의 반도체 기능 영역들(2)이 형성되도록, 반도체 연속층(200)이 형성되며, 광전 소자는 상기 반도체 기능 영역(2)을 적어도 부분적으로 둘러싸거나 또는 둘레를 형성하는 외장(4)을 포함하고, 외장은 싱귤레이션 과정 중에 안정화 층(4, 170, 500)으로부터 적어도 부분적으로 형성되는,광전 소자를 제조하기 위한 방법.
- 제 55 항에 있어서,캡슐(16)이 외장(4) 및 적어도 하나의 추가적인 캡슐 부재(18)를 포함하는,광전 소자를 제조하기 위한 방법.
- 제 21 항 또는 제 22 항에 있어서,상기 방법은 웨이퍼 조립체 내에서 실행되는,광전 소자를 제조하기 위한 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004008853.5 | 2004-02-20 | ||
| DE102004008853 | 2004-02-20 | ||
| PCT/DE2005/000281 WO2005081319A1 (de) | 2004-02-20 | 2005-02-18 | Optoelektronisches bauelement, vorrichtung mit einer mehrzahl optoelektronischer bauelemente und verfahren zur herstellung eines optoelektronischen bauelements |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127015400A Division KR101332771B1 (ko) | 2004-02-20 | 2005-02-18 | 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070004737A KR20070004737A (ko) | 2007-01-09 |
| KR101228428B1 true KR101228428B1 (ko) | 2013-01-31 |
Family
ID=34832991
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067019264A KR101228428B1 (ko) | 2004-02-20 | 2005-02-18 | 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법 |
| KR1020127015400A KR101332771B1 (ko) | 2004-02-20 | 2005-02-18 | 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127015400A KR101332771B1 (ko) | 2004-02-20 | 2005-02-18 | 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8835937B2 (ko) |
| EP (1) | EP1716597B1 (ko) |
| JP (2) | JP5305594B2 (ko) |
| KR (2) | KR101228428B1 (ko) |
| CN (2) | CN1922733A (ko) |
| DE (1) | DE102005007601B4 (ko) |
| TW (2) | TWI317180B (ko) |
| WO (1) | WO2005081319A1 (ko) |
Families Citing this family (127)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010500766A (ja) * | 2006-08-10 | 2010-01-07 | アイスモス・テクノロジー・リミテッド | ウエハ貫通ビアを備えたフォトダイオードアレイの製造方法 |
| US7439548B2 (en) * | 2006-08-11 | 2008-10-21 | Bridgelux, Inc | Surface mountable chip |
| DE102006046038A1 (de) * | 2006-09-28 | 2008-04-03 | Osram Opto Semiconductors Gmbh | LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers |
| KR100818466B1 (ko) | 2007-02-13 | 2008-04-02 | 삼성전기주식회사 | 반도체 발광소자 |
| KR100856230B1 (ko) * | 2007-03-21 | 2008-09-03 | 삼성전기주식회사 | 발광장치, 발광장치의 제조방법 및 모놀리식 발광다이오드어레이 |
| DE102007019776A1 (de) | 2007-04-26 | 2008-10-30 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente |
| DE102007019775A1 (de) | 2007-04-26 | 2008-10-30 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102007022947B4 (de) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| DE102007046337A1 (de) * | 2007-09-27 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements |
| KR100891761B1 (ko) | 2007-10-19 | 2009-04-07 | 삼성전기주식회사 | 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지 |
| DE102008013030A1 (de) | 2007-12-14 | 2009-06-25 | Osram Opto Semiconductors Gmbh | Strahlungsemittierende Vorrichtung |
| DE102008015941A1 (de) | 2007-12-21 | 2009-06-25 | Osram Opto Semiconductors Gmbh | Beleuchtungseinrichtung |
| DE102008006988A1 (de) | 2008-01-31 | 2009-08-06 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| DE102008010512A1 (de) | 2008-02-22 | 2009-08-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils |
| DE102008026841A1 (de) | 2008-02-22 | 2009-08-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil |
| DE102008011848A1 (de) | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| WO2009106063A1 (de) * | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Monolithischer, optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen |
| DE102008016525A1 (de) * | 2008-03-31 | 2009-11-26 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| DE102008013028A1 (de) | 2008-03-07 | 2009-09-10 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil, Gerät zur Aufzeichnung von Bildinformation und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| DE102008016487A1 (de) | 2008-03-31 | 2009-10-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| DE102008021620A1 (de) | 2008-04-30 | 2009-11-05 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Dünnfilm-Halbleiterchip und Verfahren zur Herstellung eines Strahlung emittierenden Dünnfilm-Halbleiterchips |
| DE102008025491A1 (de) | 2008-05-28 | 2009-12-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Leiterplatte |
| DE102008030584A1 (de) * | 2008-06-27 | 2009-12-31 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement |
| DE102008034708A1 (de) * | 2008-07-25 | 2010-02-04 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102008038748B4 (de) | 2008-08-12 | 2022-08-04 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Oberflächenmontierbares, optoelektronisches Halbleiterbauteil |
| DE102008047579B4 (de) | 2008-09-17 | 2020-02-06 | Osram Opto Semiconductors Gmbh | Leuchtmittel |
| DE102008048650A1 (de) | 2008-09-24 | 2010-04-01 | Osram Opto Semiconductors Gmbh | Strahlung emittierende Vorrichtung |
| DE102008049535A1 (de) * | 2008-09-29 | 2010-04-08 | Osram Opto Semiconductors Gmbh | LED-Modul und Herstellungsverfahren |
| DE102008051048A1 (de) * | 2008-10-09 | 2010-04-15 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper |
| US8008683B2 (en) | 2008-10-22 | 2011-08-30 | Samsung Led Co., Ltd. | Semiconductor light emitting device |
| DE102008061152B4 (de) | 2008-12-09 | 2017-03-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102008062932A1 (de) | 2008-12-23 | 2010-06-24 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102009004724A1 (de) | 2009-01-15 | 2010-07-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil |
| DE102009019161A1 (de) * | 2009-04-28 | 2010-11-04 | Osram Opto Semiconductors Gmbh | Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode |
| WO2011010436A1 (ja) | 2009-07-22 | 2011-01-27 | パナソニック株式会社 | 発光ダイオード |
| DE102009034370A1 (de) | 2009-07-23 | 2011-01-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil und Verfahren zur Herstellung eines optischen Elements für ein optoelektronisches Bauteil |
| DE102009036621B4 (de) * | 2009-08-07 | 2023-12-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauteil |
| WO2011046388A2 (ko) * | 2009-10-15 | 2011-04-21 | 엘지이노텍주식회사 | 태양광 발전장치 및 이의 제조방법 |
| DE102009059887A1 (de) | 2009-12-21 | 2011-06-22 | OSRAM Opto Semiconductors GmbH, 93055 | Optoelektronischer Halbleiterchip |
| KR101654340B1 (ko) * | 2009-12-28 | 2016-09-06 | 서울바이오시스 주식회사 | 발광 다이오드 |
| KR101106151B1 (ko) * | 2009-12-31 | 2012-01-20 | 서울옵토디바이스주식회사 | 발광 소자 및 그것을 제조하는 방법 |
| JP5101645B2 (ja) * | 2010-02-24 | 2012-12-19 | 株式会社東芝 | 半導体発光装置 |
| TWI470832B (zh) * | 2010-03-08 | 2015-01-21 | Lg Innotek Co Ltd | 發光裝置 |
| JP2011199221A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Cable Ltd | 発光ダイオード |
| DE202010000518U1 (de) | 2010-03-31 | 2011-08-09 | Turck Holding Gmbh | Lampe mit einer in einem hermetisch verschlossenen Gehäuse angeordneten LED |
| WO2011125311A1 (ja) * | 2010-04-01 | 2011-10-13 | パナソニック株式会社 | 発光ダイオード素子および発光ダイオード装置 |
| JP4657374B1 (ja) * | 2010-06-16 | 2011-03-23 | 有限会社ナプラ | 発光ダイオード、発光装置、照明装置及びディスプレイ |
| DE102010024079A1 (de) | 2010-06-17 | 2011-12-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| KR101688379B1 (ko) * | 2010-07-12 | 2016-12-22 | 삼성전자주식회사 | 발광 디바이스 및 그 제조방법 |
| KR101784417B1 (ko) * | 2010-07-12 | 2017-11-07 | 삼성전자주식회사 | 발광 디바이스 및 그 제조방법 |
| DE102010031237A1 (de) | 2010-07-12 | 2012-01-12 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102010038405A1 (de) | 2010-07-26 | 2012-01-26 | Osram Opto Semiconductors Gmbh | Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements |
| DE102010032497A1 (de) | 2010-07-28 | 2012-02-02 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips |
| DE102010039382A1 (de) | 2010-08-17 | 2012-02-23 | Osram Opto Semiconductors Gmbh | Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements |
| KR101114191B1 (ko) * | 2010-09-17 | 2012-03-13 | 엘지이노텍 주식회사 | 발광소자 |
| US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
| DE102010043378A1 (de) | 2010-11-04 | 2012-05-10 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| DE102010053809A1 (de) * | 2010-12-08 | 2012-06-14 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement, Verfahren zu dessen Herstellung und Verwendung eines derartigen Bauelements |
| DE102010063760B4 (de) | 2010-12-21 | 2022-12-29 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement |
| DE102010056056A1 (de) * | 2010-12-23 | 2012-06-28 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines elektrischen Anschlussträgers |
| KR101762173B1 (ko) | 2011-01-13 | 2017-08-04 | 삼성전자 주식회사 | 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법 |
| DE102011003969B4 (de) | 2011-02-11 | 2023-03-09 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines optoelektronischen Bauelements |
| DE102011011378A1 (de) | 2011-02-16 | 2012-08-16 | Osram Opto Semiconductors Gmbh | Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips |
| WO2012123840A1 (en) * | 2011-03-14 | 2012-09-20 | Koninklijke Philips Electronics N.V. | Led having vertical contacts redistributed for flip chip mounting |
| US9246052B2 (en) | 2011-07-15 | 2016-01-26 | Institute Of Semiconductors, Chinese Academy Of Sciences | Packaging structure of light emitting diode and method of manufacturing the same |
| DE102011079403A1 (de) | 2011-07-19 | 2013-01-24 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| KR101276053B1 (ko) * | 2011-07-22 | 2013-06-17 | 삼성전자주식회사 | 반도체 발광소자 및 발광장치 |
| DE102011080458A1 (de) | 2011-08-04 | 2013-02-07 | Osram Opto Semiconductors Gmbh | Optoelektronische anordnung und verfahren zur herstellung einer optoelektronischen anordnung |
| DE102011054891B4 (de) | 2011-10-28 | 2017-10-19 | Osram Opto Semiconductors Gmbh | Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds |
| EP2600168A1 (de) * | 2011-12-01 | 2013-06-05 | Leica Geosystems AG | Entfernungsmesser |
| DE102011087543A1 (de) | 2011-12-01 | 2013-06-06 | Osram Opto Semiconductors Gmbh | Optoelektronische anordnung |
| DE102011087614A1 (de) | 2011-12-02 | 2013-06-06 | Osram Opto Semiconductors Gmbh | Optoelektronische Anordnung |
| JP5700561B2 (ja) * | 2011-12-12 | 2015-04-15 | 日本電信電話株式会社 | 受光素子 |
| DE102012200416B4 (de) | 2012-01-12 | 2018-03-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches modul und verfahren zur herstellung eines optoelektronischen moduls |
| DE102012200973A1 (de) | 2012-01-24 | 2013-07-25 | Osram Opto Semiconductors Gmbh | Leuchte und verfahren zur herstellung einer leuchte |
| US9368702B2 (en) | 2012-02-10 | 2016-06-14 | Koninklijke Philips N.V. | Molded lens forming a chip scale LED package and method of manufacturing the same |
| KR101911865B1 (ko) | 2012-03-07 | 2018-10-25 | 엘지이노텍 주식회사 | 발광소자 |
| JP2013232503A (ja) * | 2012-04-27 | 2013-11-14 | Toshiba Corp | 半導体発光装置 |
| DE102012209325B4 (de) | 2012-06-01 | 2021-09-30 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Modul |
| DE102012105176B4 (de) * | 2012-06-14 | 2021-08-12 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
| TWI572068B (zh) | 2012-12-07 | 2017-02-21 | 晶元光電股份有限公司 | 發光元件 |
| WO2014049154A2 (de) | 2012-09-27 | 2014-04-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches bauelement mit schutzschaltung |
| DE102012217932B4 (de) | 2012-10-01 | 2019-11-14 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit Schutzschaltung |
| DE102012217652B4 (de) * | 2012-09-27 | 2021-01-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauteil |
| DE102012109905B4 (de) * | 2012-10-17 | 2021-11-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen |
| KR20140076204A (ko) * | 2012-12-12 | 2014-06-20 | 서울바이오시스 주식회사 | 발광다이오드 및 그 제조방법 |
| US10439107B2 (en) | 2013-02-05 | 2019-10-08 | Cree, Inc. | Chip with integrated phosphor |
| US9318674B2 (en) | 2013-02-05 | 2016-04-19 | Cree, Inc. | Submount-free light emitting diode (LED) components and methods of fabricating same |
| DE102013103079A1 (de) * | 2013-03-26 | 2014-10-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| JP2016528728A (ja) * | 2013-07-18 | 2016-09-15 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 高反射フリップチップｌｅｄダイ |
| EP3022779B1 (en) * | 2013-07-19 | 2020-03-18 | Lumileds Holding B.V. | Pc led with optical element and without substrate carrier |
| DE102013110041B4 (de) | 2013-09-12 | 2023-09-07 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip und optoelektronisches Bauelement |
| US11398579B2 (en) | 2013-09-30 | 2022-07-26 | Commissariat à l'énergie atomique et aux énergies alternatives | Method for producing optoelectronic devices comprising light-emitting diodes |
| FR3011383B1 (fr) * | 2013-09-30 | 2017-05-26 | Commissariat Energie Atomique | Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes |
| EP2860769A1 (en) * | 2013-10-11 | 2015-04-15 | Azzurro Semiconductors AG | Layer structure for surface-emitting thin-film p-side-up light-emitting diode |
| CN103594583A (zh) * | 2013-11-07 | 2014-02-19 | 溧阳市江大技术转移中心有限公司 | 一种倒装发光二极管 |
| DE102014101492A1 (de) * | 2014-02-06 | 2015-08-06 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| DE102014102183A1 (de) * | 2014-02-20 | 2015-08-20 | Osram Opto Semiconductors Gmbh | Herstellung optoelektronischer Bauelemente |
| KR102181398B1 (ko) * | 2014-06-11 | 2020-11-23 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
| DE102014118349B4 (de) | 2014-12-10 | 2023-07-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen |
| US10217914B2 (en) * | 2015-05-27 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
| KR102460072B1 (ko) * | 2015-09-10 | 2022-10-31 | 삼성전자주식회사 | 반도체 발광 소자 |
| DE102015117198A1 (de) * | 2015-10-08 | 2017-04-13 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung eines Bauelements |
| CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
| SE1650769A1 (sv) * | 2016-06-01 | 2017-10-24 | Fingerprint Cards Ab | Fingerprint sensing device and method for manufacturing a fingerprint sensing device |
| DE102016111058A1 (de) * | 2016-06-16 | 2017-12-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Laserdiodenbarrens und Laserdiodenbarren |
| DE102016111442A1 (de) * | 2016-06-22 | 2017-12-28 | Osram Opto Semiconductors Gmbh | Halbleiterlichtquelle |
| FR3054725B1 (fr) * | 2016-07-26 | 2019-05-17 | Institut Polytechnique De Grenoble | Dispositif optoelectronique et son procede de fabrication |
| DE102016114204B4 (de) * | 2016-08-01 | 2018-12-20 | Ketek Gmbh | Strahlungsdetektor und Verfahren zur Herstellung einer Mehrzahl von Strahlungsdetektoren |
| DE102017107198A1 (de) * | 2017-04-04 | 2018-10-04 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip |
| US10572747B2 (en) * | 2017-05-31 | 2020-02-25 | Innolux Corporation | Display apparatus |
| US10546842B2 (en) | 2017-05-31 | 2020-01-28 | Innolux Corporation | Display device and method for forming the same |
| DE102017112223A1 (de) * | 2017-06-02 | 2018-12-06 | Osram Opto Semiconductors Gmbh | Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils |
| CN109004037A (zh) * | 2017-06-07 | 2018-12-14 | 中国科学院物理研究所 | 光电子器件及其制造方法 |
| WO2019031745A2 (ko) * | 2017-08-11 | 2019-02-14 | 서울바이오시스주식회사 | 발광 다이오드 |
| KR102499308B1 (ko) | 2017-08-11 | 2023-02-14 | 서울바이오시스 주식회사 | 발광 다이오드 |
| DE102017119344A1 (de) * | 2017-08-24 | 2019-02-28 | Osram Opto Semiconductors Gmbh | Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils |
| DE102017119778A1 (de) | 2017-08-29 | 2019-02-28 | Osram Opto Semiconductors Gmbh | Laserbauelement, Verwendung eines Laserbauelements, Vorrichtung mit Laserbauelement und Verfahren zur Herstellung von Laserbauelementen |
| CN107946382A (zh) * | 2017-11-16 | 2018-04-20 | 南京日托光伏科技股份有限公司 | Mwt与hit结合的太阳能电池及其制备方法 |
| DE102018106685A1 (de) * | 2018-03-21 | 2019-09-26 | Osram Opto Semiconductors Gmbh | Halbleiterlaser und projektor |
| DE102018123931A1 (de) * | 2018-09-27 | 2020-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement mit Saphirträger und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements |
| DE102018132824A1 (de) * | 2018-12-19 | 2020-06-25 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer optoelektronischen leuchtvorrichtung |
| JP6766900B2 (ja) * | 2019-01-15 | 2020-10-14 | 日亜化学工業株式会社 | 発光装置 |
| EP3872872B1 (en) | 2019-06-06 | 2022-11-30 | Nuvoton Technology Corporation Japan | Semiconductor light emitting element and semiconductor light emitting device |
| KR102530795B1 (ko) * | 2021-02-04 | 2023-05-10 | 웨이브로드 주식회사 | 엘이디 패키지를 제조하는 방법 |
| CN114171540A (zh) * | 2021-12-08 | 2022-03-11 | 镭昱光电科技(苏州)有限公司 | 微显示led芯片结构及其制作方法 |
| WO2023169673A1 (en) * | 2022-03-09 | 2023-09-14 | Ams-Osram International Gmbh | Optoelectronic package and method for manufactuiring an optoelectronic package |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278136B1 (en) * | 1997-04-22 | 2001-08-21 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element, its manufacturing method and light emitting device |
| WO2003044872A1 (en) | 2001-11-19 | 2003-05-30 | Sanyo Electric Co., Ltd. | Compound semiconductor light emitting device and its manufacturing method |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03177080A (ja) * | 1989-12-05 | 1991-08-01 | Nkk Corp | 発光ダイオードアレー |
| EP1313153A3 (en) * | 1992-07-23 | 2005-05-04 | Toyoda Gosei Co., Ltd. | Light-emitting device of gallium nitride compound semiconductor |
| JP2657743B2 (ja) | 1992-10-29 | 1997-09-24 | 豊田合成株式会社 | 窒素−３族元素化合物半導体発光素子 |
| DE19638667C2 (de) | 1996-09-20 | 2001-05-17 | Osram Opto Semiconductors Gmbh | Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement |
| TW365071B (en) * | 1996-09-09 | 1999-07-21 | Toshiba Corp | Semiconductor light emitting diode and method for manufacturing the same |
| US6274890B1 (en) * | 1997-01-15 | 2001-08-14 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and its manufacturing method |
| US6281524B1 (en) | 1997-02-21 | 2001-08-28 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device |
| US6633120B2 (en) * | 1998-11-19 | 2003-10-14 | Unisplay S.A. | LED lamps |
| JP4370071B2 (ja) | 1999-12-24 | 2009-11-25 | シスメックス株式会社 | 複合因子血液凝固能測定試薬 |
| DE10017336C2 (de) | 2000-04-07 | 2002-05-16 | Vishay Semiconductor Gmbh | verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern |
| JP4050444B2 (ja) * | 2000-05-30 | 2008-02-20 | 信越半導体株式会社 | 発光素子及びその製造方法 |
| JP3328647B2 (ja) | 2000-08-22 | 2002-09-30 | サンユレック株式会社 | 光電子部品の製造方法 |
| US6611002B2 (en) | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
| CN1156030C (zh) | 2001-02-27 | 2004-06-30 | 连威磊晶科技股份有限公司 | 具有高透光率的发光二极管元件 |
| ATE551731T1 (de) | 2001-04-23 | 2012-04-15 | Panasonic Corp | Lichtemittierende einrichtung mit einem leuchtdioden-chip |
| US7714345B2 (en) * | 2003-04-30 | 2010-05-11 | Cree, Inc. | Light-emitting devices having coplanar electrical contacts adjacent to a substrate surface opposite an active region and methods of forming the same |
| TWI220578B (en) | 2003-09-16 | 2004-08-21 | Opto Tech Corp | Light-emitting device capable of increasing light-emitting active region |
-
2005
- 2005-02-18 EP EP05706767.0A patent/EP1716597B1/de active Active
- 2005-02-18 US US10/588,167 patent/US8835937B2/en active Active
- 2005-02-18 CN CNA2005800053737A patent/CN1922733A/zh active Pending
- 2005-02-18 TW TW095140720A patent/TWI317180B/zh active
- 2005-02-18 CN CN2009101719228A patent/CN101685823B/zh active Active
- 2005-02-18 JP JP2006553430A patent/JP5305594B2/ja active Active
- 2005-02-18 DE DE102005007601.7A patent/DE102005007601B4/de active Active
- 2005-02-18 KR KR1020067019264A patent/KR101228428B1/ko active IP Right Grant
- 2005-02-18 TW TW094104974A patent/TWI347022B/zh active
- 2005-02-18 WO PCT/DE2005/000281 patent/WO2005081319A1/de active Application Filing
- 2005-02-18 KR KR1020127015400A patent/KR101332771B1/ko active IP Right Grant
-
2010
- 2010-12-03 JP JP2010270229A patent/JP5355536B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278136B1 (en) * | 1997-04-22 | 2001-08-21 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element, its manufacturing method and light emitting device |
| WO2003044872A1 (en) | 2001-11-19 | 2003-05-30 | Sanyo Electric Co., Ltd. | Compound semiconductor light emitting device and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1716597B1 (de) | 2018-04-04 |
| KR101332771B1 (ko) | 2013-11-25 |
| TWI317180B (en) | 2009-11-11 |
| TW200729557A (en) | 2007-08-01 |
| KR20070004737A (ko) | 2007-01-09 |
| JP5355536B2 (ja) | 2013-11-27 |
| US8835937B2 (en) | 2014-09-16 |
| EP1716597A1 (de) | 2006-11-02 |
| DE102005007601A1 (de) | 2005-09-08 |
| JP5305594B2 (ja) | 2013-10-02 |
| DE102005007601B4 (de) | 2023-03-23 |
| KR20120085318A (ko) | 2012-07-31 |
| TWI347022B (en) | 2011-08-11 |
| CN1922733A (zh) | 2007-02-28 |
| CN101685823A (zh) | 2010-03-31 |
| CN101685823B (zh) | 2012-04-18 |
| TW200536151A (en) | 2005-11-01 |
| WO2005081319A1 (de) | 2005-09-01 |
| US20090065800A1 (en) | 2009-03-12 |
| JP2011049600A (ja) | 2011-03-10 |
| JP2007523483A (ja) | 2007-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101228428B1 (ko) | 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법 | |
| TWI385823B (zh) | 光電組件及製造複數個光電組件之方法 | |
| KR101460392B1 (ko) | 복수 개의 광전 소자들의 제조 방법 및 광전 소자 | |
| KR101457247B1 (ko) | 광전 소자 | |
| JP4336480B2 (ja) | コンフォーマルに被覆された蛍光変換発光半導体構造を製造するための電気泳動の使用 | |
| KR102074027B1 (ko) | 광전자 반도체 소자의 제조 방법 및 광전자 반도체 소자 | |
| TWI288487B (en) | Optoelectronic semiconductor-chip and method to form a contact-structure for the electrical contact of an optoelectronic semiconductor-chip | |
| US20150236229A1 (en) | Luminous devices, packages and systems containing the same, and fabricating methods thereof | |
| KR101989212B1 (ko) | 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법 | |
| TW201029232A (en) | Radiation-emitting semiconductor chip | |
| US9502612B2 (en) | Light emitting diode package with enhanced heat conduction | |
| KR101587299B1 (ko) | 복수의 광전 소자의 제조 방법 | |
| KR20150058503A (ko) | 광전자 소자 | |
| TW200908395A (en) | Optoelectronic semiconductor chip | |
| US20220406757A1 (en) | Method for Producing Radiation-Emitting Semiconductor Chips, Radiation-Emitting Semiconductor Chip and Radiation-Emitting Component | |
| US20150303179A1 (en) | Light Emitting Diode Assembly With Integrated Circuit Element | |
| KR20150069228A (ko) | 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
| WO2014064541A2 (en) | Light emitting diode package with enhanced heat conduction | |
| TWI404186B (zh) | 半導體組件用之電連接導體、半導體組件以及電連接導體之製造方法 | |
| KR20120069151A (ko) | 파장변환기를 갖는 발광 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| A107 | Divisional application of patent | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160114 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170112 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180111 Year of fee payment: 6 |