DE102011011378A1 - Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips - Google Patents

Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips Download PDF

Info

Publication number
DE102011011378A1
DE102011011378A1 DE102011011378A DE102011011378A DE102011011378A1 DE 102011011378 A1 DE102011011378 A1 DE 102011011378A1 DE 102011011378 A DE102011011378 A DE 102011011378A DE 102011011378 A DE102011011378 A DE 102011011378A DE 102011011378 A1 DE102011011378 A1 DE 102011011378A1
Authority
DE
Germany
Prior art keywords
carrier substrate
main surface
semiconductor
carrier
diode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102011011378A
Other languages
English (en)
Inventor
Dr. Günther Ewald Karl Michael
Dr. Zull Heribert
Dr. Plößl Andreas
Thomas Veit
Mathias Kämpf
Dr. Dennemarck Jens
Bernd Böhm
Dr. Perzlmaier Korbinian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102011011378A priority Critical patent/DE102011011378A1/de
Priority to KR1020137022886A priority patent/KR101548442B1/ko
Priority to US13/984,081 priority patent/US9704945B2/en
Priority to PCT/EP2012/052060 priority patent/WO2012110365A1/de
Priority to JP2013553867A priority patent/JP5813138B2/ja
Priority to CN201280009171.XA priority patent/CN103370779B/zh
Priority to TW101104664A priority patent/TWI491084B/zh
Publication of DE102011011378A1 publication Critical patent/DE102011011378A1/de
Priority to US15/614,917 priority patent/US10224393B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Abstract

Es wird ein Trägersubstrat (10) für eine Halbleiterschichtenfolge angegeben, das eine erste Hauptfläche (11) und eine der ersten Hauptfläche gegenüberliegende zweite Hauptfläche (12) aufweist. Zwischen der ersten Hauptfläche und der zweiten Hauptfläche ist eine Diodenstruktur (2) ausgebildet, die die erste Hauptfläche von der zweiten Hauptfläche zumindest für eine Polarität einer elektrischen Spannung elektrisch isoliert. Weiterhin wird ein Verfahren zur Herstellung von Halbleiterchips (3) mit einem Trägersubstrat angegeben.

Description

  • Die vorliegende Anmeldung betrifft ein Trägersubstrat, einen Halbleiterchip mit einem aus einem Trägersubstrat gebildeten Träger sowie ein Verfahren zur Herstellung von Halbleiterchips.
  • Bei optoelektronischen Halbleiterchips wie Leuchtdioden kann es beispielsweise zur einzelnen Ansteuerung gewünscht sein, dass der Strahlung erzeugende Bereich der Halbleiterchips von einem Montageelement, an dem die Halbleiterchips befestigt sind, elektrisch isoliert ist. Elektrische Isolatoren weisen jedoch oftmals auch eine vergleichsweise geringe Wärmeleitfähigkeit auf, so dass ein derartiges Material zwischen dem Strahlung erzeugenden Bereich und dem Montageelement eine effiziente Abfuhr der im Betrieb erzeugten Abwärme erschwert. Dies kann zu Leistungseinbußen und/oder einer reduzierten Lebensdauer führen.
  • Eine Aufgabe ist es, eine effiziente Wärmeabfuhr bei gleichzeitiger elektrischer Isolation zu erzielen. Weiterhin soll ein Verfahren angegeben werden, mit dem effiziente Halbleiterchips einfach und zuverlässig hergestellt werden können.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • Gemäß einer Ausführungsform weist ein Trägersubstrat für eine Halbleiterschichtenfolge eine erste Hauptfläche und eine der ersten Hauptfläche gegenüberliegende zweite Hauptfläche auf. Zwischen der ersten Hauptfläche und der zweiten Hauptfläche ist eine Diodenstruktur ausgebildet, die die erste Hauptfläche von der zweiten Hauptfläche zumindest für eine Polarität einer elektrischen Spannung elektrisch isoliert.
  • Mit anderen Worten ist ein elektrischer Stromfluss in einer zur ersten Hauptfläche senkrecht verlaufenden Richtung mittels der Diodestruktur zumindest unidirektional unterbunden.
  • Zweckmäßigerweise ist das Trägersubstrat so ausgebildet, dass zwischen einem beliebigen Punkt auf der ersten Hauptfläche und einem beliebigen Punkt auf der zweiten Hauptfläche zumindest bezüglich einer Polarität kein die Punkte verbindender elektrischer Strompfad durch das Trägersubstrat besteht.
  • Vorzugsweise ist die Diodenstruktur vollflächig, insbesondere in einer parallel oder im Wesentlichen parallel zur ersten Hauptfläche verlaufenden Ebene, im Trägersubstrat ausgebildet. In Aufsicht auf das Trägersubstrat ist die Diodenstruktur also unstrukturiert und erstreckt sich über die gesamte laterale Ausdehnung des Trägersubstrats.
  • Das Trägersubstrat ist vorzugsweise dafür vorgesehen, dass während der Herstellung einer Mehrzahl von Halbleiterchips eine Halbleiterschichtenfolge auf dem Trägersubstrat angeordnet oder ausgebildet wird, insbesondere vor der Vereinzelung in Halbleiterchips. Mittels der Diodenstruktur ist eine auf der ersten Hauptfläche des Trägersubstrats angeordnete Halbleiterschichtenfolge von der zweiten Hauptfläche des Trägersubstrats elektrisch isoliert.
  • In einer bevorzugten Ausgestaltung isoliert die Diodenstruktur die erste Hauptfläche von der zweiten Hauptfläche für beide Polaritäten, insbesondere vollflächig. Die elektrische Isolation ist also bidirektional ausgebildet und ist unabhängig von der Polarität der elektrischen Spannung.
  • In einer weiteren bevorzugten Ausgestaltung weist die Diodenstruktur eine erste Diode und eine zweite Diode auf. Die erste Diode und die zweite Dioden sind zweckmäßigerweise in vertikaler Richtung übereinander angeordnet. Die erste Diode und die zweite Diode sind bezüglich ihrer Durchlassrichtung vorzugsweise zueinander entgegengesetzt orientiert.
  • In einer weiteren bevorzugten Ausgestaltung enthält das Trägersubstrat ein vorzugsweise einkristallines Halbleitermaterial. Halbleitermaterialien zeichnen sich durch eine vergleichsweise hohe thermische Leitfähigkeit aus. Insbesondere eignet sich Silizium, Germanium oder Galliumarsenid.
  • In einer bevorzugten Weiterbildung ist die Diodenstruktur mittels einer schichtweisen Dotierung des Trägersubstrats gebildet. Unter Schichten des Trägersubstrats werden in diesem Zusammenhang allgemein Bereiche des Trägersubstrats verstanden, die in vertikaler Richtung übereinander angeordnet sind.
  • Vorzugsweise weist die Diodenstruktur mindestens zwei Schichten mit voneinander verschiedenem Leitungstyp auf. Ein pn-Übergang als Diode ist so auf einfache Weise realisiert.
  • Für die elektrische Isolation der ersten Hauptfläche von der zweiten Hauptfläche kann die Diodenstruktur grundsätzlich in vertikaler Richtung an jeder Stelle angeordnet sein. Die Diodenstruktur kann also von der ersten Hauptfläche und/oder von der zweiten Hauptfläche in vertikaler Richtung beabstandet sein.
  • Weiterhin kann eine der dotierten Schichten der Diodenstruktur unmittelbar an die erste oder an die zweite Hauptfläche des Trägersubstrats angrenzen. Beispielsweise kann eine an die erste Hauptfläche angrenzende dotierte Schicht auch für die elektrische Kontaktierung vorgesehen sein.
  • In einer bevorzugten Weiterbildung weist die Diodenstruktur zumindest drei aufeinander folgende Schichten auf, die bezüglich ihres Leitungstyps alternierend ausgebildet sind, etwa in Form einer pnp- oder npn-Schichtabfolge. Zwei in Serie verschaltete pn-Übergänge mit zueinander entgegengesetzten Durchlassrichtungen sind so auf einfache Weise realisiert. Die dotierten Schichten der Diodenstruktur können unmittelbar aneinander angrenzen. Durch eine Erhöhung der Anzahl der Dioden in vertikaler Richtung kann weiterhin die Durchbruchfeldstärke in Sperrrichtung gesteigert werden.
  • Zumindest eine Schicht des Trägersubstrats kann nominell undotiert sein. Insbesondere kann zwischen zumindest zwei der dotierten Schichten eine nominell undotierte Schicht angeordnet sein, so dass diese dotierten Schichten voneinander beabstandet sind.
  • In einer bevorzugten Ausgestaltung ist in dem Trägersubstrat eine Schutzdiode ausgebildet. Vorzugsweise weist das Trägersubstrat in jedem Bereich, der als Träger für einen Halbleiterchip vorgesehen ist, eine Schutzdiode auf. Die Schutzdiode kann einen Halbleiterchip mit einem solchen Träger vor einer Schädigung aufgrund elektrostatischer Entladung (electrostatic discharge, ESD) schützen. Die Schutzdiode ist vorzugsweise zwischen der ersten Hauptfläche und der Diodenstruktur angeordnet.
  • Ein vorzugsweise optoelektronischer Halbleiterchip weist gemäß einer Ausführungsform einen Halbleiterkörper mit einer Halbleiterschichtenfolge und einen Träger mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche auf. Der Halbleiterkörper ist auf der ersten Hauptfläche des Trägers angeordnet. Zwischen der ersten Hauptfläche und der zweiten Hauptfläche ist eine Diodenstruktur ausgebildet, die die erste Hauptfläche von der zweiten Hauptfläche zumindest für eine Polarität einer elektrischen Spannung elektrisch isoliert.
  • Vorzugsweise weist die Halbleiterschichtenfolge einen zur Erzeugung von kohärenter, teilkohärenter oder inkohärenter Strahlung vorgesehenen aktiven Bereich auf. Der Halbleiterchip kann insbesondere als eine Lumineszenzdiode, etwa als eine Leuchtdiode oder eine Laserdiode ausgebildet sein. Alternativ oder ergänzend kann der Halbleiterchip auch als ein Strahlungsempfänger ausgebildet sein.
  • Im Betrieb des Halbleiterchips erzeugte Wärme kann über den Träger abgeführt werden. Weiterhin ist der aktive Bereich mittels der Sperrschicht von einem an der zweiten Hauptfläche des Trägers anliegenden elektrischen Potential elektrisch isoliert.
  • Die Halbleiterschichtenfolge des Halbleiterkörpers ist vorzugsweise epitaktisch, etwa mittels MOCVD oder MBE, auf einem Aufwachssubstrat abgeschieden.
  • In einer Ausgestaltungsvariante ist der Träger das Aufwachssubstrat für die Halbleiterschichtenfolge.
  • In einer alternativen Ausgestaltungsvariante ist der Träger von dem Aufwachssubstrat verschieden. Der Träger dient insbesondere der mechanischen Stabilisierung der Halbleiterschichtenfolge, so dass das Aufwachssubstrat nicht mehr erforderlich ist und entfernt werden kann.
  • Ein Halbleiterchip, bei dem das Aufwachssubstrat entfernt ist, wird auch als Dünnfilm-Halbleiterchip bezeichnet. Ein Dünnfilm-Halbleiterchip, insbesondere ein Dünnfilm-Leuchtdioden-Chip zeichnet sich insbesondere durch folgende charakteristische Merkmale aus:
    • – an einer zu dem Träger hin gewandten ersten Hauptfläche einer strahlungserzeugenden Epitaxieschichtenfolge ist eine reflektierende Schicht aufgebracht oder ausgebildet, die zumindest einen Teil der in der Epitaxieschichtenfolge erzeugten elektromagnetischen Strahlung in diese zurückreflektiert;
    • – die Epitaxieschichtenfolge weist eine Dicke im Bereich von 20 μm oder weniger, insbesondere im Bereich von 10 μm auf; und
    • – die Epitaxieschichtenfolge enthält mindestens eine Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der epitaktischen Epitaxieschichtenfolge führt, d. h. sie weist ein möglichst ergodisch stochastisches Streuverhalten auf.
  • Ein Grundprinzip eines Dünnschicht-Leuchtdiodenchips ist beispielsweise in I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174–2176 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.
  • Ein Dünnfilm-Leuchtdioden-Chip ist in guter Näherung ein Lambert'scher Oberflächenstrahler und eignet sich von daher besonders gut für die Anwendung in einem Scheinwerfer.
  • Der Träger ist vorzugsweise stoffschlüssig mit der Halbleiterschichtenfolge verbunden. Bei einer stoffschlüssigen Verbindung werden die, bevorzugt vorgefertigten, Verbindungspartner mittels atomarer und/oder molekularer Kräfte zusammengehalten. Eine stoffschlüssige Verbindung kann beispielsweise mittels einer Verbindungsschicht, etwa einer Klebeschicht oder einer Lotschicht, erzielt werden. In der Regel geht eine Trennung der Verbindung mit einer Zerstörung der Verbindungsschicht und/oder zumindest eines der Verbindungspartner einher.
  • In einer bevorzugten Ausgestaltung ist eine Seitenfläche des Trägers mit einer Passivierungsschicht versehen. Die Gefahr einer ungewollten elektrischen Überbrückung der Diodenstruktur, beispielsweise aufgrund eines Lots oder eines elektrisch leitfähigen Klebemittels bei der Montage des Halbleiterchips, kann so vermieden werden. Weiterhin bevorzugt ist die Passivierungsschicht für elektromagnetische Strahlung, insbesondere für Strahlung, deren Energie oberhalb einer Bandlückenenergie des Trägers liegt, beispielsweise für Strahlung im infraroten, sichtbaren und/oder im ultravioletten Spektralbereich, undurchlässig, insbesondere absorbierend, ausgebildet. Eine ungewollte Verringerung des elektrischen Widerstands der Diodenstruktur aufgrund von strahlungsinduzierter Photoleitung kann so vermieden oder zumindest vermindert werden. Davon abweichend kann die Seitenfläche des Trägers freiliegen. Die Herstellung des Trägers ist dadurch vereinfacht.
  • Bei einem Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips wird gemäß einer Ausführungsform ein Trägersubstrat mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche bereitgestellt. Eine Diodenstruktur wird zwischen der ersten Hauptfläche und der zweiten Hauptfläche ausgebildet, wobei die Diodenstruktur die erste Hauptfläche von der zweiten Hauptfläche zumindest für eine Polarität einer elektrischen Spannung elektrisch isoliert. Auf der ersten Hauptfläche des Trägersubstrats wird eine Halbleiterschichtenfolge angeordnet. Das Trägersubstrat mit der Halbleiterschichtenfolge wird in eine Mehrzahl von Halbleiterchips vereinzelt. Beim Vereinzeln geht aus dem Trägersubstrat für jeden Halbleiterchip ein Träger hervor, auf dem ein Halbleiterkörper angeordnet ist.
  • In einer Ausgestaltungsvariante wird die Diodenstruktur vor dem Vereinzeln, insbesondere vor dem Anordnen der Halbleiterschichtenfolge, ausgebildet. Die Halbleiterchips weisen also schon bei der Vereinzelung die Diodenstruktur auf.
  • In einer alternativen Ausgestaltungsvariante erfolgt das Ausbilden der Diodenstruktur erst nach dem Vereinzeln. So können gezielt nur diejenigen Halbleiterchips mit. einer Diodenstruktur versehen werden, bei denen die Halbleiterschichtenfolge von der zweiten Hauptfläche des Trägers elektrisch isoliert ausgeführt sein soll.
  • In einer bevorzugten Ausgestaltung wird die Diodenstruktur mittels einer vollflächigen Dotierung des Trägersubstrats ausgebildet. Dies kann beispielsweise mittels Legierung, Diffusion oder Implantation erfolgen. Auf eine beispielsweise photolithographische Maskierung zur lateralen Strukturierung kann für die vollflächige Ausbildung der Dotierung verzichtet werden.
  • In einer Ausgestaltungsvariante wird die Halbleiterschichtenfolge auf einem Aufwachssubstrat abgeschieden und das Aufwachssubstrat wird nach dem Anordnen an dem Trägersubstrat entfernt.
  • In einer alternativen Ausgestaltungsvariante wird die Halbleiterschichtenfolge epitaktisch auf dem Trägersubstrat abgeschieden. Das Trägersubstrat dient also als Aufwachssubstrat.
  • Für das Verfahren ist das beschriebene Trägersubstrat besonders geeignet. Weiterhin eignet sich das Verfahren besonders zur Herstellung eines beschriebenen Halbleiterchips. Im Zusammenhang mit dem Trägersubstrat oder dem Halbleiterchip ausgeführte Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt.
  • Weitere Merkmale, vorteilhafte Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in Verbindung mit den Figuren.
  • Es zeigen:
  • 1 ein erstes Ausführungsbeispiel für ein Trägersubstrat in schematischer Schnittansicht;
  • die 2, 3 und 4 ein erstes, zweites beziehungsweise drittes Ausführungsbeispiel für einen Halbleiterchip mit einem Träger jeweils in schematischer Schnittansicht;
  • die 5A und 5B einen Ausschnitt eines zweiten Ausführungsbeispiels für ein Trägersubstrat in schematischer Aufsicht (5A) und zugehöriger Schnittansicht (5B);
  • 6 ein viertes Ausführungsbeispiel für einen Halbleiterchip in schematischer Schnittansicht;
  • die 7 und 8 ein erstes beziehungsweise zweites Ausführungsbeispiel für ein Bauelement in schematischer Schnittansicht; und
  • die 9A bis 9C ein Ausführungsbeispiel für ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips anhand von schematisch in Schnittansicht dargestellten Zwischenschritten.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • Ein erstes Ausführungsbeispiel für ein Trägersubstrat ist in 1 in schematischer Schnittansicht gezeigt. Das Trägersubstrat 10 erstreckt sich in einer vertikalen Richtung zwischen einer ersten Hauptfläche 11 und einer zur ersten Hauptfläche parallel verlaufenden zweiten Hauptfläche 12.
  • Zwischen den Hauptflächen ist eine Diodenstruktur 2 ausgebildet, die sich in lateraler Richtung vollflächig über das Trägersubstrat 10 erstreckt.
  • Die Diodenstruktur 2 weist eine erste Schicht 21, eine zweite Schicht 22 und eine dritte Schicht 23 auf. Die erste Schicht bildet die erste Hauptfläche des Trägersubstrats. Die erste Schicht 21 und die dritte Schicht 23 sind exemplarisch jeweils p-leitend dotiert und die zweite Schicht 22 n-leitend dotiert. Mittels der pn-Übergänge zwischen diesen Schichten ist eine erste Diode 24 beziehungsweise eine zweite Diode 25 gebildet. Die Dioden 24, 25 sind bezüglich ihrer Durchlassrichtung zueinander entgegengesetzt orientiert. Der übrige Teil des Trägersubstrats 10 kann dotiert oder undotiert sein.
  • Mittels der Diodenstruktur 2 sind die erste Hauptfläche 11 und die zweite Hauptfläche 12 elektrisch voneinander isoliert, wobei die elektrische Isolation mittels der Dioden 24, 25 unabhängig von einer Polarität einer anliegenden elektrischen Spannung gegeben ist.
  • Das Trägersubstrat 10 basiert vorzugsweise auf einem Halbleitermaterial. Beispielsweise eignet sich Silizium, Germanium oder Galliumarsenid.
  • In dem beschriebenen Ausführungsbeispiel ist die Diodenstruktur mittels einer bezüglich des Leitungstyps alternierenden Abfolge von unmittelbar aneinander angrenzenden Schichten gebildet. Davon abweichend kann zwischen zumindest zwei dotierten Schichten auch eine nominell undotierte Schicht angeordnet sein. Weiterhin kann die Diodenstruktur auch mehr als zwei Dioden aufweisen, die zweckmäßigerweise zueinander in Serie verschaltet sind.
  • Ein erstes Ausführungsbeispiel für einen Halbleiterchip, der exemplarisch als ein LED-Halbleiterchip ausgeführt ist, ist in 2 in schematischer Schnittansicht dargestellt. Der Halbleiterchip 3 weist einen Träger 1 auf, der bei der Herstellung des Halbleiterchips 3 aus einem Trägersubstrat hervorgeht, das wie im Zusammenhang mit 1 beschrieben ausgeführt ist.
  • Der Halbleiterchip 3 weist einen Halbleiterkörper 4 auf. Eine den Halbleiterkörper bildende Halbleiterschichtenfolge umfasst einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich 40, der zwischen einer ersten Halbleiterschicht 41 und einer zweiten Halbleiterschicht 42 angeordnet ist.
  • Ein Aufwachssubstrat für den epitaktischen Halbleiterkörper 4 ist entfernt und deshalb in 2 nicht dargestellt. Der Halbleiterchip 3 ist also als ein Dünnfilm-Halbleiterchip ausgebildet, bei dem die Diodenstruktur 2 in den Träger 1 des Dünnfilm-Halbleiterchips integriert ist.
  • Der Halbleiterkörper 4 ist mittels einer Verbindungsschicht 6, beispielsweise einer Lotschicht oder einer Klebeschicht mit der ersten Hauptfläche 11 des Trägers mechanisch und elektrisch leitend verbunden.
  • Im Betrieb des Halbleiterchips 3 können durch Anlegen einer externen elektrischen Spannung zwischen einem ersten Kontakt 51 und einem zweiten Kontakt 52 des Halbleiterchips 3 Ladungsträger von verschiedenen Seiten in den aktiven Bereich 40 injiziert werden und dort unter Emission von Strahlung rekombinieren.
  • Der erste Kontakt 51 ist auf der ersten Hauptfläche 11 des Trägers 2 ausgebildet, so dass die Ladungsträger über die erste Schicht 21 des Trägers 1 in den Halbleiterkörper 4 injiziert werden. Mittels der Diodenstruktur 2 kann also trotz eines Stromflusses durch den Träger 1 eine elektrische Isolation gegenüber der zweiten Hauptfläche 12 des Trägers erzielt werden.
  • Weiterhin zeichnet sich der Träger 1 insbesondere im Vergleich zu einem Träger aus einem elektrisch isolierenden Material wie Saphir durch eine hohe thermische Leitfähigkeit aus, so dass im Betrieb des Halbleiterchips 3 im Halbleiterkörper 4 entstehende Verlustwärme effizient aus dem Halbleiterkörper abgeführt werden kann.
  • Zwischen dem Halbleiterkörper 4 und dem Träger 1 ist eine Spiegelschicht 7 angeordnet. Die vorzugsweise metallische Spiegelschicht ist dafür vorgesehen, im aktiven Bereich erzeugte und in Richtung des Trägers 1 abgestrahlte Strahlung zu reflektieren, so dass dieser Strahlungsanteil durch eine vom Träger 1 abgewandte Strahlungsaustrittsfläche 45 des Halbleiterkörpers 4 austreten kann. Im sichtbaren Spektralbereich eignen sich beispielsweise Silber oder Aluminium für die Spiegelschicht 7, im infraroten Spektralbereich weist Gold eine hohe Reflektivität auf.
  • Eine den Träger 1 in lateraler Richtung begrenzende Seitenfläche 13 des Trägers liegt in diesem Ausführungsbeispiel frei. Eine Beschichtung der beim Vereinzeln des Trägersubstrats entstandenen Seitenfläche 13 ist also nicht erforderlich. Zum Schutz vor einer ungewollten elektrischen Überbrückung der Diodenstruktur 2 bei der Montage des Halbleiterchips 3 kann davon abweichend aber eine Beschichtung, beispielsweise in Form einer Passivierungsschicht vorgesehen sein.
  • Das in 3 dargestellte zweite Ausführungsbeispiel für einen Halbleiterchip entspricht im Wesentlichen dem im Zusammenhang mit 2 beschriebenen ersten Ausführungsbeispiel. Im Unterschied hierzu weist der Träger 1 eine Diodenstruktur 2 mit nur einer Diode auf. Bezüglich ihrer Durchlassrichtung ist die Diode so ausgebildet, dass sie bei einer an den Kontakten 51, 52 anliegenden Betriebsspannung in Sperrrichtung orientiert ist. Eine elektrische Isolation der ersten Hauptfläche 11 von der zweiten Hauptfläche 12 des Trägers 1 ist somit bezüglich einer Polarität gewährleistet. Weiterhin ist der erste Kontakt 51 im Unterschied zu ersten Ausführungsbeispiel auf der ersten Halbleiterschicht 41 angeordnet. Die Injektion von Ladungsträgern vom ersten Kontakt in die erste Halbleiterschicht kann somit unabhängig vom Träger 1 erfolgen.
  • Ein drittes Ausführungsbeispiel für einen Halbleiterchip ist in 4 in schematischer Schnittansicht dargestellt. Im Unterschied zu den im Zusammenhang mit den 2 und 3 beschriebenen Ausführungsbeispielen bildet der Träger 1 das Aufwachssubstrat für die Halbleiterschichten des Halbleiterkörpers 4. Der Halbleiterkörper ist also nicht stoffschlüssig mit dem Träger 1 verbunden, sondern epitaktisch auf dem Träger abgeschieden. Zur Erhöhung der aus der Strahlungsaustrittsfläche 45 austretenden Strahlungsleistung kann in dem Halbleiterkörper 4 ein Spiegel ausgebildet sein, beispielsweise in Form eines Bragg-Spiegels (nicht explizit dargestellt).
  • In den 5A und 5B ist ein Ausschnitt eines Trägersubstrats gemäß einem zweiten Ausführungsbeispiel gezeigt. Der Ausschnitt entspricht einem Bereich des Trägersubstrats 10, der als Träger eines Halbleiterkörpers vorgesehen ist. Zweckmäßigerweise weist das Trägersubstrat eine Vielzahl solcher, vorzugsweise matrixförmig angeordneter, Bereiche auf.
  • Das Trägersubstrat 10 weist zusätzlich zur Diodenstruktur 2 eine Schutzdiode 18 auf. Die Schutzdiode ist zwischen der ersten Hauptfläche 11 und der Diodenstruktur 2 im Trägersubstrat 10 ausgebildet. Die Schutzdiode 18 ist mittels eines ersten Teilbereichs 181 und eines zweiten Teilbereichs 182 gebildet. Die Teilbereiche sind bezüglich des Leitungstyps voneinander unterschiedlich, so dass zwischen den Teilbereichen ein pn-Übergang entsteht. Der zweite Teilbereich 182 ist vollständig vom ersten Teilbereich 181 umgeben.
  • Auf der ersten Hauptfläche 11 ist eine Isolationsschicht 17 ausgebildet. Die Isolationsschicht kann beispielsweise ein Oxid, etwa Siliziumoxid, ein Nitrid, etwa Siliziumnitrid oder ein Oxinitrid, etwa Siliziumoxinitrid enthalten oder aus einem solchen Material bestehen. Die Isolationsschicht 17 weist eine erste Öffnung 191 und eine zweite Öffnung 192 auf. In Aufsicht auf das Trägersubstrat 10 überlappt die erste Öffnung 191 mit dem ersten Teilbereich 181 und die zweite Öffnung 192 mit dem zweiten Teilbereich 182. Auf der Isolationsschicht sind eine erste Anschlussfläche 15 und eine zweite Anschlussfläche 16 angeordnet, die durch die Öffnungen hindurch mit dem zweiten Teilbereich 182 beziehungsweise dem ersten Teilbereich 181 elektrisch leitend verbunden sind.
  • Die Diodenstruktur 2 grenzt an die zweite Hauptfläche 12 des Trägersubstrats 10 an. Davon abweichend kann die Diodenstruktur aber auch von der zweiten Hauptfläche beabstandet sein.
  • Ein Ausführungsbeispiel für einen Halbleiterchip, bei dem der Träger aus einem Trägersubstrat gemäß dem im Zusammenhang mit den 5A und 5B beschriebenen Ausführungsbeispiel ausgeführt ist, ist in 6 dargestellt. Wie im Zusammenhang mit 2 beschrieben ist der Halbleiterkörper 4 mittels einer Verbindungsschicht 6 an dem Träger 1 befestigt. Der Halbleiterkörper 4 weist eine Ausnehmung 47 auf, die sich von dem Träger 1 her durch die erste Halbleiterschicht 41 und den aktiven Bereich 40 hindurch in die zweite Halbleiterschicht 42 hinein erstreckt. Zur Vermeidung eines elektrischen Kurzschlusses des aktiven Bereichs 40 ist eine Seitenfläche der Ausnehmung 47 von einer Isolationsschicht 48 bedeckt. Zwischen dem Halbleiterkörper 4 und dem Träger 1 ist eine erste Anschlussschicht 43 angeordnet, die an die dem Träger zugewandte erste Halbleiterschicht 41 angrenzt und elektrisch leitend mit dieser verbunden ist. Auf der ersten Anschlussschicht 43 ist ein erster Kontakt 51 des Halbleiterchips 3 angeordnet. Die zweite Halbleiterschicht 42 ist elektrisch leitend mit einer zweiten Anschlussschicht 44 verbunden, die sich durch die Ausnehmung 47 hindurch erstreckt.
  • Die erste Anschlussschicht 43 verläuft bereichsweise zwischen dem Halbleiterkörper 4 und der zweiten Anschlussschicht 44. Zwischen den Anschlussschicht 43, 44 ist zur Vermeidung eines elektrischen Kurzschlusses die Isolationsschicht 48 ausgebildet. Auf der zweiten Anschlussschicht 44 ist ein zweiter Kontakt 52 ausgebildet. Die elektrische Kontaktierung des Halbleiterchips 3 erfolgt also mittels zweier lateral vom Halbleiterkörper 4 beabstandeter elektrischer Kontakte 51, 52. Die Strahlungsaustrittsfläche 45 des Halbleiterkörpers ist frei von elektrischen Kontakten, so dass eine Abschattung der Strahlungsaustrittsfläche vermieden wird.
  • Zur Erhöhung der ausgekoppelten Strahlungsleistung ist die Strahlungsaustrittsfläche 45 mit einer Strukturierung 46, beispielsweise einer Aufrauhung versehen.
  • Die Kontakte 51, 52 sind weiterhin mit der Schutzdiode 18 verbunden. Der aktive Bereich 40 und die Schutzdiode 18 sind bezüglich ihrer Durchlassrichtung antiparallel zueinander verschaltet. Beispielsweise kann die an den zweiten Kontakt 52 angrenzende zweite Halbleiterschicht 42 n-leitend und der erste Teilbereich 181 p-leitend ausgeführt sein oder umgekehrt. Im Falle einer bezogen auf den aktiven Bereich 40 in Sperrrichtung anliegenden Spannung können Ladungsträger über die Schutzdiode abfließen. In den Halbleiterchip 3, insbesondere in den Träger 1 als Teil des Halbleiterchips, ist also eine Schutzdiode integriert, die den Halbleiterkörper vor einer Schädigung durch elektrostatische Entladung schützt.
  • Der erste Kontakt 51 ist über die erste Anschlussschicht 43, die Verbindungsschicht 6 und die erste Anschlussfläche 15 mit dem zweiten Teilbereich 182 der Schutzdiode 18 verbunden. Der zweite Kontakt 52 ist über die zweite Anschlussschicht 44, die Verbindungsschicht 6 und die zweite Anschlussfläche 16 elektrisch leitend mit dem ersten Teilbereich 181 der Schutzdiode 18 verbunden. Zur Vermeidung eines elektrischen Kurzschlusses ist zwischen einer mit der ersten Anschlussschicht 43 verbundenen Teilschicht 431 und der zweiten Anschlussschicht 44 ein Zwischenraum 85 ausgebildet.
  • Die Seitenflächen 13 des Trägers 1 sind mit einer Passivierungsschicht 8 versehen. Die Gefahr eines elektrischen Kurzschlusses der Diodenstruktur 2 bei der Montage des Halbleiterchips 3, beispielsweise mittels eines Lots oder eines elektrisch leitfähigen Klebemittels, ist so vermindert. Weiterhin ist die Passivierungsschicht strahlungsundurchlässig, insbesondere absorbierend, ausgebildet, so dass eine Verringerung des elektrischen Widerstands der Diodenstruktur 2 aufgrund von strahlungsinduzierter Photoleitung vermieden oder zumindest vermindert werden kann. Für die Passivierungsschicht eignet sich insbesondere eines der im Zusammenhang mit der Isolationsschicht 17 genannten Materialien. Beispielsweise kann Siliziumnitrid eine vergleichsweise geringe Transmission für Strahlung im ultravioletten und im sichtbaren Spektralbereich aufweisen. Die Passivierungsschicht 8 kann selbstverständlich auch in einem Halbleiterchip gemäß den weiteren beschriebenen Ausführungsbeispielen vorgesehen sein.
  • Ein erstes Ausführungsbeispiel für ein Bauelement ist in 7 in schematischer Schnittansicht dargestellt. Der Halbleiterchip 3 des Bauelements 9 kann insbesondere wie im Zusammenhang mit den vorbeschriebenen Ausführungsbeispielen beschrieben ausgebildet sein.
  • Das oberflächenmontierbar ausgeführte Bauelement (surface mounted device, SMD) 9 weist einen Gehäusekörper 90 auf, der einen Leiterrahmen mit einem ersten Anschlussleiter 91 und einem zweiten Anschlussleiter 92 umformt. Der Gehäusekörper kann beispielsweise als ein Kunststoff-Formkörper ausgebildet sein.
  • Der Gehäusekörper 90 umformt weiterhin einen thermischen Anschlussleiter 93. Der thermische Anschlussleiter 93 kann beispielsweise ein Metall, etwa Kupfer enthalten. Auf dem thermischen Anschlussleiter ist der Halbleiterchip 3 befestigt. Die Kontakte 51, 52 des Halbleiterchips 3 sind über Verbindungsleiter 94, etwa Drahtbondverbindungen mit den Anschlussleitern 91, 92 elektrisch leitend verbunden. Alternativ zu Drahtbondverbindungen kann auch eine Kontaktierungsart Anwendung finden, beispielsweise mittels Lotkugeln, mittels Durchkontaktierungen, mittels einer planaren, schichtförmigen Kontaktstruktur oder mittels so genannter Castellations.
  • Der Halbleiterchip 3 ist in lateraler Richtung von einer zweckmäßigerweise elektrisch isolierenden Reflektorschicht 98, beispielsweise aus einem mit reflektierenden Partikeln, etwa Titanoxid-Partikeln, versehenen Kunststoff, etwa ein Epoxid oder ein Silikon, umgeben. Die insgesamt aus der Strahlungsaustrittsfläche 45 des Halbleiterchips austretende Strahlungsleistung kann dadurch weitergehend erhöht werden. Weiterhin verhindert die Reflektorschicht, dass von außerhalb des Halbleiterchips in den Träger 1 eingekoppelte Photonen in der Diodenstruktur 2 die Leitfähigkeit erhöhen und so die elektrische Isolation durch die Diodenstruktur beeinträchtigen.
  • Der Gehäusekörper 90 ist auf einer Montageplatte 95 angeordnet, die Anschlussbereiche 96 aufweist. Die Montageplatte kann beispielsweise als eine gedruckte Leiterplatte (Printed Circuit Board, PCB) oder als eine Metallkern-Leiterplatte (Metal Core Printed Circuit Board, MCPCB) ausgebildet sein.
  • Die Anschlussleiter 91, 92 sind jeweils mit einem Anschlussbereich 96 elektrisch leitend verbunden. Weiterhin kann auch der thermische Anschlussleiter 93 mit einem Anschlussbereich verbunden sein. Die Abfuhr von Verlustleistung an die Umgebung kann dadurch verbessert werden. Im Unterschied zu den Anschlussleitern 91, 92 dienen der thermische Anschlussleiter 93 und der daran angrenzende Anschlussbereich jedoch nicht der elektrischen Kontaktierung des Halbleiterchips 3, sondern einer effizienten Wärmeabfuhr aus dem Halbleiterchip. Der zur Erzeugung von Strahlung vorgesehene aktive Bereich des Halbleiterchips 3 ist mittels der Diodenstruktur 2 von der Montageplatte 95 elektrisch isoliert.
  • Ein zweites Ausführungsbeispiel für ein Bauelement ist in 8 schematisch in Schnittansicht dargestellt. Im Unterschied zum ersten Ausführungsbeispiel ist das Bauelement 9 als ein Modul ausgebildet, bei dem eine Mehrzahl von Halbleiterchips 3 ungehäust an der Montageplatte 95 befestigt ist.
  • Zur elektrischen Isolation der Anschlussbereiche 96 ist zwischen der Montageplatte 95 und den Anschlussbereichen 96 eine Isolationsschicht 97 ausgebildet. Mittels der Isolationsschicht 97 ist gewährleistet, dass die Halbleiterchips 3 auch bei einer elektrisch leitfähigen Montageplatte, beispielsweise einer Metallplatte, einzeln elektrisch kontaktierbar sind. Davon abweichend können die Halbleiterchips zumindest teilweise elektrisch miteinander verschaltet sein, beispielsweise in einer Parallelschaltung oder in einer Serienschaltung.
  • Die Halbleiterchips 3 können dagegen unmittelbar an der Montageplatte 95 befestigt werden, da die elektrische Isolation der aktiven Bereiche der Halbleiterchips durch die Diodenstruktur 2 der Halbleiterchips gewährleistet ist. Auf eine Isolationsschicht zwischen den Halbleiterchips und der Montageplatte kann also verzichtet werden, so dass der Wärmewiderstand verringert und somit die Wärmeabfuhr aus dem Halbleiterchip verbessert wird.
  • Ein Ausführungsbeispiel für ein Verfahren zur Herstellung von Halbleiterchips ist in den 9A bis 9C anhand von schematisch in Schnittansicht dargestellten Zwischenschritten gezeigt, wobei exemplarisch ein Halbleiterchip hergestellt wird, der wie im Zusammenhang mit 2 beschrieben ausgeführt ist.
  • Wie in 9A dargestellt, wird ein Trägersubstrat 10 bereitgestellt, das eine Diodenstruktur 2 aufweist. Zur vereinfachten Darstellung ist lediglich ein Bereich des Trägersubstrats 10 dargestellt, aus dem bei der Herstellung genau ein Träger für einen Halbleiterchip hervorgeht.
  • Eine Halbleiterschichtenfolge 400 mit einem zur Erzeugung von Strahlung vorgesehenen aktiven Bereich 40, der zwischen einer ersten Halbleiterschicht 41 und einer zweiten Halbleiterschicht 42 angeordnet ist, wird epitaktisch auf einem Aufwachssubstrat 49 abgeschieden, beispielsweise mittels MOVPE oder MBE.
  • Das Ausbilden der Diodenstruktur 2 erfolgt durch ein vollflächiges Dotieren des Trägersubstrats 10. Die dotierten Schichten des Trägersubstrats 10 können beispielsweise mittels Legierung, Diffusion und/oder Implantation hergestellt werden.
  • Wie in 9B dargestellt, wird die Halbleiterschichtenfolge 400 mittels einer Verbindungsschicht 6 mechanisch stabil mit dem Trägersubstrat 10 verbunden. Nach der Befestigung dient das Trägersubstrat der mechanischen Stabilisierung der Halbleiterschichtenfolge, so dass das Aufwachssubstrat für die Halbleiterschichtenfolge entfernt werden kann. Dies kann beispielsweise mittels kohärenter Strahlung, etwa mittels eines Laser-Ablöseverfahrens (Laser-Lift-Off), mechanisch, etwa mittels Schleifens, Läppens oder Polierens oder chemisch, etwa mittels nasschemischen oder trockenchemischen Ätzens, erfolgen.
  • Zur elektrischen Kontaktierung der ersten Halbleiterschicht 41 wird die Halbleiterschichtenfolge bereichsweise entfernt, so dass die erste Hauptfläche 11 des Trägersubstrats 10 freigelegt wird. Die elektrischen Kontakte 51, 52 können beispielsweise mittels Aufdampfens oder Sputterns aufgebracht werden.
  • Zur Vereinzelung in Halbleiterchips wird die Halbleiterschichtenfolge 400 zusammen mit dem Trägersubstrat 10 zerteilt, so dass Halbleiterchips 3 hervorgehen, die jeweils einen Halbleiterkörper 4 und einen Träger 1 aufweisen. Die Vereinzelung kann beispielsweise mittels kohärenter Strahlung, etwa mittels eines Lasertrennverfahrens, mechanisch, etwa mittels Sägens, Brechens oder Spaltens, oder chemisch, etwa mittels nasschemischen oder trockenchemischen Ätzens erfolgen. Ein fertig gestellter Halbleiterchip ist in 9C gezeigt.
  • Von dem beschriebenen Ausführungsbeispiel abweichend kann das Ausbilden der Diodenstruktur 2 auch erst nach dem Anordnen der Halbleiterschichtenfolge 400 auf dem Trägersubstrat 10 erfolgen. Insbesondere kann die Diodenstruktur auch erst nach dem Vereinzeln in Halbleiterchips erfolgen. Auf diese Weise kann die Diodenstruktur nur in solchen Halbleiterchips ausgebildet werden, bei denen der Halbleiterkörper 4 von der zweiten Hauptfläche 12 des Trägers 1 elektrisch isoliert ausgestaltet sein soll. Weiterhin kann das Trägersubstrat 10 auch als Aufwachssubstrat für die Halbleiterschichtenfolge 400 dienen. Auf einen Transfer auf ein vom Aufwachssubstrat verschiedenen Träger kann in diesem Fall verzichtet werden.
  • Mit dem beschriebenen Verfahren können die Halbleiterkörper 4 der Halbleiterchips durch die Ausbildung der Diodenstruktur elektrisch von einer Montagefläche für die Halbleiterchips isoliert werden, ohne dass sich der Wärmewiderstand signifikant erhöht, da beispielsweise die elektrisch isolierende Verarmungszone in einem pn-Übergang nur eine geringfügige Reduktion der thermischen Leitfähigkeit bewirkt.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder den Ausführungsbeispielen angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174–2176 [0027]

Claims (15)

  1. Trägersubstrat (10) für eine Halbleiterschichtenfolge, das eine erste Hauptfläche (11) und eine der ersten Hauptfläche gegenüberliegende zweite Hauptfläche (12) aufweist, wobei zwischen der ersten Hauptfläche (11) und der zweiten Hauptfläche (12) eine Diodenstruktur (2) ausgebildet ist, die die erste Hauptfläche (11) von der zweiten Hauptfläche (12) zumindest für eine Polarität einer elektrischen Spannung elektrisch isoliert.
  2. Trägersubstrat nach Anspruch 1, bei dem die Diodenstruktur die erste Hauptfläche von der zweiten Hauptfläche für beide Polaritäten elektrisch isoliert.
  3. Trägersubstrat nach Anspruch 1 oder 2, bei dem die Diodenstruktur eine erste Diode (24) und eine zweite Diode (25) aufweist, wobei die erste Diode und die zweite Diode bezüglich ihrer Durchlassrichtung zueinander entgegengesetzt orientiert sind.
  4. Trägersubstrat nach einem der Ansprüche 1 bis 3, bei dem das Trägersubstrat ein Halbleitermaterial enthält.
  5. Trägersubstrat nach einem der Ansprüche 1 bis 4, bei dem die Diodenstruktur mittels einer schichtweisen Dotierung des Trägersubstrats gebildet ist.
  6. Trägersubstrat nach einem der Ansprüche 1 bis 5, bei dem die Diodenstruktur zumindest drei aufeinander folgende Schichten (21, 22, 23) aufweist, die bezüglich ihres Leitungstyps alternierend ausgebildet sind.
  7. Halbleiterchip (3), der einen Halbleiterkörper (4) mit einer Halbleiterschichtenfolge und einen Träger (1) mit einer ersten Hauptfläche (11) und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (12) aufweist, wobei der Halbleiterkörper auf der ersten Hauptfläche des Trägers angeordnet ist und zwischen der ersten Hauptfläche und der zweiten Hauptfläche eine Diodenstruktur (2) ausgebildet ist, die die erste Hauptfläche von der zweiten Hauptfläche zumindest für eine Polarität einer elektrischen Spannung elektrisch isoliert.
  8. Halbleiterchip nach Anspruch 7, bei dem der Träger stoffschlüssig mit der Halbleiterschichtenfolge verbunden ist.
  9. Halbleiterchip nach Anspruch 7 oder 8, bei dem eine Seitenfläche des Trägers mit einer Passivierungsschicht (8) versehen ist.
  10. Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips (3) mit den Schritten: a) Bereitstellen eines Trägersubstrats (10) mit einer ersten Hauptfläche (11) und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (12); b) Ausbilden einer Diodenstruktur (2) zwischen der ersten Hauptfläche und der zweiten Hauptfläche, wobei die Diodenstruktur die erste Hauptfläche von der zweiten Hauptfläche zumindest für eine Polarität einer elektrischen Spannung elektrisch isoliert; c) Anordnen einer Halbleiterschichtenfolge (400) auf der ersten Hauptfläche des Trägersubstrats; und d) Vereinzeln des Trägersubstrats mit der Halbleiterschichtenfolge in eine Mehrzahl von Halbleiterchips.
  11. Verfahren nach Anspruch 10, bei dem Schritt b) vor Schritt d) durchgeführt wird.
  12. Verfahren nach Anspruch 10, bei dem Schritt b) nach Schritt d) durchgeführt wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, bei dem die Diodenstruktur mittels einer vollflächigen Dotierung des Trägersubstrats ausgebildet wird.
  14. Verfahren nach einem der Ansprüche 10 bis 13, bei dem die Halbleiterschichtenfolge auf einem Aufwachssubstrat abgeschieden wird und das Aufwachssubstrat nach Schritt c) entfernt wird.
  15. Verfahren nach einem der Ansprüche 10 bis 13, bei dem die Halbleiterschichtenfolge in Schritt b) epitaktisch auf dem Trägersubstrat abgeschieden wird.
DE102011011378A 2011-02-16 2011-02-16 Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips Pending DE102011011378A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102011011378A DE102011011378A1 (de) 2011-02-16 2011-02-16 Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips
KR1020137022886A KR101548442B1 (ko) 2011-02-16 2012-02-07 캐리어 기판 및 반도체칩 제조 방법
US13/984,081 US9704945B2 (en) 2011-02-16 2012-02-07 Carrier substrate and method for producing semiconductor chips
PCT/EP2012/052060 WO2012110365A1 (de) 2011-02-16 2012-02-07 Trägersubstrat und verfahren zur herstellung von halbleiterchips
JP2013553867A JP5813138B2 (ja) 2011-02-16 2012-02-07 キャリア基板、および半導体チップの製造方法
CN201280009171.XA CN103370779B (zh) 2011-02-16 2012-02-07 支承衬底和用于制造半导体芯片的方法
TW101104664A TWI491084B (zh) 2011-02-16 2012-02-14 載體基板及製造半導體晶片之方法
US15/614,917 US10224393B2 (en) 2011-02-16 2017-06-06 Method of producing semiconductor chips that efficiently dissipate heat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011011378A DE102011011378A1 (de) 2011-02-16 2011-02-16 Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips

Publications (1)

Publication Number Publication Date
DE102011011378A1 true DE102011011378A1 (de) 2012-08-16

Family

ID=45607734

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011011378A Pending DE102011011378A1 (de) 2011-02-16 2011-02-16 Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips

Country Status (7)

Country Link
US (2) US9704945B2 (de)
JP (1) JP5813138B2 (de)
KR (1) KR101548442B1 (de)
CN (1) CN103370779B (de)
DE (1) DE102011011378A1 (de)
TW (1) TWI491084B (de)
WO (1) WO2012110365A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2797129A1 (de) * 2013-04-25 2014-10-29 Stanley Electric Co., Ltd. Lichtemittierende Halbleitervorrichtung
WO2015049079A1 (de) * 2013-10-01 2015-04-09 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip und verfahren zur herstellung von strahlungsemittierenden halbleiterchips
WO2015117824A1 (de) * 2014-02-06 2015-08-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement
DE102015111492A1 (de) * 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung von Bauelementen
WO2018162323A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809897B2 (en) * 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
KR20160015685A (ko) * 2014-07-31 2016-02-15 서울바이오시스 주식회사 보호 소자를 포함하는 발광 다이오드 칩 및 이를 포함하는 발광 장치
US9922970B2 (en) 2015-02-13 2018-03-20 Qualcomm Incorporated Interposer having stacked devices
TWI744649B (zh) * 2019-06-18 2021-11-01 鈺橋半導體股份有限公司 具有跨過界面之橋接件的線路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2980810A (en) * 1957-12-30 1961-04-18 Bell Telephone Labor Inc Two-terminal semiconductive switch having five successive zones
US3023347A (en) * 1960-07-15 1962-02-27 Westinghouse Electric Corp Oscillator having predetermined temperature-frequency characteristics
US5061972A (en) * 1988-12-14 1991-10-29 Cree Research, Inc. Fast recovery high temperature rectifying diode formed in silicon carbide
DE102004014940A1 (de) * 2003-03-26 2004-10-21 Kyocera Corp. Halbleitervorrichtung, Verfahren zum Aufwachsen eines Nidridhalbleiters und Verfahren zur Herstellung einer Halbleitervorrichtung
WO2010020071A1 (en) * 2008-08-19 2010-02-25 Lattice Power (Jiangxi) Corporation LIGHT-EMITTING DEVICE BASED ON STRAIN-ADJUSTABLE InGaAlN FILM
DE102009007625A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Verbundsubstrat für einen Halbleiterchip

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63220583A (ja) * 1987-03-10 1988-09-13 Furukawa Electric Co Ltd:The サブマウント
DE19919471A1 (de) * 1999-04-29 2000-11-09 Bosch Gmbh Robert Verfahren zur Beseitigung von Defekten von Siliziumkörpern durch selektive Ätzung
JP3686569B2 (ja) 2000-03-02 2005-08-24 シャープ株式会社 半導体発光装置及びそれを用いた表示装置
TW545698U (en) * 2001-12-28 2003-08-01 United Epitaxy Co Ltd LED packaging structure with a static charge protecting device
US6642550B1 (en) * 2002-08-26 2003-11-04 California Micro Devices Silicon sub-mount capable of single wire bonding and of providing ESD protection for light emitting diode devices
US7173311B2 (en) 2004-02-02 2007-02-06 Sanken Electric Co., Ltd. Light-emitting semiconductor device with a built-in overvoltage protector
JP4577497B2 (ja) 2004-02-02 2010-11-10 サンケン電気株式会社 半導体発光素子と保護素子との複合半導体装置
EP1716597B1 (de) 2004-02-20 2018-04-04 OSRAM Opto Semiconductors GmbH Optoelektronisches bauelement, vorrichtung mit einer mehrzahl optoelektronischer bauelemente und verfahren zur herstellung eines optoelektronischen bauelements
TWI234297B (en) * 2004-04-29 2005-06-11 United Epitaxy Co Ltd Light emitting diode and method of the same
JP2006086300A (ja) * 2004-09-15 2006-03-30 Sanken Electric Co Ltd 保護素子を有する半導体発光装置及びその製造方法
US20100301349A1 (en) * 2005-01-26 2010-12-02 Harvatek Corporation Wafer level led package structure for increasing light-emitting efficiency and heat-dissipating effect and method for manufacturing the same
AT501491B1 (de) * 2005-02-18 2007-03-15 Knorr Bremse Gmbh Dichtungsprofil
TWI257186B (en) * 2005-09-29 2006-06-21 Formosa Epitaxy Inc Light-emitting diode chip
JP4978014B2 (ja) * 2006-01-30 2012-07-18 サンケン電気株式会社 半導体発光装置及びその製造方法
TWI372478B (en) * 2008-01-08 2012-09-11 Epistar Corp Light-emitting device
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
DE102008034560B4 (de) * 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102009013085A1 (de) 2009-03-13 2010-09-16 Siemens Aktiengesellschaft Metallisierte Durchführungen eines Wafers mit integrierten Dioden
DE102009022966A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
US20110025404A1 (en) * 2009-07-29 2011-02-03 Qualcomm Incorporated Switches with variable control voltages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2980810A (en) * 1957-12-30 1961-04-18 Bell Telephone Labor Inc Two-terminal semiconductive switch having five successive zones
US3023347A (en) * 1960-07-15 1962-02-27 Westinghouse Electric Corp Oscillator having predetermined temperature-frequency characteristics
US5061972A (en) * 1988-12-14 1991-10-29 Cree Research, Inc. Fast recovery high temperature rectifying diode formed in silicon carbide
DE102004014940A1 (de) * 2003-03-26 2004-10-21 Kyocera Corp. Halbleitervorrichtung, Verfahren zum Aufwachsen eines Nidridhalbleiters und Verfahren zur Herstellung einer Halbleitervorrichtung
WO2010020071A1 (en) * 2008-08-19 2010-02-25 Lattice Power (Jiangxi) Corporation LIGHT-EMITTING DEVICE BASED ON STRAIN-ADJUSTABLE InGaAlN FILM
DE102009007625A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Verbundsubstrat für einen Halbleiterchip

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174-2176

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2797129A1 (de) * 2013-04-25 2014-10-29 Stanley Electric Co., Ltd. Lichtemittierende Halbleitervorrichtung
US9231163B2 (en) 2013-04-25 2016-01-05 Stanley Electric Co., Ltd. Semiconductor light emitting apparatus
WO2015049079A1 (de) * 2013-10-01 2015-04-09 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip und verfahren zur herstellung von strahlungsemittierenden halbleiterchips
US9721940B2 (en) 2013-10-01 2017-08-01 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor chip and method of producing radiation-emitting semiconductor chips
WO2015117824A1 (de) * 2014-02-06 2015-08-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement
US9780265B2 (en) 2014-02-06 2017-10-03 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
DE102015111492A1 (de) * 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung von Bauelementen
US10535806B2 (en) 2015-07-15 2020-01-14 Osram Opto Semiconductors Gmbh Component and method of producing components
DE102015111492B4 (de) 2015-07-15 2023-02-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2018162323A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip
US11031534B2 (en) 2017-03-07 2021-06-08 Osram Oled Gmbh Radiation-emitting semiconductor chip
DE102017104735B4 (de) 2017-03-07 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip

Also Published As

Publication number Publication date
US9704945B2 (en) 2017-07-11
KR20130119496A (ko) 2013-10-31
JP2014506016A (ja) 2014-03-06
US20140008770A1 (en) 2014-01-09
US20170271438A1 (en) 2017-09-21
CN103370779B (zh) 2015-09-16
CN103370779A (zh) 2013-10-23
WO2012110365A1 (de) 2012-08-23
US10224393B2 (en) 2019-03-05
KR101548442B1 (ko) 2015-08-28
TWI491084B (zh) 2015-07-01
JP5813138B2 (ja) 2015-11-17
TW201242124A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
EP2351079B1 (de) Strahlungsemittierender halbleiterchip
EP2274774B1 (de) Strahlungsemittierender halbleiterchip
DE102008034560B4 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102011011378A1 (de) Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips
DE10325951B4 (de) Licht emittierende Diode mit zugehörigem Kontaktschema
EP2499668B1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
DE102010048159B4 (de) Leuchtdiodenchip
DE102007019775A1 (de) Optoelektronisches Bauelement
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102009056386A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102007022947A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
WO2012004112A1 (de) Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips
WO2011080249A1 (de) Lichtemittierender halbleiterchip
WO2010040337A1 (de) Optoelektronischer halbleiterkörper
EP2415077A1 (de) Optoelektronisches bauelement
WO2020074351A1 (de) Optoelektronisches halbleiterbauteil
DE112016003142B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronische Halbleiterchips
WO2017009085A1 (de) Optoelektronisches halbleiterbauelement
EP2599123B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
WO2016074891A1 (de) Optoelektronisches halbleiterbauelement und vorrichtung mit einem optoelektronischen halbleiterbauelement
WO2014111384A1 (de) Optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication