DE102017104735B4

DE102017104735B4 - Strahlungsemittierender Halbleiterchip

Info

Publication number: DE102017104735B4
Application number: DE102017104735.2A
Authority: DE
Inventors: Roland Heinrich Enzmann; Lorenzo Zini; Christian Müller
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2017-03-07
Filing date: 2017-03-07
Publication date: 2021-09-02
Anticipated expiration: 2037-03-08
Also published as: US11031534B2; DE102017104735A1; WO2018162323A1; US20200091387A1

Abstract

Strahlungsemittierender Halbleiterchip mit:- einem Träger (1) mit einer ersten Hauptfläche (5) und einer zweiten Hauptfläche (6), die der ersten Hauptfläche (5) gegenüber liegt,- einer epitaktischen Halbleiterschichtenfolge (10) mit einer aktiven Zone (12), die im Betrieb elektromagnetische Strahlung erzeugt, wobei die epitaktische Halbleiterschichtenfolge (10) auf die erste Hauptfläche (5) des Trägers (1) aufgebracht ist,- zwei elektrischen Kontakten (13, 14), die an einer Vorderseite des Halbleiterchips angeordnet sind, wobei- der Träger (1) eine n-dotierte (2) und eine p-dotierte Schicht (3) aufweist, die einen pn-Übergang (4) ausbilden,- der Träger (1) einen vertikalen Bereich (7) aufweist, der ausgehend von der ersten Hauptfläche (5) des Trägers (1) parallel zu Seitenflächen des Trägers (1) verläuft und der n-dotiert oder p-dotiert ausgebildet ist.

Description

Es wird ein strahlungsemittierender Halbleiterchip angegeben.
In den folgenden Druckschriften sind strahlungsemittierende Halbleiterchips angegeben: DE 10 2013 103 967 A1 , DE 10 2008 045 653 A1 , DE 2011 011 378 A1 , und DE 10 2008 034 560 A1 .
Die vorliegende Anmeldung macht es sich zur Aufgabe, einen Halbleiterchip anzugeben, dessen epitaktische Halbleiterschichtenfolge besonders gut gegen seine Rückseite elektrisch isoliert ist.
Diese Aufgabe wird durch einen strahlungsemittierenden Halbleiterchip mit den Merkmalen des Patentanspruchs 1 gelöst.
Vorteilhafte Ausführungsformen und Weiterbildungen des Halbleiterchips sind in den abhängigen Ansprüchen angegeben.
Der Halbleiterchip umfasst einen Träger mit einer ersten Hauptfläche und einer zweiten Hauptfläche, die der ersten Hauptfläche gegenüber liegt. Beispielsweise handelt es sich bei dem Träger um einen Siliziumträger, der Silizium aufweist oder aus Silizium besteht. Der Träger ist dafür vorgesehen, die epitaktische Halbeliterschichtenfolge mechanisch zu stabilisieren, die in der Regel zu dünn ist, um alleine freitragend zu sein. Beispielsweise weist die epitaktische Halbleiterschichtenfolge eine Dicke zwischen einschließlich 10 Mikrometer und einschließlich 30 Mikrometer, während der Träger eine Dicke von etwa 100 Mikrometer aufweisen kann.
Der strahlungsemittierende Halbleiterchip umfasst eine epitaktische Halbleiterschichtenfolge mit einer aktiven Zone, die im Betrieb des Halbleiterchips elektromagnetische Strahlung erzeugt. Die elektromagnetische Strahlung, die in der aktiven Zone erzeugt wird, wird bevorzugt von einer Strahlungsaustrittsfläche des Halbleiterchips ausgesandt.
Die epitaktische Halbleiterschichtenfolge des Halbleiterchips ist auf die erste Hauptfläche des Trägers aufgebracht. Beispielsweise ist die epitaktische Halbleiterschichtenfolge mit einer Fügeschicht auf den Träger aufgebracht. Bei der Fügeschicht kann es sich um eine Klebstoffschicht oder eine Lotschicht handeln.
Weiterhin umfasst der strahlungsemittierende Halbleiterchip zwei elektrische Kontakte zur elektrischen Kontaktierung des Halbleiterchips, die an einer Vorderseite des Halbleiterchips angeordnet sind. Die Vorderseite des Halbleiterchips umfasst hierbei neben den elektrischen Kontakten auch die Strahlungsaustrittsfläche. Die Vorderseite des Halbleiterchips liegt einer Rückseite des Halbleiterchips gegenüber, die in der Regel die zweite Hauptfläche des Trägers umfasst und zur Montage des Halbleiterchips vorgesehen sein kann.
Der Träger weist eine n-dotierte Schicht und eine p-dotierte Schicht auf, die einen pn-Übergang ausbilden. In der Regel verläuft eine Sperrrichtung des pn-Übergangs von der ersten Hauptfläche des Trägers zur zweiten Hauptfläche des Trägers. Der pn-Übergang isoliert hierbei die epitaktische Halbleiterschichtenfolge innerhalb eines Volumenbereichs des Trägers gegenüber der Rückseite des Halbleiterchips.
Die p-dotierte Schicht weist bevorzugt eine Dicke zwischen einschließlich 200 Nanometer und einschließlich 4 Mikrometer auf, während die n-dotierte Schicht bevorzugt eine Dicke von mindestens 5 Mikrometer aufweist. Beispielsweise weist die n-dotierte Schicht Waferdicke auf, beispielsweise etwa ungefähr 100 Mikrometer.
Die n-dotierte Schicht weist bevorzugt Silizium auf oder ist aus Silizium gebildet, in das ein n-Dotierstoff eingebracht ist. Die n-dotierte Schicht weist beispielsweise eines der folgenden Materialien als n-Dotierstoff auf: Phosphor, Arsen.
Die p-dotierte Schicht weist bevorzugt Silizium auf oder ist aus Silizium gebildet, in das ein p-Dotierstoff eingebracht ist. Die p-dotierte Schicht weist beispielsweise Bohr als p-Dotierung auf.
Die n-dotierte Schicht weist bevorzugt eine Dotierstoffkonzentration zwischen einschließlich 10¹² cm^-3 und einschließlich 10¹⁴ cm^-3 auf.
Die p-dotierte Schicht weist bevorzugt eine Dotierstoffkonzentration zwischen einschließlich 10¹⁵ cm^-3 und einschließlich 10¹⁸ cm^-3 auf.
Der Träger weist einen vertikalen Bereich auf, der ausgehend von der ersten Hauptfläche des Trägers parallel zu Seitenflächen des Trägers verläuft und der n-dotiert oder p-dotiert ausgebildet ist. Der vertikale Bereich kann auch elektrisch isolierend ausgebildet sein. Bevorzugt ist der vertikale Bereich innerhalb eines Randbereichs des Trägers ausgebildet, wobei jedoch Seitenflächen des Trägers durch die p-dotierte Schicht und die n-dotierte Schicht des Trägers gebildet sind. Mit anderen Worten verläuft der vertikale Bereich bis auf einen Oberflächenbereich der ersten Hauptfläche, der durch Material des vertikalen Bereichs gebildet ist, bevorzugt vollständig innerhalb des Trägers.
Der vertikale Bereich weist bevorzugt eine Breite zwischen einschließlich 5 Mikrometer und einschließlich 100 Mikrometer auf. Beispielsweise weist der vertikale Bereich eine Breite von ungefähr 10 Mikrometer auf. Ein vertikaler Bereich, der elektrisch isolierend ausgebildet ist, weist beispielsweise eine Erstreckung in vertikaler Richtung zwischen einschließlich 5 Mikrometer und einschließlich 100 Mikrometer auf. Beispielsweise weist der elektrisch isolierende vertikale Bereich eine Erstreckung in vertikaler Richtung von ungefähr 10 Mikrometer auf.
Ein vertikaler Bereich, der dotiert ausgebildet ist, weist ebenfalls beispielsweise eine Erstreckung in vertikaler Richtung zwischen einschließlich 5 Mikrometer und einschließlich 100 Mikrometer auf. Beispielsweise weist der dotierte vertikale Bereich ebenfalls eine Erstreckung in vertikaler Richtung von ungefähr 10 Mikrometer auf.
Ein vertikaler Bereich, der eine Dotierung aufweist, kann beispielsweise mittels Ionenimplantation erzeugt werden, während ein vertikaler Bereich, der elektrisch isolierend ausgebildet ist, beispielsweise mittels eines STI-Prozesses (Englisch für „shallow trench isoliation“) erzeugt werden kann. Bei einem STI-Prozess werden in der Regel zunächst Gräben in dem Träger erzeugt, beispielsweise durch nasschemisches Ätzen, die dann mit einem dielektrischen Material, wie SiO₂, gefüllt werden, um den vertikalen Bereich zu bilden. Schließlich kann der Träger rückgeschliffen werden, um eine gewünschte Dicke des Trägers einzustellen. Ein vertikaler Bereich, der isolierend ausgebildet ist, kann mit Vorteil kompakter ausgebildet werden als ein vertikaler Bereich der dotiert ausgebildet ist. Auf diese Art und Weise kann die Fläche des Halbleiterchips optimiert werden.
Besonders bevorzugt verläuft der vertikale Bereich innerhalb des Randbereichs des Trägers und schließt den Volumenbereich des Trägers vollständig ein. Beispielsweise kann der vertikale Bereich ringförmig ausgebildet sein. Der vertikale Bereich kann in einer Draufsicht auf die erste Hauptfläche des Trägers einen geschlossenen Ring entlang des Randbereichs der ersten Hauptfläche des Trägers und gegebenenfalls der zweiten Hauptfläche des Trägers ausbilden. Der zentrale Volumenbereich des Trägers ist besonders bevorzugt durch das Material der p-dotierten Schicht oder durch das Material der n-dotierten Schicht gebildet.
Beispielsweise bildet die p-dotierte Schicht stellenweise die erste Hauptfläche des Trägers und die n-dotierte Schicht stellenweise die zweite Hauptfläche des Trägers aus, während der vertikale Bereich n-dotiert ausgebildet ist. Alternativ ist es auch möglich, dass die n-dotierte Schicht stellenweise die erste Hauptfläche des Trägers und die p-dotierte Schicht stellenweise die zweite Hauptfläche des Trägers ausbildet. Der vertikale Bereich ist hierbei p-dotiert ausgebildet. Beispielsweise ist der Träger durch die p-dotierte Schicht, die n-dotierte Schicht und den vertikalen Bereich gebildet.
Gemäß einer weiteren Ausführungsform des strahlungsemittierenden Halbleiterchips durchdringt der vertikale Bereich den Träger entlang der Seitenflächen des Trägers nicht vollständig. Hierbei ist es insbesondere möglich, dass der vertikale Bereich den pn-Übergang des Trägers nicht vollständig durchdringt. Mit anderen Worten endet der vertikale Bereich bevorzugt im Inneren des Trägers, bevorzugt ohne den pn-Übergang des Trägers zu durchstoßen. Bei dieser Ausführungsform ist der vertikale Bereich bevorzugt n-dotiert oder p-dotiert ausgebildet.
Gemäß einer Ausführungsform des Halbleiterchips ist ein Oberflächenbereich der ersten Hauptfläche des Trägers durch das Material des vertikalen Bereichs gebildet. Ist der vertikale Bereich n-dotiert, so ist der Oberflächenbereich der ersten Hauptfläche des Trägers durch das n-dotierte Material des vertikalen Bereichs gebildet. Der Rest der ersten Hauptfläche des Trägers ist in diesem Fall bevorzugt durch das Material der p-dotierten Schicht des Trägers gebildet.
Alternativ ist es auch möglich, dass der vertikale Bereich p-dotiert ist, so dass der Oberflächenbereich der ersten Hauptfläche des Trägers durch das p-dotierte Material des vertikalen Bereichs gebildet ist. Der Rest der ersten Hauptfläche des Trägers ist in diesem Fall bevorzugt durch das Material der n-dotierten Schicht des Trägers gebildet.
Auf dem Oberflächenbereich der ersten Hauptfläche des Trägers, der durch das Material des vertikalen Bereichs gebildet ist, ist besonders bevorzugt eine dielektrische Schicht aufgebracht. Die dielektrische Schicht steht bevorzugt in direktem Kontakt mit dem vertikalen Bereich. Bevorzugt überdeckt die dielektrische Schicht den Oberflächenbereich des Trägers vollständig. Die restliche erste Hauptfläche des Trägers, und insbesondere ein zentraler Oberflächenbereich der ersten Hauptfläche des Trägers, sind hierbei bevorzugt frei von der dielektrischen Schicht. Der zentrale Oberflächenbereich wird von dem vertikalen Bereich begrenzt. Der zentrale Oberflächenbereich bildet die Oberfläche des Volumenbereichs aus. Ebenfalls bevorzugt steht die dielektrische Schicht in direktem Kontakt mit dem Oberflächenbereich des Trägers.
Die dielektrische Schicht kann beispielsweise eines der folgenden Materialien aufweisen oder aus einem der folgenden Materialen bestehen: SiO₂, SiN, AlN, Al₂O₃, diamond-like carbon, CaF. Die Dicke der dielektrischen Schicht liegt besonders bevorzugt zwischen einschließlich 50 Nanometer und einschließlich 500 Nanometer.
Es ist auch möglich, dass die dielektrische Schicht ausgehend von der ersten Hauptfläche des Trägers in den vertikalen Bereich eingebracht ist, sodass die dielektrische Schicht mit der Oberfläche des Trägers bündig abschließt. Dies kann beispielsweise mittels thermischen Oxidieren des vertikalen Bereichs erzeugt werden. Diese Ausführungsform des Halbleiterchips weist den Vorteil auf, dass die erste Hauptfläche des Trägers vollständig plan ausgebildet ist und so die epitaktische Halbleiterschichtenfolge besonders einfach auf die erste Hauptfläche des Trägers aufgebracht werden kann.
Besonders bevorzugt ist ausgehend von den Seitenflächen des Trägers auf die erste Hauptfläche des Trägers, eine metallische Schicht aufgebracht, die die dielektrische Schicht teilweise überdeckt. Bevorzugt steht die metallische Schicht in direktem Kontakt mit der dielektrischen Schicht. Besonders bevorzugt lässt die metallische Schicht hierbei die dielektrische Schicht stellenweise frei. Die restliche erste Hauptfläche des Trägers und insbesondere der zentrale Oberflächenbereich des Trägers sind hierbei bevorzugt frei von der metallischen Schicht.
Die metallische Schicht kann beispielsweise eines der folgenden Materialien aufweisen oder aus einem der folgenden Materialien bestehen: Al, Ti, Pt, Au, Ni, Pd, Cu, Cr. Weiterhin ist es auch möglich, dass die metallische Schicht als eine Schichtenfolge aus einer Vielzahl metallischer Einzelschichten aufgebaut ist. Beispielsweise ist eine Schichtenfolge Ti/Pt/Au für eine derartige metallische Schicht geeignet. Die metallische Schicht weist bevorzugt eine Dicke zwischen einschließlich 10 Nanometer und einschließlich 200 Nanometer auf.
Gemäß einer besonders bevorzugten Ausführungsform des strahlungsemittierenden Halbleiterchips ist der vertikale Bereich n-dotiert oder p-dotiert und bildet zusammen mit der dielektrischen Schicht und der metallischen Schicht einen selbstsperrenden MOSFET (MOSFET kurz für „Metall-Oxid-Halbleiter-Feldeffekttransistor“) im Randbereich des Trägers aus. Ein selbstsperrender MOSFET ist in der Regel vom Anreicherungstyp. Auf diese Art und Weise können Leckströme über die Seitenflächen des Trägers besonders bevorzugt zumindest verringert werden und die Rückseite des Halbleiterchips besonders effektiv gegen die epitaktische Halbleiterschichtenfolge elektrisch isoliert werden.
Gemäß einer weiteren Ausführungsform des Halbleiterchips ist der vertikale Bereich elektrisch isolierend ausgebildet und durchdringt den pn-Übergang des Trägers. Auch auf diese Art und Weise können Leckströme über die Seitenflächen des Trägers mit Vorteil zumindest verringert werden und die Rückseite des Halbleiterchips besonders effektiv gegen die epitaktische Halbleiterschichtenfolge elektrisch isoliert werden. Hierbei ist es auch möglich, dass der vertikale Bereich den Träger von der ersten Hauptfläche zur zweiten Hauptfläche vollständig durchdringt.
Gemäß einer Ausführungsform des Halbleiterchips ist zwischen der ersten Hauptfläche des Trägers und der epitaktischen Halbleiterschichtenfolge ausgehend von den Seitenflächen des Halbleiterchips eine elektrisch isolierende Schicht angeordnet, die den vertikalen Bereich überdeckt, ebenfalls bevorzugt vollständig. Hierbei überdeckt auch die epitaktische Halbleiterschichtenfolge den vertikalen Bereich, bevorzugt vollständig.
Beispielsweise weist die epitaktische Halbleiterschichtenfolge eine Querschnittsfläche auf, die gleich ist zu der Querschnittsfläche des Trägers. Seitenflächen der epitaktischen Halbleiterschichtenfolge schließen hierbei bevorzugt mit den Seitenflächen des Trägers bündig ab. Ein Halbleiterchip bei dem die epitaktische Halbleiterschichtenfolge eine Querschnittsfläche aufweist, die der des Trägers entspricht, ist in der Regel besonders einfach zu fertigen. Die elektrisch isolierende Schicht trägt hierbei mit Vorteil zur elektrischen Isolierung der epitaktischen Halbleiterschichtenfolge von dem unter der elektrisch isolierenden Schicht angeordneten Material bei.
Insbesondere bei Verwendung einer metallischen Schicht, die einen MOSFET mit weiteren Elementen des Halbleiterchips bilden kann, ist besonders bevorzugt eine elektrisch isolierende Schicht verwendet. Die elektrisch isolierende Schicht überdeckt hierbei die metallische Schicht bevorzugt vollständig, während der Rest der ersten Hauptfläche des Trägers bevorzugt frei ist von der elektrisch isolierenden Schicht. Die elektrisch isolierende Schicht steht hierbei bevorzugt in direktem Kontakt mit der metallischen Schicht. Die epitaktische Halbleiterschichtenfolge überdeckt hierbei den vertikalen Bereich, bevorzugt vollständig.
Die elektrisch isolierende Schicht kann beispielsweise eines der folgenden Materialien aufweisen oder aus einem der folgenden Materialen bestehen: SiO₂, SiN, AlN, Al₂O₃, diamond-like carbon, CaF. Die Dicke der elektrisch isolierenden Schicht liegt besonders bevorzugt zwischen einschließlich 50 Nanometer und einschließlich 500 Nanometer.
Gemäß einer weiteren Ausführungsform des Halbleiterchips ist es auch möglich, dass die epitaktische Halbleiterschichtenfolge nur auf einen zentralen Oberflächenbereich der ersten Hauptfläche des Trägers aufgebracht ist, der von dem vertikalen Bereich begrenzt ist. Die restliche erste Hauptfläche des Trägers ist bevorzugt frei von der epitaktischen Halbleiterschichtenfolge. Insbesondere überdeckt die epitaktische Halbleiterschichtenfolge hierbei den vertikalen Bereich bevorzugt nicht.
Der vorliegende Halbleiterchip basiert auf der Idee, eine epitaktische Halbleiterschichtenfolge des Halbleiterchips durch Einführen eines vertikalen Bereichs in einen Träger mit einem pn-Übergang besonders gut von einer Rückseite des Halbleiterchips elektrisch zu isolieren.
Der Volumenbereich des Trägers wird bevorzugt durch die p-dotierte Schicht und die n-dotierte Schicht gebildet, die den pn-Übergang ausbilden, der eine elektrische Isolation der epitaktische Halbleiterschichtenfolge von der Rückseite des Halbleiterchips innerhalb des Volumenbereichs erzielt. Um Leckströme über Seitenflächen des Halbleiterchips zu verhindern, wird eine Strukturierung des Trägers im Randbereich des Trägers vorgenommen. Insbesondere strahlungsemittierende Halbleiterchips mit guten Hochstromeigenschaften und geringen Zuleitungswiderständen, die vergleichsweise dicke metallische Stromzuleitungsschichten aufweisen, sind anfällig für Leckströme über die Seitenflächen aufgrund von Metallverunreinigungen, die durch den Trennprozess entstehen. Folglich ist die vorliegende Erfindung bei derartigen Halbleiterchips besonders vorteilhaft.
Weitere vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen und Beispielen.

1 zeigt eine schematische Schnittdarstellung eines strahlungsemittierenden Halbleiterchips gemäß einem ersten Ausführungsbeispiel.
2 zeigt eine schematische Draufsicht auf den strahlungsemittierenden Halbleiterchip gemäß dem Ausführungsbeispiel der 1.
Die 3 zeigt eine schematische Schnittdarstellung eines strahlungsemittierenden Halbleiterchips gemäß einem Ausführungsbeispiel.
Die 4 bis 5 zeigen eine schematische Schnittdarstellung eines strahlungsemittierenden Halbleiterchips gemäß jeweils einem Beispiel.

Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Der strahlungsemittierende Halbleiterchip gemäß dem Ausführungsbeispiel der 1 weist einen Träger 1 mit einer n-dotierten Schicht 2 und einer p-dotierten Schicht 3 auf. Die n-dotierte Schicht 2 und die p-dotierte Schicht 3 bilden einen pn-Übergang 4 aus. Der pn-Übergang 4 weist eine Sperrrichtung D auf, die von einer ersten Hauptfläche 5 des Trägers 1 zu einer zweiten Hauptfläche 6 des Trägers 1 verläuft, wobei die erste Hauptfläche 5 der zweiten Hauptfläche 6 gegenüber liegt.
Die p-dotierte Schicht 3 bildet stellenweise die erste Hauptfläche 5 des Trägers 1 aus, während die n-dotierte Schicht 2 zumindest stellenweise die zweite Hauptfläche 6 des Trägers 1 ausbildet. Weiterhin umfasst der Träger 1 einen vertikalen Bereich 7, der vorliegend n-dotiert ist. Der vertikale Bereich 7 erstreckt sich, ausgehend von der ersten Hauptfläche 5 des Trägers 1, parallel zu den Seitenflächen des Trägers 1 durch dessen pn-Übergang 4.
Auf einen Oberflächenbereich des Trägers 1, der durch Material des n-dotierten vertikalen Bereichs 7 gebildet ist, ist eine dielektrische Schicht 8 aufgebracht. Die dielektrische Schicht 8 bedeckt den Oberflächenbereich vollständig und lässt die restliche erste Hauptfläche 5 des Trägers 1 vollständig frei.
Ausgehend von den Seitenflächen des Trägers 1 ist eine metallische Schicht 9 auf die erste Hauptfläche 5 des Trägers 1 aufgebracht, die die dielektrische Schicht 8 teilweise überdeckt.
Auf einen zentralen Oberflächenbereich des Trägers 1 ist eine epitaktische Halbleiterschichtenfolge 10 mit Hilfe einer Fügeschicht 11 aufgebracht. Der zentrale Oberflächenbereich des Trägers 1 wird durch den vertikalen Bereich 7 begrenzt. Der Randbereich der ersten Hauptfläche 5 ist hingegen frei von der epitaktischen Halbleiterschichtenfolge 10.
Die epitaktische Halbleiterschichtenfolge 10 umfasst eine aktive Zone 12, die im Betrieb elektromagnetische Strahlung erzeugt und zwei elektrische Kontakte 13, 14, die an einer Vorderseite des Halbleiterchips angeordnet sind. Die Vorderseite des Halbleiterchips umfasst hierbei eine Strahlungsaustrittsfläche 15 des Halbleiterchips und liegt der zweiten Hauptfläche 6 des Trägers 1 gegenüber. Von der Strahlungsaustrittsfläche 15 wird die in der aktiven Zone 12 im Betrieb erzeugte elektromagnetische Strahlung ausgesandt.
Der vertikale Bereich 7 bildet bei dem Ausführungsbeispiel der 1 zusammen mit der dielektrischen Schicht 8 und der metallischen Schicht 9 im Randbereich des Trägers 1 einen selbstsperrenden MOSFET 16 aus, der mit Vorteil die Bildung von Leckströmen über die Seitenflächen des Trägers 1 zumindest verringert. Der Volumenbereich des Trägers 1 ist durch den selbstsperrenden pn-Übergang 4 gebildet, der durch die p-dotierte Schicht 3 und die n-dotierte Schicht 2 gebildet ist. Auf diese Art und Weise ist die epitaktische Halbleiterschichtenfolge 10 besonders gut gegen eine Rückseite des Halbleiterchips elektrisch isoliert. Die Rückseite des Halbleiterchips liegt hierbei seiner Vorderseite gegenüber.
Wie in der Draufsicht der 2 auf den strahlungsemittierenden Halbleiterchip gemäß dem Ausführungsbeispiel der 1 zu sehen, bildet der vertikale Bereich 7 einen geschlossenen Ring um den Volumenbereich des Trägers in dessen Randbereich aus.
Der strahlungsemittierende Halbleiterchip gemäß dem Ausführungsbeispiel der 3 weist wie der strahlungsemittierende Halbleiterchip gemäß der 1 und 2 einen vertikalen Bereich 7 auf, der n-dotiert ist und sich innerhalb der p-dotierten Schicht 2 des Trägers 1 entlang dessen Seitenflächen erstreckt. Allerdings durchdringt der vertikale Bereich 7 den pn-Übergang 4 des Trägers 1 nicht vollständig. Vielmehr endet der vertikale Bereich 7 innerhalb der p-dotierten Schicht 2.
Weiterhin ist ausgehend von der ersten Hauptfläche 5 des Trägers 1 eine dielektrische Schicht 8 in den vertikalen Bereich 7 eingebracht, die mit der ersten Hauptfläche 5 des Trägers 1 eine plane Oberfläche ausbildet. Ausgehend von den Seitenflächen des Trägers 1 ist eine metallische Schicht 9 auf die erste Hauptfläche 5 des Trägers 1 aufgebracht, die die dielektrische Schicht 8 teilweise überdeckt und stellenweise frei lässt. Der vertikale Bereich 7 bildet zusammen mit der dielektrischen Schicht 8 und der metallischen Schicht 9 einen selbstsperrenden MOSFET 16 im Randbereich des Trägers 1 aus, der Leckströme über die Seitenflächen des Trägers 1 zumindest verringert.
Auf die metallische Schicht 9 ist eine elektrisch isolierende Schicht 17 aufgebracht, die die metallische Schicht 9 vollständig überdeckt. Die isolierende Schicht 17 stellt eine elektrische Isolierung zwischen der epitaktischen Halbleiterschichtenfolge 10 und der metallischen Schicht 9 her.
Im Unterschied zu dem Halbleiterchip gemäß dem Ausführungsbeispiel der 1 und 2 weist die epitaktische Halbleiterschichtenfolge 10 des strahlungsemittierenden Halbleiterchip gemäß dem Ausführungsbeispiel der 3 eine Querschnittsfläche auf, die gleich der Querschnittsfläche des Trägers 1 ist. Die Seitenflächen der epitaktischen Halbleiterschichtenfolge schließen mit den Seitenflächen des Trägers 1 bündig ab.
Im Unterschied zu dem Halbleiterchip gemäß dem Ausführungsbeispiel der 1 und 2 weist der strahlungsemittierende Halbleiterchip gemäß dem Beispiel der 4 einen vertikalen Bereich 7 auf, der elektrisch isolierend ausgebildet ist und den Träger 1 von seiner ersten Hauptfläche 5 zu seiner zweiten Hauptfläche 6 vollständig durchdringt. Insbesondere durchstößt der vertikale Bereich 7 bei diesem Beispiel den pn-Übergang 4 des Trägers 1.
Der vertikale Bereich 7 ist bei dem Halbleiterchip gemäß der 4 durch Siliziumdioxid gebildet. Die epitaktische Halbleiterschichtenfolge 10 mit den beiden vorderseitigen Kontakten 13, 14 ist bei dem strahlungsemittierenden Halbleiterchip gemäß der 4 innerhalb des zentralen Oberflächenbereichs, der von dem vertikalen Bereich 7 begrenzt wird, auf die erste Hauptfläche 5 des Trägers 1 aufgebracht.
Der strahlungsemittierende Halbleiterchip gemäß dem Beispiel der 5 weist im Unterschied zu dem strahlungsemittierenden Halbleiterchip gemäß der 4 einen elektrisch isolierenden vertikalen Bereich 7 auf, der zwar den pn-Übergang 4 des Trägers 1 durchstößt, aber nicht bis zur zweiten Hauptfläche 6 des Trägers 1 hin verläuft, sondern im Inneren der n-dotierten Schicht 2 endet. Weiterhin weist die epitaktische Halbleiterschichtenfolge 10 im Unterschied zu dem strahlungsemittierenden Halbleiterchip gemäß der 4 eine Querschnittsfläche auf, die im Wesentlichen der Querschnittsfläche des Trägers 1 entspricht. Um eine elektrische Isolierung zu dem vertikalen Bereich 7 zu erzeugen, ist zwischen der epitaktischen Halbleiterschichtenfolge 10 und der ersten Hauptfläche 5 des Trägers 1 eine elektrisch isolierende Schicht 17 angeordnet, die den vertikalen Bereich 7 vollständig überdeckt.
Bezugszeichenliste

1: Träger
2: n-dotierte Schicht
3: p-dotierte Schicht
4: pn-Übergang
D: Sperrrichtung
5: erste Hauptfläche des Trägers
6: zweite Hauptfläche des Trägers
7: vertikaler Bereich
8: dielektrische Schicht
9: metallische Schicht
10: epitaktische Halbleiterschichtenfolge
11: Fügeschicht
12: aktive Zone
13, 14: elektrische Kontakte
15: Strahlungsaustrittsfläche
16: MOSFET
17: elektrisch isolierende Schicht

Claims

Strahlungsemittierender Halbleiterchip mit: - einem Träger (1) mit einer ersten Hauptfläche (5) und einer zweiten Hauptfläche (6), die der ersten Hauptfläche (5) gegenüber liegt, - einer epitaktischen Halbleiterschichtenfolge (10) mit einer aktiven Zone (12), die im Betrieb elektromagnetische Strahlung erzeugt, wobei die epitaktische Halbleiterschichtenfolge (10) auf die erste Hauptfläche (5) des Trägers (1) aufgebracht ist, - zwei elektrischen Kontakten (13, 14), die an einer Vorderseite des Halbleiterchips angeordnet sind, wobei - der Träger (1) eine n-dotierte (2) und eine p-dotierte Schicht (3) aufweist, die einen pn-Übergang (4) ausbilden, - der Träger (1) einen vertikalen Bereich (7) aufweist, der ausgehend von der ersten Hauptfläche (5) des Trägers (1) parallel zu Seitenflächen des Trägers (1) verläuft und der n-dotiert oder p-dotiert ausgebildet ist.
Strahlungsemittierender Halbleiterchip nach dem vorherigen Anspruch, bei dem der vertikale Bereich (7) innerhalb eines Randbereichs des Trägers (1) verläuft und einen zentralen Volumenbereich des Trägers (1) vollständig einschließt.
Strahlungsemittierender Halbleiterchip nach einem der obigen Ansprüche, bei dem der Träger (1) ein Siliziumträger ist.
Strahlungsemittierender Halbleiterchip nach einem der obigen Ansprüche, bei dem der vertikale Bereich (7) den Träger (1) entlang der Seitenflächen des Halbleiterchips nicht vollständig durchdringt.
Strahlungsemittierender Halbleiterchip nach einem der obigen Ansprüchen, bei dem - ein Oberflächenbereich der ersten Hauptfläche (5) des Trägers (1) durch das Material des vertikalen Bereichs (7) gebildet ist, und - auf den Oberflächenbereich der ersten Hauptfläche (5) des Trägers (1) eine dielektrische Schicht (8) aufgebracht ist.
Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 1 bis 4, bei dem in den vertikalen Bereich (7) ausgehend von der ersten Hauptfläche (5) des Trägers (1) eine dielektrische Schicht (8) eingebracht ist, so dass die dielektrische Schicht (8) mit der Oberfläche des Trägers (1) bündig abschließt.
Strahlungsemittierender Halbleiterchip nach einem der obigen Ansprüche, bei dem die p-dotierte Schicht (3) stellenweise die erste Hauptfläche (5) des Trägers (1) und die n-dotierte Schicht (2) stellenweise die zweite Hauptfläche (6) des Trägers (1) ausbildet, und der vertikale Bereich (7) n-dotiert ausgebildet ist.
Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 1 bis 6, bei dem die n-dotierte Schicht (2) stellenweise die erste Hauptfläche (5) des Trägers (1) und die p-dotierte Schicht (3) stellenweise die zweite Hauptfläche (6) des Trägers (1) ausbildet, und der vertikale Bereich (7) p-dotiert ausgebildet ist.
Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 5 bis 6, bei dem auf die erste Hauptfläche (5) des Trägers (1) ausgehend von den Seitenflächen des Trägers (1) eine metallische Schicht (9) aufgebracht ist, die die dielektrische Schicht (8) teilweise überdeckt.
Strahlungsemittierender Halbleiterchip nach dem vorherigen Anspruch, bei dem der vertikale Bereich (7) n-dotiert oder p-dotiert ist und zusammen mit der dielektrischen Schicht (8) und der metallischen Schicht (9) einen selbstsperrenden MOSFET (16) ausbildet.
Strahlungsemittierender Halbleiterchip nach einem der obigen Ansprüche, bei dem - zwischen der ersten Hauptfläche (5) des Trägers (1) und der epitaktischen Halbleiterschichtenfolge (10) ausgehend von den Seitenflächen des Halbleiterchips eine elektrisch isolierende Schicht (17) angeordnet ist, die den vertikalen Bereich (7) überdeckt, und - die epitaktische Halbleiterschichtenfolge (10) auch den vertikalen Bereich (7) überdeckt.
Strahlungsemittierender Halbleiterchip nach dem vorherigen Anspruch, bei dem - der vertikale Bereich (7) n-dotiert oder p-dotiert ist und zusammen mit der dielektrischen Schicht (8) und der metallischen Schicht (9) einen selbstsperrenden MOSFET (16) ausbildet, - die elektrisch isolierende Schicht (17) die metallische Schicht (9) vollständig überdeckt und die restliche erste Hauptfläche (5) des Trägers (1) frei ist von der elektrisch isolierenden Schicht (17), und - die epitaktische Halbleiterschichtenfolge (10) auch den vertikalen Bereich (7) überdeckt.
Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 1 bis 10, bei dem die epitaktische Halbleiterschichtenfolge (10) nur auf einen zentralen Oberflächenbereich der ersten Hauptfläche (5) des Trägers (1) aufgebracht ist.