DE102009013781A1 - Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102009013781A1
DE102009013781A1 DE102009013781A DE102009013781A DE102009013781A1 DE 102009013781 A1 DE102009013781 A1 DE 102009013781A1 DE 102009013781 A DE102009013781 A DE 102009013781A DE 102009013781 A DE102009013781 A DE 102009013781A DE 102009013781 A1 DE102009013781 A1 DE 102009013781A1
Authority
DE
Germany
Prior art keywords
passivation film
film
opening
shape
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009013781A
Other languages
English (en)
Inventor
Takeo Kariya Yamamoto
Takeshi Kariya Endo
Eiichi Kariya Okuno
Masaki Toyota-shi Konishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102009013781A1 publication Critical patent/DE102009013781A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung aus Siliciumcarbid in Form eines Halbleiterchips umfasst ein Substrat (1), eine Driftschicht (2) auf dem Substrat (1), einen Isolationsfilm (3) auf der Driftschicht (2), ein Halbleiterelement (10), das in einem Zellbereich der Driftschicht (2) gebildet ist, eine Oberflächenelektrode (4, 5), die auf der Driftschicht (2) gebildet ist und mit dem Halbleiterelement (10) durch eine Öffnung (3a) des Isolationsfilms (3) elektrisch verbunden ist, und einen Passivierungsfilm (6), der oberhalb der Driftschicht (2) um die Peripherie des Zellbereichs gebildet ist, um eine äußere Kante der Oberflächenelektrode (4, 5) zu bedecken. Der Passivierungsfilm (6) besitzt eine Öffnung (6a), durch welche die Oberflächenelektrode (4, 5) nach außen hin freiliegt. Eine Oberfläche (6d) des Passivierungsfilms (6) ist uneben gemacht, um die Länge (L2) von einer Innenkante der Öffnung (6a) des Passivierungsfilms (6) zu der Chipkante, gemessen entlang der Oberfläche (6d) des Passivierungsfilms (6), zu erhöhen.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung aus Siliciumcarbid und ein Verfahren zur Herstellung der Halbleitervorrichtung aus Siliciumcarbid.
  • In einer Halbleitervorrichtung aus Siliciumcarbid (SiC) kann die Fläche eines Gebiets um die Peripherie eines Zellgebiets (d. h. eines aktiven Gebiets) klein gemacht werden, da Siliciumcarbid eine große elektrische Feldstärke besitzt. Daher kann, wie in JP-A-2001-291860 beschrieben wurde, eine Halbleitervorrichtung aus Siliciumcarbid einen großen Zellbereich haben im Vergleich zu einer Halbleitervorrichtung aus Silicium (Si), wenn die Halbleitervorrichtungen dieselbe Chipgröße besitzen. Dies ist ein Vorteil der Verwendung von Siliciumcarbid.
  • Jedoch ist bei einer Halbleitervorrichtung aus Siliciumcarbid in Chipform der Abstand von einer Oberflächenelektrode, die im Zellbereich gebildet ist, zu einer Chipkante kurz. Wenn deshalb ein vertikales Leistungshalbleiterelement, wie z. B. eine Schottky-Barriere-Diode, in dem Zellbereich gebildet wird, kann eine Oberflächenentladung zwischen der Oberflächenelektrode und der Chipkante zu dem Zeitpunkt auftreten, wenn eine negative Spannung, wie z. B. eine Stoßspannung, an die Oberflächenelektrode angelegt wird. Als Ergebnis kann das Leistungshalbleiterelement zerstört werden.
  • Die Oberflächenentladung wird unten mit Bezug auf 7 beschrieben. 7 ist ein Diagramm, das einen Querschnitt einer Halbleitervorrichtung aus Siliciumcarbid mit einer Schottky-Barriere-Diode (SBD) 100, die in einem Zellbereich gebildet ist, zeigt. Wie in 7 gezeigt wird, umfasst die Halbleitervorrichtung ein Substrat 101 vom Typ, eine eine Driftschicht 102 vom n–-Typ, die auf einer vorderen Oberfläche des Substrats 101 gebildet ist, einen Oxidfilm 103, der auf der Driftschicht 102 gebildet ist, eine Schottky-Elektrode 104, die durch eine Öffnung 103a des Oxidfilms 103 mit der Driftschicht 102 in Kontakt ist, und eine auf der Schottky-Elektrode 104 gebildete Leitungselektrode 105. Die Schottky-Elektrode 104 und die Leitungselektrode 105 bilden eine Anode der SBD 100. Eine Schicht 108 mit vermindertem Oberflächenfeld (RESURF) vom p-Typ ist in einem Oberflächenabschnitt der Driftschicht 102 gebildet, um einen Schottky-Kontaktbereich zu umgeben, wo die Schottky-Elektrode 104 mit der Driftschicht 102 in Schottky-Kontakt ist. Eine Rückelektrode 107 als Kathode der SBD 100 ist auf der hinteren Oberfläche des Substrats 101 gebildet. Ein Passivierungsfilm 106 ist gebildet, um die Peripherie der Schottky-Elektrode 104 und der Leitungselektrode 105 zu bedecken. Bei einer in 7 gezeigten Struktur tritt mit hoher Wahrscheinlichkeit eine Oberflächenentladung zwischen der Anode und einer Chipkante auf, da der Abstand X von einer Innenkante einer Öffnung 106a des Passivierungsfilms 106 zur Chipkante kurz ist.
  • Aufgrund dessen ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung aus Siliciumcarbid mit einem vertikalen Halbleiterelement zu schaffen, das einen Aufbau zur Verringerung einer Oberflächenentladung besitzt. Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung der Halbleitervorrichtung aus Siliciumcarbid zu schaffen. Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Halbleiterwafer zu schaffen, an dem mehrfache Halbleiterelemente gebildet sind.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung enthält eine als Halbleiterchip vorgesehene Halbleitervorrichtung aus Siliciumcarbid ein Siliciumcarbidsubstrat, eine erste Siliciumcarbid-Driftschicht vom leitfähigen Typ, einen Zwischenschicht-Isolationsfilm, ein Halbleiterelement, eine Oberflächenelektrode, einen Passivierungsfilm und eine Rückelektrode. Das Substrat hat einander gegenüberliegende Vorder- und Rückoberflächen. Die Driftschicht ist auf der vorderen Oberfläche des Substrats angeordnet und hat eine Konzentration an Fremdatomen, die geringer ist als die Konzentration an Fremdatomen des Substrats. Der Zwischenschicht-Isolationsfilm ist auf der Driftschicht angeordnet und besitzt eine Öffnung. Das Halbleiterelement ist in einem Zellbereich der Driftschicht gebildet. Die Oberflächenelektrode ist auf der Driftschicht angeordnet und durch die Öffnung des Isolationsfilms elektrisch mit dem Halbleiterelement verbunden. Der Passivierungsfilm ist oberhalb der Driftschicht um die Peripherie des Zellbereichs angeordnet und bedeckt eine äußere Kante der Oberflächenelektrode. Der Passivierungsfilm besitzt eine Öffnung, durch welche die Oberflächenelektrode nach außen hin freiliegt. Die Rückelektrode ist auf der Rückoberfläche des Substrats angeordnet und elektrisch mit dem Halbleiterelement verbunden. Der Passivierungsfilm hat einander gegenüberliegende Vorder- und Rückseiten. Die Rückseite ist auf einer Oberfläche angeordnet, die unter dem Passivierungsfilm liegt, so dass die Rückseite eine Form besitzt, die von der darunterliegenden Oberfläche abhängt. Die Vorderseite des Passivierungsfilms besitzt eine unebene Oberfläche mit einer Form, die unabhängig von der Form der darunterliegenden Oberfläche ist. Die Länge von einer Innenkante der Öffnung des Passivierungsfilms zu einer Chipkante, gemessen entlang der unebenen Oberfläche der Vorderseite des Passivierungsfilms, ist größer als die Länge von der Innenkante der Öffnung des Passivierungsfilms zur Chipkante, gemessen entlang der Rückseite des Passivierungsfilms.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung aus Siliciumcarbid in Form eines Halbleiterchips die Bildung einer ersten Siliciumcarbid-Driftschicht vom leitfähigen Typ auf einer vorderen Oberfläche eines Siliciumcarbidsubstrats auf solche Weise, dass die Driftschicht eine geringere Konzentration an Fremdatomen aufweist als die Konzentration an Fremdatomen des Substrats, die Bildung eines Zwischenschicht-Isolationsfilms auf der Driftschicht auf solche Weise, dass der Isolationsfilm eine Öffnung besitzt, die Bildung eines Halbleiterelements in einem Zellbereich der Driftschicht, die Bildung einer Oberflächenelektrode auf der Driftschicht auf solche Weise, dass die Oberflächenelektrode durch die Öffnung des Isolationsfilms elektrisch mit dem Halbleiterelement verbunden ist, die Bildung eines Passivierungsfilms oberhalb der Driftschicht um die Peripherie des Zellbereichs, um eine äußere Kante der Oberflächenelektrode zu bedecken, und die Bildung einer Rückelektrode auf einer Rückoberfläche gegenüber der vorderen Oberfläche des Substrats auf solche Weise, dass die Rückelektrode elektrisch mit dem Halbleiterelement verbunden ist. Die Bildung des Passivierungsfilms umfasst die Bildung einer Öffnung im Passivierungsfilm auf solche Weise, dass die Oberflächenelektrode durch die Öffnung des Passivierungsfilms nach außen hin freiliegt. Die Bildung des Passivierungsfilms umfasst die Bildung einer unebenen Oberfläche auf einer Vorderseite des Passivierungsfilms auf solche Weise, dass die unebene Oberfläche eine Form aufweist, die unabhängig von einer Form einer Oberfläche ist, die unter dem Passivierungsfilm liegt. Die Länge von einer Innenkante der Öffnung des Passivierungsfilms zur Chipkante, gemessen entlang der unebenen Oberfläche der Vorderseite des Passivierungsfilms, ist größer als die Länge von der Innenkante der Öffnung des Passivierungsfilms zur Chipkante, gemessen entlang einer Rückseite des Passivierungsfilms. Die Rückseite des Passivierungsfilms ist auf der Oberfläche angeordnet, die unter dem Passivierungsfilm liegt, so dass die Rückseite eine Form besitzt, die von der darunterliegenden Oberfläche abhängt.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung umfasst ein Halbleiterwafer mehrfache Halbleitervorrichtungen aus Siliciumcarbid, von denen jede als Halbleiterchip ausgebildet ist. Jede Halbleitervorrichtung umfasst ein Siliciumcarbidsubstrat, eine erste Siliciumcarbid-Driftschicht vom leitfähigen Typ, einen Zwischenschicht-Isolationsfilm, ein Halbleiterelement, eine Oberflächenelektrode, einen Passivierungsfilm und eine Rückelektrode. Das Substrat hat einander gegenüberliegende Vorder- und Rückoberflächen. Die Driftschicht ist auf der vorderen Oberfläche des Substrats angeordnet und hat eine Konzentration an Fremdatomen, die kleiner als die Konzentration an Fremdatomen des Substrats. Der Zwischenschicht-Isolationsfilm ist auf der Driftschicht angeordnet und besitzt eine Öffnung. Das Halbleiterelement ist in einem Zellbereich der Driftschicht gebildet. Die Oberflächenelektrode ist auf der Driftschicht angeordnet und durch die Öffnung des Isolationsfilms elektrisch mit dem Halbleiterelement verbunden. Der Passivierungsfilm ist oberhalb der Driftschicht um die Peripherie des Zellbereichs angeordnet und bedeckt eine äußere Kante der Oberflächenelektrode. Der Passivierungsfilm hat eine Öffnung, durch welche die Oberflächenelektrode nach außen hin freiliegt. Die Rückelektrode ist auf der Rückoberfläche des Substrats angeordnet und elektrisch mit dem Halbleiterelement verbunden. Der Passivierungsfilm hat einander gegenüberliegende Vorder- und Rückseiten. Die Rückseite ist auf einer Oberfläche angeordnet, die unter dem Passivierungsfilm liegt, so dass die Rückseite eine Form aufweist, die von der darunterliegenden Oberfläche abhängt. Die Vorderseite des Passivierungsfilms hat eine unebene Oberfläche mit einer Form, die unabhängig von der Form der darunterliegenden Oberfläche ist. Die Länge von einer Innenkante der Öffnung des Passivierungsfilms zur Chipkante, gemessen entlang der unebenen Oberfläche der Vorderseite des Passivierungsfilms, ist größer als die Länge von der Innenkante der Öffnung des Passivierungsfilms zur Chipkante, gemessen entlang der Rückseite des Passivierungsfilms.
  • Die oben beschriebenen sowie weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung ersichtlich, die mit Bezug auf die begleitenden Figuren gemacht wurde. In den Figuren bedeuten:
  • 1 ein Diagramm, das einen Querschnitt durch eine Halbleitervorrichtung aus Siliciumcarbid gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 2A–2E Diagramme, die ein Verfahren zur Herstellung der Halbleitervorrichtung aus Siliciumcarbid nach 1 zeigen;
  • 3 ein Diagramm, das einen Querschnitt durch eine Halbleitervorrichtung aus Siliciumcarbid gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • 4A und 4B Diagramme, die ein Verfahren zur Herstellung der Halbleitervorrichtung aus Siliciumcarbid nach 3 zeigt;
  • 5 ein Diagramm, das einen Querschnitt durch eine Halbleitervorrichtung aus Siliciumcarbid gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • 6A und 6B Diagramme, die ein Verfahren zur Herstellung der Halbleitervorrichtung aus Siliciumcarbid nach 5 zeigt;
  • 7 ein Diagramm, das einen Querschnitt durch eine Halbleitervorrichtung aus Siliciumcarbid gemäß dem Stand der Technik zeigt;
  • 8 ein Diagramm, das eine Aufsicht auf die Halbleitervorrichtung aus Siliciumcarbid nach 7 zeigt; und
  • 9 ein Diagramm, das ein Ergebnis eines durch die vorliegenden Erfinder durchgeführten Versuches zeigt.
  • Die Erfinder der vorliegenden Erfindung haben die Ursache der Oberflächenentladung der Halbleitervorrichtung aus Siliciumcarbid gemäß 7 eingehend studiert. Die Erfinder der vorliegenden Erfindung haben durch Versuche herausgefunden, dass die Oberflächenentladung Ergebnis eines nicht gleichförmigen elektrischen Feldes ist, das durch die Tatsache verursacht ist, dass ein elektrisches Potenzial an der Peripherie des Chips dann, wenn eine Hochspannung angelegt wird, unausgeglichen wird. Insbesondere wird das elektrische Potenzial, wie in 8 gezeigt, in einem Bereich unausgeglichen, in dem der Passivierungsfilm 106 schmal ist, und die Oberflächenentladung erfolgt in dem unausgeglichenen Bereich.
  • 9 zeigt das Ergebnis eines Versuches, der von den Erfindern ausgeführt wurde, um eine Beziehung zwischen dem Abstand X (vgl. 7) und der Wahrscheinlichkeit einer Oberflächenentladung (d. h. der Wahrscheinlichkeit eines Durchschlags des Leistungshalbleiterelements, das in dem Zellbereich gebildet ist) zu bestimmen. Wie aus 9 ersichtlich ist, wächst die Wahrscheinlichkeit einer Oberflächenentladung mit einer Abnahme des Abstands X. Wenn der Abstand X weniger als 500 Mikrometer (μm) wird, besteht die Möglichkeit, dass die Oberflächenentladung stattfindet. Mit anderen Worten kann die Oberflächenentladung dadurch vermieden werden, dass man den Abstand X auf über 500 μm erhöht. Jedoch führt die Erhöhung des Abstands X zu einer Vergrößerung der Fläche des Bereichs um die Peripherie des Zellbereichs. Als Ergebnis geht der Vorteil der Verwendung von Siliciumcarbid verloren.
  • (Erste Ausführungsform)
  • Eine erste Ausführungsform der vorliegenden Erfindung, die auf dem Ergebnis der Untersuchung basiert, wird unten mit Bezug auf 1 und 2A–2E beschrieben. 1 ist die Abbildung einer Halbleitervorrichtung aus Siliciumcarbid (SiC) mit einer vertikalen Schottky-Barriere-Diode (SBD) 10 als vertikales Leistungshalbleiterelement. Die Halbleitervorrichtung aus SiC wird auf einem Siliciumcarbidsubstrat 1 vom n+-Typ mit einer Konzentration an Fremdatomen von etwa 2 × 1018 cm–3 bis etwa 1 × 1021 cm–3 gebildet. Das Substrat 1 hat einander gegenüberliegende Vorder- und Rückoberflächen 1a, 1b. Eine Siliciumcarbid-Driftschicht 2 vom n–-Typ ist auf der vorderen Oberfläche 1a des Substrats 1 gebildet. Die Konzentration an Fremdatomen der Driftschicht 2 ist kleiner als die Konzentration an Fremdatomen des Substrats 1. Zum Beispiel hat die Driftschicht 2 eine Konzentration an Fremdatomen von etwa 1 × 1015 cm–3 bis etwa 5 × 1016 cm–3. Die SBD 10 ist in einem Zellbereich (d. h. einem aktiven Bereich) des Substrats 1 und der Driftschicht 2 gebildet und eine Endstruktur ist um die Peripherie des Zellbereichs gebildet. Auf diese Weise wird die Halbleitervorrichtung aus Siliciumcarbid gebildet.
  • Ein Zwischenschicht-Isolationsfilm 3, wie z. B. ein Siliciumdioxidfilm, ist auf einer Oberfläche der Driftschicht 2 gebildet. Der Isolationsfilm 3 hat eine Öffnung 3a, die teilweise zu dem Zellbereich hin freiliegt. Eine Schottky-Elektrode 4 ist bei der Öffnung 3a des Isolationsfilms 3 gebildet, so dass die Schottky-Elektrode 4 durch die Öffnung 3a mit der Driftschicht 2 in Kontakt sein kann. Zum Beispiel kann die Schottky-Elektrode 4 aus Molybdän (Mo), Titan (Ti) oder Ähnlichem gemacht sein. Zum Beispiel kann die Öffnung 3a des Isolationsfilms 3 eine polygonale Form (z. B. die Form eines Rechtecks mit vier abgerundeten Ecken), eine S-förmige Form oder Ähnliches aufweisen. Die Schottky-Elektrode 4 ist bei der Öffnung 3a in Schottky-Kontakt mit der Driftschicht 2. Eine Leitungselektrode 5 ist auf einer Oberfläche der Schottky-Elektrode 4 gebildet. Zum Beispiel kann die Leitungselektrode 5 aus Aluminium (Al) gemacht sein. Die Schottky-Elektrode 4 und die Leitungselektrode 5 bilden eine Oberflächenelektrode, die als Anode der SBD 10 wirkt. Zum Beispiel ist eine (nicht dargestellte) Verbindungsleitung elektrisch mit der Leitungselektrode 5 verbunden, um eine Spannung auf die Schottky-Elektrode zu legen.
  • Ein Passivierungsfilm 6 ist auf einer Oberfläche des Isolationsfilms 3 gebildet, um äußere Kanten der Schottky-Elektrode 4 und der Leitungselektrode 5 zu bedecken. Zum Beispiel kann der Passivierungsfilm 6 ein organischer Isolationsfilm auf Imidbasis (z. B. ein Polyimidfilm), ein Nitridfilm und dergleichen sein. Eine Öffnung 6a ist im Wesentlichen im Mittelpunkt des Passivierungsfilms 6 gebildet. Die Leitungselektrode 5 liegt durch die Öffnung 6a nach außen hin frei, so dass die Leitungselektrode 5 elektrisch mit der (nicht dargestellten) Verbindungsleitung oder Ähnlichem verbunden sein kann.
  • Bei dieser Ausführungsform hat der Passivierungsfilm 6 eine Doppelschichtstruktur. Im Einzelnen umfasst der Passivierungsfilm 6 eine erste Filmschicht 6b und eine zweite Filmschicht 6c. Die erste Filmschicht 6b ist durch Ablagerung oder Ähnliches gebildet. Die zweite Filmschicht 6c wird auf der ersten Filmschicht 6b durch Ablagerung oder Ähnliches gebildet. Nachdem die zweite Filmschicht 6c auf der ersten Filmschicht 6b gebildet ist, wird die Oberfläche der zweiten Filmschicht 6c so behandelt, dass die zweite Filmschicht 6c eine unebene Oberfläche 6d mit Vorsprüngen und Ausnehmungen besitzen kann. Wie in 1 dargestellt ist, besitzt die unebene Oberfläche 6d des Passivierungsfilms 6 im Querschnitt entlang einer geraden Linie, die durch den Zellbereich verläuft und sich von der Innenkante der Öffnung 6a des Passivierungsfilms 6 zur Chipkante hin erstreckt, eine Kammform.
  • Das heißt, die erste Filmschicht 6b übernimmt ihre Form von einer Oberfläche, die unter der ersten Filmschicht 6b liegt. Insbesondere hängt die Form der ersten Filmschicht 6b von den Formen der Oberflächen des Isolationsfilms 3 und der Leitungselektrode 5 ab. Insbesondere ist die Oberfläche der ersten Filmschicht 6b so geformt, dass sie den Formen der Oberflächen des Isolationsfilms 3 und der Leitungselektrode 5 folgt.
  • Im Gegensatz zur ersten Filmschicht 6b übernimmt die zweite Filmschicht 6c ihre Form nicht von einer Oberfläche, die unter der zweiten Filmschicht 6c liegt. Genauer gesagt ist die Form der zweiten Filmschicht 6c unabhängig von der Form der Oberfläche der ersten Filmschicht 6b. Insbesondere folgt die unebene Oberfläche 6d der zweiten Filmschicht 6c nicht der Form der Oberfläche der ersten Filmschicht 6b.
  • Daher hat die zweite Filmschicht 6c einen Oberflächenbereich, der größer ist als der Oberflächenbereich der ersten Filmschicht 6b. Dementsprechend ist die Länge L2 von der Innenkante der Öffnung 6a des Passivierungsfilms zur Chipkante entlang der unebenen Oberfläche 6d der zweiten Filmschicht 6c größer als die Länge L1 von der Innenkante der Öffnung 6a zur Chipkante entlang der Oberfläche der ersten Filmschicht 6b.
  • Eine Rückelektrode 7 ist auf der Rückoberfläche 1b des Substrats 1 und in Kontakt mit der Rückoberfläche 1b gebildet. Zum Beispiel ist die Rückelektrode 7 aus Titan (Ti), Molybdän (Mo), Nickel (Ni), Wolfram (W) oder Ähnlichem gemacht. Die Rückelektrode 7 dient als eine Kathode der SBD 10. Auf diese Weise wird die SBD 10 gebildet.
  • Eine Schicht 8 des verringerten Oberflächenfelds (RESURF) vom p-Typ als Endstruktur ist um die Peripherie der SBD 10 gebildet. Genauer gesagt ist die RESURF-Schicht 8 in einem Oberflächenabschnitt der Driftschicht 2 gebildet, so dass sie mit einem äußeren Bereich der Schottky-Elektrode 4 in Kontakt ist und sich radial nach außen von dem äußeren Bereich der Schottky-Elektrode 4 erstreckt. Zum Beispiel kann die RESURF-Schicht 8 Aluminium als ein Fremdatom enthalten und eine Konzentration an Fremdatomen von etwa 5 × 1016 cm–3 bis etwa 1 × 1018 cm–3 besitzen. Die RESURF-Schicht 8 macht es möglich, dass sich ein elektrisches Feld um die Peripherie der SBD 10 ausbreitet. Daher wird die elektrische Feldkonzentration verringert, so dass die SBD 10 einen höhten Widerstand gegen Durchschlag besitzen kann.
  • Wie vorher festgestellt, erfolgt die Oberflächenentladung zwischen der Anode der SBD 10 und der Chipkante durch die Öffnung 6a des Passivierungsfilms 6. Im Einzelnen erfolgt die Oberflächenentladung entlang der Oberfläche des Passivierungsfilms 6. Daher kann die Oberflächenentladung durch Erhöhung der Länge zwischen der Innenkante der Öffnung 6a des Passivierungsfilms 6 zur Chipkante entlang der Oberfläche des Passivierungsfilms 6 verringert werden.
  • Gemäß der ersten Ausführungsform hat der Passivierungsfilm 6 eine unebene Oberfläche 6d mit einer Kammform. Bei einem solchen Ansatz ist die Länge L2 von der Innenkante der Öffnung 6a des Passivierungsfilms 6 zur Chipkante entlang der Oberfläche des Passivierungsfilms 6 erhöht, verglichen mit dem Fall, dass der Passivierungsfilm 6 keine unebene Oberfläche 6d besitzt. Mit anderen Worten ist die Länge L2 von der Innenkante der Öffnung 6a des Passivierungsfilms 6 zur Chipkante entlang der Oberfläche des Passivierungsfilms 6 erhöht, verglichen mit dem Fall, dass der Passivierungsfilm 6 seine Form von der Oberfläche, die unter dem Passivierungsfilm 6 liegt, übernimmt. Als Ergebnis ist es unwahrscheinlicher, dass die Oberflächenentladung erfolgt, so dass der Durchschlag der SBD 10 aufgrund der Oberflächenentladung verringert werden kann.
  • Weiterhin ist gemäß der ersten Ausführungsform die Länge L2 von der Innenkante der Öffnung 6a des Passivierungsfilms 6 zur Chipkante entlang der Oberfläche des Passivierungsfilms 6 erhöht, ohne dass der Abstand X erhöht ist. Daher kann die Oberflächenentladung verringert werden, ohne die Fläche des Bereichs um die Peripherie des Zellbereichs zu erhöhen. Daher kann die Oberflächenentladung verringert werden, ohne den Vorteil der Verwendung von Siliciumcarbid zu verlieren.
  • Ein Beispiel für ein Verfahren zur Herstellung der in 1 dargestellten Halbleitervorrichtung aus SiC wird unten mit Bezug auf 2A–2E beschrieben.
  • Zuerst wird bei einem in 2A gezeigten Verfahren die Siliciumcarbid-Driftschicht 2 vom n–-Typ epitaxial auf die vordere Oberfläche 1a des Siliciumcarbidsubstrats 1 vom n+-Typ aufgewachsen.
  • Als Nächstes wird bei einem in 2B gezeigten Verfahren eine Schicht aus Niedertemperaturoxid (LTO) oder Ähnlichem auf der Driftschicht 2 niedergeschlagen, um eine Maske 11 zu bilden. Dann wird fotolithografisch in der Maske 11 in einem Abschnitt, welcher der RESURF-Schicht 8 entspricht, eine Öffnung gebildet. Dann wird eine Ionenimplantierung von Fremdionen vom p-Typ, wie z. B. Aluminium (Al), unter Verwendung der Maske 11 durchgeführt. Dann wird eine Aktivierung durch zum Beispiel thermische Behandlung ausgeführt, so dass die RESURF-Schicht 8 gebildet werden kann.
  • Als Nächstes wird bei einem in 2C gezeigten Verfahren die Maske 11 entfernt und dann wird ein Siliciumoxidfilm durch zum Beispiel plasmachemische Dampfabscheidung (CVD) gebildet. Dann wird auf den Siliciumoxidfilm eine Rückflussbehandlung zur Bildung des Isolationsfilms 3 angewandt. Dann werden Fotolithografie und Ätzen zur Bildung der Öffnung 3a in dem Isolationsfilm 3 ausgeführt. Dann wird eine Metallschicht aus zum Beispiel Molybdän (Mo) oder Titan (Ti) auf dem Isolationsfilm 3 und in der Öffnung 3a gebildet. Dann wird ein Muster auf der Metallschicht zur Bildung der Schottky-Elektrode 4 gebildet. Dann wird eine Metallschicht aus zum Beispiel Aluminium (Al) auf dem Isolationsfilm 3 und der Schottky-Elektrode 4 gebildet und dann zur Bildung der Leitungselektrode 5 mit einem Muster versehen.
  • Als Nächstes wird in einem in 2D gezeigten Verfahren der Passivierungsfilm 6 auf dem Isolationsfilm 3 und der Leitungselektrode 5 gebildet. Im Einzelnen wird die erste Filmschicht 6b, wie z. B. ein organischer Isolationsfilm auf Imidbasis (z. B. ein Polyimidfilm) oder ein Nitridfilm, auf dem Isolationsfilm 3 und der Leitungselektrode 5 gebildet und dann wird die zweite Filmschicht 6c, wie z. B. ein organischer Isolationsfilm auf Imidbasis (z. B. ein Polyimidfilm) oder ein Nitridfilm, auf der ersten Filmschicht 6b gebildet. Die ersten und zweiten Filmschichten 6b, 6c können aus demselben Material hergestellt sein. Alternativ können die ersten und zweiten Filmschichten 6b, 6c aus verschiedenen Materialien hergestellt sein. Dann wird eine Maske 12 mit einer Öffnung, die der unebenen Oberfläche 6d entspricht, auf der zweiten Filmschicht 6c gebildet. Dann wird unter Verwendung der Maske 12 anisotropes Ätzen ausgeführt, so dass die zweite Filmschicht 6c die unebene Oberfläche 6d haben kann.
  • Als Nächstes wird bei einem in 2E gezeigten Verfahren die Maske 12 entfernt und dann wird eine Maske 13 mit einer Öffnung, die der Öffnung 6a des Passivierungsfilms 6 entspricht, gebildet. Dann wird unter Verwendung der Maske 13 anisotropes Ätzen durchgeführt, so dass der Passivierungsfilm 6 die Öffnung 6a haben kann, durch welche die Leitungselektrode 5 freigelegt ist.
  • Schließlich wird die Maske 13 entfernt und eine Metallschicht aus zum Beispiel Nickel (Ni), Titan (Ti), Molybdän (Mo) oder Wolfram (W) auf der Rückseite 1b des Substrats 1 zur Bildung der Rückelektrode 7 gebildet. Dann wird ein Dicingschnitt ausgeführt, so dass die Halbleitervorrichtung aus SiC in Chipform hergestellt werden kann.
  • (Zweite Ausführungsform)
  • Eine Halbleitervorrichtung aus SiC gemäß einer zweiten Ausführungsform der vorliegenden Erfindung wird unten mit Bezug auf 3, 4A und 4B beschrieben. Der Unterschied zwischen der ersten und zweiten Ausführungsform ist wie folgt:
    Wie in 3 gezeigt, hat bei der zweiten Ausführungsform eine unebene Oberfläche 6d des Passivierungsfilms 6 im Querschnitt entlang einer geraden Linie, die durch den Zellbereich verläuft und sich von der Innenkante der Öffnung 6a des Passivierungsfilms 6 zur Chipkante erstreckt, eine ausgehöhlte oder vertiefte Form. Im Einzelnen ist die unebene Oberfläche 6d des Passivierungsfilms 6 vollständig ausgehöhlt oder vertieft von der Innenkante der Öffnung 6a des Passivierungsfilms 6 zur Chipkante, so dass die ausgehöhlte oder vertiefte Form mit einer Ausnehmung und zwei Vorsprüngen gebildet ist. Die zwei Vorsprünge sind an jeder Seite der Ausnehmung angeordnet und ragen über die Ausnehmung hervor.
  • Gemäß der zweiten Ausführungsform hat der Passivierungsfilm 6 die unebene Oberfläche 6d mit einer ausgehöhlten oder vertieften Form. Bei einem solchen Ansatz ist die Länge von der Innenkante der Öffnung 6a des Passivierungsfilms zur Chipkante entlang der Oberfläche des Passivierungsfilms 6 erhöht, verglichen mit dem Fall, dass der Passivierungsfilm 6 keine unebene Oberfläche 6d aufweist. Daher kann die Halbleitervorrichtung aus SiC gemäß der zweiten Ausführungsform denselben Vorteil wie die Halbleitervorrichtung aus SiC gemäß der ersten Ausführungsform besitzen.
  • Ein Beispiel für ein Verfahren zur Herstellung der in 3 gezeigten Halbleitervorrichtung aus SiC wird mit Bezug auf 4A und 4B unten beschrieben.
  • Als Erstes wird, wie bei der ersten Ausführungsform beschrieben, in den in 2A–2C gezeigten Verfahren die RESURF-Schicht 8 in der Driftschicht 2 auf der vorderen Oberfläche 1a des Substrats 1 gebildet und dann werden der Isolationsfilm 3, die Schottky-Elektrode 4 und die Leitungselektrode 5 auf der Driftschicht 2 gebildet.
  • Als Nächstes wird in einem in 4A gezeigten Verfahren der Passivierungsfilm 6 auf dem Isolationsfilm 3 und der Leitungselektrode 5 gebildet. Im Einzelnen wird die erste Filmschicht 6b, wie z. B. ein organischer Isolationsfilm auf Imidbasis (z. B. ein Polyimidfilm) oder ein Nitridfilm, auf dem Isolationsfilm 3 und der Leitungselektrode 5 gebildet und dann wird die zweite Filmschicht 6c, wie z. B. ein organischer Isolationsfilm auf Imidbasis (z. B. ein Polyimidfilm) oder ein Nitridfilm, auf der ersten Filmschicht 6b gebildet. Dann wird eine Maske 12 mit einer Öffnung, die der unebenen Oberfläche 6d entspricht, auf der zweiten Filmschicht 6c gebildet. Dann wird unter Verwendung der Maske 12 nasses Ätzen ausgeführt, so dass die zweite Filmschicht 6c die unebene Oberfläche 6d haben kann.
  • Als Nächstes wird bei einem in 4D gezeigten Verfahren die Maske 12 entfernt und dann wird eine Maske 13 mit einer Öffnung, die der Öffnung 6a des Passivierungsfilms 6 entspricht, gebildet. Dann wird unter Verwendung der Maske 13 anisotropes Ätzen ausgeführt, so dass der Passivierungsfilm 6 die Öffnung 6a haben kann, durch welche die Leitungselektrode 5 freigelegt ist.
  • Schließlich wird die Maske 13 entfernt und eine Metallschicht aus zum Beispiel Nickel (Ni), Titan (Ti), Molybdän (Mo) oder Wolfram (W) wird auf der Rückseite 1b des Substrats 1 zur Bildung der Rückelektrode 7 gebildet. Dann wird ein Dicingschnitt ausgeführt, so dass die Halbleitervorrichtung aus SiC in Chipform hergestellt werden kann.
  • (Dritte Ausführungsform)
  • Eine Halbleitervorrichtung aus SiC gemäß einer dritten Ausführungsform der vorliegenden Erfindung wird unten mit Bezug auf 5, 6A und 6B beschrieben. Der Unterschied zwischen der ersten und dritten Ausführungsform ist wie folgt:
    Wie in 5 gezeigt, hat bei der dritten Ausführungsform eine unebene Oberfläche 6d des Passivierungsfilms 6 im Querschnitt entlang einer geraden Linie, die durch den Zellbereich verläuft und sich von der Innenkante der Öffnung 6a des Passivierungsfilms 6 zur Chipkante erstreckt, die Form eines Vorsprungs. Im Einzelnen ragt die unebene Oberfläche 6d des Passivierungsfilms vollständig von der Innenkante der Öffnung 6a des Passivierungsfilms 6 zur Chipkante hervor, so dass die vorragende Form mit einem Vorsprung und zwei Vertiefungen gebildet ist. Die beiden Vertiefungen sind an jeder Seite des Vorsprungs angeordnet und mit Bezug auf den Vorsprung vertieft.
  • Gemäß der dritten Ausführungsform hat der Passivierungsfilm 6 die unebene Oberfläche 6d, die eine vorragende Form besitzt. Bei einem solchen Ansatz ist die Länge von der Innenkante der Öffnung 6a des Passivierungsfilms 6 zur Chipkante entlang der Oberfläche des Passivierungsfilms 6 erhöht, verglichen mit dem Fall, dass der Passivierungsfilm 6 keine unebene Oberfläche 6d besitzt. Daher kann die Halbleitervorrichtung aus SiC gemäß der dritten Ausführungsform denselben Vorteil wie die Halbleitervorrichtung aus SiC gemäß der ersten Ausführungsform besitzen.
  • Ein Beispiel für ein Verfahren zur Herstellung der in 5 gezeigten Halbleitervorrichtung aus SiC wird unten mit Bezug auf 6A und 6B beschrieben.
  • Als Erstes wird, wie in der ersten Ausführungsform beschrieben, in den in 2A–2C gezeigten Verfahren die RESURF-Schicht 8 in der Driftschicht 2 der vorderen Oberfläche 1a des Substrats 1 gebildet und dann werden der Isolationsfilm 3, die Schottky-Elektrode 4 und die Leitungselektrode 5 auf der Driftschicht 2 gebildet.
  • Als Nächstes wird in einem in 6A gezeigten Verfahren der Passivierungsfilm 6 auf dem Isolationsfilm 3 und der Leitungselektrode 5 gebildet. Im Einzelnen wird die erste Filmschicht 6b, wie z. B. ein organischer Isolationsfilm auf Imidbasis (z. B. ein Polyimidfilm) oder ein Nitridfilm, auf dem Isolationsfilm 3 und der Leitungselektrode 5 gebildet und dann wird die zweite Filmschicht 6c, wie z. B. ein organischer Isolationsfilm auf Imidbasis (z. B. ein Polyimidfilm) oder ein Nitridfilm, auf der ersten Filmschicht 6b gebildet. Dann wird eine Maske 12 mit einer Öffnung, die der unebenen Oberfläche 6d entspricht, auf der zweiten Filmschicht 6c gebildet. Dann wird unter Verwendung der Maske 12 nasses Ätzen ausgeführt, so dass die zweite Filmschicht 6c die unebene Oberfläche 6d haben kann.
  • Als Nächstes wird bei einem in 6B gezeigten Verfahren die Maske 12 entfernt und dann wird eine Maske 13 mit einer Öffnung, die der Öffnung 6a des Passivierungsfilms 6 entspricht, gebildet. Dann wird unter Verwendung der Maske 13 anisotropes Ätzen ausgeführt, so dass der Passivierungsfilm 6 die Öffnung 6a haben kann, durch welche die Leitungselektrode 5 freigelegt ist.
  • Schließlich wird die Maske 13 entfernt und eine Metallschicht aus z. B. Nickel (Ni), Titan (Ti), Molybdän (Mo) oder Wolfram (W) wird auf der Rückoberfläche 1b des Substrats 1 zur Bildung der Rückelektrode 7 gebildet. Dann wird ein Dicingschnitt ausgeführt, so dass die Halbleitervorrichtung aus SiC in Chipform hergestellt werden kann.
  • (Modifikationen)
  • Die oben beschriebenen Ausführungsformen können auf verschiedene Weise modifiziert werden. Zum Beispiel kann der Passivierungsfilm 6 so gebildet sein, dass er eine Einschichtstruktur besitzt.
  • Wenn der Passivierungsfilm 6 als eine Doppelschichtstruktur gebildet wird, sind vorzugsweise die erste Filmschicht 6b und die zweite Filmschicht 6c aus verschiedenen Materialien hergestellt. Bei einem solchen Ansatz kann das Ätzen der zweiten Filmschicht 6c ausgeführt werden, indem man die erste Filmschicht 6b als Stoppschicht verwendet.
  • Der Isolationsfilm 3, der unter dem Passivierungsfilm 6 liegt, kann ausgelassen werden, solange die Schottky-Elektrode 4 mit der Driftschicht 2 in Schottky-Kontakt sein kann.
  • Eine Schutzringschicht kann gebildet werden, um die Peripherie der RESURF-Schicht 8 unter Bildung einer Endstruktur zu umgeben.
  • Ein anderes vertikales Leistungshalbleiterelement als eine Schottky-Barriere-Diode kann in dem Zellbereich der Halbleitervorrichtung aus SiC gebildet werden, solange das vertikale Leistungshalbleiterelement Elektroden auf den Vorder- und Rückoberflächen 1a, 1b des Substrats 1 besitzt. Zum Beispiel kann ein vertikaler Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), ein vertikaler Bipolartransistor mit isoliertem Gate (IGBT) oder ein vertikaler Sperrschicht-Feldeffekttransistor (JFET) in dem Zellbereich der Halbleitervorrichtung aus SiC gebildet werden.
  • Die vorliegende Erfindung kann auf einen Halbleiterwafer angewandt werden, an dem mehrfache Halbleiterelemente gemäß den Ausführungsformen gebildet sind.
  • Solche Änderungen und Modifikationen liegen im Bereich des Schutzumfangs der vorliegenden Erfindung, wie sie durch die anliegenden Ansprüche definiert wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2001-291860 A [0002]

Claims (9)

  1. Halbleitervorrichtung aus Siliciumcarbid in Form eines Halbleiterchips mit einer Chipkante, wobei die Halbleitervorrichtung aus Siliciumcarbid umfasst: ein Substrat (1) aus Siliciumcarbid mit einander gegenüberliegenden Vorder- und Rückoberflächen (1a, 1b); eine erste Driftschicht (2) aus Siliciumcarbid vom leitfähigen Typ, die auf der vorderen Oberfläche des Substrats (1) angeordnet ist, wobei die Driftschicht (2) eine Konzentration an Fremdatomen besitzt, die kleiner ist als die Konzentration an Fremdatomen des Substrats (1); einen Zwischenschicht-Isolationsfilm (3), der auf der Driftschicht (2) angeordnet ist und eine Öffnung (3a) besitzt; ein Halbleiterelement (10), das in einem Zellbereich der Driftschicht (2) gebildet ist; eine Oberflächenelektrode (4, 5), die auf der Driftschicht (2) angeordnet ist und durch die Öffnung (3a) des Isolationsfilms (3) elektrisch mit dem Halbleiterelement (10) verbunden ist; einen Passivierungsfilm (6), der oberhalb der Driftschicht (2) um die Peripherie des Zellbereichs angeordnet ist, um eine äußere Kante der Oberflächenelektrode (4, 5) zu bedecken, wobei der Passivierungsfilm (6) eine Öffnung (6a) besitzt und die Oberflächenelektrode (4, 5) durch die Öffnung (6a) des Passivierungsfilms (6) nach außen hin freiliegt; und eine Rückelektrode (7), die auf der Rückoberfläche (1b) des Substrats (1) angeordnet ist und elektrisch mit dem Halbleiterelement (10) verbunden ist, wobei der Passivierungsfilm (6) einander gegenüberliegende Vorder- und Rückseiten besitzt, wobei die Rückseite auf einer Oberfläche angeordnet ist, die unter dem Passivierungsfilm (6) liegt, so dass die Rückseite eine Form besitzt, die von der Form der darunterliegenden Oberfläche abhängt, und die Vorderseite des Passivierungsfilms (6) eine unebene Oberfläche (6d) mit einer Form besitzt, die unabhängig von der Form der darunterliegenden Oberfläche ist, und eine Länge (L2) von einer Innenkante der Öffnung (6a) des Passivierungsfilms (6) zur Chipkante, gemessen entlang der unebenen Oberfläche (6d) der Vorderseite des Passivierungsfilms (6), die größer ist als die Länge (L1) von der Innenkante der Öffnung (6a) des Passivierungsfilms (6) zur Chipkante, gemessen entlang der Rückseite des Passivierungsfilms (6).
  2. Halbleitervorrichtung aus Siliciumcarbid nach Anspruch 1, wobei der Passivierungsfilm (6) erste und zweite Filmschichten (6b, 6c) besitzt, wobei die zweite Filmschicht (6c) auf der ersten Filmschicht (6b) angeordnet ist, um eine Doppelschichtstruktur zu bilden, die zweite Filmschicht (6c) die unebene Oberfläche (6d) mit einer Form besitzt, die unabhängig von der Form der darunterliegenden Oberfläche ist, und die erste Filmschicht (6b) eine Form besitzt, die von der Form der darunterliegenden Oberfläche abhängt.
  3. Halbleitervorrichtung aus Siliciumcarbid nach Anspruch 1 oder 2, wobei die unebene Oberfläche (6d) des Passivierungsfilms (6) eine Mehrzahl von Vorsprüngen aufweist, so dass die unebene Oberfläche (6d) im Querschnitt entlang einer geraden Linie, wobei sich die gerade Linie von der Innenkante der Öffnung (6a) des Passivierungsfilms (6) zur Chipkante erstreckt und durch den Zellbereich verläuft, eine Kammform besitzt.
  4. Halbleitervorrichtung aus Siliciumcarbid nach Anspruch 1 oder 2, wobei die unebene Oberfläche (6d) des Passivierungsfilms (6) im Querschnitt entlang einer geraden Linie, wobei sich die gerade Linie von der Innenkante der Öffnung (6a) des Passivierungsfilms (6) zur Chipkante erstreckt und durch den Zellbereich verläuft, eine vertiefte Form besitzt, und die vertiefte Form eine Vertiefung und zwei Vorsprünge besitzt, die entlang der geraden Linie an jeder Seite der Vertiefung angeordnet sind.
  5. Halbleitervorrichtung aus Siliciumcarbid nach Anspruch 1 oder 2, wobei die unebene Oberfläche (6d) des Passivierungsfilms (6) im Querschnitt entlang einer geraden Linie, wobei sich die gerade Linie von der Innenkante der Öffnung (6a) des Passivierungsfilms (6) zur Chipkante erstreckt und durch den Zellbereich verläuft, eine vorragende Form besitzt, und die vorragende Form einen Vorsprung und zwei Vertiefungen besitzt, die entlang der geraden Linie an jeder Seite des Vorsprungs angeordnet sind.
  6. Halbleitervorrichtung aus Siliciumcarbid nach einem der Ansprüche 1–5, wobei das Halbleiterelement (10) eine Schottky-Barriere-Diode, ein Metalloxid-Halbleiter-Feldeffekttransistor, ein Bipolartransistor mit isoliertem Gate oder ein Sperrschicht-Feldeffekttransistor ist.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung aus Siliciumcarbid in Form eines Halbleiterchips mit einer Chipkante, umfassend: Bildung einer ersten Driftschicht (2) aus Siliciumcarbid vom leitfähigen Typ auf einer vorderen Oberfläche (1a) eines Siliciumcarbidsubstrats (1), wobei die Driftschicht (2) eine Konzentration an Fremdatomen besitzt, die kleiner ist als die Konzentration an Fremdatomen des Substrats (1); Bildung eines Zwischenschicht-Isolationsfilms (3) auf der Driftschicht (2), wobei die Bildung des Isolationsfilms (3) die Bildung einer Öffnung (3a) in dem Isolationsfilm (3) umfasst; Bildung eines Halbleiterelements (10) in einem Zellbereich der Driftschicht (2); Bildung einer Oberflächenelektrode (4, 5) auf der Driftschicht (2) auf solche Weise, dass die Oberflächenelektrode (4, 5) durch die Öffnung (3a) des Isolationsfilms (3) elektrisch mit dem Halbleiterelement (10) verbunden ist; Bildung eines Passivierungsfilms (6) oberhalb der Driftschicht (2) um die Peripherie des Zellbereichs, um eine äußere Kante der Oberflächenelektrode (4, 5) zu bedecken, wobei die Bildung des Passivierungsfilms (6) die Bildung einer Öffnung (6a) in dem Passivierungsfilm (6) auf solche Weise umfasst, dass die Oberflächenelektrode (4, 5) durch die Öffnung (6a) des Passivierungsfilms (6) nach außen hin freiliegt; und Bildung einer Rückelektrode (7) auf einer Rückoberfläche (1b) des Substrats (1) auf solche Weise, dass die Rückelektrode (7) elektrisch mit dem Halbleiterelement (10) verbunden ist, wobei die Rückoberfläche (1b) des Substrats (1) der vorderen Oberfläche (1a) des Substrats (1) gegenüberliegt, wobei die Bildung des Passivierungsfilms (6) ferner die Bildung einer unebenen Oberfläche (6d) auf einer Vorderseite des Passivierungsfilms (6) auf solche Weise umfasst, dass die unebene Oberfläche (6d) eine Form besitzt, die unabhängig von einer Form einer Oberfläche ist, die unter dem Passivierungsfilm (6) liegt, und die Länge (L2) von einer Innenkante der Öffnung (6a) des Passivierungsfilms (6) zur Chipkante, gemessen entlang der unebenen Oberfläche (6d) der Vorderseite des Passivierungsfilms (6), größer ist als eine Länge (L1) von der Innenkante der Öffnung (6a) des Passivierungsfilms (6) zur Chipkante, gemessen entlang einer Rückseite des Passivierungsfilms (6), wobei die Rückseite des Passivierungsfilms (6) auf der Oberfläche angeordnet ist, die unter dem Passivierungsfilm (6) liegt, so dass die Rückseite eine Form besitzt, die von der Form der darunterliegenden Oberfläche abhängt.
  8. Verfahren nach Anspruch 7, wobei die Bildung des Passivierungsfilms (6) ferner die Bildung einer ersten Filmschicht (6b) auf solche Weise umfasst, dass die erste Filmschicht (6b) eine Form besitzt, die von der Form der darunterliegenden Oberfläche des Passivierungsfilms (6) abhängt, wobei die Bildung des Passivierungsfilms (6) ferner die Bildung einer zweiten Filmschicht (6c) auf der ersten Filmschicht (6b) umfasst, und die Bildung der zweiten Filmschicht (6c) die Bildung der unebenen Oberfläche (6d) auf der zweiten Filmschicht (6c) umfasst.
  9. Halbleiterwafer, umfassend: eine Mehrzahl von Halbleitervorrichtungen aus Siliciumcarbid, wobei jede Vorrichtung in Form eines Halbleiterchips mit einer Chipkante vorliegt und jede Vorrichtung umfasst: ein Siliciumcarbidsubstrat (1) mit einander gegenüberliegenden Vorder- und Rückoberflächen (1a, 1b); eine erste Driftschicht (2) aus Siliciumcarbid vom leitfähigen Typ, die auf der vorderen Oberfläche (1a) des Substrats (1) angeordnet ist, wobei die Driftschicht (2) eine Konzentration an Fremdatomen besitzt, die kleiner ist als die Konzentration an Fremdatomen des Substrats (1); einen Zwischenschicht-Isolationsfilm (3), der auf der Driftschicht (2) angeordnet ist und eine Öffnung (3a) besitzt; ein Halbleiterelement (10), das in einem Zellbereich der Driftschicht (2) gebildet ist; eine Oberflächenelektrode (4, 5), die auf der Driftschicht (2) angeordnet ist und durch die Öffnung (3a) des Isolationsfilms (3) elektrisch mit dem Halbleiterelement (10) verbunden ist; einen Passivierungsfilm (6), der oberhalb der Driftschicht (2) um die Peripherie des Zellbereichs angeordnet ist, um eine äußere Kante der Oberflächenelektrode (4, 5) zu bedecken, wobei der Passivierungsfilm (6) eine Öffnung (6a) besitzt und die Oberflächenelektrode (4, 5) durch die Öffnung (6a) des Passivierungsfilms (6) zur elektrischen Verbindung freiliegt; und eine Rückelektrode (7), die auf der Rückoberfläche (1b) des Substrats (1) angeordnet ist und mit dem Halbleiterelement (10) elektrisch verbunden ist, wobei der Passivierungsfilm (6) einander gegenüberliegende Vorder- und Rückseiten besitzt, wobei die Rückseite auf einer Oberfläche angeordnet ist, die unter dem Passivierungsfilm (6) liegt, so dass die Rückseite eine Form besitzt, die von der Form der darunterliegenden Oberfläche abhängt, und die Vorderseite des Passivierungsfilms (6) eine unebene Oberfläche (6d) mit einer Form besitzt, die unabhängig von der Form der darunterliegenden Oberfläche ist, und die Länge (L2) von einer Innenkante der Öffnung (6a) des Passivierungsfilms (6) zur Chipkante, gemessen entlang der unebenen Oberfläche (6d) der Vorderseite des Passivierungsfilms (6), größer ist als eine Länge (L1) von der Innenkante der Öffnung (6a) des Passivierungsfilms (6) zur Chipkante, gemessen entlang der Rückseite des Passivierungsfilms (6).
DE102009013781A 2008-03-19 2009-03-18 Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung Withdrawn DE102009013781A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008071308A JP4535151B2 (ja) 2008-03-19 2008-03-19 炭化珪素半導体装置の製造方法
JP2008-71308 2008-03-19

Publications (1)

Publication Number Publication Date
DE102009013781A1 true DE102009013781A1 (de) 2009-09-24

Family

ID=40984237

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009013781A Withdrawn DE102009013781A1 (de) 2008-03-19 2009-03-18 Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (1) US7825017B2 (de)
JP (1) JP4535151B2 (de)
DE (1) DE102009013781A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2994505A1 (fr) * 2012-08-08 2014-02-14 Bosch Gmbh Robert Diode inseree tres resistante a des alternances de temperature

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
US8471267B2 (en) * 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
EP2733746B1 (de) 2011-09-08 2019-05-22 Fuji Electric Co., Ltd. Herstellungsverfahren für ein halbleiterbauelement
JP5656889B2 (ja) * 2012-01-24 2015-01-21 三菱電機株式会社 半導体装置及びこれを備えた半導体モジュール
JP5914060B2 (ja) 2012-03-09 2016-05-11 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6063629B2 (ja) * 2012-03-12 2017-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP2015109292A (ja) * 2012-03-19 2015-06-11 三菱電機株式会社 半導体モジュール
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
JPWO2013183677A1 (ja) * 2012-06-06 2016-02-01 ローム株式会社 半導体装置およびその製造方法
JP2014011342A (ja) * 2012-06-29 2014-01-20 Denso Corp 炭化珪素半導体装置
JP6513339B2 (ja) * 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
CN104409427A (zh) * 2014-11-10 2015-03-11 株洲南车时代电气股份有限公司 一种用于SiC功率器件的终端钝化结构及其制备方法
US9960228B2 (en) 2015-08-27 2018-05-01 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device and method of manufacturing the same
JP2018018903A (ja) * 2016-07-26 2018-02-01 トヨタ自動車株式会社 半導体装置
WO2018042585A1 (ja) * 2016-09-01 2018-03-08 三菱電機株式会社 半導体装置の測定方法
RU169376U1 (ru) * 2016-10-26 2017-03-16 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Защитное покрытие полупроводникового прибора на основе карбида кремния
CN109891593A (zh) * 2016-10-28 2019-06-14 三菱电机株式会社 半导体装置以及电力变换装置
JP6291561B2 (ja) * 2016-12-19 2018-03-14 ローム株式会社 半導体装置および半導体装置の製造方法
JP2018078348A (ja) * 2018-02-09 2018-05-17 ローム株式会社 半導体装置および半導体装置の製造方法
JP6626929B1 (ja) * 2018-06-29 2019-12-25 京セラ株式会社 半導体デバイス及び電気装置
WO2020157815A1 (ja) * 2019-01-29 2020-08-06 三菱電機株式会社 半導体装置および電力変換装置
US10957664B2 (en) * 2019-05-29 2021-03-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP7194855B2 (ja) * 2021-03-18 2022-12-22 ローム株式会社 半導体装置
JP7194856B2 (ja) * 2021-03-18 2022-12-22 ローム株式会社 半導体装置の製造方法
WO2023013223A1 (ja) * 2021-08-03 2023-02-09 住友電気工業株式会社 半導体装置及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291860A (ja) 2000-04-05 2001-10-19 Sumitomo Electric Ind Ltd パワー半導体素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097672A (ja) * 1983-11-01 1985-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0693451B2 (ja) * 1984-03-31 1994-11-16 株式会社東芝 半導体装置及びその製造方法
JPS6310571A (ja) * 1986-07-02 1988-01-18 Toshiba Corp 圧接型電力用半導体装置
JP2004349383A (ja) * 2003-05-21 2004-12-09 Toshiba Corp 高耐圧半導体装置
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
JP2005286197A (ja) * 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
JP2006210569A (ja) 2005-01-27 2006-08-10 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP4422671B2 (ja) * 2005-12-06 2010-02-24 トヨタ自動車株式会社 半導体装置とその製造方法
JP2007201247A (ja) * 2006-01-27 2007-08-09 Mitsubishi Electric Corp 高耐圧半導体装置
WO2008016619A1 (en) * 2006-07-31 2008-02-07 Vishay-Siliconix Molybdenum barrier metal for sic schottky diode and process of manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291860A (ja) 2000-04-05 2001-10-19 Sumitomo Electric Ind Ltd パワー半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2994505A1 (fr) * 2012-08-08 2014-02-14 Bosch Gmbh Robert Diode inseree tres resistante a des alternances de temperature
DE102012214056B4 (de) * 2012-08-08 2020-10-29 Robert Bosch Gmbh Hoch temperaturwechselfeste Einpressdiode

Also Published As

Publication number Publication date
US20090236611A1 (en) 2009-09-24
JP4535151B2 (ja) 2010-09-01
JP2009231321A (ja) 2009-10-08
US7825017B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
DE102009013781A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112010005626B4 (de) Halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102008021430B4 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE19824514B4 (de) Diode
DE3131727C2 (de)
DE102014216989B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102013217225B4 (de) Halbleiterbauelement mit einer Passivierungsschicht und Verfahren zu dessen Herstellung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102008029624A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE102015110737B4 (de) Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102008019370A1 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode und Verfahren zu deren Fertigung
DE102015103318A1 (de) Halbleiter-Bauelement mit einer Passivierungsschicht und Verfahren zum Herstellen eines solchen
DE102009016680A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010063806B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE112019001691B4 (de) Halbleiterbauteil
DE102010042381A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112018001442T5 (de) Halbleitervorrichtung
DE102016219094A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112012004406T5 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE112019001937T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20140508

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee