JPH0693451B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0693451B2 JPH0693451B2 JP59062162A JP6216284A JPH0693451B2 JP H0693451 B2 JPH0693451 B2 JP H0693451B2 JP 59062162 A JP59062162 A JP 59062162A JP 6216284 A JP6216284 A JP 6216284A JP H0693451 B2 JPH0693451 B2 JP H0693451B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- insulator
- insulating
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Thyristors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ この発明は半導体装置及びその製造方法に関するもので
あり、特にダイオードやパワートランジスタもしくはサ
イリスタ等の電力用半導体装置及びその製造方法に関す
るものである。
あり、特にダイオードやパワートランジスタもしくはサ
イリスタ等の電力用半導体装置及びその製造方法に関す
るものである。
［発明の技術的背景］ 第１図は耐圧が比較的高くない電力用半導体装置もしく
は半導体ペレット１が比較的大きな電力用半導体装置の
構造を示すものであり、同図において２は半導体ペレッ
ト１のアノード側表面に合金化接着された熱緩衝板、３
はAlのカソード電極である。半導体ペレット１の外周面
は接合の露出面がポジティブベベルとなるように円錐面
に形成され、この外周面とカソード側表面とにわたって
ガラスもしくはシリコーンゴムのごとき絶縁物４でパッ
シベーションされている。
は半導体ペレット１が比較的大きな電力用半導体装置の
構造を示すものであり、同図において２は半導体ペレッ
ト１のアノード側表面に合金化接着された熱緩衝板、３
はAlのカソード電極である。半導体ペレット１の外周面
は接合の露出面がポジティブベベルとなるように円錐面
に形成され、この外周面とカソード側表面とにわたって
ガラスもしくはシリコーンゴムのごとき絶縁物４でパッ
シベーションされている。
第１図のごとき半導体装置は半導体ペレット１が小さい
場合、絶縁物４の沿面距離ｌも小さいため沿面放電が生
じやすく、従って第１図の半導体装置ではペレットの大
きさの割りに高耐圧の半導体装置を構成することができ
なかった。よく知られているように、沿面放電は非繰返
しの電圧を印加した場合よりも繰返しの電圧を印加した
場合の方が生じやすいが、電力用半導体装置には繰返し
の電圧印加を受けて使用するものも多いので、このよう
な半導体装置に対しては繰返しの電圧印加を受けて使用
するものも多いので、このような半導体装置に対しては
繰返しの電圧印加による影響も考慮して十分大きな沿面
距離ｌを持たせるようにしなければならない。
場合、絶縁物４の沿面距離ｌも小さいため沿面放電が生
じやすく、従って第１図の半導体装置ではペレットの大
きさの割りに高耐圧の半導体装置を構成することができ
なかった。よく知られているように、沿面放電は非繰返
しの電圧を印加した場合よりも繰返しの電圧を印加した
場合の方が生じやすいが、電力用半導体装置には繰返し
の電圧印加を受けて使用するものも多いので、このよう
な半導体装置に対しては繰返しの電圧印加を受けて使用
するものも多いので、このような半導体装置に対しては
繰返しの電圧印加による影響も考慮して十分大きな沿面
距離ｌを持たせるようにしなければならない。
また、絶縁物４の上に水分やごみ或いは汚染物質が付着
すると沿面放電が非常に起りやすくなって半導体装置の
耐圧が著しく低下するので、水分やごみ或いは汚染物質
が付着しても沿面放電が起こらないようにするために
も、沿面距離ｌを十分に大きくとって半導体装置の耐圧
に対して沿面放電開始電圧を大きくしなければならな
い。
すると沿面放電が非常に起りやすくなって半導体装置の
耐圧が著しく低下するので、水分やごみ或いは汚染物質
が付着しても沿面放電が起こらないようにするために
も、沿面距離ｌを十分に大きくとって半導体装置の耐圧
に対して沿面放電開始電圧を大きくしなければならな
い。
第２図（ａ）に示す半導体装置は第１図の半導体装置に
おける問題点（すなわち、沿面距離ｌが小さいこと）を
解決したものであり、この半導体装置では半導体ペレッ
ト１のカソード側表面の上に大きく突出する絶縁物層５
を形成することによって非常に大きな沿面距離Ｌを持た
せたことを特徴とする。この半導体装置を製造する場
合、第２図（ｂ）に示すように半導体ペレット１及び熱
緩衝板２の外周に沿って治具６を置き、この治具６内に
流動状態のシリコーンゴム等の絶縁物を注入した後該絶
縁物を硬化させ、その後治具を取外して第２図（ａ）の
ごとき背の高い絶縁物層５を形成する。
おける問題点（すなわち、沿面距離ｌが小さいこと）を
解決したものであり、この半導体装置では半導体ペレッ
ト１のカソード側表面の上に大きく突出する絶縁物層５
を形成することによって非常に大きな沿面距離Ｌを持た
せたことを特徴とする。この半導体装置を製造する場
合、第２図（ｂ）に示すように半導体ペレット１及び熱
緩衝板２の外周に沿って治具６を置き、この治具６内に
流動状態のシリコーンゴム等の絶縁物を注入した後該絶
縁物を硬化させ、その後治具を取外して第２図（ａ）の
ごとき背の高い絶縁物層５を形成する。
［背景技術の問題点］ 最近では、数千ボルト以上の高耐圧半導体装置が製作さ
れるようになっており、沿面放電について前記第２図
（ａ）に示した半導体装置よりもさらに改良された構造
とする必要に迫られていた。
れるようになっており、沿面放電について前記第２図
（ａ）に示した半導体装置よりもさらに改良された構造
とする必要に迫られていた。
また、第２図（ｂ）に示す方法で第２図（ａ）に示した
半導体装置を形成する場合、次のような問題があった。
半導体装置を形成する場合、次のような問題があった。
第２図（ｂ）に示すような治具の中に流動状態のシリコ
ーンゴムを注入すると、治具６と半導体ペレット１の上
面との間のわずかな隙間や治具６と熱緩衝板２の外周面
との間のわずかな隙間から流動シリコーンゴムが漏出
し、その結果、半導体ペレット１のカソード側表面のエ
ミッタ層にシリコーンゴム片が付着したり、熱緩衝板２
の下面にシリコーンゴム片が付着するという問題が生じ
ていた。それゆえ、第２図（ｂ）に示す方法で形成され
た半導体装置に対してパッシベーション後に該付着ゴム
片を削り落す必要があって作業能率が悪かった。また、
カソード側表面に付着したゴム片を削り落せるのはダイ
オードのごとき素子のみであり、カソード側表面にパタ
ーンのあるトランジスタやGTO、光サイリスタ等の素子
では該付着ゴム片の削り落しはパターンを損傷してしま
うので不可能であった。このため、従来方法ではかなり
歩留りが悪かった。
ーンゴムを注入すると、治具６と半導体ペレット１の上
面との間のわずかな隙間や治具６と熱緩衝板２の外周面
との間のわずかな隙間から流動シリコーンゴムが漏出
し、その結果、半導体ペレット１のカソード側表面のエ
ミッタ層にシリコーンゴム片が付着したり、熱緩衝板２
の下面にシリコーンゴム片が付着するという問題が生じ
ていた。それゆえ、第２図（ｂ）に示す方法で形成され
た半導体装置に対してパッシベーション後に該付着ゴム
片を削り落す必要があって作業能率が悪かった。また、
カソード側表面に付着したゴム片を削り落せるのはダイ
オードのごとき素子のみであり、カソード側表面にパタ
ーンのあるトランジスタやGTO、光サイリスタ等の素子
では該付着ゴム片の削り落しはパターンを損傷してしま
うので不可能であった。このため、従来方法ではかなり
歩留りが悪かった。
［発明の目的］ この発明の目的は、前記従来半導体装置及びその製造方
法の如き問題を生じない改良された半導体装置及びその
製造方法を提供することである。さらに詳細には、この
発明の第一の目的は、高耐圧もしくは小形のものにおい
ても沿面放電を起しにくい電力用半導体装置及びその製
造方法を提供することであり、この発明の第二の目的
は、半導体ペレットのカソード側表面のエミッタ領域や
熱緩衝板等に好ましくない絶縁物付着を生じる恐れのな
い半導体装置の製造方法を提供することである。
法の如き問題を生じない改良された半導体装置及びその
製造方法を提供することである。さらに詳細には、この
発明の第一の目的は、高耐圧もしくは小形のものにおい
ても沿面放電を起しにくい電力用半導体装置及びその製
造方法を提供することであり、この発明の第二の目的
は、半導体ペレットのカソード側表面のエミッタ領域や
熱緩衝板等に好ましくない絶縁物付着を生じる恐れのな
い半導体装置の製造方法を提供することである。
［発明の概要］ この発明により改良された半導体装置は、接合表面を保
護する第一の絶縁物質の上に第二の絶縁物質を介して所
定の耐圧に対して十分大きな沿面距離を有する第三の絶
縁物質を固着させてなるパッシベーション構造を有して
いることを特徴とする。また、この発明による方法は、
接合表面を保護する第一の絶縁物層を形成した後、該第
一の絶縁物層の上に液状もしくは流動状の第二の絶縁物
の薄層を形成し、該薄層上に固体の第三の絶縁物を接着
してから該薄層を硬化させることによって半導体素子上
に大きな沿面距離のパッシベーション構造を形成するこ
とを特徴とする。
護する第一の絶縁物質の上に第二の絶縁物質を介して所
定の耐圧に対して十分大きな沿面距離を有する第三の絶
縁物質を固着させてなるパッシベーション構造を有して
いることを特徴とする。また、この発明による方法は、
接合表面を保護する第一の絶縁物層を形成した後、該第
一の絶縁物層の上に液状もしくは流動状の第二の絶縁物
の薄層を形成し、該薄層上に固体の第三の絶縁物を接着
してから該薄層を硬化させることによって半導体素子上
に大きな沿面距離のパッシベーション構造を形成するこ
とを特徴とする。
［発明の実施例］ 第３図に本発明の一実施例を示す。この実施例の半導体
装置においては、半導体ペレット１のカソード側表面か
ら外周面にかけて形成された第一の絶縁物層７の上に薄
層の第二の絶縁物層８を介して背の高い第三の絶縁物層
９を形成たことを特徴とする。この実施例の半導体装置
のパッシベーション構造の外観は第２図（ａ）のごとき
従来の半導体装置とは異り、第３図に見られるように熱
緩衝板２の外周縁から立上る部分が第２図（ａ）の従来
の半導体装置では鉛直面であるのに対して本発明の実施
例の半導体装置では第１図の従来の半導体装置と同じく
わん曲した傾斜面となっている。従って、例に熱緩衝板
２の表面から絶縁物層の頂点までの高さが第２図（ａ）
の従来の半導体装置のそれと同じであっても、本発明の
半導体装置における表面の沿面距離L1は第２図（ａ）の
従来の半導体装置の沿面距離Ｌにくらべてかなり大きく
することができる。
装置においては、半導体ペレット１のカソード側表面か
ら外周面にかけて形成された第一の絶縁物層７の上に薄
層の第二の絶縁物層８を介して背の高い第三の絶縁物層
９を形成たことを特徴とする。この実施例の半導体装置
のパッシベーション構造の外観は第２図（ａ）のごとき
従来の半導体装置とは異り、第３図に見られるように熱
緩衝板２の外周縁から立上る部分が第２図（ａ）の従来
の半導体装置では鉛直面であるのに対して本発明の実施
例の半導体装置では第１図の従来の半導体装置と同じく
わん曲した傾斜面となっている。従って、例に熱緩衝板
２の表面から絶縁物層の頂点までの高さが第２図（ａ）
の従来の半導体装置のそれと同じであっても、本発明の
半導体装置における表面の沿面距離L1は第２図（ａ）の
従来の半導体装置の沿面距離Ｌにくらべてかなり大きく
することができる。
また、以下に説明する本発明の方法によれば、第三の絶
縁物層９の高さh1は従来の半導体装置の絶縁物層の高さ
ｈよりもかなり大きくすることができるので、結局、本
発明の半導体装置の表面の沿面距離L1は半導体装置の沿
面距離Ｌよりも相当に大きくなる。さらに、各層の絶縁
物質を耐放電性にすぐれたシリコーンゴムやテフロンな
どを好適に組み合わせて使用することも可能である。
縁物層９の高さh1は従来の半導体装置の絶縁物層の高さ
ｈよりもかなり大きくすることができるので、結局、本
発明の半導体装置の表面の沿面距離L1は半導体装置の沿
面距離Ｌよりも相当に大きくなる。さらに、各層の絶縁
物質を耐放電性にすぐれたシリコーンゴムやテフロンな
どを好適に組み合わせて使用することも可能である。
第３図の本発明の半導体装置は以下に説明する本発明の
方法で製造される。
方法で製造される。
本発明の方法は、特許請求の範囲に記載したように、半
導体ペレット１の外周面からカソード側表面の外周部に
わたって第一の絶縁物層７を形成する工程と、該半導体
ペレットのカソード側表面上の該第一の絶縁物層７の上
に液状もしくは流動状の第二の絶縁物の薄層８を形成す
る工程、該第二の絶縁物層８の上に既に固化した第三の
絶縁物層９を接着した後に該第二の絶縁物層８を硬化さ
せることによって該第三の絶縁物層９を該第二の絶縁物
層８を介して該第一の絶縁物層７の上に固着させる工程
とを含んでいる。
導体ペレット１の外周面からカソード側表面の外周部に
わたって第一の絶縁物層７を形成する工程と、該半導体
ペレットのカソード側表面上の該第一の絶縁物層７の上
に液状もしくは流動状の第二の絶縁物の薄層８を形成す
る工程、該第二の絶縁物層８の上に既に固化した第三の
絶縁物層９を接着した後に該第二の絶縁物層８を硬化さ
せることによって該第三の絶縁物層９を該第二の絶縁物
層８を介して該第一の絶縁物層７の上に固着させる工程
とを含んでいる。
本発の方法の第一の工程では半導体ペレット１のカソー
ド側表面の外周部から該ペレットの外周面全体にわたっ
て第一の絶縁物層７を形成するが、この工程は第１図に
示した従来装置の製造工程とほぼ同じである。使用する
絶縁物はガラスもしくはシリコーンゴムでもよいが、こ
れよりも絶縁性及び成形性に優れている材料ならば何で
もよい。
ド側表面の外周部から該ペレットの外周面全体にわたっ
て第一の絶縁物層７を形成するが、この工程は第１図に
示した従来装置の製造工程とほぼ同じである。使用する
絶縁物はガラスもしくはシリコーンゴムでもよいが、こ
れよりも絶縁性及び成形性に優れている材料ならば何で
もよい。
第一の絶縁物層７を形成した後、半導体ペレット１のカ
ソード側表面に位置する第一の絶縁物層７の上に同じく
シリコーンゴムからなる薄い第二の絶縁物層８を形成す
る。この第二の絶縁物層８は液状の（すなわち未硬化状
態）絶縁物を第一の絶縁物層７の上に塗布することによ
って形成される。なお、第二の絶縁物層に使用する絶縁
物はシリコーンゴムのほかエポキシ樹脂などでもよい。
ソード側表面に位置する第一の絶縁物層７の上に同じく
シリコーンゴムからなる薄い第二の絶縁物層８を形成す
る。この第二の絶縁物層８は液状の（すなわち未硬化状
態）絶縁物を第一の絶縁物層７の上に塗布することによ
って形成される。なお、第二の絶縁物層に使用する絶縁
物はシリコーンゴムのほかエポキシ樹脂などでもよい。
次の工程では、予め成形してある固体の絶縁物を第三の
絶縁物層９として該第二の絶縁物層８の上に圧着する。
第三の絶縁物にはシリコーンゴム、テフロンなどが耐放
電性の点で好適である。
絶縁物層９として該第二の絶縁物層８の上に圧着する。
第三の絶縁物にはシリコーンゴム、テフロンなどが耐放
電性の点で好適である。
そして最後の工程では、該第二の絶縁物層８の中に気泡
があるとそこを通して放電が起きてしまうので、気泡を
取除くために真空中に２〜３分間放置しその後該第二の
絶縁物層８を硬化させることによって、該第三の絶縁物
層９を該第二の絶縁物層８を介して該第一の絶縁物層７
に一体化させる。
があるとそこを通して放電が起きてしまうので、気泡を
取除くために真空中に２〜３分間放置しその後該第二の
絶縁物層８を硬化させることによって、該第三の絶縁物
層９を該第二の絶縁物層８を介して該第一の絶縁物層７
に一体化させる。
以上の工程で使用する第一ないし第三の層の絶縁物はす
べて同一種のものであってもよいが、すべて異った絶縁
物であってもよい。第三の絶縁物層９を形成する絶縁物
は予め成形しておくので、その高さ自由に設定すること
ができる。
べて同一種のものであってもよいが、すべて異った絶縁
物であってもよい。第三の絶縁物層９を形成する絶縁物
は予め成形しておくので、その高さ自由に設定すること
ができる。
以上のような工程からなる本発の方法では、半導体ペレ
ットのカソード側表面に突出させるパッシベーション膜
として、あらかじめ成形されて第三の絶縁物層９を使用
するので第２図（ｂ）に示す従来方法のように成形用の
治具６を用いる必要がなく、また、成型用治具からの成
型用材料の漏れが生じないので第２図（ｂ）に示す従来
方法よりも作業性がよく、かつ従来の半導体装置よりも
大きな沿面距離のパッシベーション構造をもった半導体
装置を従来よりも高歩留りで製造することができる。
ットのカソード側表面に突出させるパッシベーション膜
として、あらかじめ成形されて第三の絶縁物層９を使用
するので第２図（ｂ）に示す従来方法のように成形用の
治具６を用いる必要がなく、また、成型用治具からの成
型用材料の漏れが生じないので第２図（ｂ）に示す従来
方法よりも作業性がよく、かつ従来の半導体装置よりも
大きな沿面距離のパッシベーション構造をもった半導体
装置を従来よりも高歩留りで製造することができる。
［発明の効果］ 以上のごとき本発明の半導体装置及びその製造方法によ
り生じる効果を列記すれば次の通りである。
り生じる効果を列記すれば次の通りである。
（Ｉ） 第２図（ａ）に示す従来の半導体装置よりもさ
らに沿面距離の大きい高耐圧の半導体装置が実現でき
る。
らに沿面距離の大きい高耐圧の半導体装置が実現でき
る。
（II） 小形の半導体ペレットからなる半導体装置も高
耐圧にすることができる。
耐圧にすることができる。
（III） 前記のごとき高耐圧の半導体装置を従来方法
よりも高歩留りかつ高能率で製造することができる。
よりも高歩留りかつ高能率で製造することができる。
（IV） 前記のごとき高耐圧の半導体装置を従来方法よ
りも作業性がよく、かつ少ない人員で製造することがで
きる。
りも作業性がよく、かつ少ない人員で製造することがで
きる。
第１図は従来の半導体装置の要部断面図、第２図（ａ）
は他の従来構造の半導体装置の要部断面図、第２図
（ｂ）は第２図（ａ）の半導体装置の製造方法を説明す
るための断面図、第３図は本発明の半導体装置の要部断
面図である。 １……半導体ペレット、２……熱緩衝板、３……カソー
ド電極、４……絶縁物、５……絶縁物層、６……治具、
７……第一の絶縁物層、８……第二の絶縁物層、９……
第三の絶縁物層。
は他の従来構造の半導体装置の要部断面図、第２図
（ｂ）は第２図（ａ）の半導体装置の製造方法を説明す
るための断面図、第３図は本発明の半導体装置の要部断
面図である。 １……半導体ペレット、２……熱緩衝板、３……カソー
ド電極、４……絶縁物、５……絶縁物層、６……治具、
７……第一の絶縁物層、８……第二の絶縁物層、９……
第三の絶縁物層。
Claims (2)
- 【請求項１】少なくとも一つ以上の接合を有し、該接合
の一部の露出が保護される半導体ペレットをパッケージ
内部に組み立てる半導体装置において、該露出接合の表
面を保護する第一の絶縁物層を設け、該第一の絶縁物層
の上にのみ第二の絶縁物層を介して所定の耐圧に対して
十分な沿面距離を有する第三の絶縁物層を固着させたこ
とを特徴とする半導体装置。 - 【請求項２】少なくとも一つ以上の接合を有し、該接合
の一部が外部に露出しており、該露出接合の表面を保護
する第一の絶縁物層を設け、該第一の絶縁物層の上にの
み第二の絶縁物層を介して所定の耐圧に対して十分な沿
面距離を有する第三の絶縁物層を固着させた半導体ペレ
ットをパッケージ内部に組み立てる半導体装置を製造す
るための方法であって、該露出接合の表面を保護する第
一の絶縁物質の層を形成する工程と、該第一の絶縁物質
の層の上に液状もくは未硬化状態の第二の絶縁物質の薄
層を形成する工程と、該薄層の上にのみ第三の絶縁物質
を接着させる工程と、該薄層を硬化させることにより該
第一ないし第三の絶縁物質を一体化させる工程とを含む
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59062162A JPH0693451B2 (ja) | 1984-03-31 | 1984-03-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59062162A JPH0693451B2 (ja) | 1984-03-31 | 1984-03-31 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60207340A JPS60207340A (ja) | 1985-10-18 |
| JPH0693451B2 true JPH0693451B2 (ja) | 1994-11-16 |
Family
ID=13192141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59062162A Expired - Lifetime JPH0693451B2 (ja) | 1984-03-31 | 1984-03-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693451B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0616515B2 (ja) * | 1987-07-30 | 1994-03-02 | 株式会社東芝 | 半導体装置とその製造方法 |
| JP2501657B2 (ja) * | 1990-09-11 | 1996-05-29 | 三菱電機株式会社 | 圧接型半導体装置 |
| US7560739B2 (en) | 2004-06-29 | 2009-07-14 | Intel Corporation | Micro or below scale multi-layered heterostructure |
| JP4535151B2 (ja) | 2008-03-19 | 2010-09-01 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1553243A (en) * | 1975-08-04 | 1979-09-26 | Gen Electric | Semiconductor |
| JPS534869U (ja) * | 1976-06-30 | 1978-01-17 |
-
1984
- 1984-03-31 JP JP59062162A patent/JPH0693451B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60207340A (ja) | 1985-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1146988C (zh) | 半导体功率器件的封装及其组装方法 | |
| US9082759B2 (en) | Semiconductor packages and methods of formation thereof | |
| JPH10125826A (ja) | 半導体装置及びその製法 | |
| JPH0693451B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0758282A (ja) | パワー半導体モジュール及び車両用インバータ装置 | |
| CN1171627A (zh) | 塑料模制型半导体器件及其制造方法 | |
| EP1115151A1 (en) | Flat semiconductor device, method for manufacturing the same, and converter comprising the same | |
| JPH0864759A (ja) | 樹脂封止型パワーモジュール装置及びその製法 | |
| JP2000058717A (ja) | 平型半導体装置、及びこれを用いた変換器 | |
| JPS60216571A (ja) | 半導体装置 | |
| JP3168859B2 (ja) | Ｃｃｄモジュールの樹脂封止方法 | |
| JP3005162B2 (ja) | 半導体装置 | |
| JP2000349231A (ja) | パワー半導体モジュール | |
| JP2811931B2 (ja) | 半導体素子パッシベーション加工方法 | |
| JPS6097672A (ja) | 半導体装置およびその製造方法 | |
| JP2748304B2 (ja) | 圧接型半導体素子の製造方法 | |
| JP3168858B2 (ja) | Ｃｃｄモジュールの樹脂封止方法 | |
| JP7181336B2 (ja) | 半導体パッケージ方法及び半導体パッケージ構造 | |
| JP2002190553A (ja) | 樹脂封止型半導体素子及びその製造方法 | |
| JPS6361779B2 (ja) | ||
| JP7157783B2 (ja) | 半導体モジュールの製造方法及び半導体モジュール | |
| JPH0616515B2 (ja) | 半導体装置とその製造方法 | |
| JPH09298211A (ja) | 圧接型半導体装置およびその製造方法 | |
| JPS6263449A (ja) | 半導体装置の製造法 | |
| JPS60177674A (ja) | 圧接形半導体装置の插入電極板の固定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |