DE112012004406T5 - Halbleitereinrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitereinrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE112012004406T5
DE112012004406T5 DE112012004406.1T DE112012004406T DE112012004406T5 DE 112012004406 T5 DE112012004406 T5 DE 112012004406T5 DE 112012004406 T DE112012004406 T DE 112012004406T DE 112012004406 T5 DE112012004406 T5 DE 112012004406T5
Authority
DE
Germany
Prior art keywords
trench
layer
semiconductor substrate
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112012004406.1T
Other languages
English (en)
Inventor
Narumasa Soejima
Yukihiko Watanabe
Hidefumi Takaya
Hideo Matsuki
Naohiro Suzuki
Tsuyoshi Ishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of DE112012004406T5 publication Critical patent/DE112012004406T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitereinrichtung hat ein Halbleitersubstrat mit einem Körperbereich, einem Driftbereich, einem Graben, der sich von einer Oberfläche des Halbleitersubstrats durch den Körperbereich in den Driftbereich erstreckt, und einen Sourcebereich, der benachbart zu dem Graben in einem Bereich angeordnet ist, der an der Oberfläche des Halbleitersubstrats außen liegt, wobei der Sourcebereich von dem Driftbereich durch den Körperbereich isoliert ist. Eine spezifische Schicht ist auf einem Boden des Grabens angeordnet, und hat eine Charakteristik des Bildens einer Verarmungsschicht an einem Übergang zwischen der spezifischen Schicht und dem Driftbereich. Eine Isolationsschicht bedeckt eine obere Oberfläche der spezifischen Schicht und eine Seitenwand des Grabens. Ein leitfähiger Abschnitt ist auf einem Teil der Seitenwand des Grabens gebildet. Der leitfähige Abschnitt ist mit der spezifischen Schicht verbunden und erreicht die Oberfläche des Halbleitersubstrats.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung bezieht sich auf eine Halbleitereinrichtung und ein Verfahren zum Herstellen der Halbleitereinrichtung. Insbesondere bezieht sich die Erfindung auf eine Technologie zum Erhöhen der Durchbruchsspannung einer Halbleitereinrichtung mit einer Halbleiterstruktur (wie z. B. einer MOSFET-Struktur, einer IGBT-Struktur, oder einer Diodenstruktur), die eine Elektrode des Grabentyps verwendet.
  • 2. Beschreibung des Standes der Technik
  • Eine Technologie zum Konstruieren einer Halbleiterstruktur (wie z. B. eines MOSFETs, eines IGBTS, oder einer Diode) in einem Halbleitersubstrat, die als eine Halbleitereinrichtung fungiert, ist entwickelt worden, in dem eine Körperregion eines ersten Leitfähigkeitstyps (z. B. des p-Typs) auf einer Oberfläche eines Driftbereichs eines zweiten Leitfähigkeitstyps (z. B. des n-Typs) geschichtet ist. Bei diesem Typ einer Halbleitereinrichtung können Elektroden des Grabentyps verwendet werden. In diesem Zusammenhang ist eine Technologie zum Erhöhen der Durchbruchsspannung der Halbleitereinrichtung und zum Unterdrücken oder Verhinderns eines Durchbruchs der Halbleitereinrichtung durch Erhöhen der Dicke einer Isolationsschicht bekannt, die einen Bodenabschnitt von jedem Graben füllt, um so ein elektrisches Feld in dem Bodenabschnitt des Grabens zu entspannen. Der diesbezügliche Stand der Technik ist wie oben beschrieben z. B. offenbart in der japanischen Patentanmeldungspublikation Nr. 10-98188 ( JP-10-98188 A ).
  • Jedoch kann in der Halbleitereinrichtung nach JP-10-98188 A ein Durchbruch auftreten, wenn ein elektrisches Feld, das höher als ein erlaubbares elektrisches Feld ist, das an die dicke Isolationsschicht in dem Bodenabschnitt des Grabens angelegt werden darf, an die Isolationsschicht angelegt wird. In diesem Fall können Ladungsträger durch eine Gateoxidschicht der Elektrode des Grabentyps in eine Gateelektrode fließen, und können die isolierende Gateschicht beeinflussen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung stellt eine Halbleitereinrichtung, die eine Elektrode des Grabentyps verwendet, bereit, die so konstruiert ist, dass das Auftreten eines Durchbruchs einen reduzierten Einfluss auf eine Gateisolationsschicht der Halbleitereinrichtung hat.
  • Eine Halbleitereinrichtung nach einem ersten Aspekt der Erfindung enthält: ein Halbleitersubstrat einschließlich eines Körperbereichs eines ersten Leitfähigkeitstyps, einen Driftbereich eines zweiten Leitfähigkeitstyps mit einer Oberfläche, auf oder oberhalb der der Körperbereich geschichtet ist, einen Graben, der sich von einer Oberfläche des Halbleitersubstrats in den Driftbereich durch den Körperbereich erstreckt, und einen Sourcebereich des zweiten Leitfähigkeitstyps, der benachbart zu dem Graben in einem Bereich angeordnet ist, der an der Oberfläche des Halbleitersubstrats außen liegt, wobei der Sourcebereich von dem Driftbereich durch den Körperbereich isoliert ist; eine Sourceelektrode, die elektrisch mit dem Sourcebereich verbunden ist; eine Drainelektrode, die auf einer rückseitigen Oberfläche des Halbleitersubstrats gebildet ist; eine spezifische Schicht, die auf einem Boden des Grabens angeordnet ist, und eine Charakteristik des Bildens einer Verarmungsschicht an einem Übergang zwischen der spezifischen Schicht und dem Driftbereich hat; eine Isolationsschicht, die eine obere Oberfläche der spezifischen Schicht und eine Seitenwand des Grabens bedeckt; eine Gateelektrode, die mit der Isolationsschicht bedeckt in dem Graben gebildet ist; und einem leitfähigen Abschnitt, der auf einem Teil der Seitenwand des Grabens in einer Tiefenrichtung des Halbleitersubstrats entlang der Seitenwand des Grabens gebildet ist, wobei der leitfähige Abschnitt einen ersten Endabschnitt, der mit der spezifischen Schicht verbunden ist, und einen zweiten Endabschnitt hat, der die Oberfläche des Halbleitersubstrats erreicht, wobei der leitfähige Abschnitt mit der Sourceelektrode verbunden ist.
  • Nach dem ersten Aspekt der Erfindung wird die spezifische Schicht in einem Bodenabschnitt des Grabens gebildet. Im Betrieb wird eine Verarmungsschicht an einem Übergang zwischen der spezifischen Schicht und dem Driftbereich gebildet, und die spezifische Schicht, die mit der Sourceelektrode über den leitfähigen Abschnitt verbunden ist, und der Driftbereich fungieren als eine Diode. Der Übergang zwischen der spezifischen Schicht und dem Driftbereich ist an einem niedrigeren Niveau angeordnet als eine Grenzfläche zwischen dem Driftbereich und dem Körperbereich. Mit dieser Anordnung kann ein elektrisches Feld an dem Boden des Grabens entspannt werden. Auch wird mit dieser Anordnung der Übergang zwischen der spezifischen Schicht und dem Driftbereich so ausgelegt, dass, wenn ein hohes elektrisches Feld zwischen der Drainelektrode und der Sourceelektrode angelegt wird, der Durchbruch früher erfolgt als bei der Isolationsschicht, die die inneren Wände des Grabens bedeckt. Weil Ladungsträger, die zur Zeit des Durchbruchs produziert werden, so gesteuert werden, dass sie von der spezifischen Schicht zu der Sourceelektrode entkommen, ist es weniger wahrscheinlich oder unwahrscheinlich, dass die Isolationsschicht, die die inneren Wände des Grabens bedeckt, durch den Durchbruch beeinflusst wird.
  • Weil ferner die spezifische Schicht auch so ausgelegt ist, dass sie als eine Diode fungiert, kann eine Halbleitereinrichtung des Dioden-Intergrierten-Typs produziert werden. Es kann nämlich eine Halbleitereinrichtung, in der ein Transistor und eine Diode in der Tiefenrichtung des Halbleitersubstrats integriert sind, produziert werden. Entsprechend kann die Chipfläche verglichen mit einer Halbleitereinrichtung, in der ein Transistor und eine Diode in der Richtung der Ebene des Halbleitersubstrats) integriert sind (d. h. eine Halbleitereinrichtung, in der ein Transistor und eine Diode in der gleichen Ebene gebildet sind, reduziert werden.
  • In der Halbleitereinrichtung nach dem ersten Aspekt der Erfindung kann die spezifische Schicht eine Metallschicht sein, und ein Schottky-Übergang kann an dem Übergang zwischen der spezifischen Schicht und dem Driftbereich gebildet werden.
  • Mit der obigen Anordnung können die spezifische Schicht und der Driftbereich als eine Schottky-Barrieren-Diode fungieren. Die Verwendung der Schottky-Barrieren-Diode führt verglichen mit dem Fall, in dem eine Diode des PN-Übergangstyps verwendet wird, zu einer Reduktion eines Spannungsabfalls in der Vorwärtsrichtung und einer Erhöhung der Schaltgeschwindigkeit.
  • In der Halbleitereinrichtung nach dem ersten Aspekt der Erfindung kann der leitfähige Abschnitt die gleiche Metallschicht wie die der spezifischen Schicht sein.
  • Mit der obigen Anordnung kann der Prozess des Herstellens der Halbleitereinrichtung vereinfacht werden.
  • In der Halbleitereinrichtung nach dem ersten Aspekt der Erfindung kann der leitfähige Abschnitt durch einen Halbleiterbereich des ersten Leitfähigkeitstyps gebildet werden, und der erste Endabschnitt des leitfähigen Abschnitts kann mit der spezifischen Schicht als der Metallschicht verbunden werden.
  • Der erste Endabschnitt des leitfähigen Abschnitts des ersten Leitfähigkeitstyps und die spezifische Schicht in der Form einer Metallschicht sind miteinander verbunden, um einen Schottky-Übergang zu bilden. In diesem Fall ist die Richtung, in der ein elektrischer Strom fließt, wenn der Graben als ein Transistor betrieben wird, umgekehrt zu der Vorwärtsrichtung des Schottky-Übergangs zwischen dem leitfähigen Abschnitt und der spezifischen Schicht. Wenn eine Spannung zwischen der Sourceelektrode und der Drainelektrode so angelegt wird, dass eine Vorwärtsvorspannung an den Transistor angelegt wird, wird eine Rückwärtsvorspannung an den Schottky-Übergang zwischen dem leitfähigen Abschnitt und der spezifischen Schicht angelegt. Als ein Ergebnis verbreitet sich eine Verarmungsschicht, und die spezifische Schicht und die Sourceelektrode sind elektrisch voneinander getrennt, sodass die spezifische Schicht in einen Floating-Zustand gebracht ist. Dadurch kann der Schottky-Übergang zwischen der spezifischen Schicht und dem Driftbereich als ein Durchbruchsspannungsunterstützungsabschnitt verwendet werden. Auch wenn eine Spannung zwischen der Sourceelektrode und der Drainelektrode so angelegt wird, dass eine Rückwärtsvorspannung an den Transistor angelegt ist, wird eine Vorwärtsvorspannung an den Schottky-Übergang zwischen dem leitfähigen Abschnitt und der spezifischen Schicht angelegt, sodass die spezifische Schicht und die Sourceelektrode elektrisch miteinander verbunden sind. Dadurch können die spezifische Schicht und der Driftbereich als eine Schottky-Barrieren-Diode fungieren.
  • In der Halbleitereinrichtung nach dem ersten Aspekt der Erfindung kann die Dicke der Isolationsschicht, die die obere Oberfläche der spezifischen Schicht bedeckt, größer sein als die der Isolationsschicht, die die Seitenwand des Grabens bedeckt.
  • Mit der obigen Anordnung kann ein elektrisches Feld, das in dem Bodenabschnitt des Grabens auftritt, entspannt werden, sodass die Durchbruchsspannung der Halbleitereinrichtung weiter erhöht werden kann.
  • In der Halbleitereinrichtung nach dem ersten Aspekt der Erfindung kann der Graben in einer rechteckigen Form mit langen Seiten und kurzen Seiten gebildet werden, wenn er von der Oberfläche des Halbleitersubstrats betrachtet wird, und der leitfähige Abschnitt kann benachbart zu zumindest einem Teil der Seitenwand des Grabens angeordnet werden, der an jeder seiner kurzen Seiten angeordnet ist, während der Sourcebereich benachbart zu zumindest einem Teil der Seitenwand des Grabens angeordnet sein kann, der an jeder seiner langen Seiten angeordnet ist.
  • In der obigen Anordnung kann der Graben als ein Transistor fungieren, der die Seitenwand des Grabens benutzt, die an jeder seiner langen Seite lokalisiert ist, und der Bodenabschnitt des Grabens kann als eine Diode fungieren, der die Seitenwand des Grabens benutzt, die an jeder seiner kurzen Seite lokalisiert ist. Dadurch kann die Halbleitereinrichtung, in der der Transistor und die Diode in der Tiefenrichtung des Halbleitersubstrats integriert sind, hergestellt werden.
  • Ein Verfahren zum Herstellen der wie oben beschriebenen Halbleitereinrichtung gemäß einem zweiten Aspekt der Erfindung enthält einen Grabenbildungsschritt des Bildens von zumindest einem Graben, der sich von der Oberfläche des Halbleitersubstrats durch den Körperbereich in den Driftbereich erstreckt, in dem der Körperbereich des ersten Leitfähigkeitstyps auf der Oberfläche des Driftbereichs des zweiten Leitfähigkeitstyps geschichtet ist, einen Spezifische-Schicht-Bildungsschritt des Bildens einer spezifischen Schicht auf einem Boden des Grabens, einen Leitfähiger-Abschnitt-Bildungsschritt des Bildens eines leitfähigen Abschnitts auf einer Seitenwand des Grabens, einen ersten Isolationsschicht-Bildungsschritt des Bildens einer ersten Isolationsschicht auf inneren Wänden des Grabens, einen ersten Ätzschritt des Ätzens der ersten Isolationsschicht, die in dem ersten Isolationsschicht-Bildungsschritt gebildet wurde, sodass der unterste Punkt einer oberen Oberfläche der ersten Isolationsschicht, die in dem ersten Isolationsschicht-Bildungsschritt innerhalb des Grabens gebildet wurde, an einem niedrigeren Niveau angeordnet ist, als eine Grenzfläche zwischen dem Driftbereich und dem Körperbereich, und einen zweiten Isolationsschicht-Bildungsschritt des Bildens einer zweiten Isolationsschicht auf der Seitenwand des Grabens.
  • Nach dem zweiten Aspekt der Erfindung kann die spezifische Schicht in einem Bodenabschnitt des Grabens gebildet werden. Auch ist die spezifische Schicht elektrisch mit der Sourceelektrode über den leitfähigen Abschnitt verbunden, sodass die spezifische Schicht und der Driftbereich als eine Diode fungieren können. Der Übergang zwischen der spezifischen Schicht und dem Driftbereich kann so gebildet werden, dass er an einem tieferen Niveau als die Grenzfläche zwischen dem Driftbereich und dem Körperbereich angeordnet ist. Mit dieser Anordnung kann ein elektrisches Feld, das in dem Bodenabschnitt des Grabens erscheint, entspannt werden. Auch wenn ein hohes elektrisches Feld zwischen der Drainelektrode und der Sourceelektrode angelegt wird, ist der Übergang zwischen der spezifischen Schicht und dem Driftbereich so ausgelegt, dass er früher durchbricht als die Isolationsschicht, die die inneren Wände des Grabens bedeckt, sodass die Isolationsschicht, die die inneren Wände des Grabens bedeckt, weniger wahrscheinlich oder unwahrscheinlich durch den Durchbruch beeinflusst wird.
  • In dem Verfahren nach dem zweiten Aspekt der Erfindung kann der Graben, wenn er von der Oberfläche des Halbleitersubstrats betrachtet wird, in dem Grabenbildungsschritt in einer rechteckigen Form mit langen Seiten und kurzen Seiten gebildet werden, und der Leitfähiger-Abschnitt-Bildungsschritt kann derselbe Schritt sein, wie der Spezifische-Schicht-Bildungsschritt, während eine Metallschicht, die die spezifische Schicht und den leitfähigen Abschnitt bereitstellt, auf den inneren Wänden des Grabens in dem Spezifische-Schicht-Bildungsschritt gebildet werden kann. Ein zweiter Ätzschritt kann ferner bereitgestellt werden, um Abschnitte der Metallschicht zu entfernen, die die Seitenwände der langen Seiten des Grabens bedecken, sodass Abschnitte der Metallschicht, die die Seitenwände der kurzen Seiten des Grabens bedecken, verbleiben.
  • Auf die oben beschriebene Weise werden die leitfähigen Abschnitte, die sich in der Tiefenrichtung des Halbleitersubstrats entlang der Seitenwände (kurze Seiten) des Grabens erstrecken, aus derselben Metallschicht auf jeweiligen Teilen der Seitenwände des Grabens gebildet, wie sie für die spezifische Schicht verwendet wird. Auch werden die spezifische Schicht, die in dem Bodenabschnitt des Grabens angeordnet ist, und die leitfähigen Abschnitte, die auf Teilen der Seitenwände des Grabens angeordnet sind, integral gebildet, sodass die leitfähigen Abschnitte und die spezifische Schicht sicher miteinander verbunden werden können. Auch muss ein zusätzlicher oder neuer Schritt des Herstellens der leitfähigen Abschnitte nicht bereitgestellt werden, sodass der Prozess des Herstellens der Halbleitereinrichtung vereinfacht werden kann.
  • In dem Verfahren nach dem zweiten Aspekt der Erfindung kann in dem Grabenbildungsschritt der Graben, wenn er von der Oberfläche des Halbleitersubstrats betrachtet wird, in einer rechteckigen Form mit langen Seiten und kurzen Seiten gebildet werden, und eine Metallschicht, die die spezifische Schicht bereitstellt, kann in dem Spezifische-Schicht-Bildungsschritt gebildet werden, während ferner ein zweiter Ätzschritt zum Entfernen von Abschnitten der Metallschicht bereitgestellt werden kann, die die Seitenwände der kurzen Seiten des Grabens und Seitenwände der langen Seiten des Grabens bedecken. Der Leitfähiger-Abschnitt-Bildungsschritt kann zwischen dem zweiten Ätzschritt und dem ersten Isolationsschicht-Bildungsschritt ausgeführt werden, und der Leitfähiger-Abschnitt-Bildungsschritt kann einen Ionenimplantationsschritt des Implantierens von Ionen in jede der Seitenwände der kurzen Seiten des Grabens mit einem Winkel, der relativ zu einer vertikalen Aufwärtsrichtung des Halbleitersubstrats geneigt ist, enthalten, sodass ein Halbleiterbereich eines ersten Leitfähigkeitstyps auf einem Teil von jeder der Seitenwände der kurzen Seiten des Grabens gebildet wird, der sich in einer Tiefenrichtung des Halbleitersubstrats entlang der Seitenwand des Grabens erstreckt.
  • Auf die oben beschriebene Weise können die leitfähigen Abschnitte, die auf Teilen der Seitenwände des Grabens angeordnet sind und sich in der Richtung der Tiefe des Halbleitersubstrats entlang der Seitenwände des Grabens erstrecken, durch Halbleiterbereiche des ersten Leitfähigkeitstyps gebildet werden. Dadurch kann die spezifische Schicht in einen Floating-Zustand gebracht werden, wenn eine Rückwärtsvorspannung an den Schottky-Übergang zwischen jedem leitfähigen Abschnitt und der spezifischen Schicht angelegt wird, und der Schottky-Übergang zwischen der spezifischen Schicht und dem Driftbereich kann als ein Durchbruchsspannungsunterstützungsabschnitt verwendet werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Merkmale, Vorteile und technische und industrielle Signifikanz von beispielhaften Ausführungsbeispielen der Erfindung werden unten mit Bezug auf die begleitenden Zeichnungen beschrieben, in denen ähnliche Zahlen ähnliche Elemente bezeichnen, und wobei
  • 1 eine Aufsicht ist, die eine Halbleitereinrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 2 eine Querschnittsansicht ist, die entlang der Linie II-II in 1 aufgenommen ist;
  • 3 eine Querschnittsansicht ist, die entlang der Linie III-III in 1 aufgenommen ist;
  • 4 eine Ansicht (Nr. 1) ist, die einen Prozess zum Herstellen der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 5 eine Ansicht (Nr. 2) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 6 eine Ansicht (Nr. 3) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 7 eine Ansicht (Nr. 4) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 8 eine Ansicht (Nr. 5) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 9 eine Ansicht (Nr. 6) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 10 eine Ansicht (Nr. 7) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 11 eine Ansicht (Nr. 8) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 12 eine Ansicht (Nr. 9) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 13 eine Ansicht (Nr. 10) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 14 eine Ansicht (Nr. 11) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 15 eine Ansicht (Nr. 12) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 16 eine Ansicht (Nr. 13) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
  • 17 eine Querschnittsansicht ist, die eine Halbleitereinrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung zeigt;
  • 18 eine Querschnittsansicht ist, die die Halbleitereinrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung zeigt;
  • 19 eine Ansicht (Nr. 1) ist, die einen Prozess des Herstellens der Halbleitereinrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung zeigt;
  • 20 eine Ansicht (Nr. 2) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung zeigt;
  • 21 eine Ansicht (Nr. 3) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung zeigt;
  • 22 eine Ansicht (Nr. 4) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung zeigt;
  • 23 eine Ansicht (Nr. 5) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung zeigt;
  • 24 eine Ansicht (Nr. 6) ist, die den Prozess des Herstellens der Halbleitereinrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung zeigt;
  • 25 eine Querschnittsansicht ist, die eine Halbleitereinrichtung als ein modifiziertes Beispiel des ersten oder zweiten Ausführungsbeispiels der Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Wichtige Merkmale von Ausführungsbeispielen der Erfindung, die unten beschrieben wird, werden aufgelistet. (Merkmal 1) Eine Halbleiterstruktur, die in einem Zellengebiet gebildet ist, ist eine MOSFET-Struktur.
  • Eine Halbleitereinrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird im Detail mit Bezug auf die Zeichnungen beschrieben. Wie in 1 gezeigt, wird die Halbleitereinrichtung 100 unter Verwendung eines Halbleitersubstrats 102 mit einer äußeren Peripherie 104 produziert. Das Halbleitersubstrat 102 ist in ein Zellengebiet 105 (innerhalb eines Rahmens X, der durch eine gestrichelte Linie in 1 angezeigt ist), in dem die Halbleiterstruktur, die die Transistoraktionen durchführt, inkorporiert ist, und ein Anschlussgebiet (107) aufgeteilt, das das Zellengebiet 105 umgibt. Sechs Gräben 113 sind in dem Zellengebiet 105 so gebildet, dass sie sich in der vertikalen Richtung in 1 erstrecken (oder der x-Richtung, wie in 1 angegeben). Die Anzahl an Gräben 113 ist nicht auf sechs beschränkt, sondern kann jede beliebige Zahl wie gewünscht sein.
  • Die interne Struktur der Halbleitereinrichtung 100 wird mit Bezug auf 2 und 3 beschrieben. Die Halbleitereinrichtung 100 verwendet Siliziumkarbid (SiC). Wie in 2 gezeigt, ist das Halbleitersubstrat 102 durch Schichten eines n+-Drainbereichs 111, eines n–-Driftbereichs 112 und eines p–-Körperbereichs 141 in der Reihenfolge der Beschreibung, gebildet, wenn es in einer Richtung von der rückwärtigen Oberfläche zu der Oberfläche (oberen Fläche) des Substrats 102 gesehen wird (von der unteren Seite zu der oberen Seite in 2). Weil SiC einen kleineren Verunreinigungsdiffusionskoeffizienten als Si hat, ist es schwierig, den Körperbereich 141 durch Verunreinigungsdiffusion zu bilden. In diesem Ausführungsbeispiel ist der Körperbereich 141 durch epitaktisches Wachstum gebildet.
  • Jeder der Gräben 113 erstreckt sich von der Oberfläche 101 des Halbleitersubstrats 102 durch den Körperbereich 141 in den Driftbereich 112. Wenn er von der Oberfläche des Halbleitersubstrats 102 betrachtet wird, ist der Graben 113 in einer rechteckigen Form mit langen Seiten und kurzen Seiten gebildet. Der Boden des Grabens 113 ist mit einer spezifischen Schicht 181 bedeckt. Seitenwände des Grabens, die an seinen kurzen Seiten angeordnet sind, sind mit elektrisch leitfähigen Abschnitten 182 bedeckt. Sourcebereiche 131 sind benachbart zu zumindest Teilen der Seitenwände des Grabens 113 gebildet, die an den langen Seiten angeordnet sind. Die spezifische Schicht 181 und die leitfähigen Abschnitte 182 sind integral aus der gleichen Metallschicht (einer Titan-(Ti-)Schicht) gebildet. Die Dicke der spezifischen Schicht 181 (gemessen in einer Richtung senkrecht zu dem Boden des Grabens 113) ist im Wesentlichen gleich der Dicke der leitfähigen Abschnitte 182 (gemessen in einer Richtung senkrecht zu den Seitenwänden des Grabens 113).
  • Eine Oxidschicht 171 ist auf einer Oberfläche der spezifischen Schicht 181 gebildet. Eine Gateoxidschicht 172 ist auf Oberflächen der leitfähigen Abschnitte 182 gebildet. Die Gateoxidschicht 172 ist auch auf den Seitenwänden des Grabens 113 gebildet, die an seinen langen Seiten angeordnet sind, wie in 2 gezeigt. Die spezifische Schicht 181 ist in Kontakt mit einer unteren Fläche 171a der Oxidschicht 171. Eine untere Fläche 181a der spezifischen Schicht 181 ist in Kontakt mit dem Driftbereich 112. Jeder der leitfähigen Abschnitte 182 ist an seinen Seitenflächen in Kontakt mit der Gateoxidschicht 172, dem Driftbereich 112 und dem Körperbereich 141. Der leitfähige Abschnitt 182 hat einen ersten Endabschnitt 182a als einen unteren Endabschnitt, der mit der spezifischen Schicht 181 verbunden ist. Der leitfähige Abschnitt 182 hat einen zweiten Endabschnitt 182b als einen oberen Endabschnitt, der an der Oberfläche des Halbleitersubstrats 102 außen liegt. Die untere Oberfläche 171a der Oxidschicht 171 ist an einem niedrigeren Niveau als eine Grenzfläche zwischen dem Driftbereich 112 und dem Körperbereich 141 angeordnet. Die Gateoxidschicht 172 erstreckt sich hinab zu einem niedrigeren Niveau als die Grenzfläche zwischen dem Driftbereich 112 und dem Körperbereich 141. Die Dicke der Oxidschicht 171 (gemessen in einer Richtung senkrecht zu dem Boden des Grabens 113) ist größer als die Dicke der Gateoxidschicht 172 (gemessen in einer Richtung senkrecht zu den Seitenwänden des Grabens 113).
  • Eine Gateelektrode 122 ist in dem Graben 113 so eingebettet, dass die Gateelektrode 122 von dem Halbleitersubstrat 102, der spezifischen Schicht 181 und den leitfähigen Abschnitten 182 durch die Gateoxidschicht 172 und die Oxidschicht 171 isoliert ist. Zum Beispiel ist die Gateelektrode 122 aus Polysilizium gebildet. Die Gateelektrode 122 erstreckt sich von der Oberfläche des Körperbereichs 141 durch den Körperbereich 141 in den Driftbereich 112. Mit anderen Worten ist die untere Oberfläche der Gateelektrode 122 an einem tieferen Niveau angeordnet als die Grenzfläche zwischen dem Driftbereich 112 und dem Körperbereich 141.
  • Wie in 2 gezeigt, sind n+-Sourcebereiche 131 an der Oberfläche 101 des Halbleitersubstrats 102 an Positionen gebildet, die benachbart zu dem Graben 113 sind. Auch sind p+-Körperkontaktbereiche 132 in der Nachbarschaft der Sourcebereiche 131 gebildet. Eine Sourceelektrode 133 ist auf Oberflächen der Sourcebereiche 131 und Körperkontaktbereiche 132 gebildet. Die Sourceelektrode 133 ist mit einer Sourceverdrahtung S verbunden. Die Sourceelektrode 133 ist auch mit einem Teil der Oberfläche des zweiten Endabschnitts 182b von jedem leitfähigen Abschnitt 182 verbunden.
  • Die Gateelektrode 122 ist mit einer Gateverdrahtung G verbunden. Eine Gatespannung wird an die Gateelektrode 122 angelegt. Die Gateelektrode 122 ist von der Sourceelektrode 133 und der Sourceverdrahtung S isoliert. Die Gatespannung wird verwendet, um den Fluss eines elektrischen Stroms in dem Zellengebiet 105 zu steuern. Der n+-Drainbereich 111 ist mit einer Drainverdrahtung D verbunden. Die Drainverdrahtung D ist mit einem positiven Potential verbunden, und die Sourceverdrahtung S ist geerdet. In dem Zellengebiet 105 ist eine vertikale Leistungs-MOSFET-Transistorstruktur durch den Sourcebereich 131, Körperbereich 141, Driftbereich 112, Drainbereich 111 und die Gateelektrode 122 gebildet.
  • Der Betrieb der Halbleitereinrichtung 100 wird beschrieben. Die Halbleitereinrichtung 100 wird in einem Zustand verwendet, in dem die Sourceverdrahtung S geerdet und auf einem Erdpotential (GND) gehalten wird, und eine positive Spannung wird an die Drainverdrahtung D angelegt. Wenn eine positive Spannung an die Gateelektrode 122 angelegt wird, wird eine Inversionsschicht, die einen Kanal bereitstellt, in einem Bereich des Körperbereichs 141 gebildet, der der Gateelektrode 122 zugewandt ist, wodurch eine elektrische Leitung zwischen dem Sourcebereich 131 und dem Drainbereich 111 erreicht wird. Wenn keine positive Spannung an die Gateelektrode 122 angelegt wird, fließt kein Strom zwischen dem Sourcebereich 131 und dem Drainbereich 111. Dadurch führt die Halbleitereinrichtung 100 Transistoraktionen durch.
  • Effekte der Halbleitereinrichtung 100 gemäß diesem Ausführungsbeispiel werden beschrieben. In der Halbleitereinrichtung 100 dieses in 2 gezeigten Ausführungsbeispiels ist die spezifische Schicht 181 auf dem Boden des Grabens 113 gebildet. Weil die spezifische Schicht 181 eine Verarmungsschicht an einem Übergang mit dem Driftbereich 112 bildet, und die spezifische Schicht 181 mit der Sourceelektrode 133 durch die leitfähigen Abschnitte 182 verbunden ist, fungieren die spezifische Schicht 181 und der Driftbereich 112 als eine Diode. Der Übergang zwischen der spezifischen Schicht 181 und dem Driftbereich 112 ist an einem niedrigeren Niveau als die Grenzfläche zwischen dem Driftbereich 112 und dem Körperbereich 141 gebildet. Diese Anordnung ermöglicht es, ein elektrisches Feld an dem Boden des Grabens 113 zu entspannen. Auch wenn ein hohes elektrisches Feld zwischen der Drainelektrode und der Sourceelektrode angelegt wird, ist der Übergang zwischen der spezifischen Schicht 181 und dem Driftbereich 112 angepasst, früher als die Oxidschicht 171 und die Gateoxidschicht 172, mit der die inneren Wände des Grabens 113 bedeckt sind, durchzubrechen. Ferner sind Ladungsträger, die zur Zeit des Durchbruchs erzeugt werden, angepasst, zu der Sourceelektrode 133 über die spezifische Schicht 181 und die leitfähigen Abschnitte 182 zu entkommen, sodass die Gateoxidschicht 172 weniger wahrscheinlich oder unwahrscheinlich durch das hohe elektrische Feld beeinflusst wird.
  • Weil die spezifische Schicht 181 in der Lage ist, als ein Teil der Diode zu fungieren, kann die Halbleitereinrichtung 100 als eine diodenintegrierte Halbleitereinrichtung erzeugt werden. Es kann nämlich die Halbleitereinrichtung 100, in der ein Transistor und eine Diode in der Tiefenrichtung des Halbleitersubstrats 102 integriert sind, erzeugt werden. Entsprechend kann die Chipfläche verglichen mit einer Halbleitereinrichtung, in der ein Transistor und eine Diode in der Richtung einer Ebene des Halbleitersubstrats integriert sind (d. h. einer Halbleitereinrichtung, in der der Transistor und die Diode in der gleichen Ebene gebildet sind) reduziert werden.
  • Ferner ist die spezifische Schicht 181 eine Metallschicht, und ein Schottky-Übergang ist an dem Übergang zwischen der spezifischen Schicht 181 und dem Driftbereich 112 gebildet; deswegen sind die spezifische Schicht 181 und der Driftbereich 112 in der Lage, als eine Schottky-Barrieren-Diode zu fungieren. Unter Verwendung der Schottky-Barrieren-Diode kann ein Spannungsabfall in der Vorwärtsrichtung reduziert werden, und die Schaltgeschwindigkeit kann verglichen mit dem Fall, in dem eine Diode mit einem PN-Übergang verwendet wird, erhöht werden.
  • Weil die Dicke der Oxidschicht 171, die die obere Oberfläche der spezifischen Schicht 181 bedeckt, größer als die Dicke der Gateoxidschicht 172 ist, die die Seitenwände des Grabens 113 bedeckt, kann ein elektrisches Feld an dem Boden des Grabens 113 entspannt werden. Als ein Ergebnis kann die Durchbruchsspannung der Halbleitereinrichtung weiter erhöht werden.
  • Wenn er von der Oberfläche des Halbleitersubstrats 102 aus betrachtet wird, ist der Graben 113 in einer rechteckigen Form mit langen Seiten und kurzen Seiten gebildet. Die leitfähigen Abschnitte 182 sind benachbart zu zumindest Teilen der Seitenwände des Grabens 113 angeordnet, die an den kurzen Seiten angeordnet sind, und die Sourcebereiche 131 sind benachbart zu zumindest Teilen der Seitenwände des Grabens 113 angeordnet, die an den langen Seiten angeordnet sind. Mit dieser Anordnung ist es möglich, zu verursachen, dass der Graben 113 unter Verwendung der Seitenwände des Grabens 113, die an seinen langen Seiten lokalisiert sind, als ein Transistor fungiert, und zu verursachen, dass der Boden des Grabens 113 unter Verwendung der Seitenwände des Grabens 113, die an seinen kurzen Seiten lokalisiert sind, als eine Diode fungiert. Dadurch ist es möglich, eine Halbleitereinrichtung zu erzeugen, in der der Transistor und die Diode in der Dickenrichtung des Halbleitersubstrats 102 integriert sind.
  • Als Nächstes wird der Prozess des Herstellens der Halbleitereinrichtung 100 mit Bezug auf 4 bis 16 beschrieben. 4, 5, 7, 9, 11, 13 und 15 sind Querschnittsansichten, die jeweils entlang der Linie II-II in 1 aufgenommen sind. 6, 8, 10, 12, 14 und 16 sind Querschnittsansichten, die jeweils entlang der Linie III-III in 1 aufgenommen sind. Zunächst wird der Körperbereich 141 durch epitaktisches Wachstum auf dem Driftbereich 112 gebildet. Als ein Ergebnis wird das Halbleitersubstrat 102 mit dem Körperbereich 141 in der Form einer epitaktischen Schicht auf dem Driftbereich 112 zubereitet, wie in 4 gezeigt.
  • Als Nächstes werden die Sourcebereiche 131 und die Körperkontaktbereiche 132 in dem Halbleitersubstrat 102 gebildet. Dann wird eine Oxidschicht (nicht gezeigt) durch ein CVD-(chemisches Dampfablagerungs-)Verfahren auf der Oberfläche 101 des Halbleitersubstrats 102 gebildet, und eine Resistschicht (nicht gezeigt) wird auf der oberen Oberfläche der Oxidschicht gebildet. Dann wird eine Öffnung (nicht gezeigt) entsprechend dem Graben 113 in der Oxidschicht unter Verwendung einer Photoätztechnologie gebildet. Die Photoätztechnologie meint eine Serie von Behandlungen von Photolithographie bis Ätzen, wie z. B. RIE (reaktives Ionenätzen). Die Photoätztechnologie wird nicht im Detail beschrieben, weil bekannte Verfahren verwendet werden können. Als Nächstes wird Trockenätzen auf dem Körperbereich 141 und dem Driftbereich 112 unter Verwendung der Oxidschicht als einer Maske durchgeführt (Grabenbildungsschritt). Auf diese Weise wird der Graben 113, der sich von der Oberfläche 101 des Halbleitersubstrats durch den Körperbereich 141 in den Driftbereich 112 erstreckt, gebildet, wie in 5 und 6 gezeigt. Der Graben 113 ist in einer rechteckigen Form mit langen Seiten und kurzen Seiten gebildet, wenn er von der Oberfläche des Halbleitersubstrats 102 betrachtet wird.
  • Als Nächstes wird, wie in 7 und 8 gezeigt, eine Ti-Schicht, die die spezifische Schicht 181 und die leitfähigen Abschnitte 182 bereitstellt, durch Dampfablagerung, Sputtern oder Plattieren über der ganzen Oberfläche 101 des Halbleitersubstrats 102 gebildet (Spezifische-Schicht-Bildungsschritt und Leitfähiger-Abschnitt-Bildungsschritt). Auf diese Weise wird die spezifische Schicht 181 auf dem Boden des Grabens 113 gebildet, und die leitfähigen Abschnitte 182 werden auf Seitenwänden des Grabens 113 gebildet. Dann wird eine Maske 501 zum Ätzen auf den Oberflächen der spezifischen Schicht 181 und der leitfähigen Abschnitte 182 gebildet, wie in 7 und 8 gezeigt. Die Maske 501 wird auf der Oberfläche der Ti-Schicht, die auf dem Boden des Grabens 113 und den Seitenwänden gebildet ist, die an den kurzen Seiten des Grabens 113 angeordnet sind, gebildet. Die Maske wird nicht auf Abschnitten der Ti-Schicht gebildet, die auf den Seitenwänden gebildet sind, die an den langen Seiten des Grabens 113 angeordnet sind. Wenn eine Siliziumoxidschicht oder ähnliches als die Maske 501 verwendet wird, kann die Maske 501 z. B. durch Photoätzen unter Verwendung eines Resists z. B. gestaltet werden. Wenn ein Resist als die Maske 501 verwendet wird, kann die Maske 501 durch Photoätzen gestaltet werden.
  • Als Nächstes wird ein Ätzen der Ti-Schicht durchgeführt (zweiter Ätzschritt). Das Ätzen, das in diesem Schritt durchgeführt wird, ist ein isotropes Ätzen (Nassätzen). Als ein Ergebnis werden Abschnitte der Ti-Schicht, die nicht mit der Maske 501 bedeckt sind, entfernt, und nur Abschnitte der Ti-Schicht, die die spezifische Schicht 181 und die leitfähigen Abschnitte 182 bereitstellen, verbleiben, wie in 9 und 10 gezeigt. Die Dicke der spezifischen Schicht 181 ist im Wesentlichen gleich der Dicke der leitfähigen Abschnitte 182, und die spezifische Schicht 181 und die leitfähigen Abschnitte 182 sind integral aus der gleichen Ti-Schicht gebildet.
  • Nachdem die Maske 501 entfernt wurde, wird die Oxidschicht 171 über der ganzen Fläche der Oberfläche 101 des Halbleitersubstrats 102 durch das CVD-Verfahren abgelagert, wie in 11 und 12 gezeigt (erster Isolationsschicht-Bildungsschritt). Als ein Ergebnis wird die Oxidschicht 171 in dem Graben 113 eingebettet. Die Oxidschicht 171 kann aus einem Material wie z. B. TEOS (Tetraethylorthosilikat), BPSG (Borphosphorsilikatglas) oder SOG (Spin an Glass) gebildet werden.
  • Als Nächstes wird ein Ätzen der Oxidschicht 171 durchgeführt (erster Ätzschritt), wie in 13 und 14 gezeigt. Das Ätzen, das in diesem Schritt durchgeführt wird, ist anisotropes Ätzen (RIE). Als ein Ergebnis liegt die Oberfläche des Körperbereichs 141 in dem Zellengebiet 105 außen. Auch wird die Höhe der Oxidschicht 171, die in den Graben 113 eingefüllt ist, angepasst. Die Höhe wird so angepasst, dass die obere Oberfläche der Oxidschicht 171 in dem Graben 113 an einem niedrigeren Niveau (in 13 und 14) als die Grenzfläche zwischen dem Driftbereich 112 und dem Körperbereich 141 angeordnet ist.
  • Als Nächstes wird die Gateoxidschicht 172 durch thermische Oxidation auf Seitenwänden des Grabens 113 gebildet (zweiter Isolationsschicht-Bildungsschritt), wie in 15 und 16 gezeigt. Die Gateoxidschicht 172 kann auch aus einer CVD-Schicht oder ähnlichem gebildet werden. Als Nächstes wird Polysilizium auf der Oberfläche des Halbleitersubstrats 102 abgelagert. Dann wird Polysilizium von anderen Abschnitten als dem Graben 113 durch Photoätzen entfernt. Mit dem dadurch mit Polysilizium gefüllten Graben 113 ist die Gateelektrode 122 gebildet. Schließlich werden die Sourceelektrode und die Drainelektrode gebildet, sodass die Halbleitereinrichtung 100, wie sie in 1 bis 3 gezeigt ist, vervollständigt ist.
  • Effekte, die von dem Prozess des Herstellens der Halbleitereinrichtung 100 dieses Ausführungsbeispiels erhalten werden, werden beschrieben. Gemäß dem wie oben beschriebenen Produktionsprozess wird die spezifische Schicht 181 auf dem Boden des Grabens 113 gebildet, und leitfähige Abschnitte 182 werden auf Teilen der Seitenwände des Grabens 113 gebildet. Dann können die spezifische Schicht 181 und die leitfähigen Abschnitte 182 miteinander an den ersten Endabschnitten 182a verbunden werden. Die zweiten Endabschnitte 182b der leitfähigen Abschnitte 182 liegen an der Oberfläche des Halbleitersubstrats 102 außen, sodass die leitfähigen Abschnitte 182 elektrisch mit der Sourceelektrode 133 verbunden werden können. Durch diese Anordnung sind die spezifische Schicht 181 und die Sourceelektrode 133 elektrisch miteinander verbunden, und die spezifische Schicht 181 und der Driftbereich 112 sind in der Lage, als eine Diode zu fungieren. Auch ist der Übergang zwischen der spezifischen Schicht 181 und dem Driftbereich 112 so gebildet, dass er an einem niedrigeren Niveau als die Grenzfläche zwischen den Driftbereich 112 und dem Körperbereich 141 angeordnet ist.
  • In dem Grabenbildungsschritt ist der Graben 113 in der rechteckigen Form mit langen Seiten und kurzen Seiten gebildet, wenn er von der Oberfläche des Halbleitersubstrats 102 betrachtet wird. Dann werden der Leitfähiger-Abschnitt-Bildungsschritt und der Spezifische-Schicht-Bildungsschritt in dem gleichen Schritt durchgeführt, und die Ti-Schicht, die die spezifische Schicht 181 und die leitfähigen Abschnitte 182 bereitstellt, ist an den inneren Wänden des Grabens 113 in dem Spezifische-Schicht-Bildungsschritt gebildet. Dann werden in dem ersten Ätzschritt Abschnitte der Ti-Schicht (die leitfähigen Abschnitte 182), die die Seitenwände des Grabens 113 bedecken, die an den kurzen Seiten angeordnet sind, ungeätzt gelassen und verbleiben, und Abschnitte der Ti-Schicht, die die Seitenwände des Grabens 113 bedecken, die an den langen Seiten angeordnet sind, werden entfernt.
  • Auf die obige Weise können die leitfähigen Abschnitt 182, die sich in der Tiefenrichtung des Halbleitersubstrats 102 entlang der Seitenwände des Grabens 113 erstrecken, auf Teilen der Seitenwände des Grabens 113 aus der gleichen Metallschicht wie die spezifische Schicht 181 gebildet werden. Auch kann die spezifische Schicht 181, die an dem Boden des Grabens 113 angeordnet ist, integral mit den leitfähigen Abschnitten 182 gebildet werden, die auf Teilen der Seitenwände des Grabens 113 gebildet sind. Dadurch können die leitfähigen Abschnitte 182 und die spezifische Schicht 181 sicher miteinander verbunden werden. Auch kann ein zusätzlicher oder neuer Schritt des Herstellens der leitfähigen Abschnitte 182 weggelassen werden. Deswegen kann der Prozess des Herstellens der Halbleitereinrichtung 100 vereinfacht werden.
  • Ein zweites Ausführungsbeispiel der Erfindung bezieht sich auf eine Halbleitereinrichtung 200 mit leitfähigen Abschnitten 292 in der Form von p-Typ-Halbleiterbereichen, die integral auf dem Halbleitersubstrat gebildet sind. Die interne Struktur 200 wird mit Bezug auf 17 und 18 beschrieben. 17 und 18 sind Querschnittsansichten entsprechend 2 bzw. 3 des ersten Ausführungsbeispiels. Wie in 18 gezeigt, ist jeder der leitfähigen Abschnitte 292 an seinen Seitenflächen mit einer Oxidschicht 272, einem Driftbereich 212, und einem Körperbereich 241 in Kontakt. Ein erster Endabschnitt 292a als ein unterer Endabschnitt des leitfähigen Abschnitts 292 ist mit einer spezifischen Schicht 281 verbunden. Ein zweiter Endabschnitt 292b als ein oberer Endabschnitt des leitfähigen Abschnitts 292 liegt an der Oberfläche des Halbleitersubstrats 202 außen. Eine Sourceelektrode 232 ist mit einem Teil der Oberfläche des zweiten Endabschnitts 292b des leitfähigen Abschnitts 292 verbunden. Die weitere Anordnung oder Konstruktion der Halbleitereinrichtung 200 ist im Wesentlichen identisch zu der der Halbleitereinrichtung 100. Deswegen werden andere Komponenten, denen Bezugszeichen zugeordnet sind, die um 100 größer sind als die, die in 1 bis 3 verwendet wurden, nicht wiederholt erklärt. Auch ist der Betrieb der Halbleitereinrichtung 200 im Wesentlichen dieselbe wie die der Halbleitereinrichtung 100 des ersten Ausführungsbeispiels, und wird deswegen nicht im Detail beschrieben.
  • Effekte der Halbleitereinrichtung dieses Ausführungsbeispiels werden beschrieben. In der Halbleitereinrichtung 200 werden die leitfähigen Abschnitte 292 als p-Typ-Halbleiterbereiche gebildet, und die ersten Endabschnitte 292a der leitfähigen Abschnitte 292 sind mit der spezifischen Schicht 281 in der Form einer Ti– Schicht verbunden. Deswegen werden Schottky-Übergänge zwischen den leitfähigen Abschnitten 292 und der spezifischen Schicht 281 gebildet. Die Richtung, in der ein elektrischer Strom fließt, wenn der Graben 213 als ein Transistor arbeitet, ist umgekehrt zu der Vorwärtsrichtung des Schottky-Übergangs zwischen dem leitfähigen Abschnitt 292 und der spezifischen Schicht 281. Dadurch wird eine umgekehrte Vorspannung an den Schottky-Übergang zwischen dem leitfähigen Abschnitt 292 und der spezifischen Schicht 281 angelegt, wenn eine Spannung zwischen der Sourceelektrode und der Drainelektrode angelegt wird, sodass eine Vorwärtsvorspannung an den Transistor angelegt wird. Dadurch verbreitert sich eine Verarmungsschicht, sodass die spezifische Schicht 281 und die Sourceelektrode 233 elektrisch voneinander getrennt sind, und die spezifische Schicht 281 ist in einen Floating-Zustand gebracht. Als ein Ergebnis kann ein Schottky-Übergang zwischen der spezifischen Schicht 281 und dem Driftbereich 212 als ein Durchbruchsspannungsunterstützungsabschnitt verwendet werden. Auch wenn eine Spannung zwischen der Sourceelektrode und der Drainelektrode so angelegt wird, dass eine umgekehrte Vorspannung an den Transistor angelegt ist, wird eine Vorwärtsvorspannung an den Schottky-Übergang zwischen dem leitfähigen Abschnitt 292 und der spezifischen Schicht 281 angelegt. Dadurch sind die spezifische Schicht 281 und die Sourceelektrode 233 elektrisch miteinander verbunden. Dadurch können die spezifische Schicht 281 und der Driftbereich 212 als eine Schottky-Barrieren-Diode fungieren.
  • Als Nächstes wird der Prozess des Herstellens der Halbleitereinrichtung 200 mit Bezug auf 19 bis 24 beschrieben. 19 und 21 sind Querschnittsansichten, die die gleiche Querschnittsansicht wie die von 17 zeigen. 20 und 22 bis 24 sind Querschnittsansichten, die die gleiche Querschnittsansicht wie die von 18 zeigen. In dem Prozess des Herstellens der Halbleitereinrichtung 200 sind Schritte einschließlich und vor dem Spezifische-Schicht-Bildungsschritt, und Schritte nachfolgend und einschließlich dem ersten Isolationsschicht-Bildungsschritt im Wesentlichen dieselben wie die des Prozesses zum Produzieren der Halbleitereinrichtung 100, der oben in dem ersten Ausführungsbeispiel beschrieben wurde, und sie werden deswegen nicht im Detail beschrieben.
  • Nachdem die Titanschicht, die die spezifische Schicht 281 bereitstellt, in dem Spezifische-Schicht-Bildungsschritt gebildet wurde, wird eine Maske 601 zum Ätzen auf der Oberfläche der spezifischen Schicht 281 gebildet, wie in 19 und 20 gezeigt. Die Maske 601 wird auf der Oberfläche der Ti-Schicht gebildet, die auf dem Boden des Grabens 213 gebildet ist. Die Maske 601 wird nicht auf Oberflächen von Abschnitten der Ti-Schicht gebildet, die auf Seitenwänden des Grabens 213 gebildet sind. Die Maske 601 kann im Wesentlichen auf die gleiche Weise gestaltet werden wie die des ersten Ausführungsbeispiels.
  • Als Nächstes wird ein Ätzen der Ti-Schicht ausgeführt (zweiter Ätzschritt). Das Ätzen, das in diesem Schritt durchgeführt wird, ist isotropes Ätzen (Nassätzen). Als ein Ergebnis werden Abschnitte der Ti-Schicht, die nicht durch die Maske 601 bedeckt sind, entfernt, und nur ein Abschnitt der Ti-Schicht, der die spezifische Schicht 281 bereitstellt, verbleibt, wie in 21 und 22 gezeigt.
  • Als Nächstes wird ein Leitfähiger-Abschnitt-Bildungsschritt durchgeführt. Zunächst werden Ionen mit einem Winkel, der relativ zu der vertikalen Aufwärtsrichtung des Halbleitersubstrats geneigt ist, in Seitenwände des Grabens 213 implantiert, die an den kurzen Seiten angeordnet sind, wie in 23 gezeigt (Ionenimplantationsschritt). Weil die Maske 601 auf der Bodenwand des Grabens 213 gebildet ist, werden Ionen daran gehindert, in die Bodenwand des Grabens 213 implantiert zu werden. Dadurch können Ionen, die die p-Typ-Halbleiterbereiche entlang der Seitenwände des Grabens 213 bilden, in die Seitenwände des Grabens 213 injiziert werden, die an den kurzen Seiten lokalisiert sind.
  • Als Nächstes wird eine Ausheilungsbehandlung durchgeführt, wie in 24 gezeigt, sodass die injizierten Ionen aktiviert werden (Aktivierungsschritt). Als ein Ergebnis können die p-Typ-Halbleiterbereiche (die die leitfähigen Abschnitte 292 bereitstellen), die sich in der Tiefenrichtung des Halbleitersubstrats entlang der Seitenwände des Grabens 213 erstrecken, auf jeweiligen Teilen der Seitenwände des Grabens 213 gebildet werden, die an den kurzen Seiten angeordnet sind. Danach werden der erste Isolationsschicht-Bildungsschritt und andere Schritte ähnlich zu den des ersten Ausführungsbeispiels durchgeführt, sodass die Halbleitereinrichtung 200, wie in 17 und 18 gezeigt, vervollständigt ist.
  • Effekte, die von dem Prozess des Herstellens der Halbleitereinrichtung 200 dieses Ausführungsbeispiels erhalten werden, werden beschrieben. Gemäß dem Prozess zum Herstellen der Halbleitereinrichtung 200 wird der Graben 213 in dem Grabenbildungsschritt in der rechteckigen Form mit den langen Seiten und den kurzen Seiten gebildet, wenn er von der Oberfläche des Halbleitersubstrats betrachtet wird. Die spezifische Schicht 281 in der Form einer Ti-Schicht wird in dem Spezifische-Schicht-Bildungsschritt gebildet. In dem zweiten Ätzschritt werden Abschnitte der Ti-Schicht, die die Seitenwände des Grabens 213, die an den kurzen Seiten angeordnet sind, und die Seitenwände des Grabens 213, die an den langen Seiten angeordnet sind, bedecken, entfernt. Dann wird der Leitfähiger-Abschnitt-Bildungsschritt zwischen dem zweiten Ätzschritt und dem ersten Isolationsschicht-Bildungsschritt durchgeführt. Der Leitfähiger-Abschnitt-Bildungsschritt enthält den Ionenimplantationsschritt, in dem Ionen mit einem Winkel, der relativ zu der vertikalen Aufwärtsrichtung des Halbleitersubstrats geneigt ist, in die Seitenwände des Grabens 213 implantiert werden, die an den kurzen Seiten angeordnet sind. Auf diese Weise werden die p-Typ-Halbleiterbereiche, die sich in der Tiefenrichtung des Halbleitersubstrats entlang den Seitenwänden des Grabens 213 erstrecken, in jeweiligen Teilen der Seitenwände des Grabens 213 gebildet, die an den kurzen Seiten angeordnet sind.
  • Dadurch werden die leitfähigen Abschnitte 292, die sich in der Tiefenrichtung des Halbleitersubstrats entlang den Seitenwänden des Grabens 213 erstrecken, in Teilen der Seitenwände des Grabens 213 aus den p-Typ-Halbleiterbereichen gebildet.
  • (Modifiziertes Beispiel)
  • Die Erfindung ist nicht auf eine Anordnung beschränkt, in der die leitfähigen Abschnitte 182, 292 über die ganze Länge in der Tiefenrichtung der Seitenwände aus dem gleichen Material gebildet sind, wie in den ersten und zweiten Ausführungsbeispielen. Zum Beispiel können, wie in der Halbleitereinrichtung 300, die in 25 gezeigt ist, leitfähige Abschnitte 390, die jeweils einen Metallabschnitt 391 und einen Halbleiterabschnitt 392 haben, bereitgestellt werden. Das untere Ende oder der erste Endabschnitt 390a des leitfähigen Abschnitts 390 fällt zusammen mit dem unteren Ende des Halbleiterabschnitts 392. Der erste Endabschnitt 390a ist mit einer spezifischen Schicht 381 verbunden. Das obere Ende oder ein zweiter Endabschnitt 390b des leitfähigen Abschnitts 390 liegt an der Oberfläche des Halbleitersubstrats 302 außen. Eine Sourceelektrode 333 ist mit einem Teil der Oberfläche des zweiten Endabschnitts 390b verbunden. Der Metallabschnitt 391 ist eine Ti-Schicht, und der Halbleiterabschnitt 392 ist ein p-Typ-Halbleiterbereich. Der Metallabschnitt 391 und der Halbleiterabschnitt 392 sind miteinander an einer Übergangsebene 390c verbunden, und sie sind elektrisch miteinander verbunden. Die Übergangsebene 390c ist an einem niedrigeren Niveau als die Grenzfläche zwischen dem Driftbereich 312 und dem Körperbereich 341 angeordnet. Die übrige Anordnung der Halbleitereinrichtung 300 ist im Wesentlichen identisch zu der der Halbleitereinrichtung 100. Deswegen werden andere Komponenten, denen Bezugszeichen zugeordnet sind, die um 200 größer sind als die in 1 bis 3 verwendeten, nicht wiederholt erklärt.
  • Mit der Halbleitereinrichtung 300, die wie oben beschrieben konstruiert ist, können dieselben Effekte erhalten werden, wie sie in den ersten und zweiten Ausführungsbeispielen bereitgestellt sind. Zum Beispiel hat das Auftreten eines Durchbruchs einen reduzierten Einfluss auf die Gateisolationsschicht 372. Auch wird die spezifische Schicht 381 in einen Floating-Zustand gebracht, wenn eine Vorwärtsvorspannung an den Transistor angelegt wird, weil der Halbleiterabschnitt 392 an einem niedrigeren Niveau als die Grenzfläche zwischen dem Driftbereich 312 und dem Körperbereich 341 angeordnet ist, wie in dem zweiten Ausführungsbeispiel. Als ein Ergebnis kann der Schottky-Übergang zwischen der spezifischen Schicht 381 und dem Driftbereich 312 als ein Durchbruchsspannungsunterstützungsabschnitt verwendet werden.
  • Während die spezifischen Ausführungsbeispiele der Erfindung im Detail beschrieben wurden, sind diese Ausführungsbeispiele im Wesentlichen beispielhaft und sie sind nicht so gemeint, dass sie den Bereich der Erfindung begrenzen. Vielmehr enthält der Bereich der Erfindung, wie er in den angehängten Patentansprüchen definiert ist, verschiedene modifizierte Beispiele der illustrierten Ausführungsbeispiele.
  • Der in den Halbleitereinrichtungen 100, 200, 300 gemäß den ersten und zweiten Ausführungsbeispielen und dem modifizierten Beispiel verwendete Halbleiter ist nicht beschränkt auf SiC, sondern kann aus den anderen Typen von Halbleitern ausgewählt werden, wie zum Beispiel Silizium (Si), Galliumnitrid (GaN), und Galliumarsenid (GaAs). Auch ist die Metallschicht, die als die spezifische Schicht und der leitfähige Abschnitt verwendet wird, nicht auf die Ti-Schicht beschränkt, sondern kann eine Metallschicht sein, die aus einem anderen Metall gebildet ist, wie z. B. Molybdän (Mo), Nickel (Ni) oder Wolfram (W), das mit der Driftregion zusammenwirkt, um einen Schottky-Übergang zu bilden. Auch wenn eine Leistungs-MOSFET-Struktur in den illustrierten Ausführungsbeispielen beschrieben wurde, ist die Erfindung nicht auf diese Anwendung beschränkt. Die gleichen oder ähnliche Effekte können erhalten werden, selbst wenn die Technologie dieser Erfindung z. B. auf einer IGBT-Struktur angewendet wird.
  • Für jeden Halbleiterbereich, können p-Typ und n-Typ untereinander ausgetauscht werden. Auch die Isolationsschicht ist nicht auf die Oxidschicht beschränkt, sondern kann ein anderer Typ einer Isolationsschicht sein, wie z. B. eine Nitridschicht, oder sie kann eine zusammengesetzte Schicht sein.
  • Ein anderer Bereich, z. B. eine Ladungsträgerspeicherschicht, kann zwischen dem Driftbereich und dem Körperbereich als ein dritter Bereich angeordnet sein.
  • Die in dieser Spezifikation oder Zeichnungen beschrieben technischen Elemente sind technisch nützlich, wenn sie allein oder in verschiedenen ihrer Kombinationen verwendet werden, und sie sind nicht auf die Kombination beschränkt, wie sie in den Patentansprüchen zur Zeit der Einreichung dieser Anmeldung beschrieben sind. Auch sind die in dieser Spezifikation oder den Zeichnungen illustrierten Technologien so gemeint, dass sie zwei oder mehr Aufgaben zur gleichen Zeit erfüllen, aber sie sind auch technisch nützlich, wenn sie eine dieser Aufgaben erfüllen.

Claims (9)

  1. Halbleitereinrichtung, mit: einem Halbleitersubstrat mit einem Körperbereich eines ersten Leitfähigkeitstyps, einem Driftbereich eines zweiten Leitfähigkeitstyps mit einer Oberfläche, auf oder oberhalb der der Körperbereich geschichtet ist, einem Graben, der sich von einer Oberfläche des Substrats durch den Körperbereich in den Driftbereich erstreckt, und einem Sourcebereich des zweiten Leitfähigkeitstyps, der benachbart zu dem Graben in einem Bereich angeordnet ist, der an der Oberfläche des Halbleitersubstrats außen liegt, wobei der Sourcebereich von dem Driftbereich durch den Körperbereich isoliert ist; einer Sourceelektrode, die elektrisch mit dem Sourcebereich verbunden ist; einer Drainelektrode, die an einer hinteren Oberfläche des Halbleitersubstrats gebildet ist; einer spezifischen Schicht, die auf einem Boden des Grabens gebildet ist, und eine Charakteristik des Bildens einer Verarmungsschicht an einem Übergang zwischen der spezifischen Schicht und dem Driftbereich hat; einer Isolationsschicht, die eine obere Oberfläche der spezifischen Schicht und eine Seitenwand des Grabens bedeckt; einer Gateelektrode, die in dem mit der Isolationsschicht bedeckten Graben gebildet ist; und einem leitfähigen Abschnitt, der auf einem Teil der Seitenwand des Grabens in einer Tiefenrichtung des Halbleitersubstrats entlang der Seitenwand des Grabens gebildet ist, wobei der leitfähige Abschnitt einen ersten Endabschnitt hat, der mit der spezifischen Schicht verbunden ist, und einen zweiten Endabschnitt hat, der die Oberfläche des Halbleitersubstrats erreicht, wobei der leitfähige Abschnitt mit der Sourceelektrode verbunden ist.
  2. Halbleitereinrichtung nach Anspruch 1, wobei die spezifische Schicht eine Metallschicht aufweist, und ein Schottky-Übergang an dem Übergang zwischen der spezifischen Schicht und dem Driftbereich gebildet ist.
  3. Halbleitereinrichtung nach Anspruch 2, wobei der leitfähige Abschnitt dieselbe Metallschicht wie die der spezifischen Schicht aufweist.
  4. Halbleitereinrichtung nach Anspruch 2, wobei der leitfähige Abschnitt durch einen Halbleiterbereich des ersten Leitfähigkeitstyps gebildet ist, und der erste Endabschnitt des leitfähigen Abschnitts mit der spezifischen Schicht als der Metallschicht verbunden ist.
  5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, wobei die Dicke der Isolationsschicht, die die obere Oberfläche der spezifischen Schicht bedeckt, größer als die der Isolationsschicht ist, die die Seitenwand des Grabens bedeckt.
  6. Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, wobei: der Graben in einer rechteckigen Form mit langen Seiten und kurzen Seiten gebildet ist, wenn er von der Oberfläche des Halbleitersubstrats betrachtet wird; der leitfähige Abschnitt benachbart zu zumindest einem Teil der Seitenwand des Grabens angeordnet ist, die an jeder seiner kurzen Seiten angeordnet ist; und der Sourcebereich benachbart zu zumindest einem Teil der Seitenwand des Grabens angeordnet ist, die an seinen langen Seiten angeordnet ist.
  7. Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Halbleitersubstrat, in dem ein Körperbereich eines ersten Leitfähigkeitstyps auf oder oberhalb einer Oberfläche eines Driftbereichs eines zweiten Leitfähigkeitstyps geschichtet ist und ein Graben in einem Bereich des Halbleitersubstrats gebildet ist, der an seiner Oberfläche außen liegt, einem Sourcebereich eines zweiten Leitfähigkeitstyps, der benachbart zu dem Graben ist und elektrisch mit einer Sourceelektrode verbunden ist, einer Drainelektrode, die auf einer rückseitigen Oberfläche des Halbleitersubstrats gebildet ist, und einer Gateelektrode, die in dem Graben gebildet ist, wobei das Verfahren aufweist: einen Grabenbildungsschritt des Bildens von zumindest einem Graben als dem Graben, der sich von der Oberfläche des Halbleitersubstrats durch den Körperbereich in dem Driftbereich erstreckt; einen Spezifische-Schicht-Bildungsschritt des Bildens einer spezifischen Schicht auf einem Boden des Grabens, wobei die spezifische Schicht eine Charakteristik des Bildens einer Verarmungsschicht an einem Übergang zwischen der spezifischen Schicht und dem Driftbereich hat; einen Leitfähiger-Abschnitt-Bildungsschritt des Bildens eines leitfähigen Abschnitts auf einem Teil einer Seitenwand des Grabens, wobei der leitfähige Abschnitt mit der spezifischen Schicht verbunden ist; einen ersten Isolationsschicht-Bildungsschritt des Bildens einer ersten Isolationsschicht auf inneren Wänden des Grabens; einen ersten Ätzschritt des Ätzens der ersten Isolationsschicht, die in dem ersten Isolationsschicht-Bildungsschritt gebildet wurde, sodass der unterste Punkt einer oberen Oberfläche der ersten Isolationsschicht, die in dem ersten Isolationsschicht-Bildungsschritt innerhalb des Grabens gebildet wurde, an einem tieferen Niveau als eine Grenzfläche zwischen dem Driftbereich und dem Körperbereich angeordnet ist; und einen zweiten Isolationsschicht-Bildungsschritt des Bildens einer zweiten Isolationsschicht auf der Seitenwand des Grabens.
  8. Verfahren zum Herstellen der Halbleitereinrichtung nach Anspruch 7, dadurch gekennzeichnet, dass: der Graben in dem Grabenbildungsschritt in einer rechteckigen Form mit langen Seiten und kurzen Seiten gebildet wird, wenn er von der Oberfläche des Halbleitersubstrats betrachtet wird; der Leitfähiger-Abschnitt-Bildungsschritt der gleiche Schritt wie der Spezifische-Schicht-Bildungsschritt ist; eine Metallschicht, die die spezifische Schicht und den leitfähigen Abschnitt bereitstellt, auf inneren Wänden des Grabens in dem Spezifische-Schicht-Bildungsschritt gebildet wird; und ein zweiter Ätzschritt ferner zum Entfernen von Abschnitten der Metallschicht, die Seitenwände der langen Seiten des Grabens bedecken, bereitgestellt wird, sodass Abschnitte der Metallschicht, die die Seitenwände der kurzen Seiten des Grabens bedecken, verbleiben.
  9. Verfahren zum Herstellen der Halbleitereinrichtung nach Anspruch 7, dadurch gekennzeichnet, dass der Graben in dem Grabenbildungsschritt in einer rechteckigen Form mit langen Seiten und kurzen Seiten gebildet wird, wenn er von der Oberfläche des Halbleitersubstrats betrachtet wird; eine Metallschicht, die die spezifische Schicht bereitstellt, in dem Spezifische-Schicht-Bildungsschritt gebildet wird; ein zweiter Ätzschritt ferner bereitgestellt wird, um Abschnitte der Metallschicht zu entfernen, die Seitenwände der kurzen Seiten des Grabens und Seitenwände der langen Seiten des Grabens bedecken; der Leitfähiger-Abschnitt-Bildungsschritt zwischen dem zweiten Ätzschritt und dem ersten Isolationsschicht-Bildungsschritt durchgeführt wird; und der Leitfähiger-Abschnitt-Bildungsschritt einen Ionenimplantationsschritt des Implantierens von Ionen in jede der Seitenwände der kurzen Seiten des Grabens mit einem Winkel enthält, der relativ zu einer vertikalen Aufwärtsrichtung des Halbleitersubstrats geneigt ist, sodass ein Halbleiterbereich eines ersten Leitfähigkeitstyps, der sich in einer Tiefenrichtung des Halbleitersubstrats entlang der Seitenwand des Grabens erstreckt, auf einem Teil von jeder der Seitenwände der kurzen Seiten des Grabens gebildet wird.
DE112012004406.1T 2011-10-18 2012-10-17 Halbleitereinrichtung und Verfahren zum Herstellen derselben Ceased DE112012004406T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP2011229183 2011-10-18
JP2011229183A JP5878331B2 (ja) 2011-10-18 2011-10-18 半導体装置及びその製造方法
PCT/IB2012/002081 WO2013057564A1 (en) 2011-10-18 2012-10-17 Semiconductor device and method of producing the same

Publications (1)

Publication Number Publication Date
DE112012004406T5 true DE112012004406T5 (de) 2014-07-03

Family

ID=47324200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012004406.1T Ceased DE112012004406T5 (de) 2011-10-18 2012-10-17 Halbleitereinrichtung und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (1) US9276075B2 (de)
JP (1) JP5878331B2 (de)
CN (1) CN103890954B (de)
DE (1) DE112012004406T5 (de)
WO (1) WO2013057564A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6219704B2 (ja) * 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
JP2016181617A (ja) 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
CN110431669B (zh) * 2017-03-07 2023-03-28 三菱电机株式会社 半导体装置以及电力变换装置
CN109244136B (zh) * 2018-09-19 2021-07-27 电子科技大学 槽底肖特基接触SiC MOSFET器件
CN109244137A (zh) * 2018-09-19 2019-01-18 电子科技大学 一种高可靠性SiC MOSFET器件
JP7147510B2 (ja) 2018-11-26 2022-10-05 株式会社デンソー スイッチング素子
TWI773029B (zh) * 2020-12-17 2022-08-01 國立清華大學 具有溝槽式接面蕭基位障二極體的半導體結構
WO2024038504A1 (ja) * 2022-08-16 2024-02-22 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN117238968B (zh) * 2023-11-10 2024-03-15 安建科技(深圳)有限公司 一种沟槽栅碳化硅mosfet器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0291975A (ja) * 1988-09-29 1990-03-30 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH1098188A (ja) 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
DE10124115A1 (de) * 2001-05-17 2003-02-13 Infineon Technologies Ag Halbleiteranordnung mit einem MOS-Transistor und einer parallelen Schottky-Diode
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2008016747A (ja) * 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
KR100871550B1 (ko) * 2006-12-20 2008-12-01 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US20080246082A1 (en) * 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4840370B2 (ja) 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2010109221A (ja) * 2008-10-31 2010-05-13 Rohm Co Ltd 半導体装置
TWI453913B (zh) * 2010-12-02 2014-09-21 Sinopower Semiconductor Inc 溝渠式空乏型半導體元件及其製作方法

Also Published As

Publication number Publication date
US9276075B2 (en) 2016-03-01
JP5878331B2 (ja) 2016-03-08
US20140252465A1 (en) 2014-09-11
WO2013057564A1 (en) 2013-04-25
CN103890954A (zh) 2014-06-25
CN103890954B (zh) 2016-10-26
JP2013089778A (ja) 2013-05-13

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE112012004406T5 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
DE102013106055B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
EP1151478B1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE102014107325A1 (de) Halbleiterbauelement
DE112011101964T5 (de) Halbleitereinrichtung und Verfahren zum Herstellen der Halbleitereinrichtung
DE112016000071T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE112011101442T5 (de) Halbleitervorrichtung
EP1145324A2 (de) Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102012216969A1 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102012217626A1 (de) Halbleiterbauelement mit selbstladenden Feldelektroden
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE112017003957T5 (de) Halbleiterelement
DE212018000097U1 (de) Halbleitervorrichtung
DE102015113605B4 (de) Halbleitervorrichtung, die einen vertikalen PN-Übergang zwischen einem Bodybereich und einem Driftbereich enthält
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final