DE102008029624A1 - Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode - Google Patents

Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode Download PDF

Info

Publication number
DE102008029624A1
DE102008029624A1 DE102008029624A DE102008029624A DE102008029624A1 DE 102008029624 A1 DE102008029624 A1 DE 102008029624A1 DE 102008029624 A DE102008029624 A DE 102008029624A DE 102008029624 A DE102008029624 A DE 102008029624A DE 102008029624 A1 DE102008029624 A1 DE 102008029624A1
Authority
DE
Germany
Prior art keywords
layers
conductivity type
drift layer
semiconductor device
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008029624A
Other languages
English (en)
Inventor
Eiichi Kariya Okuno
Takeo Kariya Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008029624A1 publication Critical patent/DE102008029624A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Siliziumkarbid-Halbleitervorrichtung enthält eine Driftschicht (2) eines ersten Leitfähigkeitstyps auf einem Substrat (1), einen Zellenbereich in der Driftschicht, eine Schottkyelektrode (4) auf der Driftschicht und eine Mehrzahl von Schichten (8) eines zweiten Leitfähigkeitstyps in dem Zellenbereich. Die Schichten des zweiten Leitfähigkeitstyps sind voneinander getrennt und kontaktieren die Schottkyelektrode. Größe und Verunreinigungskonzentration der Schichten des zweiten Leitfähigkeitstyps und Größe und Verunreinigungskonzentration eines Abschnitts der Driftschicht zwischen den Schichten des zweiten Leitfähigkeitstyps sind so bestimmt, dass eine Ladungsgröße der Schichten des zweiten Leitfähigkeitstyps gleich einer Ladungsgröße des Abschnitts ist. Hierdurch kann eine druckfeste JPS erhalten werden und die Schichten des zweiten Leitfähigkeitstyps haben geringen spezifischen Widerstand und liegen auf einer Oberfläche der Driftschicht, um eine PN-Diode zu bilden.

Description

  • Die vorliegende Erfindung betrifft eine Siliziumkarbid-Halbleitervorrichtung mit einer pn-Übergangs-Schottkydiode („junktion barrier schottky diode") die Siliziumkarbid aufweist.
  • Ein Leckstrom in einer Schottky-Sperrdiode (nachfolgend als „SBD" bezeichnet) ist, wenn eine Spannung in Gegenrichtung angelegt wird, größer als derjenige einer PN-Diode, da an einer Grenze zwischen einer Schottkyelektrode und einem Halbleiter ein Unterschied der Arbeitsfunktion zwischen den Elektrodenmaterialien, d. h. Metall und dem Halbleiter, gering ist.
  • Um den Leckstrom zu verringern, ist beispielsweise in der JP-A-2000-252478 ein Aufbau beschrieben, bei dem eine PN-Diode in einem Teil einer Schottky-Sperrschicht ausgebildet ist und ein Leckstrom wird unterdrückt, wenn eine Spannung in Gegenrichtung angelegt wird. Insbesondere ist an einem Umfangsabschnitt eine rahmenförmige Resurf-Schicht des p-Typs angeordnet, die einen Bereich umgibt, in welchem eine Schottkyelektrode und eine Halbleiterschicht des n-Typs zur Bildung eines Schottky-Kontakts vorhanden sind und eine Halbleiterschicht des p-Typs mit hoher Verunreinigungskonzentration ist in Streifenform oder innerhalb der Resurf-Schicht spritzerartig verteilt angeordnet, sodass die Halbleiterschicht des p-Typs in Kontakt mit der Schottky-Elektrode ist.
  • Bei der pn-Übergangs-Schottkydiode (junktion barrier schottky diode, nachführend als „JBS” abgekürzt), wie sie in der obigen Druckschrift genannt ist, wird die Halbleiterschicht des p-Typs basierend auf einer Simulation für eine druckfeste Ausgestaltung ausgebildet und Breite und Abstand einer jeden der p-Typ-Schichten wird geeignet gesteuert, sodass eine druckfeste JBS erhalten werden kann. Es ist somit schwierig sowohl eine druckfeste JBS als auch eine p-Typ-Schicht geringer Resistivität (spezifiscem Widerstand) zu erhalten und somit mangelt es dieser bekannten JBS an Vielseitigkeit.
  • Angesichts des obigen Problem ist es Aufgabe der vorliegenden Erfindung, eine Siliziumkkarbid-Halbleitervorrichtung mit einer JBS zu schaffen („Siliziumkarbid” wird nachfolgend als „SiC" abgekürzt), sodass sich sowohl eine druckfeste JBS als auch eine Halbleiterschicht mit niedrigem spezifischen Widerstand ergibt.
  • Gemäß einem Aspekt der vorliegenden Erfindung weist eine Siliziumkarbid-Halbleitervorrichtung mit einer pn-Übergangs-Schottkydiode auf: ein Substrat aus einem Siliziumkarbid eines ersten Leitfähigkeitstyps, wobei das Substrat eine Hauptoberfläche und eine rückwärtige Oberfläche hat; eine Driftschicht aus einem Siliziumkarbid des ersten Leitfähigkeitstyps auf der Hauptoberfläche des Substrats, wobei eine Verunreinigungskonzentration der Driftschicht niedriger als eine Verunreinigungskonzentration des Substrats ist und wobei die Driftschicht einen Zellenbereich aufweist; einen isolierenden Film mit einem Öffnungsabschnitt auf der Driftschicht, wobei der Öffnungsabschnitt in dem Zellenbereich angeordnet ist; eine Mehrzahl von Schichten eines zweiten Leitfähigkeitstyps, die in dem Zellenbereich der Driftschicht angeordnet sind; und eine Schottky-Sperrdiode mit einer Schottkyelektrode und einer ohmschen Elektrode, wobei die Schottkyelektrode auf der Driftschicht in dem Öffnungsabschnitt des Zellenbereichs angeordnet ist und die ohmsche Elektrode auf der rückwärtigen Oberfläche des Substrats angeordnet ist. Die Schottkyelektrode und eine Oberfläche der Driftschicht liefern einen Schottkykontakt. Die Mehrzahl von Schichten des zweiten Leitfähigkeitstyps sind voneinander getrennt und kontaktieren die Schottkyelektrode. Die Mehrzahl von Schichten des zweiten Leitfähigkeitstyps und die Driftschicht liefern eine PN-Diode. Größe und Verunreinigungskonzentration der Mehrzahl von Schichten des zweiten Leitfähigkeitstyps und Größe und Verunreinigungskonzentration eines Teils der Driftschicht, der zwischen die Mehrzahl von Schichten des zweiten Leitfähigkeitstyps eingeschlossen ist, werden so bestimmt, dass eine Ladungsgröße der Mehrzahl von Schichten des zweiten Leitfähigkeitstyps gleich einer Ladungsgröße besagten Abschnittes ist.
  • Bei der so ausgebildeten Siliziumkkarbidhalbleitervorrichtung kann eine druckfeste JBS und eine Mehrzahl von Schichten mit geringem spezifischen Widerstand, der auf der Oberfläche der Driftschicht angeordnet sind, um die PN-Diode zu bilden, erhalten werden.
  • Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsformen anhand der Zeichnung.
  • In der Zeichnung ist:
  • 1 eine Schnittdarstellung durch eine SiC-Halbleitervorrichtung mit einer JBS gemäß einer ersten Ausführungsform;
  • 2 eine Schnittdarstellung der SiC-Halbleitervorrichtung entlang Linie II-II in 1;
  • 3A bis 3E jeweils Schnittdarstellungen zur Erläuterung von Herstellungsschritten für die SiC-Halbleitervorrichtung von 1;
  • 4 eine Graphik der Änderung der Durchbruchspannung der JBS über eine Änderung eines Abstands W1 zwischen den p-Typ-Schichten;
  • 5 eine Graphik einer Änderung einer Durchbruchspannung der JBS über die Änderung einer Verunreinigungskonzentration in einer Driftschicht des n–-Typs;
  • 6 eine Ansicht einer elektrischen Feldverteilung in der JBS in einem Simulationsmodel 1;
  • 7 eine Ansicht einer Äquipotentialverteilung der JBS gemäß dem Simulationsmodel 1;
  • 8 eine Ansicht einer Drainspannungs/Drainstrom-Eigenschaft in der JBS gemäß dem Simulationsmodell 1;
  • 9 eine Ansicht einer elektrischen Feldverteilung in der JBS gemäß einem Simulationsmodell 2;
  • 10 eine Ansicht einer Äquipotentialverteilung in der JBS gemäß dem Simulationsmodell 2;
  • 11 eine Ansicht einer Drainspannungs/Drainstrom-Eigenschaft in der JBS gemäß Simulationsmodell 2;
  • 12 eine Schnittdarstellung durch eine SiC-Halbleitervorrichtung entlang Linie XII-XII mit einer JBS gemäß einer zweiten Ausführungsform;
  • 13 eine Schnittdarstellung durch eine SiC-Halbleitervorrichtung entlang Linie XIII-XIII mit einer JBS gemäß einer dritten Ausführungsform; und
  • 14 eine Schnittdarstellung durch eine SiC-Halbleitervorrichtung entlang Linie XIV-XIV mit einer JBS gemäß einer vierten Ausführungsform.
  • <Erste Ausführungsform>
  • Nachfolgend wird eine erste Ausführungsform der Erfindung beschrieben. Eine Schnittdarstellung durch eine SiC-Halbleitervorrichtung gemäß einer ersten Ausführungsform mit einer JBS ist in 1 gezeigt. Ein Schnitt durch die SiC-Halbleitervorrichtung entlang Linie II-II in 1 ist in 2 gezeigt. 1 wiederum ist eine Schnittansicht entlang der Linie I-I in 2. Die SiC-Halbleitervorrichtung der ersten Ausführungsform wird unter Bezugnahme auf diese Figuren beschrieben.
  • Gemäß 1 wird die SiC-Halbleitervorrichtung gebildet durch Verwendung eines Substrats 1 des n±-Typs aus SiC mit einer Verunreinigungskonzentration im Bereich von ungefähr 2 × 1018 cm–3. Eine obere Oberfläche des Substrats 1 wird als Hauptoberfläche 1a betrachtet und eine Bodenfläche, die gegenüber der Hauptoberfläche 1a liegt, wird als rückwärtige Oberfläche 1b betrachtet. Eine Driftschicht 2 des n–-Typs aus SiC ist auf die Oberfläche 1a ausgebildet, wobei die Driftschicht 2 eine Verunreinigungskonzentration geringer als diejenige des Substrats hat, beispielsweise ungefähr 5 × 1015 (± 50%) cm–3, d. h. in einem Bereich zwischen 2,5 × 1015 cm–3 und 7,5 × 1015 cm–3, insbesondere von ungefähr 5 × 1015 cm–3. Die SiC-Halbleitervorrichtung ist gebildet aus einer SBD 10, die in einem Zellenbereich des Substrats 1 gebildet ist und der Driftschicht 2 und einer Abschlussstruktur (d. h. einem Abschlussbereich), der in einem Umfangsbereich des Zellenbereichs ausgebildet ist.
  • Genauer gesagt, ein isolierender Film 3 aus einem Siliziumoxidfilm, in welchem teilweise ein Öffnungsabschnitt 3a ausgebildet ist, ist über die Oberfläche der Driftschicht 2 in dem Zellenbereich weg ausgebildet. Eine Schottkyelektrode 4 aus Mo (Molybdän), Ni (Nickel), Ti (Titan) oder einer Legierung heraus oder einem anderen geeigneten Material ist in dem Öffnungsabschnitt 3a ausgebildet, um in Kontakt mit der Driftschicht 2 zu sein. Der Öffnungsabschnitt 3a ist gemäß 2 kreisförmig. Die Schottkyelektrode 4 und die Driftschicht 2 bilden im Öffnungsabschnitt 3a einen Schottkykontakt. Eine ohmsche Elektrode 5 aus Ni oder Ti oder dergleichen ist so ausgebildet, dass sie in Kontakt mit der rückwärtigen Oberfläche 1b des Substrats 1 ist. Aus diesen genannten Elementen ist die SBD 10 im wesentlichen aufgebaut.
  • Der Abschlussbereich im Umfangsbereich der SBD 10 ist wie folgt ausgebildet: In den beiden Enden der Schottkyelektrode 4 wird eine Resurfschicht 6 des p-Typs an einem Oberflächenteil der Driftschicht 2 so ausgebildet, dass sie im Kontakt mit der Schottkyelektrode 4 ist. Weiterhin wird eine Mehrzahl von Ringschichten 7 des p-Typs (guard rings) so angeordnet, dass sie einen Umfang der Resurfschicht 6 umgeben. Die Resurfschicht 6 enthält eine Verunreinigung wie Al (Aluminium) und hat eine Verunreinigungskonzentration von ungefähr 5 × 1016 cm–3 bis 1 × 1018 cm–3. Die Resurfschicht 6 und die Ringschicht 7 sind kreisförmig derart, dass sie den Zellenbereich umgeben, wie in 2 gezeigt. Durch Anordnung dieser Elemente kann ein elektrisches Feld im Umfang der SBD 10 vergrößert werden und die Konzentration des elektrischen Felds kann verhindert werden, sodass die Druckfestigkeitseigenschaft verbessert ist.
  • Weiterhin ist eine Halbleiterschicht 8 des p-Typs an einer Innenseite von einem Endabschnitt der Resurfschicht 6 auf der Zellenbereichsseite des Abschlussbereichs angeordnet, um in Kontakt mit der Schottkyelektrode 4 zu sein, sodass die JBS gebildet wird, in der die PN-Diode bestehend aus der Schicht 8 und der Driftschicht 2 gebildet ist. Gemäß 2 ist die Schicht 8 kreisförmig entlang einer Außenkante des Zellenbereichs (einer Außenkante der Schottkyelektrode 4).
  • Ein kreisförmiger Mittelabschnitt 8a ist in der Mitte eines Bereichs in Kontakt mit der Driftschicht 2 der Schottkyelektrode 4 angeordnet. Eine Mehrzahl von kreisförmigen Abschnitten 8b bis 8e (in dieser Ausführungsform vier Abschnitte) ist konzentrisch mit dem mittleren Abschnitt 8a als Mittelpunkt angeordnet. Weiterhin ist der kreisförmige Abschnitt 8e, der von den kreisförmigen Abschnitten 8b bis 8e der Äußerste ist, so angeordnet, dass er in Kontakt mit dem Endabschnitt der Innenseite der Resurfschicht 6 ist oder so, dass er innerhalb der Resurfschicht 6 liegt. Die inneren kreisförmigen Abschnitte 8b bis 8d, die zwischen dem mittleren Abschnitt oder mittigen Abschnitt 8a und dem äußersten kreisförmigen Abschnitt 8e liegen, sind in der Querschnittsdarstellung entlang der Radialrichtung mit dem mittleren Abschnitt 8a als Mittelpunkt symmetrisch angeordnet. Bei diesem Aufbau liegt jede der Schichten 8a bis 8e so, dass ein Abstand W1 zwischen zwei benachbarten Schichten 8a bis 8e und eine Breite W2 einer jeden dieser Schichten 8a bis 8e gleich sind.
  • Jede der Schichten 8a bis 8e und Bereiche, die von jeder der Schichten 8a bis 8e umgeben sind, ist so ausgebildet, dass sie gleiche Ladungsgröße haben, d. h., die Ladungsgröße einer jeden dieser Schichten 8d bis 8e (Lochladungsbetrag oder Lochladungsmenge) ist gleich wie die Ladungsgröße der Bereiche (Elektronenladungsbetrag oder Elektronenladungsgröße). Eine Verunreinigungskonzentration jeder der Schichten 8a bis 8e ist höher als diejenige der Driftschicht 2, sodass die Bereiche die von jeder der Schichten 8a bis 8e umgeben sind, durch die Verarmungsschicht, die sich von jeder der Schichten 8a bis 8e in Richtung der Driftschicht 2 erstreckt, im Aus-Zustand vollständig verarmt ist. Die Breite W2 einer jeder dieser Schichten 8a bis 8e und die Verunreinigungskonzentration trägt zu einem Ein-Widerstand bei. Je geringer die Breite W2 und je geringer die Verunreinigungskonzentration eines jeden der Schichten 8a bis 8e ist, umso niedriger kann der Ein-Widerstand sein. Daher ist die Breite W2 geringer als der Abstand W1.
  • Wenn beispielsweise die Verunreinigungskonzentration die Driftschicht 2 ungefähr 5 × 1015 (± 50%) cm–3 wie oben beschrieben ist, ist die Verunreinigungskonzentration einer jeden der Schichten 8a bis 8e ungefähr 5 × 1017 cm–3 bis 1 × 1020 cm–3. Der Abstand W1 beträgt 2,0 ± 0,5 μm und die Breite W2 beträgt 1,5 ± 0,5 μm. Bei dieser Ausführungsform beträgt das Verhältnis zwischen W2 und W1 beispielsweise 1.5/2.0.
  • Bei der SiC-Halbleitervorrichtung mit der oben erläuterten JBS fließt ein Strom zwischen der Schottkyelektrode 4 und der ohmschen Elektrode 5, wenn eine die Schottkybarriere übersteigende Spannung an die Schottkyelektrode 4 angelegt wird, wobei die Schottkyelektrode 4 eine Anode und die ohmsche Elektrode 5 eine Kathode ist.
  • Andererseits sind im ausgeschalteten Zustand die Bereiche, die von jeder der Schichten 8a bis 8e umgeben sind, durch die Verarmungsschicht, die sich in Richtung der Driftschicht 2 von jeder der Schichten 8a bis 8e unter der Schottkyelektrode 4 erstreckt, vollständig verarmt. Somit wird es möglich, den Leckstrom zu verringern, wenn eine Spannung in Gegenrichtung angelegt wird.
  • Die Herstellungsschritte der SiC-Halbleitervorrichtung werden nachfolgend beschrieben. Die 3A bis 3E sind jeweils Querschnittsdarstellungen, die Herstellungsschritte für die SiC-Halbleitervorrichtung von 1 zeigen. Es sei festzuhalten, dass die Ringschichten 7 des p-Typs aus Gründen der Vereinfachung der Zeichnung in den 3A bis 3E nicht gezeigt sind.
  • Zuerst wird im Schritt von 3A die Driftschicht 2 des n–-Typs über der Hauptoberfläche 1a des Substrats 1 vom n+-Typs durch epitaxiales Wachstum ausgebildet. Nachfolgend wird im Schritt von 3B eine Maske 11 aus LTO (Niedertemperaturoxid) oder dergleichen über der Driftschicht 2 ausgebildet und dann werden Bereiche der Maske 11, die über den Abschnitten liegen, wo die Resurfschicht 6 des p-Typs und die Ringschichten 7 des p-Typs später ausgebildet werden, durch photolithografisches Ätzen geätzt. Eine Verunreinigung des p-Typs wie Al wird mit der Ätzmaske 11 durch Ionenimplantation eindotiert und dann erfolgt eine thermische Behandlung für eine Aktivierung, um die Resurfschicht 6 und die Ringschichten 7 (guard rings) zu bilden.
  • Im Schritt von 3C wird nach Entfernung der Maske 11 eine Maske 12 aus LTO oder dergleichen ausgebildet und dann werden Bereiche auf der Maske 12, die über den Abschnitten liegen, wo später die Schichten 8a bis 8e auszubilden sind, durch fotolithografisches Ätzen geätzt. Eine Verunreinigung des p-Typs wie Al wird durch Ionenimplantation mit der Ätzmaske 12 eindotiert und dann erfolgt eine thermische Behandlung zur Aktivierung, um die Schichten 8a bis 8e zu bilden.
  • Im Ausbildungsschritt der Schichten 8a bis 8e werden diese Schichten 8a bis 8e so ausgebildet, dass ihre Ladungsgröße gleich wie die Ladungsgröße von Bereichen wird, die von jeder der Schichten 8a bis 8e in der Driftschicht 2 umgeben werden. D. h., die Ladungsgröße in die jeder der Schichten 8a bis 8e (Lochladungsbetrag) und die Ladungsgröße in den Bereichen (Elektrodenladungsbetrag) werden vorab auf gleichen Wert gesetzt und dann wird die Verunreinigungskonzentration in jeder der Schichten 8a bis 8e und wird der Abstand W1 so bestimmt, dass Gleichheit zu diesen Ladungsgrößen erhalten wird. Diese Ladungsgrößen werden auf diese Weise vorab festgesetzt, die Verunreinigungskonzentration der Schichten 8a bis 8e und die Breite W2 jeder der Schichten 8a bis 8a werden bestimmt und zusätzlich wird der Abstand W1 zwischen zwei benachbarten Schichten basierend auf der Driftschicht 2 bestimmt. Damit können die Schichten 8a bis 8e problemlos gestaltet werden.
  • Es sei festzuhalten, dass, obgleich der Schritt von 3B und der Schritt von 3C als unabhängige Schritte gezeigt sind, ein Schritt unter Verwendung einer Maske durchgeführt werden kann. Die Bereiche der Maske, die über den Abschnitten liegen, wo die Resurfschicht 6, die Ringschichten 7 und jede der Schichten 8a bis 8e auszubilden sind, werden entfernt und die Ionenimplantation zur Dotierung der Verunreinigung des p-Typs und die Aktivierung werden durchgeführt, um die Resurfschicht 6, die Ringschichten 7 und jede der Schichten 8a bis 8e gleichzeitig auszubilden.
  • Nachfolgend wird im Schritt von 3D nach Entfernung der Maske 12 die ohmsche Elektrode 5 ausgebildet, in dem eine Metallschicht aus Ni oder Ti oder dergleichen auf der rückwärtigen Oberfläche 1b des Substrats 1 ausgebildet wird. Danach wird die Oberfläche vom SiC durch beispielsweise Opferoxidation gereinigt, ein Siliziumoxidfilm wird durch Plasma-CVD ausgebildet und ein Reflowprozess wird durchgeführt, um den Isolationsfilm 3 zu bilden. Der Isolationsfilm 3 wird durch fotolithographisches Ätzen geätzt, um den Öffnungsabschnitt 3a zu bilden.
  • Im Schritt von 3E wird eine Metallschicht aus Mo, Ni und Ti oder dergleichen über dem Isolationsfilm 3 und dem Öffnungsabschnitt 3a ausgebildet und die Metallschicht wird gemustert, um die Schottkyelektrode 4 zu bilden. Die SiC-Halbleitervorrichtung mit der JBS gemäß der 1 wird durch Durchführung dieser Schritte gebildet.
  • Wie oben erwähnt ist die SiC-Halbleitervorrichtung der vorliegenden Ausführungsform so gestaltet, dass jede der Schichten 8a bis 8e und die Bereiche, die von jeder der Schichten 8a bis 8e umgeben sind, die gleiche Ladungsgröße haben, d. h. die Ladungsgröße jeder der Schichten 8a bis 8e (Lochladungsbetrag) ist gleich der Ladungsgröße der Bereiche (Elektrodenladungsbetrag). Hierbei können diese Elemente einfach gestaltet werden und die nachfolgenden Effekte lassen sich erhalten. Besagte Effekte werden unter Bezugnahme auf die 4 bis 12 näher beschrieben.
  • 4 ist eine Graphik, die die Durchbruchspannungsänderung der JBS über eine Änderung des Abstands W1 zwischen zwei benachbarten Schichten 8a bis 8e zeigt. 5 ist eine Graphik, die die Durchbruchspannungsänderung der JBS über die Änderung einer Verunreinigungskonzentration der Driftschicht 2 zeigt. Die 4 und 5 zeigen, dass sich die Durchbruchspannung nicht ändert, auch wenn der Abstand W1 zwischen zwei benachbarten Schichten 8a bis 8e geändert wird und wenn sich die Verunreinigungskonzentration der Driftschicht 2 ändert. Wenn daher diese Elemente so gestaltet werden, dass ihre Ladungsgröße gleich werden, wird es möglich, diese Elemente einfach zu gestalten und eine hochdruckfeste JBS kann ungeachtet des Abstands W1 oder der Verunreinigungskonzentration der Driftschicht 2 erhalten werden.
  • Zusätzlich wird in einem Simulationsmodel 1 eine Äquipotentialverteilung und eine Drainspannung/Drainstromeigenschaft in der JBS bestimmt, wobei die Verunreinigungskonzentration des p-Typs der Schichten 8a bis 8e auf 5 × 1015 cm–3 gesetzt ist und die Verunreinigungskonzentration der Driftschicht 2 auf 5 × 1015 cm–3 gesetzt ist; gleiches erfolgt bei einem Simulationsmodel 2, wo die Verunreinigungskonzentration des p-Typs der Schichten 8a bis 8e auf 1 × 1016 cm–3 gesetzt ist und die Verunreinigungskonzentration des n-Typs der Driftschicht 2 auf 5 × 1015 cm–3 gesetzt ist; weiterhin wird die Verteilung des elektrischen Felds und die Äquipotentialverteilung bestimmt. Die 6 bis 8 zeigen die Ergebnisse im Simulationsmodel 1 und die 9 bis 11 zeigen die Ergebnisse im Simulationsmodel 2.
  • Die Verteilung des elektrischen Felds in der JBS der 6 und 9 und die Äquipotentialverteilung in der JBS der 7 und 10 zeigen, dass das elektrische Feld und die Äquipotentiallinien knapp unterhalb der JBS, d. h. in der Driftschicht 2 unter den Schichten 8a bis 8e flache Eigenschaften ungeachtet der Verunreinigungskonzentration und des p-Typs der Schichten 8a bis 8e haben. Dies bedeutet, dass eine hohe Druckfestigkeitseigenschaft erhalten werden kann, auch wenn die Spannung oder der Strom über dem Nennwert anliegt, d. h. für den Fall, dass ein Spannungsstoß oder eine Stromstoß auftritt. Die Drainspannung/Drainstromeigenschaft der JBS gemäß den 8 und 11 zeigt, dass eine hohe Durchbruchspannung von über 2000 Volt erhalten werden kann, sowohl im Simulationsmodel 1 als auch im Simulationsmodel 2.
  • Wie oben erläutert ist jedes Element so gestaltet, dass die Ladungsmengen gleich werden, jedes Element kann einfach gestaltet werden, eine hochfeste JBS kann erhalten werden und der spezifische Widerstand der Schichten 8a bis 8e, die die PN-Diode bilden, kann gesenkt werden.
  • <Zweite Ausführungsform>
  • Nachfolgend wird eine zweite Ausführungsform beschrieben. 12 ist eine Schnittdarstellung (Querschnitt) durch einen SiC-Halbleiter mit einer JBS gemäß dieser Ausführungsform. Die Schnittansicht entspricht hierbei in ihrer Lage dem Schnitt nach II-II in 1. Ein Schnitt nach XII-XII entspricht im wesentlichen der Ansicht von 1. Die SiC-Halbleitervorrichtung dieser Ausführungsform stellt eine Abwandlung der ersten Ausführungsform dar und die Unterschiede zur ersten Ausführungsform sind der JBS-Aufbau und der Abschlussaufbau. Da die verbleibenden Elemente gleich zur ersten Ausführungsform sind, werden nachfolgend nur die Unterschiede beschrieben. Hierbei ist W2 schmäler als W1 und das Verhältnis zwischen W2 und W1 beträgt beispielsweise 1.5/2.0.
  • Gemäß 12 hat bei dieser Ausführungsform die Resurfschicht 6 des p-Typs eine im wesentlichen quadratische Form, wobei die Ecken am Randabschnitt innerhalb der Resurfschicht 6 abgerundet sind. Die Schichten 8a bis 8e vom p-Typ haben ebenfalls im wesentlichen quadratische Form in Anpassung an die Form der Resurfschicht 6. Mit anderen Worten, der mittlere Abschnitt 8a wird im wesentlichen eine Quadratform mit abgerundeten Ecken und die anderen Schichten 8b bis 8e haben im wesentlichen Quadratform und umgeben den mittigen Abschnitt oder mittleren Abschnitt 8a. Mit diesem Aufbau kann der gleiche Effekt wie bei der ersten Ausführungsform erzielt werden.
  • <Dritte Ausführungsform>
  • Nachfolgend wird eine dritte Ausführungsform beschrieben. 13 ist eine Querschnittsansicht der SiC-Halbleitervorrichtung mit einer JBS gemäß der dritten Ausführungsform. Die Schnittdarstellung entlang der Linie XIII-XIII ist im wesentlichen Identisch zu 1.
  • Die SiC-Halbleitervorrichtung dieser Ausführungsform stellt eine Abwandlung einer ersten Ausführungsform dar und Unterschiede zur ersten Ausführungsform sind die JBS-Struktur und die Abschlussstruktur. Da die anderen Elemente gleich wie bei der ersten Ausführungsform sind, werden die Unterschiede beschrieben. Hierbei ist W2 schmäler als W1 und das Verhältnis zwischen W1 und W2 beträgt beispielsweise 1.5/2.0.
  • Wie in 13 gezeigt, ist bei dieser Ausführungsform der Kantenabschnitt innerhalb der Resurfschicht 6 in Sechseckformat ausgebildet und eine Mehrzahl von Schichten 8 des p-Typs in Wabenform ist innerhalb der Resurfschicht 6 angeordnet. Jede der Schichten 8 hat gleiche Größe und eine Breite eines Bereich zwischen zwei benachbarten Schichten 8, welche die Driftschicht 2 des n–-Typs ist (der Bereich, der jede der Schichten 8 umgibt) ist gleich. Jede der Schichten 8 ist so angeordnet, dass sie punktsymmetrisch bezüglich der Mitte der Schottkyelektrode 4 ist. Es sei festzuhalten, dass in der Querschnittsansicht entlang Linie XIII-XIII nur sechs Schichten 8 angeordnet sind und die Anzahl von Schichten 8 im Querschnitt von 1 unterschiedlich zur folgenden Ausführungsform ist. Die Anzahl der Schichten 8 ist jedoch nur beispielhaft und die Anzahl der Schichten 8 kann mehr oder weniger als sechs betragen. Mit dem Aufbau gemäß der dritten Ausführungsform lassen sich gleiche Effekte wie bei der ersten Ausführungsform erzielen.
  • <Vierte Ausführungsform>
  • Nachfolgend wird eine vierte Ausführungsform beschrieben. 14 ist eine Schnittansicht der SiC-Halbleitervorrichtung mit einer JBS gemäß dieser Ausführungsform. Die Schnittdarstellung entlang Linie XIV-XIV ist im wesentlichen identisch zu der Ansicht gemäß 1. Die SiC-Halbleitervorrichtung dieser Ausführungsform stellt eine Abwandlung der zweiten Ausführungsform dar und Unterschiede gegenüber der zweiten Ausführungsform sind der JBS-Aufbau und der Abschlussaufbau. Da die anderen Elemente gleich zur zweiten Ausführungsform sind, werden nur Unterschiede beschrieben. Hierbei ist W2 schmäler als W1 und das Verhältnis zwischen W2 und W1 beträgt beispielsweise 1.5/2.0.
  • Wie in 14 gezeigt sind bei dieser Ausführungsform die Schichten 8 vom p-Typ innerhalb der Resurfschicht 6 so ausgebildet, dass sie geradlinig verlaufend sich entlang einer Richtung erstrecken und eine Mehrzahl der Schichten 8 ist in Streifenform angeordnet. Jede der Schichten 8 hat gleiche Größe und eine Breite eines Bereich zwischen zwei benachbarten Schichten 8, der die Driftschicht 2 des n–-Typs ist (der Bereich, der von jeder der Schichten 8 umgeben ist) ist gleich. Jede der Schichten 8 ist so angeordnet, dass sie punktsymmetrisch bezüglich der Mittie der Schottkyelektrode 4 ist (Symmetrielinie für den Fall, dass eine Mittellinie in vertikaler Richtung der zeichnerischen Darstellung gezogen wird). Es sei festzu halten, dass, obgleich die Formen der Resurfschicht 6 und der Ringschichten 7 der Form der Schichten 8 folgend quadratisch sind, deren Ecken wie bei der zweiten Ausführungsform abgerundet sein können. Mit diesem Aufbau können die gleichen Effekte wie bei der erste Ausführungsform erzielt werden.
  • <andere Ausführungsformen>
  • Obgleich in jeder der obigen Ausführungsformen als ein Beispiel die Anzahl der Schichten 8 gemäß den 12 bis 14 auf einen bestimmten Wert liegt, ist die Anzahl der Schichten 8 nicht auf diese dargestellten Beispiele beschränkt. Weiterhin kann, obgleich bei der zweiten Ausführungsform eine quadratische Form mit abgerundeten Ecken als Beispiel für die Form des Randabschnitts innerhalb der Resurfschicht 6 und der Form der Schicht 8 genommen wurde, auch eine polygonale Form verwendet werden, wobei die Ecken abgerundet sind.
  • Obgleich weiterhin eine SiC-Halbleitervorrichtung gezeigt wurde, bei der der erste Leitfähigkeitstyp der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist, können die jeweiligen Leitfähigkeitstypen umgekehrt sein.
  • Die Erfindung wurde unter Bezugnahme auf Ausführungsformen mit Abwandlungen hiervon beschrieben; es versteht sich jedoch, dass die Erfindung nicht auf diese Ausführungsformen und Handlungen beschränkt ist. Die Erfindung soll vielmehr auch weitere Abwandlungen und äquivalente Anordnungen abdecken. Letztendlich ist der Umfang der vorliegenden Erfindung durch den Inhalt der Ansprüche und deren Äquivalente definiert.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2000-252478 A [0003]

Claims (7)

  1. Eine Siliziumkarbid-Halbleitervorrichtung mit einer pn-Übergangs-Schottkydiode, aufweisend: ein Substrat (1) aus einem Siliziumkarbid des ersten Leitfähigkeitstyps, wobei das Substrat (1) eine Hauptoberfläche (1a) und eine rückwärtige Oberfläche (1b) hat; eine Driftschicht (2) aus dem Siliziumkarbid des ersten Leitfähigkeitstyps, angeordnet auf der Hauptoberfläche (1a) des Substrats (1), wobei eine Verunreinigungskonzentration der Driftschicht (2) niedriger als eine Verunreinigungskonzentration des Substrats (1) ist und wobei die Driftschicht (2) einen Zellenbereich enthält; einen isolierenden Film (3) mit einem Öffnungsabschnitt (3a) auf der Driftschicht (2), wobei der Öffnungsabschnitt (3a) in dem Zellenbereich liegt; eine Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps, die in dem Zellenbereich der Driftschicht (2) angeordnet ist; eine Schottky-Sperrschichtdiode mit einer Schottkyelektrode (4) und einer ohmschen Elektrode (5) wobei die Schottkyelektrode (4) auf der Driftschicht (2) in dem Öffnungsabschnitt (3a) des Zellenbereichs angeordnet ist und die ohmsche Elektrode (5) auf der rückwärtigen Oberfläche (1b) des Substrats (1) angeordnet ist, wobei die Schottkyelektrode (4) und eine Oberfläche der Driftschicht (2) einen Schottkykontakt bilden, die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps voneinander getrennt sind und die Schottkyelektrode (4) kontaktieren, die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps und die Driftschicht (2) eine PN-Diode bilden, und Größe und Verunreinigungskonzentration der Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps und Größe und Verunreinigungskonzentration eines Abschnitts der Driftschicht (2), die zwischen der Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps liegt, so festgelegt sind, das eine Ladungsgröße der Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps gleich der Ladungsgröße des Abschnitts ist.
  2. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei die Verunreinigungskonzentration der Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps höher als die Verunreinigungskonzentration des Abschnitts der Driftschicht (2) ist.
  3. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Zellenbereich eine Mitte hat, welche eine radiale Richtung bezüglich der Mitte definiert, wobei jede aus der Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps eine Breite entlang der Radialrichtung hat und die Breite einer jeden der Schichten (8) des zweiten Leitfähigkeitstyps schmäler als ein Abstand zwischen zwei benachbarten Schichten (8) des zweiten Leitfähigkeitstyps entlang der Radialrichtung ist.
  4. Die Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der Zellenbereich eine Mitte hat, welche bezüglich der Mitte eine radiale Richtung definiert, wobei weiterhin die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps einen Mittelabschnitt (8a) aufweist, der in der Mitte des Zellenbereichs liegt, sowie eine Mehrzahl von kreisförmigen Abschnitten (8b bis 8e) die so angeordnet sind, dass sie den mittleren Abschnitt (8a) umgeben und punktsymmetrisch zu dem mittlern Abschnitt (8a) sind, wobei die Mehrzahl von kreisförmigen Abschnitten (8b bis 8e) einen am weitesten außen liegenden kreisförmigen Abschnitt (8e) und eine Mehrzahl innerer kreisförmiger Abschnitte (8b bis 8d) aufweist und der Querschnitt durch die Mehrzahl von inneren kreisförmigen Abschnitten (8b bis 8d) entlang der Radialrichtung eine Symmetrie zwischen dem mittleren Abschnitt (8a) und dem am weitesten außen liegenden kreisförmigen Abschnitt (8e) zeigt.
  5. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 4, wobei die Mehrzahl von kreisförmigen Abschnitten (8b bis 8e) konzentrisch zu dem mittleren Abschnitt (8a) angeordnet ist.
  6. Die Siliziumkarbid-Halbleitervorrichtung nach Anspruch 4, wobei der mittlere Abschnitt (8a) eine polygonale Form mit abgerundeten Ecken hat und jeder aus der Mehrzahl von kreisförmigen Abschnitten (8b bis 8e) eine polygonale Form mit abgerundeten Ecken hat.
  7. Die Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 4 bis 6, wobei die Driftschicht (2) weiterhin einen Abschlussabschnitt aufweist, der den Zellenbereich umgibt, wobei der Abschlussabschnitt eine Resurfschicht (6) des zweiten Leitfähigkeitstyps hat und der am weitesten außen liegende kreisförmige Abschnitt (8e) die Resurfschicht (6) kontaktiert oder mit der Resurfschicht (6) integriert ist.
DE102008029624A 2007-07-05 2008-06-23 Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode Ceased DE102008029624A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-177284 2007-07-05
JP2007177284A JP4333782B2 (ja) 2007-07-05 2007-07-05 ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE102008029624A1 true DE102008029624A1 (de) 2009-01-08

Family

ID=40092739

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008029624A Ceased DE102008029624A1 (de) 2007-07-05 2008-06-23 Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode

Country Status (3)

Country Link
US (1) US7851882B2 (de)
JP (1) JP4333782B2 (de)
DE (1) DE102008029624A1 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
TW201034205A (en) * 2009-03-04 2010-09-16 Actron Technology Corp Rectifier used in high temperature application
JP5453867B2 (ja) * 2009-03-24 2014-03-26 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP5567830B2 (ja) * 2009-12-22 2014-08-06 トヨタ自動車株式会社 半導体装置の製造方法
JP5175872B2 (ja) 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2012094683A (ja) * 2010-10-27 2012-05-17 National Institute Of Advanced Industrial & Technology ワイドバンドギャップ半導体装置
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
JP5306392B2 (ja) * 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
US8664665B2 (en) * 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) * 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9455326B2 (en) 2012-02-15 2016-09-27 Fuji Electric Co., Ltd. Wide bandgap semiconductor device
JP5774205B2 (ja) * 2012-03-30 2015-09-09 三菱電機株式会社 半導体装置
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
JP6384944B2 (ja) * 2012-05-31 2018-09-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014053392A (ja) 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP2014053393A (ja) * 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP5811977B2 (ja) 2012-09-18 2015-11-11 株式会社デンソー 炭化珪素半導体装置
JP6064547B2 (ja) * 2012-11-28 2017-01-25 サンケン電気株式会社 半導体装置
BR112015012736A2 (pt) * 2012-12-05 2017-07-11 Toyota Motor Co Ltd dispositivo semicondutor
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
CN103928532B (zh) * 2014-04-21 2017-06-06 西安电子科技大学 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法
WO2016002057A1 (ja) * 2014-07-03 2016-01-07 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両
JP6265274B2 (ja) * 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
JP6267108B2 (ja) 2014-12-22 2018-01-24 トヨタ自動車株式会社 ショットキーバリアダイオードとその製造方法
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
JP2015207780A (ja) * 2015-06-16 2015-11-19 富士電機株式会社 ワイドバンドギャップ半導体装置
JP6756125B2 (ja) * 2016-03-16 2020-09-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6696328B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN106571394B (zh) * 2016-11-01 2018-05-11 杭州士兰微电子股份有限公司 功率器件及其制造方法
JP2018181917A (ja) * 2017-04-04 2018-11-15 株式会社デンソー 炭化珪素半導体装置
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP2019075411A (ja) * 2017-10-12 2019-05-16 株式会社日立製作所 炭化ケイ素半導体装置、パワーモジュールおよび電力変換装置
CN108231866B (zh) * 2017-12-07 2020-07-21 中国电子科技集团公司第五十五研究所 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法
JP2020092282A (ja) * 2020-02-25 2020-06-11 ローム株式会社 ショットキーバリアダイオード
US11164979B1 (en) * 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device
CN115241062B (zh) * 2022-09-21 2022-12-13 深圳芯能半导体技术有限公司 一种凸形碳化硅jbs器件及其制备方法、芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252478A (ja) 1999-02-26 2000-09-14 Hitachi Ltd ショットキーバリアダイオード

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4641174A (en) * 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
JP2667477B2 (ja) * 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
JP3099557B2 (ja) * 1992-11-09 2000-10-16 富士電機株式会社 ダイオード
WO2001022498A1 (de) * 1999-09-22 2001-03-29 Siced Electronics Development Gmbh & Co. Kg Sic-halbleitervorrichtung mit einem schottky-kontakt und verfahren zu deren herstellung
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US7397102B2 (en) * 2005-04-20 2008-07-08 Taurus Micropower, Inc. Junction barrier schottky with low forward drop and improved reverse block voltage
US6524900B2 (en) * 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
JP2005191227A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置
US7071525B2 (en) * 2004-01-27 2006-07-04 International Rectifier Corporation Merged P-i-N schottky structure
JP4610207B2 (ja) * 2004-02-24 2011-01-12 三洋電機株式会社 半導体装置およびその製造方法
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4314277B2 (ja) * 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置
JP4396724B2 (ja) * 2007-04-18 2010-01-13 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252478A (ja) 1999-02-26 2000-09-14 Hitachi Ltd ショットキーバリアダイオード

Also Published As

Publication number Publication date
US20090008651A1 (en) 2009-01-08
JP4333782B2 (ja) 2009-09-16
US7851882B2 (en) 2010-12-14
JP2009016603A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
DE102008029624A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode
DE102008021430B4 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE102008026140B4 (de) Siliciumcarbid-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE112010005626B4 (de) Halbleitervorrichtung
DE19824514B4 (de) Diode
DE102009034953B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102008019370B4 (de) SiC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE112010005272B4 (de) Pin-diode
DE112013004981B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE102014216989B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE10203479A1 (de) Halbleitereinrichtung
DE102008021429A1 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE112011104631B4 (de) Halbleitervorrichtung
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008055153A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009013781A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE112010005278B4 (de) Pin-diode
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE102008047998A1 (de) Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren
DE112013003692T5 (de) Halbleitervorrichtung
DE102008017065A1 (de) SiC-Halbleitervorrichtung mit Außenumfangsstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130806

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final