DE102008017065A1 - SiC-Halbleitervorrichtung mit Außenumfangsstruktur - Google Patents

SiC-Halbleitervorrichtung mit Außenumfangsstruktur Download PDF

Info

Publication number
DE102008017065A1
DE102008017065A1 DE102008017065A DE102008017065A DE102008017065A1 DE 102008017065 A1 DE102008017065 A1 DE 102008017065A1 DE 102008017065 A DE102008017065 A DE 102008017065A DE 102008017065 A DE102008017065 A DE 102008017065A DE 102008017065 A1 DE102008017065 A1 DE 102008017065A1
Authority
DE
Germany
Prior art keywords
layer
relaxation
electric field
resurf
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008017065A
Other languages
English (en)
Inventor
Takeo Kariya Yamamoto
Eiichi Kariya Okuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008017065A1 publication Critical patent/DE102008017065A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine SiC-Halbleitervorrichtung umfasst Folgendes: ein SiC-Substrat (1); eine SiC-Drift-Schicht (2) an dem Substrat (1), die eine niedrigere Störstellenkonzentration aufweist als das Substrat (1); ein Halbleiterelement (10) in einem Zellbereich der Drift-Schicht (2); eine Außenumfangsstruktur (6, 7), die in einem Oberflächenabschnitt der Drift-Schicht (2) eine RESURF-Schicht (6) aufweist und den Zellbereich umgibt; und eine Schicht (8) zur Relaxation eines elektrischen Feldes in einem anderen Oberflächenabschnitt der Drift-Schicht (2), so dass die Schicht (8) zur Relaxation eines elektrischen Feldes von der RESURF-Schicht (6) getrennt ist. Die Schicht (8) zur Relaxation eines elektrischen Feldes ist an einer Innenseite der RESURF-Schicht (6) derart angeordnet, dass sie sich in dem Zellbereich befindet. Die Schicht (8) zur Relaxation eines elektrischen Feldes ist ringförmig.

Description

  • Die gegenwärtige Erfindung bezieht sich auf eine SiC-Halbleitervorrichtung mit Außenumfangsstruktur.
  • Eine Halbleitervorrichtung mit hoher Durchschlagspannung wie z. B. eine SBD (d. h. eine Schottky-Sperrdiode), eine PN-Diode, ein MOSFET und ein IGBT, weist eine RESURF-(d. h. Reduced Surface Field)Struktur oder eine Schutzringstruktur als Außenendstruktur bzw. äußere Endstruktur auf, die sich an einem Außenumfangsbereich befindet. Diese Vorrichtung ist beispielsweise in der JP-2004-335815 offenbart.
  • 10 zeigt als verwandten Stand der Technik eine SiC-Halbleitervorrichtung, die eine SBD aufweist. Die Vorrichtung umfasst ein Substrat J1 des N+-Leitfähigkeitstyps, eine Drift-Schicht J2 des N–-Leitfähigkeitstyps, einen Isolationsfilm J3, eine Schottky-Elektrode J4 und eine ohmsche Elektrode J5. Die Drift-Schicht J2 ist an dem Substrat J1 angeordnet. Der Isolationsfilm J3 ist an der Oberfläche der Drift-Schicht J2 ausgeformt und weist eine Öffnung auf. Die Schottky-Elektrode J4 ist in der Öffnung des Isolationsfilms J3 derart ausgeformt, dass sie mit der Drift-Schicht J2 in Kontakt steht bzw. diese berührt. Die ohmsche Elektrode J5 ist an der Rückseite des Substrats J1 derart ausgeformt, dass sie das Substrat J1 berührt bzw. mit diesem in Kontakt steht. Somit ist die SBD ausgebildet.
  • Die Außenendstruktur bzw. äußere Endstruktur der SBD umfasst eine RESURF-Schicht J6 des P-Leitfähigkeitstyps und eine Vielzahl von Schutzringschichten bzw. Guard-Ring-Schichten J7 des P-Leitfähigkeitstyps. Insbesondere sind die RESURF-Schicht J6 und die Schutzringschichten J7 an beiden Seiten der Schottky-Elektrode J4 derart angeordnet, dass die RESURF-Schicht J6 die Schottky-Elektrode J4 berührt. Die RESURF-Schicht J6 ist in einem Oberflächenabschnitt der Drift-Schicht J2 angeordnet. Die Schutzringschichten J7 sind an dem Außenumfang der RESURF-Schicht J6 so angeordnet, dass sie die SBD umgeben. Durch Ausformen der RESURF-Schicht J6 und der Schutzringschichten J7 dehnt sich das elektri sche Feld zu dem Außenumfang der SBD derart aus, dass eine Konzentration des elektrischen Feldes verringert wird. Daher verbessert sich die Durchschlagspannung der Vorrichtung.
  • Wenn jedoch die Außenendstruktur beispielsweise aus Aluminium hergestellt ist, das einen niedrigen Diffusionskoeffizienten hat, ändert sich das Konzentrationsprofil von der Außenendstruktur bis hin zu einem Bereich bzw. Teil der Drift-Schicht J2, der an die Außenendstruktur angrenzt, rapide. Demgemäß verdichtet sich das elektrische Feld an einem Bereich bzw. Teil der Außenendstruktur, der sich an der äußersten Innenseite (d. h. an der äußersten Halbleitervorrichtungsseite oder der äußersten Zellenseite) befindet, wie z. B. einem Innenabschnitt der RESURF-Schicht J6, wenn an die Vorrichtung eine Rückwärtsspannung angelegt wird. Somit kann die Vorrichtung durchschlagen, und die Durchschlagspannung der Vorrichtung wird verringert.
  • Es ist Aufgabe der gegenwärtigen Offenbarung, eine SiC-Halbleitervorrichtung mit Außenumfangsstruktur bereit zu stellen.
  • Gelöst wird die Aufgabe durch die Merkmale von Anspruch 1, 13 und 16. Weitere vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Gemäß einem ersten Gesichtspunkt der gegenwärtigen Offenbarung weist eine SiC-Halbleitervorrichtung Folgendes auf: ein Substrat, das aus SiC hergestellt ist und einen ersten Leitfähigkeitstyp aufweist, worin das Substrat eine erste Oberfläche und eine zweite Oberfläche umfasst; eine Drift-Schicht, die an der ersten Oberfläche des Substrats angeordnet ist, worin die Drift-Schicht aus SiC hergestellt ist, den ersten Leitfähigkeitstyp aufweist und eine Störstellenkonzentration hat, die geringer ist als die des Substrats; ein Halbleiterelement, das in einem Zellbereich der Drift-Schicht angeordnet ist; eine Außenumfangsstruktur bzw. ein Außenumfangsmuster, die bzw. das an einem Außenumfang des Zellbereichs angeordnet ist, worin die Außenumfangsstruktur eine RESURF-Schicht aufweist, die einen zweiten Leitfähigkeitstyp aufweist, und die RESURF-Schicht in einem Oberflächenabschnitt der Drift-Schicht angeordnet ist und den Zellbereich umgibt; und eine Schicht zur Relaxation eines elektrischen Feldes, die den zweiten Leitfähigkeitstyp aufweist, worin die Schicht zur Relaxation eines elektrischen Feldes in einem anderen Oberflächenabschnitt der Drift-Schicht derart angeordnet ist, dass sie von der RESURF-Schicht getrennt ist, die Schicht zur Relaxation eines elektrischen Feldes an einer Innenseite der RESURF-Schicht derart angeordnet ist, dass sie in dem Zellbereich angeordnet ist, und die Schicht zur Relaxation eines elektrischen Feldes eine Ringform aufweist.
  • Wenn an die Vorrichtung eine Rückwärtsspannung angelegt wird, erstreckt sich ein elektrisches Feld unter die Relaxationsschicht. Daher wird die Konzentration des elektrischen Feldes an einer Ecke bzw. Kante der RESURF-Schicht verringert, so dass sich eine Durchschlagspannung der Vorrichtung verbessert. Deshalb weist die obige Vorrichtung eine hohe Durchschlagspannung auf.
  • Als Alternative kann die Schicht zur Relaxation eines elektrischen Feldes eine Vielzahl von konzentrischen Schichten aufweisen, von denen jede an der Innenseite der RESURF-Schicht angeordnet ist, und die Vielzahl von konzentrischen Schichten ist voneinander beabstandet. Ferner kann die Vielzahl von konzentrischen Schichten eine am weitesten außen liegende äußere konzentrische Schicht aufweisen, die sich an der äußersten Außenseite der Schicht zur Relaxation eines elektrischen Feldes befindet. Die am weitesten außen liegende äußere konzentrische Schicht bildet eine Ecke bzw. Kante der RESURF-Schicht oder wird durch einen Teil bzw. Bereich der RESURF-Schicht gebildet bzw. geschaffen, und die Ecke der RESURF-Schicht befindet sich an einer äußersten Innenseite der RESURF-Schicht.
  • Als Alternative kann jede konzentrische Schicht eine Tiefe aufweisen, und die Tiefe der konzentrischen Schicht, die an einer Innenseite der Schicht zur Relaxation eines elektrischen Feldes angeordnet ist, ist flacher bzw. geringer als die Tiefe der konzentrischen Schicht, die an einer Außenseite der Schicht zur Relaxation eines elektrischen Feldes angeordnet ist.
  • Als Alternative kann die Schicht zur Relaxation eines elektrischen Feldes ein derartiges Störstellenkonzentrationsprofil aufweisen, dass eine Störstellenkonzentration der Schicht zur Relaxation eines elektrischen Feldes kleiner wird, wenn die Tiefe der Schicht zur Relaxation eines elektrischen Feldes zunimmt.
  • Gemäß einem zweiten Gesichtspunkt der gegenwärtigen Offenbarung weist eine SiC-Halbleitervorrichtung Folgendes auf: ein Substrat, dass aus SiC hergestellt ist und einen ersten Leitfähigkeitstyp aufweist, worin das Substrat eine erste Oberfläche und eine zweite Oberfläche aufweist; eine Drift-Schicht, die an der ersten Oberfläche des Substrats angeordnet ist, worin die Drift-Schicht aus SiC hergestellt ist, den ersten Leitfähigkeitstyp aufweist und eine Störstellenkonzentration hat, die geringer ist als die des Substrats; ein Halbleiterelement, das in einem Zellbereich der Drift-Schicht angeordnet ist; eine Außenumfangsstruktur, die an einem Außenumfang des Zellbereichs angeordnet ist, worin die Außenumfangsstruktur eine RESURF-Schicht aufweist, die einen zweiten Leitfähigkeitstyp aufweist, und die RESURF-Schicht in einem Oberflächenabschnitt der Drift-Schicht angeordnet ist und den Zellbereich umgibt, und eine Schicht zur Relaxation eines elektrischen Feldes, die den zweiten Leitfähigkeitstyp aufweist, worin die Schicht zur Relaxation eines elektrischen Feldes in einem anderen Oberflächenabschnitt der Drift-Schicht angeordnet ist, die Schicht zur Relaxation eines elektrischen Feldes an einer Innenseite der RESURF-Schicht so angeordnet ist, dass sie sich in dem Zellbereich befindet, die Schicht zur Relaxation eines elektrischen Feldes eine konische Form hat, so dass eine Tiefe der Schicht zur Relaxation eines elektrischen Feldes in Richtung der Mitte des Zellbereichs flacher wird, und die Schicht zur Relaxation eines elektrischen Feldes ringförmig ist.
  • Wenn an die Vorrichtung eine Rückwärtsspannung angelegt wird, erstreckt sich ein elektrisches Feld unter die Relaxationsschicht. Somit verringert sich die Konzentration des elektrischen Feldes an einer Ecke bzw. einer Kante der RESURF-Schicht, so dass sich eine Durchschlagspannung der Vorrichtung verbessert. Deshalb weist die obige Vorrichtung eine hohe Durchschlagspannung auf.
  • Alternativ kann die Schicht zur Relaxation eines elektrischen Feldes eine Ecke bzw. Kante der RESURF-Schicht derart berühren, dass die Schicht zur Relaxation eines elektrischen Feldes durch Ausdehnung der RESURF-Schicht erzeugt wird, und die Ecke der RESURF-Schicht befindet sich an einer äußersten Innenseite der RESURF-Schicht.
  • Gemäß einem dritten Gesichtspunkt der gegenwärtigen Offenbarung weist eine SiC-Halbleitervorrichtung Folgendes auf: ein Substrat, das aus SiC hergestellt ist und einen ersten Leitfähigkeitstyp aufweist, worin das Substrat eine erste Oberfläche und eine zweite Oberfläche aufweist; eine Drift-Schicht, die an der ersten Oberfläche des Substrats angeordnet ist, worin die Drift-Schicht aus SiC hergestellt ist, den ersten Leitfähigkeitstyp aufweist und eine Störstellenkonzentration hat, die niedriger ist als die des Substrats; ein Halbleiterelement, das in einem Zellbereich der Drift-Schicht angeordnet ist; eine Außenumfangsstruktur, die an einem Außenumfang des Zellbereichs angeordnet ist, worin die Außenumfangsstruktur eine RESURF-Schicht aufweist, die den zweiten Leitfähigkeitstyp aufweist, und die RESURF-Schicht in einem Oberflächenabschnitt der Drift-Schicht angeordnet ist und den Zellbereich umgibt; und eine Schicht zur Relaxation eines elektrischen Feldes, die den zweiten Leitfähigkeitstyp aufweist, worin die Schicht zur Relaxation eines elektrischen Feldes in einem anderen Oberflächenabschnitt der Drift-Schicht angeordnet ist, die Schicht zur Relaxation eines elektrischen Feldes an einer Innenseite der RESURF-Schicht derart angeordnet ist, dass sie in dem Zellbereich angeordnet ist, die Schicht zur Relaxation eines elektrischen Feldes in einem anderen Oberflächenabschnitt der Drift-Schicht angeordnet ist, die Schicht zur Relaxation eines elektrischen Feldes an einer Innenseite der RESURF-Schicht derart angeordnet ist, dass sie sich in dem Zellbereich befindet, die Schicht zur Relaxation eines elektrischen Feldes eine Störstellenkonzentration aufweist, die mit zunehmender Tiefe und in Richtung der Mitte des Zellbereichs geringer wird, und die Schicht zur Relaxation eines elektrischen Feldes ringförmig ist;
  • Wenn an die Vorrichtung eine Rückwärtsspannung angelegt wird, erstreckt sich ein elektrisches Feld unter die Relaxationsschicht. Daher verringert sich die Konzentration des elektrischen Feldes an einer Ecke bzw. Kante der RESURF-Schicht, so dass sich die Durchschlagspannung der Vorrichtung verbessert. Somit weist die obige Vorrichtung eine hohe Durchschlagspannung auf.
  • Es zeigen:
  • 1 eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung mit einer SBD gemäß einer ersten Ausführungsform darstellt;
  • 2 eine Draufsicht, welche die in 1 gezeigte SiC-Halbleitervorrichtung darstellt;
  • 3A bis 3E Querschnittsansichten, die ein Verfahren zur Herstellung der in 1 gezeigten SiC-Halbleitervorrichtung darstellen;
  • 4 eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung mit einer SBD gemäß einer zweiten Ausführungsform darstellt;
  • 5 eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung mit einer SBD gemäß einer dritten Ausführungsform darstellt;
  • 6 eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung mit einer SBD gemäß einer vierten Ausführungsform darstellt;
  • 7A bis 7D Querschnittsansichten, die ein Verfahren zur Herstellung der in 6 gezeigten SiC-Halbleitervorrichtung darstellen;
  • 8 eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung mit einer SBD gemäß einer fünften Ausführungsform darstellt;
  • 9 eine Draufsicht, die eine SiC-Halbleitervorrichtung gemäß einer Modifikation der ersten Ausführungsform darstellt; und
  • 10 eine Querschnittsansicht, die eine SiC-Halbleitervorrichtung mit einer SBD gemäß einem verwandten Stand der Technik darstellt.
  • Erste Ausführungsform
  • 1 zeigt eine SiC-Halbleitervorrichtung mit einer SBD 10 entlang einer Linie I-I in 2. 2 ist eine Draufsicht, welche die Vorrichtung zeigt.
  • Die Vorrichtung ist aus einem Substrat 1 des N+-Leitfähigkeitstyps hergestellt. Das Substrat ist ein SiC-Substrat mit einer Störstellenkonzentration zwischen 2 × 1018 cm–3 und 1 × 1021 cm–3. Das Substrat 1 weist eine Hauptoberfläche 1a und eine rückwärtige Oberfläche 1b, die zu der Hauptoberfläche 1a gegenüberliegend angeordnet ist, auf. An der Hauptoberfläche 1a des Substrats 1 ist eine Drift-Schicht 2 des N–-Leitfähigkeitstyps ausgeformt. Die Störstellenkonzentration der Drift-Schicht 2 ist geringer als die des Substrats 1. Die Störstellenkonzentration der Drift-Schicht 2 liegt beispielsweise in einem Bereich von 1 × 1015 cm–3 bis 5 × 1016 cm–3. Die Drift-Schicht 2 ist aus SiC hergestellt. Die SBD 10 ist in einem Zellbereich ausgeformt, und in einem Außenumfangsbereich ist eine Außenendstruktur bzw. ein Außenendmuster ausgeformt.
  • Insbesondere ist an der Drift-Schicht 2 ein Isolationsfilm 3 ausgeformt. Der Isolationsfilm 3 weist eine Öffnung 3a auf, die sich in dem Zellbereich befindet. Der Isolationsfilm 3 ist aus einem Siliziumoxidfilm hergestellt. Die Schottky-Elektrode 4 ist in der Öffnung 3a des Isolationsfilms 3 derart ausgeformt, dass sie die Drift-Schicht 2 berührt bzw. mit dieser in Kontakt steht. Die Schottky-Elektrode 4 ist aus Molybdän, Titan oder Nickel hergestellt. Die Öffnung 3a des Isolationsfilms 3 ist kreisförmig. Die Schottky-Elektrode 4 ist an der Öffnung 3a mit der Drift-Schicht 2 mittels eines Schottky-Übergangs verbunden. Die ohmsche Elektrode 5 ist an der Rückseite des Substrats 1 derart ausgeformt, dass sie das Substrat 1 berührt bzw. mit diesem in Kontakt steht. Die ohmsche Elektrode 5 ist aus Nickel, Titan, Molybdän, Wolfram oder dergleichen hergestellt. Somit ist die SBD 10 ausgeformt.
  • Die Außenendstruktur, die an dem Außenumfangsbereich der SBD 10 angeordnet ist, umfasst eine RESURF-Schicht 6 des P-Leitfähigkeitstyps, mehrere Schutzringschichten bzw. Guard-Ring-Schichten 7 des P-Leitfähigkeitstyps und dergleichen, die an beiden Seiten der Schottky-Elektrode 4 angeordnet sind. Die RESURF-Schicht 6 berührt die Schottky-Elektrode 4 und ist in einem Oberflächenabschnitt der Drift-Schicht 2 ausgeformt. Die Schutzringschichten 7 sind an der Außenseite der RESURF-Schicht 6 derart angeordnet, dass sie die RESURF-Schicht 6 umgeben. Die RESURF-Schicht 6 weist beispielsweise Al-Störstellen auf. Die Störstellenkonzentration der RESURF-Schicht 7 liegt in einem Bereich von 5 × 1016 cm–3 bis 1 × 1018 cm–3. Sowohl die RESURF-Schicht 6 als auch die Schutzringschichten 7 sind ringförmig, wie in 2 dargestellt, so dass die RESURF-Schicht 6 und die Schutzringschichten 7 den Zellbereich umgeben. Durch Ausformen der RESURF-Schicht 6 und der Schutzringschichten 7 erstreckt sich das elektrische Feld weit in den Außenumfangsbereich der SBD 10. Daher verringert sich die Konzentration des elektrischen Feldes, so dass sich die Durchschlagspannung der Vorrichtung verbessert.
  • Ferner ist an einer Innenseite der RESURF-Schicht 6 eine Schicht 8 zur Relaxation eines elektrischen Feldes des P-Leitfähigkeitstyps angeordnet. Insbesondere ist die Schicht 8 zur Relaxation an einer Innenseite einer Ecke bzw. Kante der RESURF-Schicht 6 angeordnet, die sich an der am weitesten innen liegende Seite der RESURF-Schicht befindet. Die Ecke der RESURF-Schicht 6 ist an der am weitesten innen liegenden Seite der Außenendstruktur derart angeordnet, dass sie sich an einer Zellseite befindet. Die Schicht 8 zur Relaxation ist zusammen mit einem Außenumfang des Zellbereichs, d. h. einem Außenumfang der Schottky-Elektrode 4, ringförmig. Die Schicht 8 zur Relaxation umfasst mehrere konzentrische Schichten 8a, 8b. In 1 beträgt die Anzahl der konzentrischen Schichten 8a, 8b zwei. Jede konzentrische Schicht 8a, 8b weist eine Störstellenkonzentration von 5 × 1017 cm–3 bis 5 × 1020 cm–3 auf. Die Breite der konzentrischen Schicht 8a, 8b liegt in radialer Richtung in einem Bereich von 0,5 μm bis 2,0 μm. Der Abstand zwischen den konzentrischen Schichten 8a, 8b liegt in einem Bereich von 0,5 μm bis 2,5 μm. Die Tiefe der konzentrischen Schichten 8a, 8b liegt in einem Bereich von 0,3 μm bis 1,0 μm.
  • Die äußere konzentrische Schicht 8a, die an einer äußersten Außenseite der Schicht 8 zur Relaxation angeordnet ist, berührt die RESURF-Schicht 6 oder befindet sich in der Innenseite der RESURF-Schicht 6. Die innere konzentrische Schicht 8b, die an der Innenseite der äußeren konzentrischen Schicht 8a angeordnet ist, ist von der äußeren konzentrischen Schicht 8a um einen vorbestimmten Abstand getrennt.
  • In der SiC-Halbleitervorrichtung mit der SBD 10 stellen die Schottky-Elektrode eine Anode und die ohmsche Elektrode 5 eine Kathode dar. Wenn an die Schottky-Elektrode 4 eine höhere Spannung als ein Schottky-Grenzwert angelegt wird, fließt zwischen der Schottky-Elektrode 4 und der ohmschen Elektrode 5 Strom.
  • In dem Außenumfangsbereich dehnt sich das elektrische Feld unter die Schicht 8 zur Relaxation aus, wenn an die Vorrichtung eine Rückwärtsspannung angelegt wird. Sogar wenn für die Störstellen, aus denen die RESURF-Schicht 6 und die Schutzringschicht 7 bestehen, Aluminium oder dergleichen verwendet wird, das einen niedrigen Diffusionskoeffizienten aufweist, ist demgemäß die Konzentration des elektrischen Feldes an der Ecke der RESURF-Schicht 6, die sich an der äußersten Innenseite der RESURF-Schicht 6 befindet, entspannt bzw. relaxt, d. h. verringert. Daher verbessert sich die Durchschlagspannung der Vorrichtung.
  • Unter Bezugnahme auf die 3A bis 3E ist im Folgenden ein Verfahren zur Herstellung der Vorrichtung erklärt. In den 3A bis 3E ist die Schutzringschicht 7 nicht dargestellt.
  • In einem in 3A dargestellten Schritt wird die Drift-Schicht 2 an der Hauptoberfläche 1a des Substrats 1 durch Epitaxiewachstum erzeugt. In einem in 3B dargestellten Schritt ist an dem Substrat 1 eine Maske 11 ausgeformt, die beispielweise aus LTO (d. h. Low Temperature Oxide) ausgeformt ist. Anschließend wird die Maske 11 mittels eines Fotolithografieätzverfahrens geätzt, so dass sie eine Öffnung aufweist, welche der RESURF-Schicht 6 und der Schutzringschicht 7 entspricht. Somit ist die Öffnung an einem Bereich der Drift-Schicht 2, an dem die RESURF-Schicht 6 ausgeformt werden soll, und an einem Bereich der Drift-Schicht 2, an dem die Schutzringschicht 7 ausgeformt werden soll, ausgebildet. In die Drift-Schicht 2 sind unter Verwendung der Maske 11 durch ein Ionenimplantationsverfahren Störstellen des P-Leitfähigkeitstyps, wie z. B. Aluminium, dotiert. Anschließend wird eine Wärmebehandlung durchgeführt, so dass die Störstellen in der Drift-Schicht 2 aktiviert werden. Somit sind die RESURF-Schicht 6 und die Schutzringschicht 7 ausgeformt.
  • In einem in 3C dargestellten Schritt wird die Maske 11 entfernt. Anschließend wird an dem Substrat 1 eine andere Maske 12, die beispielsweise aus LTO hergestellt ist, ausgeformt. Die Maske 12 wird mittels eines Fotolithographieverfahrens geätzt, so dass sie eine Öffnung aufweist, welche der Schicht 8 zur Relaxation entspricht. Insbesondere ist die Öffnung an einem Bereich der Drift-Schicht 2 ausgeformt, an dem die Schicht 8 zur Relaxation ausgebildet werden soll. Unter Verwendung der Maske 12 werden durch ein Ionenimplantationsverfahren in die Drift-Schicht 2 Störstellen des P-Leitfähigkeitstyps, wie z. B. Aluminium, dotiert. Anschließend wird eine Wärmebehandlung durchgeführt, so dass die Störstellen in der Drift-Schicht 2 aktiviert werden. Somit ist die Schicht 8 zur Relaxation ausgeformt. In einem in 3D dargestellten Schritt wird die Maske 12 entfernt. Anschließend wird an dem Substrat 1 durch ein Plasma-CVD-Verfahren oder dergleichen ein Siliziumoxidfilm ausgeformt. Daraufhin wird der Siliziumfilm in einem Reflow-Schritt bearbeitet, so dass der Isolationsfilm 3 ausgeformt wird. Nach einem Schritt, bei dem ein Fotolithographievorgang durchgeführt wird, ist in dem Isolationsfilm 3 die Öffnung 3a ausgeformt.
  • In einem in 3E dargestellten Schritt wird ein Metallfilm, der aus Molybdän, Titan oder Nickel hergestellt ist, an dem Isolationsfilm 3 und in der Öffnung 3a ausgeformt. Der Metallfilm ist so gemustert bzw. strukturiert, dass die Schottky-Elektrode 4 ausgeformt ist. An der rückwärtigen Oberfläche 1b des Substrats 1 ist eine andere Metallschicht, die beispielsweise aus Nickel, Titan, Molybdän, Wolfram oder dergleichen hergestellt ist, so ausgeformt, dass die ohmsche Elektrode 5 ausgeformt ist. Somit ist die SiC-Halbleitervorrichtung, welche die SBD 10 aufweist, vollständig hergestellt.
  • In der Vorrichtung ist die Schicht 8 zur Relaxation an der Innenseite der RESURF-Schicht 6 derart ausgeformt, dass sie von der RESURF-Schicht 6 um einen vorbestimmten Abstand getrennt ist. Wenn an die Vorrichtung eine Rückwärtsspannung angelegt wird, dehnt sich somit das elektrische Feld unter die Schicht 8 zur Relaxation aus. Sogar wenn die Störstellen, aus denen sich die RESURF-Schicht 6 und die Schutzringschicht 7 zusammensetzen, Aluminium oder dergleichen sind, das einen niedrigen Diffusionskoeffizienten hat, wird somit die Konzentration des elektrischen Feldes an der Ecke der RESURF-Schicht 6, die sich an der äußersten Innenseite der RESURF-Schicht 6 befindet, entspannt bzw. relaxt, d. h. verringert. Somit verbessert bzw. erhöht sich die durch Durchschlagspannung der Vorrichtung.
  • Zweite Ausführungsform
  • 4 zeigt eine SiC-Halbleitervorrichtung, welche die SBD 10 aufweist, mit einer anderen Relaxationsschicht 8. Die Schicht 8 zur Relaxation umfasst mehrere konzentrische Schichten, die um einen vorgegebenen Abstand voneinander getrennt sind. Die Tiefe der konzentrischen Schichten wird in Richtung der Mitte der Vorrichtung von einem Außenumfang der SBD 10 aus geringer. In einem solchen Fall dehnt sich das elektrische Feld weit unter die Schicht 8 zur Relaxation aus, wenn an die Vorrichtung eine Rückwärtsspannung angelegt wird. Daher verbessert sich die Relaxation des elektrischen Feldes der Vorrichtung weiter, so dass die Durchschlagspannung der Vorrichtung ansteigt.
  • Die obige Vorrichtung wird durch einen Vorgang ausgeformt, der in den 3A bis 3E dargestellt ist, mit Ausnahme dem in 3C dargestellten Schritt. In 3C wird zu einer bestimmten Zeit die eine Maske 12 zum Ausformen der Schicht 8 zur Relaxation verwendet. In einem Schritt, welcher dem aus 3C entspricht, werden jedoch mehrere Masken verwendet, so dass die konzentrischen Schichten 8 ausgeformt werden. Die Masken weisen unterschiedliche Muster bzw. Strukturen auf, und jede konzentrische Schicht 8 wird unter Verwendung einer Maske ausgeformt. Ferner wird in einem Fall, wo die Schicht 8 zur Relaxation an einer Innenseite ausgeformt wird, eine höhere Ionenimplantationsenergie eingestellt als in einem Fall, wo die Schicht 8 zur Relaxation an einer Außenseite ausgeformt wird, so dass eine Ionenimplantationstiefe geringer wird. Somit ist die obige Vorrichtung ausgeformt.
  • Dritte Ausführungsform
  • 5 zeigt eine SiC-Halbleitervorrichtung, welche die SBD 10 aufweist. Die Schicht 8 zur Relaxation weist mehrere konzentrische Schichten 8a, 8b auf, die voneinander um einen vorbestimmten Abstand getrennt sind. Ein Störstellenkonzentrationsprofil in jeder konzentrischen Schicht 8a, 8b unterscheidet sich von dem in 1. Insbesondere ist die Störstellenkonzentration des P-Leitfähigkeitstyps nahe der Oberfläche der Drift-Schicht 2 hoch, und die Konzentration nimmt mit zunehmender Tiefe ab. Somit ist die Störstellenkonzentration auf der Schottky-Seite höher als auf der Bodenseite bzw. unteren Seite bzw. untenliegenden Seite der konzentrischen Schicht 8a, 8b.
  • In einem solchen Fall dehnt sich das elektrische Feld unter und in die Innenseite der Schicht 8 zur Relaxation aus, wenn an die Vorrichtung eine Rückwärtsspannung angelegt wird. Daher wird eine Relaxation des elektrischen Feldes erzielt, so dass sich die Durchschlagspannung der Vorrichtung erhöht bzw. verbessert.
  • Die obige Vorrichtung wird durch einen in den 3A bis 3E dargestellten Vorgang ausgeformt, mit Ausnahme des in 3C dargestellten Schritts. In einem Schritt, welcher dem in 3C dargestellten entspricht, wird der dosierte Betrag der Ionenimplantation zum Ausformen der Schicht 8 zur Relaxation gemäß der Tiefe gesteuert, so dass der dosierte Betrag mit zunehmender Tiefe klein wird. Alternativ wird in die Drift-Schicht anstelle von Aluminium Bor seicht implantiert. Anschließend diffundiert das Bor zu der tieferen Position, wenn eine Wärmebehandlung durchgeführt wird.
  • Vierte Ausführungsform
  • 6 zeigt eine SiC-Halbleitervorrichtung mit der SBG 10. Die Schicht 8 zur Relaxation wird dadurch hergestellt, dass sich die RESURF-Schicht 6 zu der Innenseite der Vorrichtung erstreckt. Insbesondere wird die Tiefe der Schicht 8 zur Relaxation in Richtung der Mitte der Vorrichtung flacher. Somit weist die Schicht 8 zur Relaxation eine Neigung auf. In diesem Fall ist die Schicht 8 zur Relaxation aus einem Teil bzw. Bereich der RESURF-Schicht 6 ausgeformt, und daher ist die Störstellenkonzentration der Schicht 8 zur Relaxation die gleiche wie die der RESURF-Schicht 6.
  • In diesem Fall dehnt sich das elektrische Feld weit unter die Schicht 8 zur Relaxation aus, wenn an die Vorrichtung eine Rückwärtsspannung angelegt wird, so dass die Relaxation des elektrischen Feldes erzielt wird. Somit erhöht bzw. verbessert sich die Durchschlagspannung.
  • Die obige Vorrichtung wird wie folgt hergestellt. Die 7A bis 7D zeigen ein Herstellungsverfahren der Vorrichtung.
  • In einem in 7A dargestellten Schritt wird die Drift-Schicht 2 an der Hauptoberfläche 1a des Substrats 1 durch Epitaxiewachstum hergestellt. In einem in 7B dargestellten Schritt wird die Maske 11 an der Oberfläche der Drift-Schicht 2 ausgeformt. Anschließend wird die Maske 11 durch ein Fotolithografieätzverfahren geätzt, so dass sie ein vorbestimmtes Muster aufweist. Zu diesem Zeitpunkt weist die Maske 11 eine Neigung auf, welche dem Bereich der Drift-Schicht 2 entspricht, an dem die Relaxationsschicht ausgeformt werden soll. Insbesondere weist eine innere Ecke bzw. Kante des Bereichs der Drift-Schicht 2, an dem die RESURF-Schicht 6 ausgeformt werden soll, die Neigung auf, so dass die Ecke der Maske 11 die Neigung liefert. Es wird beispielsweise die Öffnung der Maske 11, welche der RESURF-Schicht 6 und der Schutzringschicht 7 entspricht, ausgeformt. In diesem Fall wird die Ecke der Maske 11, die der Schicht 8 zur Relaxation entspricht, nicht geätzt, so dass die Ecke der Maske 11 nicht offen ist. An der Maske 11 wird eine (nicht dargestellte) Resist-Maske so ausgeformt, dass sie eine Öffnung, die dem Bereich, an dem die Schicht zur Relaxation ausgeformt werden soll, und einen bestimmten Außenbereich, der eine bestimmte Breite aufweist und an einer Außenseite des Bereichs angeordnet ist, an dem die Schicht zur Relaxation ausgeformt werden soll, aufweist, und die Resist-Maske bedeckt andere Bereiche, welche den Bereich, an dem die RESURF-Schicht ausgeformt werden soll, und den Bereich, an dem die Schutzringschicht ausgeformt werden soll, umfassen. Anschließend wird die Maske 11 durch ein isotropes Ätzverfahren unter Verwendung der Resist-Maske geätzt, so dass ein Bereich bzw. Teil der Maske 11, welcher dem Bereich entspricht, an dem die Schicht zur Relaxation ausgeformt werden soll, die Neigung aufweist. Daraufhin werden unter Verwendung der Maske 11 Störstellen des P-Leitfähigkeitstyp, wie z. B. Aluminium, implantiert, und im Anschluss daran wird eine Wärmebehandlung durchgeführt, so dass die Störstellen aktiviert werden. Somit sind die RESURF-Schicht 6 und die Schutzringschicht 7 zusammen mit der Schicht 8 zur Relaxation ausgeformt.
  • Im Anschluss daran wird in einem in 7C dargestellten Schritt die Maske 11 entfernt. Daraufhin wird an dem Substrat 1 durch ein Plasma-CVD-Verfahren oder dergleichen ein Siliziumoxidfilm ausgeformt. Als nächstes wird der Siliziumoxidfilm in einem Reflow-Schritt bearbeitet, so dass der Isolationsfilm 3 ausgebildet wird. Nach einem Schritt, bei dem ein Fotolithografievorgang durchgeführt wird, ist die Öffnung 3a in dem Isolationsfilm 3 ausgeformt.
  • In einem in 7D dargestellten Schritt wird an dem Isolationsfilm 3 und in der Öffnung 3a ein Metallfilm ausgeformt, der aus Molybdän, Titan oder Nickel hergestellt ist. Der Metallfilm ist so gemustert, dass die Schottky-Elektrode 4 ausgeformt wird. An der rückwärtigen Oberfläche 1b des Substrats 1 wird ein anderer Metallfilm ausgeformt, der beispielsweise aus Nickel, Titan, Molybdän, Wolfram oder dergleichen hergestellt ist, so dass die ohmsche Elektrode 5 ausgeformt wird. Somit ist die SiC-Halbleitervorrichtung, welche die SBD 10 aufweist, vollständig hergestellt.
  • Fünfte Ausführungsform
  • 8 zeigt eine SiC-Halbleitervorrichtung, welche die SBD 10 aufweist. Die Relaxationsschicht 8, die ringförmig ist, ist an einer Innenseite der RESURF-Schicht 6 angeordnet. Die Schicht 8 zur Relaxation umgibt die innere Kante bzw. Ecke der RESURF-Schicht 6. Die Schicht 8 zur Relaxation ist derart ausgeformt, dass Störstellen des P-Leitfähigkeitstyps implantiert werden, und anschließend wird eine Wärmebehandlung so durchgeführt, dass die Störstellen diffundieren. In diesem Fall wird Bor für die Störstellen verwendet, weil Bor leicht diffundiert. Die Störstellenkonzentration der Schicht 8 zur Relaxation schwächt sich von der Mitte der Schicht 8 zur Relaxation zu ihrem Umfang hin ab.
  • In diesem Fall dehnt sich das elektrische Feld weit unter und in die Innenseite der Schicht 8 zur Relaxation aus, wenn an die Vorrichtung eine Rückwärtsspannung angelegt wird. Daher wird eine Relaxation eines elektrischen Feldes erzielt, so dass sich die Durchschlagspannung verbessert.
  • Die obige Vorrichtung wird durch einen in den 3A bis 3E dargestellten Vorgang hergestellt, mit Ausnahme des in 3C dargestellten Schritts. In einem Schritt, welcher dem aus 3C entspricht, wird für die Störstellen anstelle von Aluminium Bor verwendet, wenn die Störstellen zum Ausformen der Schicht 8 zur Relaxation implantiert werden. Im Anschluss daran diffundiert in einem Wärmebehandlungsschritt das Bor in weiten Kreisen.
  • Modifikationen
  • Eine Schicht 8 zur Relaxation kann durch Kombination der Schichten 8 zur Relaxation, die in den 1, 4, 5, 6 und 8 dargestellt ist, hergestellt werden. Beispielsweise kann jede der konzentrischen Schichten, die in 4 dargestellt sind und unterschiedliche Tiefen aufweisen, ein Störstellenkonzentrationsprofil haben, das in 5 dargestellt ist.
  • Die Anzahl der konzentrischen Schichten 8a, 8b kann drei oder mehr betragen. Obwohl die in 2 dargestellte Vorrichtung kreisförmig ist, kann die Vorrichtung andere Formen haben. Die Schicht 8 zur Relaxation und die RESURF-Schicht 6 können beispielsweise die Form eines Quadrats mit abgerundeten Ecken haben, wie in 9 gezeigt ist.
  • Die Vorrichtung weist die SBD 10 in dem Zellbereich auf. Als Alternative kann die Vorrichtung eine PN-Diode, einen MOSFET, einen IGBT oder dergleichen haben. In diesen Fällen verbessert bzw. erhöht sich die Durchschlagspannung der Vorrichtung, weil die Außenendstruktur das obige Merkmal aufweist, das in den 1 bis 8 dargestellt ist. Obwohl der erste Leitfähigkeitstyp der N-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp der P-Leitfähigkeitstyp sind, kann der erste Leitfähigkeitstyp der P-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp der N-Leitfähigkeitstyp sein.
  • Obwohl die Schicht 8 zur Relaxation von der Oberfläche der Drift-Schicht 2 bis zu einer bestimmten Tiefe der Drift-Schicht 2 ausgeformt ist, kann sie von einer bestimmten Tiefe der Drift-Schicht 2 bis zu einer anderen bestimmten Tiefe der Drift-Schicht 2 ausgeformt sein, so dass sich die Schicht 8 zur Relaxation nicht an der Oberfläche der Drift-Schicht 2 befindet.
  • Eine erfindungsgemäße SiC-Halbleitervorrichtung umfasst Folgendes: ein SiC-Substrat 1; eine SiC-Drift-Schicht 2 an dem Substrat 1, die eine niedrigere Störstellenkonzentration aufweist als das Substrat 1; ein Halbleiterelement 10 in einem Zellbereich der Drift-Schicht 2; eine Außenumfangsstruktur bzw. ein Außenumfangsmuster 6, 7, die bzw. das in einem Oberflächenabschnitt der Drift-Schicht 2 eine RESURF-Schicht 6 aufweist und den Zellbereich umgibt; und eine Schicht 8 zur Relaxation eines elektrischen Feldes in einem anderen Oberflächenabschnitt der Drift-Schicht 2, so dass die Schicht 8 zur Relaxation eines elektrischen Feldes von der RESURF-Schicht 6 getrennt ist. Die Schicht 8 zur Relaxation eines elektrischen Feldes ist an einer Innenseite der RESURF-Schicht 6 derart angeordnet, dass sie sich in dem Zellbereich befindet. Die Schicht 8 zur Relaxation eines elektrischen Feldes ist ringförmig.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2004-335815 [0002]

Claims (17)

  1. SiC-Halbleitervorrichtung mit: einem Substrat (1), das aus SiC hergestellt ist und einen ersten Leitfähigkeitstyp aufweist, worin das Substrat (1) eine erste Oberfläche und eine zweite Oberfläche aufweist; einer Drift-Schicht (2), die an der ersten Oberfläche des Substrats (1) angeordnet ist, worin die Drift-Schicht (2) aus SiC hergestellt ist, den ersten Leitfähigkeitstyp aufweist und eine geringere Störstellenkonzentration als das Substrat (1) hat; einem Halbleiterelement (10), das in einem Zellbereich der Drift-Schicht (2) angeordnet ist; einer Außenumfangsstruktur (6, 7), die an einem Außenumfang des Zellbereichs angeordnet ist, worin die Außenumfangsstruktur (6, 7) eine RESURF-Schicht (6) mit einem zweiten Leitfähigkeitstyp aufweist, und die RESURF-Schicht (6) in einem Oberflächenabschnitt der Drift-Schicht (2) angeordnet ist und den Zellbereich umgibt; und eine Schicht (8) zur Relaxation eines elektrischen Feldes, die den zweiten Leitfähigkeitstyp aufweist, worin die Schicht (8) zur Relaxation eines elektrischen Feldes in einem anderen Oberflächenabschnitt der Drift-Schicht (2) so angeordnet ist, dass sie von der RESURF-Schicht (6) getrennt ist, die Schicht (8) zur Relaxation eines elektrischen Feldes an einer Innenseite der RESURF-Schicht (6) so angeordnet ist, dass sie sich in dem Zellbereich befindet, und die Schicht (8) zur Relaxation eines elektrischen Feldes ringförmig ist.
  2. Vorrichtung nach Anspruch 1, worin die Schicht (8) zur Relaxation eines elektrischen Feldes eine Vielzahl von konzentrischen Schichten (8a, 8b) aufweist, von welchen jede an der Innenseite der RESURF-Schicht (6) angeordnet ist, und die Vielzahl von konzentrischen Schichten (8a, 8b) voneinander beabstandet sind.
  3. Vorrichtung nach Anspruch 2, worin die Vielzahl von konzentrischen Schichten (8a, 8b) eine am weitesten außenliegende äußere konzentrische Schicht (8a) aufweist, die an einer äußersten Außenseite der Schicht (8) zur Relaxation eines elektrischen Feldes angeordnet ist, die am weitesten außen liegende äußere konzentrische Schicht (8a) eine Ecke der RESURF-Schicht (6) berührt oder durch einen Teil der RESURF-Schicht (6) hergestellt wird, und sich die Ecke der RESURF-Schicht (6) an einer am weitesten innen liegenden Seite der RESURF-Schicht (6) befindet.
  4. Vorrichtung nach Anspruch 3, worin jede konzentrische Schicht (8a, 8b) eine Breite in einem Bereich von 0,5 μm bis 2,0 μm aufweist, ein Abstand zwischen zwei benachbarten konzentrischen Schichten (8a, 8b) in einem Bereich von 0,5 μm bis 2,5 μm liegt, und jede konzentrische Schicht (8a, 8b) eine Tiefe in einem Bereich von 0,3 μm bis 1,0 μm aufweist.
  5. Vorrichtung nach Anspruch 4, worin das Halbleiterelement (10) eine SBD, eine PN-Diode, ein MOSFET oder ein IGBT ist.
  6. Vorrichtung nach Anspruch 5, worin die Außenumfangsstruktur (6, 7) ferner eine Schutzringschicht (7) aufweist, die Schutzringschicht (7) den zweiten Leitfähigkeitstyp aufweist, die Schutzringschicht (7) in einem weiteren anderen Oberflächenabschnitt der Drift-Schicht (2) angeordnet ist und die RESURF-Schicht (6) umgibt, und die Schicht (8) zur Relaxation eines elektrischen Feldes eine Tiefe aufweist, welche gleich der Schutzringschicht (7) und der RESURF-Schicht (6) ist.
  7. Vorrichtung nach einem der Ansprüche 1 bis 6, worin die Schicht (8) zur Relaxation eines elektrischen Feldes eine Tiefe in einem Bereich von 0,3 μm bis 1,0 μm aufweist.
  8. Vorrichtung nach einem der Ansprüche 2 bis 6, worin jede konzentrische Schicht (8a, 8b) eine Tiefe aufweist, und die Tiefe der konzentrischen Schicht (8b), die sich an einer Innenseite der Schicht (8) zur Relaxation eines elektrischen Feldes befindet, flacher ist als die der konzentrischen Schicht, die sich an einer Außenseite der Schicht (8) zur Relaxation eines elektrischen Feldes befindet.
  9. Vorrichtung nach einem der Ansprüche 1 bis 8, worin die Schicht (8) zur Relaxation eines elektrischen Feldes eine Störstellenkonzentration aufweist, die höher ist als die der RESURF-Schicht (6).
  10. Vorrichtung nach einem der Ansprüche 1 bis 9, worin die Schicht (8) zur Relaxation eines elektrischen Feldes eine Störstellenkonzentration in einem Bereich von 5 × 1017 cm–3 bis 5 × 1020 cm–3 aufweist.
  11. Vorrichtung nach Anspruch 10, worin das Substrat (1) eine Störstellenkonzentration in einem Bereich von 2 × 1018 cm–3 bis 1 × 1021 cm–3 aufweist, die Drift-Schicht (2) eine Störstellenkonzentration in einem Bereich von 1 × 1015 cm–3 bis 5 × 1016 cm–3 aufweist, und die RESURF-Schicht (6) eine Störstellenkonzentration in einem Bereich von 5 × 1016 cm–3 bis 1 × 1018 cm–3 aufweist.
  12. Vorrichtung nach einem der Ansprüche 1 bis 11, worin die Schicht (8) zur Relaxation eines elektrischen Feldes ein derartiges Störstellenkonzentrationsprofil aufweist, dass eine Störstellenkonzentration der Schicht (8) zur Relaxation eines elektrischen Feldes mit zunehmender Tiefe der Schicht (8) zur Relaxation eines elektrischen Feldes kleiner wird.
  13. SiC-Halbleitervorrichtung mit: einem Substrat (1), das aus SiC hergestellt ist und einen ersten Leitfähigkeitstyp aufweist, worin das Substrat (1) eine erste Oberfläche und eine zweite Oberfläche aufweist, einer Drift-Schicht (2), die an der ersten Oberfläche des Substrats (1) angeordnet ist, worin die Drift-Schicht (2) aus SiC hergestellt ist, den ersten Leitfähigkeitstyp aufweist und eine geringere Störstellenkonzentration als das Substrat (1) hat; einem Halbleiterelement (10), das in einem Zellbereich der Drift-Schicht (2) angeordnet ist; einer Außenumfangsstruktur (6, 7), die an einem Außenumfang des Zellbereichs angeordnet ist, worin die Außenumfangsstruktur (6, 7) eine RESURF-Schicht (6) aufweist, die einen zweiten Leitfähigkeitstyp aufweist, und die RESURF-Schicht (6) in einem Oberflächenabschnitt der Drift-Schicht (2) angeordnet ist und den Zellbereich umgibt; und einer Schicht (8) zur Relaxation eines elektrischen Feldes, die den zweiten Leitfähigkeitstyp aufweist, worin die Schicht (8) zur Relaxation eines elektrischen Feldes in einem anderen Oberflächenabschnitt der Drift-Schicht (2) angeordnet ist, die Schicht (8) zur Relaxation eines elektrischen Feldes an einer Innenseite der RESURF-Schicht (6) derart angeordnet ist, dass sie sich in dem Zellbereich befindet, die Schicht (8) zur Relaxation eines elektrischen Feldes sich verjüngt, so dass zur Mitte des Zellbereiches hin eine Tiefe der Schicht (8) zur Relaxation eines elektrischen Feldes flacher wird, und die Schicht (8) zur Relaxation eines elektrischen Feldes ringförmig ist.
  14. Vorrichtung nach Anspruch 13, worin die Schicht (8) zur Relaxation eines elektrischen Feldes eine Ecke der RESURF-Schicht (6) berührt, so dass die Schicht (8) zur Relaxation eines elektrischen Feldes durch Ausdehnung der RESURF-Schicht (6) hergestellt wird, und die Ecke der RESURF-Schicht (6) an einer am weitesten innen liegenden Seite der RESURF-Schicht (6) angeordnet ist.
  15. Vorrichtung nach Anspruch 13 oder 14, worin die Schicht (8) zur Relaxation eines elektrischen Feldes eine Störstellenkonzentration aufweist, die gleich der der RESURF-Schicht (6) ist.
  16. SiC-Halbleitervorrichtung mit: einem Substrat (1), das aus SiC hergestellt ist und einen ersten Leitfähigkeitstyp aufweist, worin das Substrat (1) einer erste Oberfläche und eine zweite Oberfläche aufweist; einer Drift-Schicht (2), die an der ersten Oberfläche des Substrats (1) angeordnet ist, worin die Drift-Schicht (2) aus SiC hergestellt ist, den ersten Leitfähigkeitstyp aufweist und eine geringere Störstellenkonzentration hat als das Substrat (1); einem Halbleiterelement (10), das in einem Zellbereich der Drift-Schicht (2) angeordnet ist; einer Außenumfangsstruktur (6, 7), die an einem Außenumfang des Zellbereichs angeordnet ist, worin die Außenumfangsstruktur (6, 7) eine RESURF-Schicht (6) aufweist, die einen zweiten Leitfähigkeitstyp hat, und die RESURF-Schicht (6) in einem Oberflächenabschnitt der Drift-Schicht (2) angeordnet ist und den Zellbereich umgibt; und einer Schicht (8) zur Relaxation eines elektrischen Feldes, die den zweiten Leitfähigkeitstyp aufweist, worin die Schicht (8) zur Relaxation eines elektrischen Feldes in einem anderen Oberflächenabschnitt der Drift-Schicht (2) angeordnet ist, die Schicht (8) zur Relaxation eines elektrischen Feldes an einer Innenseite der RESURF-Schicht (6) derart angeordnet ist, dass sie sich in dem Zellbereich befindet, die Schicht (8) zur Relaxation eines elektrischen Feldes eine Störstellenkonzentration aufweist, die mit zunehmender Tiefe und in Richtung der Mitte des Zellbereichs geringer wird, und die Schicht (8) zur Relaxation elektrischen Feldes ringförmig ist.
  17. Vorrichtung nach Anspruch 16, worin der zweite Leitfähigkeitstyp der P-Leitfähigkeitstyp ist, und die Schicht (8) zur Relaxation eines elektrischen Feldes Störstellen des P-Leitfähigkeitstyps aufweist, die Bor einschließen.
DE102008017065A 2007-04-18 2008-04-03 SiC-Halbleitervorrichtung mit Außenumfangsstruktur Withdrawn DE102008017065A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-109223 2007-04-18
JP2007109223A JP4356764B2 (ja) 2007-04-18 2007-04-18 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE102008017065A1 true DE102008017065A1 (de) 2008-10-23

Family

ID=39768143

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008017065A Withdrawn DE102008017065A1 (de) 2007-04-18 2008-04-03 SiC-Halbleitervorrichtung mit Außenumfangsstruktur

Country Status (3)

Country Link
US (1) US7915705B2 (de)
JP (1) JP4356764B2 (de)
DE (1) DE102008017065A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844605B2 (ja) * 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
JP5453867B2 (ja) * 2009-03-24 2014-03-26 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP6009731B2 (ja) * 2010-10-21 2016-10-19 富士電機株式会社 半導体装置
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
JP2014138048A (ja) 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6020317B2 (ja) * 2013-04-05 2016-11-02 三菱電機株式会社 半導体素子
JP2015220437A (ja) * 2014-05-21 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置
US9224816B2 (en) 2014-05-21 2015-12-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
JP2016162776A (ja) * 2015-02-26 2016-09-05 株式会社東芝 半導体装置
US10861931B2 (en) 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックＩｐマネジメント株式会社 半導体素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335815A (ja) 2003-05-09 2004-11-25 Mitsubishi Electric Corp 炭化珪素ショットキーバリアダイオードの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2003158259A (ja) 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
JP3914226B2 (ja) * 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335815A (ja) 2003-05-09 2004-11-25 Mitsubishi Electric Corp 炭化珪素ショットキーバリアダイオードの製造方法

Also Published As

Publication number Publication date
JP2008270412A (ja) 2008-11-06
JP4356764B2 (ja) 2009-11-04
US7915705B2 (en) 2011-03-29
US20080258152A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
DE102008017065A1 (de) SiC-Halbleitervorrichtung mit Außenumfangsstruktur
DE102008021430B4 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE112010005626B4 (de) Halbleitervorrichtung
DE102009034953B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102008026140B4 (de) Siliciumcarbid-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE102008055153A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112010005272B4 (de) Pin-diode
DE102008021429A1 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE102008019370B4 (de) SiC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE102008029624A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102011077764A1 (de) Halbleitervorrichtung, die einen zellbereich und einen randbereich beinhaltet und eine struktur für hohe durchbruchspannung aufweist
DE102009013781A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE102012207309A1 (de) Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE102010011112A1 (de) Halbleitervorrichtung
DE112015004492T5 (de) Halbleitervorrichtung
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102011086500A1 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112011104631T5 (de) Halbleitervorrichtung
DE102010041547A1 (de) Halbleitervorrichtung mit einem SOI-Substrat und Verfahren zur Herstellung derselben
DE102009016680A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014208306A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130513

R016 Response to examination communication
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee