DE102008019370B4 - SiC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode - Google Patents

SiC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode Download PDF

Info

Publication number
DE102008019370B4
DE102008019370B4 DE102008019370.4A DE102008019370A DE102008019370B4 DE 102008019370 B4 DE102008019370 B4 DE 102008019370B4 DE 102008019370 A DE102008019370 A DE 102008019370A DE 102008019370 B4 DE102008019370 B4 DE 102008019370B4
Authority
DE
Germany
Prior art keywords
conductivity type
layer
substrate
layers
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008019370.4A
Other languages
English (en)
Other versions
DE102008019370A1 (de
Inventor
Takeo Yamamoto
Naohiro Suzuki
Eiichi Okuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008019370A1 publication Critical patent/DE102008019370A1/de
Application granted granted Critical
Publication of DE102008019370B4 publication Critical patent/DE102008019370B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

SiC-Halbleitervorrichtung mit:- einem Substrat (1) aus Siliciumcarbid eines ersten Leitfähigkeitstyps, das eine Hauptoberfläche (1a) und eine der Hauptoberfläche (1a) gegenüberliegende Rückseitenoberfläche (1b) aufweist;- einer Driftschicht (2) aus Siliciumcarbid des ersten Leitfähigkeitstyps, die auf der Hauptoberfläche (1a) des Substrats (1) angeordnet ist, wobei eine Störstellenkonzentration der Driftschicht (2) geringer als die des Substrats (1) ist;- einer Isolierschicht (3), die auf der Driftschicht (2) angeordnet ist und eine Öffnung aufweist, wobei ein Teil des Substrats (1) und ein Teil der Driftschicht (2) als Zelle definiert sind, die zwischen der Öffnung der Isolierschicht (3) und der Rückseitenoberfläche (1b) des Substrats (1) angeordnet ist;- einer ohmschen Elektrode (5), die auf der Rückseitenoberfläche (1b) des Substrats (1) angeordnet ist;- einer Schottky-Elektrode (4), die über die Öffnung der Isolierschicht (3) an die Driftschicht (2) grenzt;- einer Schottky-Sperrschichtdiode (10), die durch die ohmsche Elektrode (5), die Schottky-Elektrode (4) und die Zelle gebildet wird;- einer Abschlussstruktur, die an einem Außenumfang der Zelle angeordnet ist und eine Resurf-Schicht (6) aufweist, die in einem Oberflächenteil der Driftschicht (2) angeordnet ist, wobei die Resurf-Schicht (6) die Zelle umgibt; und- einer Mehrzahl von Schichten eines zweiten Leitfähigkeitstyps (8), die in einem anderen Oberflächenteil der Driftschicht (2) angeordnet ist, an die Schottky-Elektrode (4) grenzt, von der Resurf-Schicht (6) umgeben wird und getrennt voneinander angeordnet ist, wobei- die Mehrzahl von Schichten des zweiten Leitfähigkeitstyps ein mittleres Element (8a) aufweist, das an einer Mitte eines Kontaktbereichs zwischen der Schottky-Elektrode (4) und der Driftschicht (2) angeordnet ist;- die Mehrzahl von Schichten des zweiten Leitfähigkeitstyps ferner eine Mehrzahl von Ringelementen (8b-8e) aufweist, von denen jedes das mittlere Element (8a) umgibt;- jedes Ringelement (8b-8e) im Wesentlichen punktsymmetrisch bezüglich einer Mitte des mittleren Elements (8a) an dem Kontaktbereich angeordnet ist,- eines der Mehrzahl von Ringelementen (8b-8e) als äußerstes Ringelement (8e) definiert ist, das am weitesten vom mittleren Element (8a) entfernt angeordnet ist;- die Mehrzahl von Ringelementen (8b-8e), mit Ausnahme des äußersten Ringelements (8e), als eine Mehrzahl von inneren Ringelementen (8b-8d) definiert ist;- eine zweidimensionale Ebene, die durch die Mitte des Kontaktbereichs und senkrecht zur Hauptoberfläche (1a) des Substrats (1) verläuft, als erste Ebene definiert ist;- eine Mehrzahl von Querschnitten entsprechend der Mehrzahl von inneren Ringelementen (8b-8e) entlang der ersten Ebene als eine Mehrzahl von inneren Ringquerschnitten definiert ist;- die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps derart aufgebaut ist, dass eine Anordnung der Mehrzahl von inneren Ringquerschnitten auf der ersten Ebene zwischen einem Querschnitt des mittleren Elements (8a) und einem Querschnitt des äußersten Ringelements (8e) auf der ersten Ebene symmetrisch ist; und- das äußerste Ringelement (8e) an einen Innenumfang der Resurf-Schicht (6) grenzt oder in die Resurf-Schicht (6) eingebettet ist.

Description

  • Die vorliegende Erfindung betrifft eine Siliciumcarbid-Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode.
  • Bei einer Schottky-Sperrschichtdiode (SBD) ist eine Austrittsarbeitsdifferenz an einer Grenzfläche zwischen einer aus Metall bestehenden Schottky-Elektrode und einem Halbleiterbereich zwischen dem Metall und Halbleiter für gewöhnlich gering. Aufgrund der unterschiedlichen Materialeigenschaften kann ein Leckstrom der SBD im Verhältnis größer als der einer p-n-Diode sein, wenn die Dioden in Sperrrichtung vorgespannt werden.
  • Die JP 2000-294 804 A offenbart einen Aufbau, bei dem eine p-n-Diode an einem Teil des Schottky-Übergangs angeordnet ist, um den Leckstrom einer SBD zu unterdrücken. D. h., mehrere p-leitende Schichten, die eine streifenförmige und hervorstehende Struktur aufweisen, sind um einen Kontaktbereich zwischen einer Schottky-Elektrode und einem Oberflächenteil oder einer Innenseite einer Driftschicht angeordnet.
  • Bei dem in der JP 2000-294 804 A offenbarten Aufbau ist es jedoch äußerst schwierig, einen Überlappungsteil auszubilden, an dem sich die p-leitenden Schichten mit einer Abschlussstruktur überschneiden, da die p-leitenden Schichten die streifenförmige Struktur aufweisen. Die Abschlussstruktur weist eine Resurf-Schicht und eine Schutzringschicht auf und umgibt eine Zelle, in der eine SBD gebildet ist. Es ist folglich mit Schwierigkeiten verbunden gewesen, eine SiC-Halbleitervorrichtung mit einer SBD bereitzustellen, die den Leckstrom verringern kann, wenn die SBD in Sperrrichtung vorgespannt wird, und die eine hohe Durchschlagspannung und einen hohen Wirkungsgrad aufweist.
  • Ergänzend wird auf die folgenden drei Druckschriften hingewiesen, die JP 2003 - 158 259 A , in der eine Halbleitervorrichtung, die eine Durchlassspannung effektiv verringern kann, ohne die Sperreigenschaft der Durchschlagspannung, einen Leckstrom und dergleichen zu verschlechtern, und ein Verfahren zu deren Fertigung beschrieben sind, die DE 197 23 176 C1 , aus der ein Halbleiterbauelement mit alternierend angeordneten Schottky- und pn-Übergängen und zwischen den Schottky- und pn-Übergängen angeordneten niedrigdosierten Driftzonen eines Halbleitermaterials sowie ein Verfahren zu dessen Herstellung bekannt sind, und die EP 0 372 428 A1 , die eine Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode betrifft.
  • Es ist folglich Aufgabe der vorliegenden Erfindung, eine Siliciumcarbid-(SiC)-Halbleitervorrichtung bereitzustellen, die eine SBD aufweist und einen Leckstrom verringern kann, wenn die SBD in Sperrrichtung vorgespannt wird, und die eine hohe Durchschlagspannung und einen hohen Wirkungsgrad aufweist.
  • Die Aufgabe wird gelöst durch eine SiC-Halbleitervorrichtung nach dem Anspruch 1 und eine SiC-Halbleitervorrichtung nach dem Anspruch 13. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Erfindungsgemäß wird eine SiC-Halbleitervorrichtung mit einer Struktur hoher Symmetrie bereitgestellt, die einen Leckstrom verringern kann, wenn die SBD in Sperrrichtung vorgespannt wird. Folglich kann die eine hohe Durchschlagspannung aufweisende SiC-Halbleitervorrichtung mit hohem Wirkungsgrad bereitgestellt werden.
  • Die obigen und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, näher ersichtlich sein. In der Zeichnung zeigt/zeigen:
    • 1 eine Querschnittsansicht einer SiC-Halbleitervorrichtung;
    • 2 eine schematische Darstellung eines Layouts mit Elementen, die in einem Hauptoberflächenteil der SiC-Halbleitervorrichtung gemäß einer ersten Ausführungsform angeordnet sind;
    • 3A bis 3E Querschnittsansichten der SiC-Halbleitervorrichtung, die Prozesse zur Fertigung der in der 1 gezeigten SiC-Halbleitervorrichtung zeigen;
    • 4 eine schematische Darstellung eines Layouts mit Elementen, die in einem Hauptoberflächenteil einer SiC-Halbleitervorrichtung gemäß einer zweiten Ausführungsform angeordnet sind; und
    • 5 eine schematische Darstellung eines Layouts mit Elementen, die in einem Hauptoberflächenteil einer SiC-Halbleitervorrichtung gemäß einer dritten Ausführungsform angeordnet sind.
  • (Erste Ausführungsform)
  • Nachstehend wird eine SiC-Halbleitervorrichtung gemäß einer ersten Ausführungsform unter Bezugnahme auf die 1 und 2 beschrieben.
  • Die SiC-Halbleitervorrichtung weist ein n+-leitendes Substrat 1 aus SiC auf. Eine Störstellenkonzentration des n+-leitenden Substrats 1 liegt beispielsweise in einem Bereich zwischen 2 × 1018 cm-3 und 1 × 1021 cm-3. Das n+-leitende Substrat 1 weist eine obere Oberfläche 1a und eine untere Oberfläche 1b auf, die sich gegenüberliegen und die nachstehend als Hauptoberfläche 1a bzw. als Rückseitenoberfläche 1b bezeichnet werden. Auf der Hauptoberfläche 1a ist eine n--leitende Driftschicht 2 aus SiC angeordnet. Die n--leitende Driftschicht 2 kann eine gestapelte Schicht sein. Eine Dotiersubstanz- bzw. Störstellenkonzentration der n--leitenden Driftschicht 2 liegt beispielsweise in einem Bereich zwischen 2.5 × 1015 cm-3 und ungefähr 7.5 × 1015 cm-3 und ist geringer als die des n+-leitenden Substrats 1. Teile des n+-leitenden Substrats 1 und der n--leitenden Driftschicht 2 bilden eine Zelle, in der eine SBD 10 angeordnet ist. Die SiC-Halbleitervorrichtung weist eine Abschlussstruktur auf, die in einem die Zelle umgebenden Bereich angeordnet ist.
  • Eine Isolierschicht 3 ist auf einer Oberfläche der n--leitenden Driftschicht 2 angeordnet und weist eine Öffnung 3a auf. Eine Position der Öffnung entspricht der Zelle. Die Isolierschicht 3 kann eine Siliziumoxidschicht sein. Ein Teil einer Schottky-Elektrode 4 ist, wie in 1 gezeigt, in der Öffnung 3a angeordnet und grenzt an die n--leitende Driftschicht 2. Die Schottky-Elektrode 4 ist beispielsweise aus Molybdän (Mo), Titan (Ti) oder Nickel (Ni) aufgebaut. Die Öffnung 3a ist, wie in 2 gezeigt, nahezu kreisförmig ausgebildet. Ein Kontakt zwischen der Schottky-Elektrode 4 und der n- -leitenden Driftschicht 2 in der Öffnung 3a bildet einen Schottky-Sperrschicht-übergang. Auf der Rückseitenoberfläche 1b des n+ -leitenden Substrats 1 ist eine ohmsche Elektrode 5 aus Ni, Ti, Mo, Wolfram (W) oder dergleichen angeordnet, die an die Rückseitenoberfläche 1b grenzt. Der obige Aufbau stellt die SBD 10 bereit.
  • Die in einem die SBD 10 umgebenden Bereich angeordnete Abschlussstruktur weist eine p-leitende Resurf-Schicht 6 und eine Mehrzahl von p-leitenden Schutzringschichten 7 auf. Die p-leitende Resurf-Schicht 6 ist derart in einem Oberflächenteil der n--leitenden Driftschicht 2 angeordnet, dass sie an die Schottky-Elektrode 4 grenzt. Die Mehrzahl von p-leitenden Schutzringschichten 7 ist in einem die p-leitende Resurf-Schicht 6 umgebenden Bereich angeordnet. Die p-leitende Resurf-Schicht 6 ist mit Fremdstoffen, wie beispielsweise Aluminium, dotiert und weist eine Störstellenkonzentration in einem Bereich zwischen 5 × 1016 cm-3 und 1 × 1018 cm-3 auf. Die p-leitende Resurf-Schicht 6 und die p-leitenden Schutzringschichten 7 weisen nahezu eine kreisrunde Ringform auf. Durch das Vorhandensein der Schichten 6, 7 kann sich das elektrische Feld in einem weiten Bereich, welcher die SBD 10 umgibt, ausdehnen, wodurch die Konzentration des elektrischen Feldes abgeschwächt wird. Folglich wird eine verbesserte Durchschlagspannung bereitgestellt.
  • Mehrere p-leitende Schichten 8 sind in einem Bereich angeordnet, der von einem Innenumfang der p-leitenden Resurf-Schicht 6 umgeben wird, welcher der Zelle von der Abschlussstruktur am nächsten gelegen sein kann. Die p-leitenden Schichten 8 grenzen an die Schottky-Elektrode 4. Die p-leitenden Schichten 8 weisen, wie in 2 gezeigt, eine kreisrunde Ringform auf. Ein Außenumfang der p-leitenden Schichten 8 ist entlang eines Außenumfangs der Zelle angeordnet. Alternativ ist ein Außenumfang der Schottky-Elektrode 4 entlang eines Außenumfangs der Zelle angeordnet. Die p-leitenden Schichten 8 weisen ein mittleres Element 8a mit einer kreisrunden Form und eine Mehrzahl von kreisrunden Ringelementen 8b-8e auf. Die kreisrunden Ringelemente 8b-8d sind in einem konzentrischen Muster bezüglich des mittleren Elements 8a angeordnet. Das mittlere Element 8a ist in einem mittleren Bereich des Kontaktbereichs zwischen der Schottky-Elektrode 4 und der n- -leitenden Driftschicht 2 angeordnet. Bei der vorliegenden Ausführungsform liegt die Anzahl der kreisrunden Ringelemente 8b-8e bei vier. Das Ringelement 8e, das vom mittleren Element 8a am weitesten entfernt angeordnet ist, ist als das äußerste Ringelement 8e definiert. Das äußerste Ringelement 8e grenzt an eine Innenumfangsoberfläche der p-leitenden Resurf-Schicht 6 oder ist in die p-leitende Resurf-Schicht 6 eingebettet. Eine Anordnung der Querschnitte der kreisrunden Ringelemente 8b-8e ist bei einem Querschnitt der SiC-Halbleitervorrichtung entlang einer Ebene, die in radialer Richtung des mittleren Elements 8a durch die Mitte des mittleren Elements 8a verläuft, symmetrisch. Die p-leitenden Schichten 8a-8e sind zu bzw. in regelmäßigen Intervallen W1 angeordnet. Jedes Ringelement 8b-8e weist annähernd die gleiche Breite W2 entlang einer radialen Richtung des mittleren Elements 8a auf. Die obigen p-leitenden Schichten 8 weisen beispielsweise eine Störstellenkonzentration in einem Bereich zwischen 5 × 1017 cm-3 und 1 × 1020 cm-3 auf. Das regelmäßige Intervall W1 zwischen den benachbarten p-leitenden Schichten 8 liegt beispielsweise in einem Bereich zwischen 1.5 und 2.5 µm. Die Breite W2 liegt in einem Bereich zwischen 1.0 und 2.0 µm. Eine Tiefe jeder p-leitenden Schicht 8 liegt in einem Bereich zwischen 0.3 und 1.0 µm.
  • Bei der vorstehend beschriebenen SiC-Halbleitervorrichtung mit der SBD 10 fließt ein Strom zwischen der Schottky-Elektrode 4 und der ohmschen Elektrode 5, wenn eine über einer Schottky-Sperre liegende Spannung derart an die Schottky-Elektrode 4 gelegt wird, dass die Schottky-Elektrode 4 und die ohmsche Elektrode 5 eine Anode bzw. eine Kathode der SBD 10 bilden.
  • Die p-leitenden Schichten 8 sind unterhalb der Schottky-Elektrode 4 angeordnet. Wenn die SBD 10 aus ist bzw. sperrt, erstreckt sich eine Sperrschicht von der Mehrzahl p-leitender Schichten 8 zur n- -leitenden Driftschicht. Hierdurch werden Teile der n- -leitenden Driftschicht 2, die zwischen den p-leitenden Schichten 8 angeordnet sind, nahezu vollständig verarmt. Auf diese Weise kann ein Leckstrom verringert werden, wenn die SBD 10 in Sperrrichtung vorgespannt wird.
  • Bei der vorliegenden Ausführungsform wird die vorstehend beschriebene Struktur derart bereitgestellt, dass die Ringelemente 8b-8e der p-leitenden Schichten 8 konzentrisch bezüglich des mittleren Elements 8a, das an dem mittleren Bereich des Kontaktbereichs zwischen der Schottky-Elektrode 4 und der n- -leitenden Driftschicht 2 angeordnet ist, angeordnet werden. Insbesondere ist eine Anordnung der Mehrzahl von p-leitenden Schichten 8 symmetrisch bezüglich des mittleren Elements 8a. Ferner ist eine Anordnung der Querschnitte der Ringelemente 8b-8d bei einem Querschnitt der SiC-Halbleitervorrichtung entlang einer Ebene, die durch eine Mitte des mittleren Elements 8a und senkrecht zur Hauptoberfläche verläuft, zwischen dem mittleren Element 8a und dem äußersten Ringelement 8e symmetrisch. Auf diese Weise kann eine Struktur hoher Symmetrie bereitgestellt werden. Ferner kann ein einfaches Design eines Überlappungsteils bereitgestellt werden, an dem sich die p-leitenden Schichten 8 mit der Abschlussstruktur, einschließlich der p-leitenden Resurf-Schicht 6 und den p-leitenden Schutzringschichten 7, überlappen können. Es kann die SiC-Halbleitervorrichtung mit der SBD bereitgestellt werden, wobei die SiC-Halbleitervorrichtung einen hohen Wirkungsgrad und eine hohe Durchschlagspannung aufweist.
  • Nachstehend wird ein Verfahren zur Fertigung der SiC-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unter Bezugnahme auf die 3A bis 3E beschrieben. Es wird angemerkt, dass die p-leitenden Schutzringschichten 7 in den 3A bis 3E nicht gezeigt sind.
  • In einem Prozess der 3A wird die n- -leitende Driftschicht 2 durch epitaxiales Wachstum auf der Hauptoberfläche 1a gebildet.
  • In einem Prozess der 3B werden auf eine Positionierung einer ein LTO (Low Temperature Oxide) oder dergleichen aufweisenden Maske 11 folgend werden durch photolithographisches Ätzen Öffnungen in der Maske 11 gebildet. Die Positionen der Öffnungen entsprechen den Bereichen, in denen die p-leitende Resurf-Schicht 6 und die p-leitenden Schutzringschichten 7 zu bilden sind. Anschließend werden die p-leitende Resurf-Schicht 6 und die p-leitenden Schutzringschichten 7 unter Verwendung der Maske 11 gebildet, indem p-leitende Fremdstoffe, wie beispielsweise Al, implantiert werden und eine Wärmebehandlung zur Aktivierung der Fremdstoffe vorgenommen wird.
  • In einem Prozess der 3C wird auf eine Entfernung der Maske 11 folgend eine ein LTO aufweisende Maske 12 positioniert. Anschließend werden durch ein photolithographisches Ätzen Öffnungen in der Maske 12 gebildet. Die Positionen der Öffnungen entsprechen den Bereichen, in denen die p-leitenden Schichten 8 zu bilden sind. Anschließend werden die p-leitenden Schichten 8 unter Verwendung der Maske 12 gebildet, indem p-leitende Fremdstoffe, wie beispielsweise Al, implantiert werden und eine Wärmebehandlung zur Aktivierung der Fremdstoffe vorgenommen wird.
  • In einem Prozess der 3D wird auf eine Entfernung der Maske 12 folgend mittels beispielsweise eines Plasma-CVD- (Chemical Vapor Deposition)-Verfahrens eine Siliziumoxidschicht gebildet. Anschließend wird die Isolierschicht 3 durch eine Reflow-Verarbeitung der Siliziumoxidschicht gebildet. Die Öffnung 3a wird durch ein photolithographisches Ätzen in der Isolierschicht 3 gebildet.
  • In einem Prozess der 3E wird eine Metallschicht aus Mo, Ti oder Ni auf der Isolierschicht 3 und einer Innenwand der Öffnung 3a gebildet. Durch eine Musterung des Metalls wird die Schottky-Elektrode 4 gebildet. Eine Metallschicht aus Ni, Ti, Mo, W oder dergleichen wird auf der Rückseitenoberfläche 1b des n+ -leitenden Substrats 1 gebildet, um die ohmsche Elektrode 5 zu bilden.
  • Mit Hilfe der vorstehend beschriebenen Prozesse wird die in der 1 gezeigte SiC-Halbleitervorrichtung mit der SBD 10 gebildet.
  • Gemäß obiger Beschreibung ist die Mehrzahl von Ringelementen 8b-8e bei der SiC-Halbleitervorrichtung der vorliegenden Ausführungsform am Kontaktbereich zwischen der Schottky-Elektrode 4 und der n--leitenden Driftschicht 2 konzentrisch angeordnet. Die p-leitenden Schichten 8 sind symmetrisch bezüglich des mittleren Elements 8a angeordnet. Ferner ist eine Anordnung der Querschnitte der Ringelemente 8b-8d bei einem Querschnitt der SiC-Halbleitervorrichtung entlang einer Ebene, die durch das mittlere Element 8a und senkrecht zur Hauptoberfläche 1a des Substrats 1 verläuft, zwischen dem mittleren Element 8a und dem äußersten Ringelement 8e symmetrisch. Folglich kann eine Struktur hoher Symmetrie bereitgestellt werden. Ferner kann ein einfaches Design eines Überlappungsteils bereitgestellt werden, an dem sich die p-leitenden Schichten 8 mit der Abschlussstruktur, einschließlich der p-leitenden Resurf-Schicht 6 und den p-leitenden Schutzringschichten 7, überlappen können. Es kann ein Leckstrom verringert werden, wenn die SBD in Sperrrichtung vorgespannt wird. Es kann die SiC-Halbleitervorrichtung mit der SBD bereitgestellt werden, wobei die SiC-Halbleitervorrichtung den hohen Wirkungsgrad und die hohe Durchschlagspannung aufweist.
  • (Zweite Ausführungsform)
  • Nachstehend wird eine SiC-Halbleitervorrichtung gemäß einer zweiten Ausführungsform unter Bezugnahme auf die 4 beschrieben. 1 zeigt ebenso eine Querschnittsansicht der in der 4 gezeigten SiC-Halbleitervorrichtung der zweiten Ausführungsform entlang der Linie I-I in der 4. Die SiC-Halbleitervorrichtung der vorliegenden Ausführungsform unterscheidet dahingehend von der SiC-Halbleitervorrichtung der ersten Ausführungsform, dass die SBD und die Abschlussstruktur, die in einem Bereich angeordnet ist, der von p-leitenden Schichten umgeben wird, anders aufgebaut sind.
  • Eine p-leitende Resurf-Schicht 6 weist, wie in 4 gezeigt, eine nahezu quadratische Ringform mit abgerundeten Ecken auf. Eine Mehrzahl von p-leitenden Ringelementen 8b-8e weist in Übereinstimmung mit der Form der p-leitenden Resurf-Schicht 6 ebenso eine nahezu quadratische Ringform mit abgerundeten Ecken auf. Ein mittleres Element 8a, das von den Ringelementen 8b-8e umgeben wird, weist eine nahezu quadratische Form mit abgerundeten Ecken auf.
  • Bei dem obigen Aufbau ist eine Anordnung der p-leitenden Schichten 8 an einem Kontaktbereich zwischen der Schottky-Elektrode 4 und einer n--leitenden Driftschicht 2 symmetrisch. Ferner ist eine Anordnung der Ringelemente 8b-8d auf einer Schnittebene der SiC-Halbleitervorrichtung, die erscheint, wenn die SiC-Halbleitervorrichtung in radialer Richtung entlang einer Linie, die durch das mittlere Element 8a verläuft, geschnitten wird, zwischen dem mittleren Element 8a und dem äußersten Ringelement 8e symmetrisch. Folglich kann eine Struktur hoher Symmetrie bereitgestellt werden. Ferner kann ein einfaches Design eines Überlappungsteils bereitgestellt werden, an dem sich die p-leitenden Schichten 8 mit der Abschlussstruktur, einschließlich der p-leitenden Resurf-Schicht 6 und den p-leitenden Schutzringschichten 7, überlappen können. Es kann ein Leckstrom verringert werden, wenn die SBD in Sperrrichtung vorgespannt wird. Es kann die SiC-Halbleitervorrichtung mit der SBD bereitgestellt werden, wobei die SiC-Halbleitervorrichtung einen hohen Wirkungsgrad und eine hohe Durchschlagspannung aufweist.
  • (Dritte Ausführungsform)
  • Nachstehend wird eine SiC-Halbleitervorrichtung gemäß einer dritten Ausführungsform unter Bezugnahme auf die 5 beschrieben. Es sollte beachtet werden, dass die 1 ebenso im Wesentlichen einer Querschnittsansicht der in der 5 gezeigten SiC-Halbleitervorrichtung der dritten Ausführungsform entlang der Linie I-I in der 5 entspricht.
  • Eine p-leitende Resurf-Schicht 6 weist, wie in 5 gezeigt, eine nahezu regelmäßige hexagonale Ringform auf und umgibt eine Mehrzahl von p-leitenden Schichten 8. Jede der p-leitenden Schichten 8 weist eine nahezu hexagonale Form auf. Die Mehrzahl von p-leitenden Schichten 8 ist derart angeordnet, dass sie eine Wabenstruktur bildet. Jede der p-leitenden Schichten 8 weist nahezu die gleiche Größe auf. Eine n--leitende Driftschicht 2 ist derart angeordnet, dass ein Teil der n--leitenden Driftschicht 2 die p-leitenden Schichten 8 umgibt. D. h., der Teil der n--leitenden Driftschicht 2 ist in Abständen zwischen den benachbarten p-leitenden Schichten 8 angeordnet. Die Abstände zwischen den benachbarten p-leitenden Schichten 8 weisen im Wesentlichen die gleiche Breite auf. Eine Anordnung der Mehrzahl von p-leitenden Schichten 8 ist punktsymmetrisch bezüglich der Mitte der Schottky-Elektrode 4. In der 5 liegt die Anzahl der in einer Querschnittsansicht erscheinenden p-leitenden Schichten 8 bei sechs, wobei die Querschnittsansicht entlang der Linie I-I in der 5 verläuft. Alternativ kann die Anzahl der p-leitenden Schichten 8 in der Querschnittsansicht einen von sechs verschiedenen Wert aufweisen. Es sollte beachtet werden, dass es nicht von Bedeutung ist, dass in den 1 und 5 eine unterschiedliche Anzahl von p-leitenden Schichten 8 gezeigt ist.
  • Bei dem obigen Aufbau ist die Anordnung der p-leitenden Schichten 8 bezüglich der Mitte eines Kontaktbereichs zwischen einer Schottky-Elektrode 4 und der n--leitenden Driftschicht 2 symmetrisch. Ferner ist eine Anordnung von Querschnitten der Ringelemente 8b-8d bei einer Querschnittsansicht der SiC-Halbleitervorrichtung entlang einer Ebene, die durch die Mitte des Kontaktbereichs und senkrecht zur Hauptoberfläche des Substrats verläuft, symmetrisch. Auf diese Weise kann eine Struktur hoher Symmetrie bereitgestellt werden. Die SiC-Halbleitervorrichtung der vorliegenden Ausführungsform weist die gleichen Vorteile wie die SiC–Halbleitervorrichtung der ersten Ausführungsform auf. D. h., es kann ein einfaches Design eines Überlappungsteils bereitgestellt werden, an dem sich die p-leitenden Schichten 8 mit dem Abschlussstrukturelement, einschließlich der p-leitenden Resurf-Schicht 6 und den p-leitenden Schutzringschichten 7, überlappen können. Es kann ein Leckstrom verringert werden, wenn die SBD in Sperrrichtung vorgespannt wird. Es kann die SiC-Halbleitervorrichtung mit der SBD bereitgestellt werden, wobei die SiC-Halbleitervorrichtung einen hohen Wirkungsgrad und eine hohe Durchschlagspannung aufweist.
  • (Weitere Ausführungsformen)
  • Bei den vorstehend beschriebenen Ausführungsformen entspricht die Anzahl der p-leitenden Schichten 8 der in den 1 bis 5 gezeigten Anzahl. Alternativ kann eine verschiedene Anzahl von p-leitenden Schichten 8 gebildet werden.
  • Bei der zweiten Ausführungsform weisen der Innen- und der Außenumfang der p-leitenden Schichten 6, 8 die nahezu quadratische Form mit den abgerundeten Ecken auf. Alternativ können der Innen- und der Außenumfang der Schichten 6, 8 eine nahezu polygonale Form mit abgerundeten Ecken aufweisen.
  • Bei den vorstehend beschriebenen Ausführungsformen werden die Leitfähigkeitstypen der Elemente der SiC-Halbleitervorrichtung bestimmt. Wenn ein erster Leitfähigkeitstyp und ein zweiter Leitfähigkeitstyp für eine allgemeine Beschreibung definiert werden, entspricht der erste Leitfähigkeitstyp einem n-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp einem p-Leitfähigkeitstyp. Alternativ kann der erste Leitfähigkeitstyp einem p-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp einem n-Leitfähigkeitstyp entsprechen. So kann die Schicht 2 beispielsweise p-leitend und können die Schichten 8 beispielsweise n-leitend sein.
  • Bei den vorstehend beschriebenen Ausführungsformen werden die in den 3B und 3C gezeigten Prozesse getrennt voneinander ausgeführt. Alternativ können die in den 3B und 3C gezeigten Prozesse zusammen in einem Prozess ausgeführt werden. D. h., die p-leitende Resurf-Schicht 6 und die p-leitenden Schutzringschichten 7 sowie die Mehrzahl von p-leitenden Schichten 8 können gleichzeitig gebildet werden, indem zusätzliche Öffnungen auf Bereichen der Maske 11 gebildet werden, die Positionen entsprechen, an denen die p-leitenden Schichten 8 zu bilden sind. Auf diese Weise kann der Fertigungsprozess vereinfacht werden. Wenn die in den 3B und 3C gezeigten Prozesse jedoch getrennt voneinander ausgeführt werden, kann die Mehrzahl von p-leitenden Schichten 8 mit einer Störstellenkonzentration versehen werden, die sich von der der p-leitenden Resurf-Schicht 6 und den p-leitenden Schutzringschichten 7 unterscheidet. Die Störstellenkonzentration der Mehrzahl von p-leitenden Schichten 8 kann ferner derart vorgesehen werden, dass sie zu einer Oberfläche der n-leitenden Driftschicht 2 hin zunimmt. Folglich kann ein Durchlass-p-n-Modus an den p-n-Übergängen zwischen der Mehrzahl von p-leitenden Schichten 8 und der n-leitenden Driftschicht 2 noch zuverlässiger ausgeführt werden.

Claims (13)

  1. SiC-Halbleitervorrichtung mit: - einem Substrat (1) aus Siliciumcarbid eines ersten Leitfähigkeitstyps, das eine Hauptoberfläche (1a) und eine der Hauptoberfläche (1a) gegenüberliegende Rückseitenoberfläche (1b) aufweist; - einer Driftschicht (2) aus Siliciumcarbid des ersten Leitfähigkeitstyps, die auf der Hauptoberfläche (1a) des Substrats (1) angeordnet ist, wobei eine Störstellenkonzentration der Driftschicht (2) geringer als die des Substrats (1) ist; - einer Isolierschicht (3), die auf der Driftschicht (2) angeordnet ist und eine Öffnung aufweist, wobei ein Teil des Substrats (1) und ein Teil der Driftschicht (2) als Zelle definiert sind, die zwischen der Öffnung der Isolierschicht (3) und der Rückseitenoberfläche (1b) des Substrats (1) angeordnet ist; - einer ohmschen Elektrode (5), die auf der Rückseitenoberfläche (1b) des Substrats (1) angeordnet ist; - einer Schottky-Elektrode (4), die über die Öffnung der Isolierschicht (3) an die Driftschicht (2) grenzt; - einer Schottky-Sperrschichtdiode (10), die durch die ohmsche Elektrode (5), die Schottky-Elektrode (4) und die Zelle gebildet wird; - einer Abschlussstruktur, die an einem Außenumfang der Zelle angeordnet ist und eine Resurf-Schicht (6) aufweist, die in einem Oberflächenteil der Driftschicht (2) angeordnet ist, wobei die Resurf-Schicht (6) die Zelle umgibt; und - einer Mehrzahl von Schichten eines zweiten Leitfähigkeitstyps (8), die in einem anderen Oberflächenteil der Driftschicht (2) angeordnet ist, an die Schottky-Elektrode (4) grenzt, von der Resurf-Schicht (6) umgeben wird und getrennt voneinander angeordnet ist, wobei - die Mehrzahl von Schichten des zweiten Leitfähigkeitstyps ein mittleres Element (8a) aufweist, das an einer Mitte eines Kontaktbereichs zwischen der Schottky-Elektrode (4) und der Driftschicht (2) angeordnet ist; - die Mehrzahl von Schichten des zweiten Leitfähigkeitstyps ferner eine Mehrzahl von Ringelementen (8b-8e) aufweist, von denen jedes das mittlere Element (8a) umgibt; - jedes Ringelement (8b-8e) im Wesentlichen punktsymmetrisch bezüglich einer Mitte des mittleren Elements (8a) an dem Kontaktbereich angeordnet ist, - eines der Mehrzahl von Ringelementen (8b-8e) als äußerstes Ringelement (8e) definiert ist, das am weitesten vom mittleren Element (8a) entfernt angeordnet ist; - die Mehrzahl von Ringelementen (8b-8e), mit Ausnahme des äußersten Ringelements (8e), als eine Mehrzahl von inneren Ringelementen (8b-8d) definiert ist; - eine zweidimensionale Ebene, die durch die Mitte des Kontaktbereichs und senkrecht zur Hauptoberfläche (1a) des Substrats (1) verläuft, als erste Ebene definiert ist; - eine Mehrzahl von Querschnitten entsprechend der Mehrzahl von inneren Ringelementen (8b-8e) entlang der ersten Ebene als eine Mehrzahl von inneren Ringquerschnitten definiert ist; - die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps derart aufgebaut ist, dass eine Anordnung der Mehrzahl von inneren Ringquerschnitten auf der ersten Ebene zwischen einem Querschnitt des mittleren Elements (8a) und einem Querschnitt des äußersten Ringelements (8e) auf der ersten Ebene symmetrisch ist; und - das äußerste Ringelement (8e) an einen Innenumfang der Resurf-Schicht (6) grenzt oder in die Resurf-Schicht (6) eingebettet ist.
  2. SiC-Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass - die Mehrzahl von Querschnitten entsprechend der Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps entlang der ersten Ebene als eine Mehrzahl von ersten Querschnitten definiert ist; und - die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps derart aufgebaut ist, dass eine Anordnung der Mehrzahl von ersten Querschnitten auf der ersten Ebene im Wesentlichen symmetrisch bezüglich einer Symmetrieachse ist, wobei die Achse durch die Mitte des mittleren Elements (8a) und senkrecht zur Hauptoberfläche (1a) des Substrats (1) verläuft.
  3. SiC-Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Mehrzahl von Ringelementen (8b-8e) im Wesentlichen konzentrisch bezüglich der Mitte des mittleren Elements (8a) in der Driftschicht (2) angeordnet ist.
  4. SiC-Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass - das mittlere Element (8a) eine im Wesentlichen polygonale Form mit einer Mehrzahl von abgerundeten Ecken aufweist; - ein Innenumfang und ein Außenumfang jedes Ringelements (8b-8e) eine im Wesentlichen polygonale Form mit einer Mehrzahl von abgerundeten Ecken aufweisen; und - die polygonale Form des mittleren Elements (8a) im Wesentlichen dem Innen- und dem Außenumfang jedes Ringelements (8b-8e) entspricht.
  5. SiC-Halbleitervorrichtung nach einem der Ansprüche 1, 3 oder 4, dadurch gekennzeichnet, dass die Mehrzahl von Schichten (8a-8e) des zweiten Leitfähigkeitstyps zu im Wesentlichen regelmäßigen Intervallen (W1) angeordnet ist.
  6. SiC-Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass das regelmäßige Intervall (W1) in einem Bereich zwischen 2.0 und 3.0 µm liegt.
  7. SiC-Halbleitervorrichtung nach einem der Ansprüche 1 oder 3 bis 6, dadurch gekennzeichnet, dass jedes Ringelement (8b-8e) eine Breite (W2) entlang einer radialen Richtung des mittleren Elements (8a) aufweist.
  8. SiC-Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Breite (W2) in einem Bereich zwischen 1.0 und 2.0 µm liegt.
  9. SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Schottky-Elektrode (4) aus Molybdän, Titan oder Nickel besteht.
  10. SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass jede der Schichten (8) des zweiten Leitfähigkeitstyps Fremdstoffe des zweiten Leitfähigkeitstyps aufweist, deren Konzentration in einem Bereich zwischen 5 × 1017 cm-3 und 1 × 1020 cm-3 liegt.
  11. SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass sich eine Störstellenkonzentration von jeder Schicht (8) des zweiten Leitfähigkeitstyps räumlich derart in der Schicht des zweiten Leitfähigkeitstyps ändert, dass die Störstellenkonzentration in einem Teil der Schicht (8) des zweiten Leitfähigkeitstyps um so höher ist, um so näher der Teil der Schicht (8) des zweiten Leitfähigkeitstyps am Kontaktbereich zwischen der Schottky-Elektrode (4) und der Schicht (8) des zweiten Leitfähigkeitstyps angeordnet ist.
  12. SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass - die Resurf-Schicht (6) den zweiten Leitfähigkeitstyp aufweist; - jede Schicht (8) des zweiten Leitfähigkeitstyps den zweiten Leitfähigkeitstyp aufweist; und - eine Störstellenkonzentration der Resurf-Schicht (6) annähernd der der Schicht (8) des zweiten Leitfähigkeitstyps entspricht.
  13. SiC-Halbleitervorrichtung mit: - einem Substrat (1) aus Siliciumcarbid eines ersten Leitfähigkeitstyps, das eine Hauptoberfläche (1a) und eine der Hauptoberfläche (1a) gegenüberliegende Rückseitenoberfläche (1b) aufweist; - einer Driftschicht (2) aus Siliciumcarbid des ersten Leitfähigkeitstyps, die auf der Hauptoberfläche (1a) des Substrats (1) angeordnet ist, wobei eine Störstellenkonzentration der Driftschicht (2) geringer als die des Substrats (1) ist; - einer Isolierschicht (3), die auf der Driftschicht (2) angeordnet ist und eine Öffnung aufweist, wobei ein Teil des Substrats (1) und ein Teil der Driftschicht (2), die zwischen der Öffnung und der Rückseitenoberfläche (1b) des Substrats (1) angeordnet sind, als Zelle definiert sind; - einer ohmschen Elektrode (5), die auf der Rückseitenoberfläche (1b) des Substrats (1) angeordnet ist; - einer Schottky-Elektrode (4), die über die Öffnung der Isolierschicht (3) an die Driftschicht (2) grenzt; - einer Schottky-Sperrschichtdiode (10), die durch die ohmsche Elektrode (5), die Schottky-Elektrode (4) und die Zelle gebildet wird; - einer Abschlussstruktur, die an einem Außenumfang der Zelle angeordnet ist und eine Resurf-Schicht (6) aufweist, die in einem Oberflächenteil der Driftschicht (2) angeordnet ist, wobei die Resurf-Schicht (6) die Zelle umgibt; und - einer Mehrzahl von Schichten (8) eines zweiten Leitfähigkeitstyps, die in einem anderen Oberflächenteil der Driftschicht (2) angeordnet ist, an die Schottky-Elektrode (4) grenzt, von der Resurf-Schicht (6) umgeben wird und getrennt voneinander angeordnet ist, wobei - jede Schicht (8) des zweiten Leitfähigkeitstyps im Wesentlichen eine hexagonale Form aufweist; - die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps derart angeordnet ist, dass sie an einem Kontaktbereich zwischen der Schottky-Elektrode (4) und der Driftschicht (2) eine Wabenstruktur aufweist; - die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps derart angeordnet ist, dass sie am Kontaktbereich punktsymmetrisch bezüglich einer Mitte des Kontaktbereichs angeordnet ist; - eine zweidimensionale Ebene, die durch die Mitte des Kontaktbereichs und senkrecht zur Hauptoberfläche (1a) des Substrats (1) verläuft, als erste Ebene definiert ist; - eine Mehrzahl von Querschnitten entsprechend der Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps entlang der ersten Ebene als eine Mehrzahl von ersten Querschnitten definiert ist; und - die Mehrzahl von Schichten (8) des zweiten Leitfähigkeitstyps derart aufgebaut ist, dass eine Anordnung der Mehrzahl von ersten Querschnitten auf der ersten Ebene im Wesentlichen symmetrisch ist.
DE102008019370.4A 2007-04-18 2008-04-17 SiC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode Expired - Fee Related DE102008019370B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-109224 2007-04-18
JP2007109224A JP4396724B2 (ja) 2007-04-18 2007-04-18 ショットキーバリアダイオードを備えた炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
DE102008019370A1 DE102008019370A1 (de) 2008-10-23
DE102008019370B4 true DE102008019370B4 (de) 2020-02-06

Family

ID=39768166

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008019370.4A Expired - Fee Related DE102008019370B4 (de) 2007-04-18 2008-04-17 SiC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode

Country Status (3)

Country Link
US (1) US7838888B2 (de)
JP (1) JP4396724B2 (de)
DE (1) DE102008019370B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4420062B2 (ja) 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4333782B2 (ja) * 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5056658B2 (ja) * 2008-08-04 2012-10-24 住友電気工業株式会社 ガードリング構造，その形成方法および半導体デバイス
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP4844605B2 (ja) * 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
JP5224289B2 (ja) 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
US8319309B2 (en) * 2009-08-28 2012-11-27 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method for manufacturing of the same
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
US8890293B2 (en) * 2011-12-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring for through vias
US20130277711A1 (en) * 2012-04-18 2013-10-24 International Rectifier Corporation Oscillation Free Fast-Recovery Diode
JP6029397B2 (ja) 2012-09-14 2016-11-24 三菱電機株式会社 炭化珪素半導体装置
KR101416361B1 (ko) 2012-09-14 2014-08-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
CN103681317A (zh) * 2012-09-18 2014-03-26 桂林斯壮微电子有限责任公司 制作掩埋pn结势垒肖特基二极管的方法
CN103887327A (zh) * 2013-11-29 2014-06-25 杭州恩能科技有限公司 一种半导体装置终端可靠性加固技术
CN104009099B (zh) * 2014-05-13 2018-01-09 株洲南车时代电气股份有限公司 结势垒肖特基二极管及其制造方法
US9741873B2 (en) * 2015-03-27 2017-08-22 Fairchild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power Schottky rectifier
JP7113220B2 (ja) * 2018-02-06 2022-08-05 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
CN113161408B (zh) * 2020-12-28 2022-06-07 全球能源互联网研究院有限公司 高压SiC肖特基二极管的结终端结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0372428A1 (de) * 1988-12-02 1990-06-13 Kabushiki Kaisha Toshiba Halbleitervorrichtung mit einer Zwischenschicht zur Einschnürung eines Strompfades während umgekehrter Vorspannung
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
JP2003158259A (ja) * 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4006879B2 (ja) 1999-04-07 2007-11-14 富士電機ホールディングス株式会社 ショットキーバリアダイオードおよびその製造方法
JP4314277B2 (ja) * 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0372428A1 (de) * 1988-12-02 1990-06-13 Kabushiki Kaisha Toshiba Halbleitervorrichtung mit einer Zwischenschicht zur Einschnürung eines Strompfades während umgekehrter Vorspannung
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
JP2003158259A (ja) * 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008270413A (ja) 2008-11-06
JP4396724B2 (ja) 2010-01-13
US20080258153A1 (en) 2008-10-23
DE102008019370A1 (de) 2008-10-23
US7838888B2 (en) 2010-11-23

Similar Documents

Publication Publication Date Title
DE102008019370B4 (de) SiC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE102008021430B4 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE102008026140B4 (de) Siliciumcarbid-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112010005272B4 (de) Pin-diode
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE19824514B4 (de) Diode
DE102010042998B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE112010005278B4 (de) Pin-diode
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102008029624A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE10203479A1 (de) Halbleitereinrichtung
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112011104631B4 (de) Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
EP1812970A1 (de) Halbleitereinrichtung und verfahren für deren herstellung
DE112010005626T5 (de) Halbleitervorrichtung
DE102021101762A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130521

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee