CN103681317A - 制作掩埋pn结势垒肖特基二极管的方法 - Google Patents
制作掩埋pn结势垒肖特基二极管的方法 Download PDFInfo
- Publication number
- CN103681317A CN103681317A CN201210345795.0A CN201210345795A CN103681317A CN 103681317 A CN103681317 A CN 103681317A CN 201210345795 A CN201210345795 A CN 201210345795A CN 103681317 A CN103681317 A CN 103681317A
- Authority
- CN
- China
- Prior art keywords
- epitaxial loayer
- silicon epitaxial
- basic
- additional
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000004888 barrier function Effects 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 115
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 115
- 239000010703 silicon Substances 0.000 claims abstract description 115
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 80
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000005245 sintering Methods 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000007669 thermal treatment Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 22
- 239000000377 silicon dioxide Substances 0.000 description 15
- 229910052796 boron Inorganic materials 0.000 description 8
- -1 compound ions Chemical class 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 239000004568 cement Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明公开一种制作掩埋PN结势垒肖特基二极管的方法，该方法通过在原有的基础硅外延层的上方增设一层新的附加硅外延层，这样有多个掩埋体掩埋在新的外延表面以下，形成多个隔离的PN结，在反向电压的情况下，这些PN结形成的空泛层会防护肖特基势垒介面而减低反向电压的电场影响，因而减少反向电压增加对反向漏电变大的负面效应，并且肖特基势垒介面也保持其原先的面积，在正向电压情况下，可以保持其正向电流导通的功能及效率。
Description
技术领域
本发明设计半导体领域，具体涉及制作掩埋PN结势垒肖特基二极管的方法。
背景技术
传统的肖特基二极管（Schottky diode）的结构如图a所示，其中肖特基势垒（图a中的“A”区域）为位于表层金属与硅外延层之间形成的一个肖特基势垒介面。此介面在正向电压时可以导通大正向电流；而在反向电压的情况下阻止电流流通，只有少量的反向漏电发生。当反向偏压加大，反向漏电会随着加大，这是肖特基势垒的自然物理特性。
为了克服此反向漏电随着反向电压增加而增大的问题，而设计出的一种结势垒肖特基二极管（Junction Barrier Schottky Diode），其结构如图b所示。该结势垒肖特基二极管在传统肖特基二极管的肖特基势垒介面中加入多个隔离的“P”型小区域，这些“P”型区域与“N”型的外延区形成多个PN结。当反向偏压加大时，这些PN结在肖特基势垒介面下形成一层空泛层，此空泛层的厚度会随着反向电压增加而扩大，因而减小了反向电压的电场对肖特基势垒介面的影响，达到反向漏电会大幅度降低的目的。然而这种结构的结势垒肖特基二极管所存在的缺点是：由于加入的“P”型区域占用了一部分原有肖特基势垒介面的面积（图b中“B”所示）；所以在正向电压的情况下，可以导通电流的面积变小，所以正向电流也会相对的减小，因而降低了正向导通电流的功能及效率。显然，肖特基二极管的正向导通特性与反向漏电特性是一对矛盾。为了比较好的解决上述问题，要使二极管既有大的正向导通电流和小的正向导通电压，又不会有大的反向漏电流，因此需要进一步改进。
发明内容
本发明所要解决的技术问题是提供一种制作掩埋PN结势垒肖特基二极管的方法，其能够生产出一种兼具传统肖特基二极管和结势垒肖特基二极管两者优势的掩埋PN结势垒肖特基二极管。
为解决上述问题，本发明是通过以下方案实现的：
一种制作掩埋PN结势垒肖特基二极管的方法，包括如下步骤：
（1）在硅片衬底上覆盖一层基础硅外延层；
（2）在基础硅外延层的上方先成长一层薄的基础氧化硅层；
（3）在基础氧化硅层的上表面刻蚀出多个块状的凹槽；
（4）将杂质离子注入到上述块状的凹槽内，并活化或扩散注入的杂质离子，以在基础硅外延层的上部形成多个块状的掩埋体；
（5）将基础硅外延层上方的薄的基础氧化硅层清除后，再在基础硅外延层的上方成长一层附加硅外延层；
（6）在附加硅外延层上再成长一层厚的氧化硅层；
（7）在厚的氧化硅层的中部刻蚀出一个凹窗；
（8）在附加硅外延层的上方和凹窗内沉积一层由一种或多种金属混合而成的金属表层，并对其进行烧结或快速热处理，以形成金属与硅结合的肖特基势垒介面；
（9）在肖特基势垒介面上沉积一层厚的表层金属层，再用光刻及蚀刻方法把表层金属层进行区隔或独立；
（10）把硅片衬底减薄，并在硅片衬底的下方镀上背面金属层。
作为上述方法的改进，所述步骤（3）还需要在基础氧化硅层的上表面刻蚀出一个环形的基础凹槽，该环形的基础凹槽位于基础氧化硅层的上表面边沿处，并将多个块状的凹槽圈设在环形的基础凹槽的内侧；此时，所述步骤（4）的杂质离子同样需要注入到上述环形的基础凹槽内，并活化或扩散注入的杂质离子，以在基础硅外延层的上部形成一个环形的基础终止环。
作为上述方法的进一步改进，所述步骤（5）之后和（6）之前还包括一附加终止环生产步骤，即
首先，在附加硅外延层上成长一层薄的附加氧化硅层；
然后，在附加氧化硅层的上表面刻蚀出一个环形的附加凹槽，该环形的附加凹槽位于附加氧化硅层的上表面边沿处；
接着，将杂质离子注入到上述环形的附加凹槽内，并活化或扩散注入的杂质离子，以在附加硅外延层上形成一个环形的附加终止环；
最后，将附加硅外延层上方的薄的附加氧化硅层清除。
上述方法中，所述附加终止环位于基础终止环的正上方，且两者的位置上下对应。
与现有技术相比，本发明所生产出的掩埋PN结势垒肖特基二极管，能够在原有的基础硅外延层的上方增设一层新的附加硅外延层，这样有多个掩埋体掩埋在新的外延表面以下，形成多个隔离的PN结，在反向电压的情况下，这些PN结形成的空泛层会防护肖特基势垒介面而减低反向电压的电场影响，因而减少反向电压增加对反向漏电变大的负面效应，并且肖特基势垒介面也保持其原先的面积，在正向电压情况下，可以保持其正向电流导通的功能及效率。
附图说明
图a为传统的肖特基二极管的结构示意图；
图b为结势垒肖特基二极管的结构示意图；
图1～7为实施方法一中各步骤所得晶体示意图；
图1～4及8～11为实施方法二中各步骤所得晶体示意图；
图12为实施方法三最终所得晶体示意图；
图13为实施方法四最终所得晶体示意图。
具体实施方式
实施方法一：
一种制作掩埋PN结势垒肖特基二极管的方法，包括如下步骤：
（1）在N+型的硅片衬底上覆盖一层N-型的基础硅外延层。参见图1。
（2）在基础硅外延层的上方先成长一层薄的基础氧化硅层。在本实施方法中，该薄的基础氧化硅层的厚度为300埃(A°)。
（3）首先使用光刻方法在基础氧化硅层的上表面构造出多个块状的凹槽和一个环形的基础凹槽。上述环形的基础凹槽位于基础氧化硅层的边沿处，并将多个块状的凹槽圈设在环形的基础凹槽的内侧。然后利用湿法或干法蚀刻，把块状的凹槽和环形的基础凹槽内的薄的基础氧化硅层清除。用离子注入方法将P型的硼离子或硼的化合物离子注入到上述块状的没有氧化硅的凹槽和环形的没有氧化硅的基础凹槽环内。最后再把剩余光胶清除。参见图2。
（4）用炉管烧结或快速热处理方法活化或扩散注入的硼或硼的化合物离子，此时，基础硅外延层的上部形成多个呈块状的P型的掩埋体以及一个呈环形的P型的基础终止环。上述多个掩埋体相互独立并圈设在基础终止环内侧。参见图3。
（5）将基础硅外延层上方的薄的基础氧化硅层清除后，再基础硅外延层的上方成长一层新的N-型的附加硅外延层。参见图4。
（6）用炉管烧结或化学气相沉积方法在附加硅外延层上成长一层厚的氧化硅层。在本实施方法中，厚的氧化硅层的厚度为1μm。参见图5。
（7）用光刻方法在厚的氧化硅层的中部构造出一个凹窗。并利用湿法或干法蚀刻，把凹窗内的厚的氧化硅层清除后，再把光胶清除。其中厚的氧化硅层的剩余部分形成氧化硅外环层。参见图6。
（8）用蒸镀或溅镀方法在附加外延层的上方和凹窗处沉积一层由特定的一种或多种金属混合而成的金属表层，并用炉管烧结或快速热处理方法对其进行处理，以形成金属与硅结合的肖特基势垒介面。
（9）用蒸镀或溅镀方法在肖特基势垒介面上沉积一层厚的阳极的表面金属层，再用光刻及蚀刻方法把面金属层进行区隔或独立。在本实施方法中，所述表面金属层的厚度约为5μm。参见图7。
（10）把硅片衬底减薄，并在硅片衬底的下方镀上阴极的背面金属层，以配合后续器件在封装流程上的规范。
采用上述方法所得到的一种掩埋PN结势垒肖特基二极管，其主要由背面金属层、衬底基片、基础硅外延层、掩埋体、基础终止环、附加硅外延层、肖特基势垒、氧化硅外环层和表面金属层组成。背面金属层置于衬底基片的下方。基础硅外延层覆盖于衬底基片上方。多个掩埋体各自独立且相互隔离地掩埋在基础硅外延层的上部。所述掩埋体呈块状。这些块状的掩埋体可以随意分布在基础硅外延层的上部、但最好呈矩阵阵列、环形阵列、或其他规则形式分布掩埋。掩埋体与基础硅外延层互为异型半导体，即掩埋体与基础硅外延层各采用N型半导体和P型半导体中的一种。如在本实施例中，掩埋体为P型半导体，基础硅外延层为N型半导体。这些掩埋体与基础硅外延层形成多个PN结。环形的基础终止环掩埋在基础硅外延层的上部，该基础终止环环绕地掩埋在基础硅外延层的上部边沿处，并将多个掩埋圈设在基础终止环的内侧。基础终止环与基础硅外延层互为异型半导体，基础终止环与基础硅外延层之间形成PN结。附加硅外延层设置在基础硅外延层的上方。该附加硅外延层与基础硅外延层为同型半导体，即基础硅外延层与附加硅外延层同为N型半导体或同为P型半导体。如本实施例中，所述附加硅外延层为N型半导体。肖特基势垒位于氧化硅外环层内侧的附加硅外延层之上。表面金属层置于肖特基势垒和氧化硅外环层之上。所述背面金属层为阴极金属层，表面金属层为阳极金属层。
实施方法二：
一种制作掩埋PN结势垒肖特基二极管的方法，包括如下步骤：
（1）在N+型的硅片衬底上覆盖一层N-型的基础硅外延层。参见图1。
（2）在基础硅外延层的上方先成长一层薄的基础氧化硅层。在本实施方法中，该薄的基础氧化硅层的厚度为300埃(A°)。
（3）首先使用光刻方法在基础氧化硅层的上表面构造出多个块状的凹槽和一个环形的基础凹槽。上述环形的基础凹槽位于基础氧化硅层的边沿处，并将多个块状的凹槽圈设在环形的基础凹槽的内侧。然后利用湿法或干法蚀刻，把块状的凹槽和环形的基础凹槽内的薄的基础氧化硅层清除。用离子注入方法将P型的硼离子或硼的化合物离子注入到上述块状的没有氧化硅的凹槽和环形的没有氧化硅的基础凹槽环内。最后再把剩余光胶清除。参见图2。
（4）用炉管烧结或快速热处理方法活化或扩散注入的硼或硼的化合物离子，此时，基础硅外延层的上部形成多个呈块状的P型的掩埋体以及一个呈环形的P型的基础终止环。上述多个掩埋体相互独立并圈设在基础终止环内侧。参见图3。
（5）将基础硅外延层上方的薄的基础氧化硅层清除后，再基础硅外延层的上方成长一层新的N-型的附加硅外延层。参见图4。
（6）首先在附加硅外延层上成长一层薄的附加氧化硅层。在本实施方法中，该薄的附加氧化硅层的厚度为300埃(A°)。然后用光刻法在附加氧化硅层的上表面构造出一个环形的附加凹槽，该环形的附加凹槽位于附加氧化硅层的边沿处。环形的附加凹槽位于环形的基础凹槽的正上方，其两者的位置上下相对应。再利用湿法或干法蚀刻，把环形的凹槽内的薄的附加氧化硅清除。并把光胶清除。接着将杂质离子注入到上述环形的凹槽内，参见图8。
（7）活化或扩散注入的杂质离子，以在附加硅外延层上形成一个环形的附加终止环。该附加终止环位于基础终止环的正上方，其两者的位置上下相对应。最后将附加硅外延层上方的薄的附加氧化硅层清除。用炉管烧结或化学气相沉积方法在附加硅外延层上成长一层厚的氧化硅层。在本实施方法中，厚的氧化硅层的厚度为1μm。参见图9。
（8）用光刻方法在厚的氧化硅层的中部构造出一个凹窗。并利用湿法或干法蚀刻，把凹窗内的厚的氧化硅层清除后，再把光胶清除。其中厚的氧化硅层的剩余部分形成氧化硅外环层。参见图10。
（9）用蒸镀或溅镀方法在附加外延层的上方和凹窗处沉积一层由特定的一种或多种金属混合而成的金属表层，并用炉管烧结或速热处理方法对其进行处理，以形成金属与硅结合的肖特基势垒介面。
（10）用蒸镀或溅镀方法在肖特基势垒介面上沉积一层厚的阳极的表面金属层，再用光刻及蚀刻方法把面金属层进行区隔或独立。在本实施方法中，所述表面金属层的厚度约为5μm。参见图11。
（11）把硅片衬底减薄，并在硅片衬底的下方镀上阴极的背面金属层，以配合后续器件在封装流程上的规范。
采用上述方法所得到的一种掩埋PN结势垒肖特基二极管，其主要由背面金属层、衬底基片、基础硅外延层、掩埋体、基础终止环、附加硅外延层、附加终止环、肖特基势垒、氧化硅外环层和表面金属层组成。背面金属层置于衬底基片的下方。基础硅外延层覆盖于衬底基片上方。多个掩埋体各自独立且相互隔离地掩埋在基础硅外延层的上部。所述掩埋体呈块状。这些块状的掩埋体可以随意分布在基础硅外延层的上部、但最好呈矩阵阵列、环形阵列、或其他规则形式分布掩埋。掩埋体与基础硅外延层互为异型半导体，即掩埋体与基础硅外延层各采用N型半导体和P型半导体中的一种。如在本实施例中，掩埋体为P型半导体，基础硅外延层为N型半导体。这些掩埋体与基础硅外延层形成多个PN结。环形的基础终止环掩埋在基础硅外延层的上部，该基础终止环环绕地掩埋在基础硅外延层的上部边沿处，并将多个掩埋圈设在基础终止环的内侧。基础终止环与基础硅外延层互为异型半导体，基础终止环与基础硅外延层之间形成PN结。附加硅外延层设置在基础硅外延层的上方。该附加硅外延层与基础硅外延层为同型半导体，即基础硅外延层与附加硅外延层同为N型半导体或同为P型半导体。如本实施例中，所述附加硅外延层为N型半导体。环形的氧化硅外环层位于附加硅外延层的上表面边沿。在本实施例中，氧化硅外环层的材质为二氧化硅。环形的附加终止环掩埋在附加硅外延层的内部。该附加终止环环绕掩埋在附加硅外延层的边沿处；附加终止环与附加硅外延层互为异型半导体，附加终止环与附加硅外延层之间形成PN结。肖特基势垒位于氧化硅外环层内侧的附加硅外延层之上。表面金属层置于肖特基势垒和氧化硅外环层之上。所述背面金属层为阴极金属层，表面金属层为阳极金属层。
实施方式三：
本实施方式三与实施方法一的各个步骤大体相同，其区别仅是将N型及P型互换,获得的掩埋PN结势垒肖特基二极管以P+型的硅片衬底，P-型的基础硅外延层和附加硅外延层，N型的掩埋体和基础终止环。此时注入块状的凹槽和环形的基础凹槽内的杂质离子均为磷离子或砷离子。参见图12。
实施方式四：
本实施方式四与实施方法二的各个步骤大体相同，其区别仅是将N型及P型互换,获得的掩埋PN结势垒肖特基二极管以P+型的硅片衬底，P-型的基础硅外延层和附加硅外延层，N型的掩埋体、基础终止环和附加终止环。此时注入块状的凹槽、环形的基础凹槽和环形的附加凹槽内的杂质离子均为磷离子或砷离子。参见图13。
Claims (4)
1.一种制作掩埋PN结势垒肖特基二极管的方法，其特征是包括如下步骤：
（1）在硅片衬底上覆盖一层基础硅外延层；
（2）在基础硅外延层的上方先成长一层薄的基础氧化硅层；
（3）在基础氧化硅层的上表面刻蚀出多个块状的凹槽；
（4）将杂质离子注入到上述块状的凹槽内，并活化或扩散注入的杂质离子，以在基础硅外延层的上部形成多个块状的掩埋体；
（5）将基础硅外延层上方的薄的基础氧化硅层清除后，再在基础硅外延层的上方成长一层附加硅外延层；
（6）在附加硅外延层上再成长一层厚的氧化硅层；
（7）在厚的氧化硅层的中部刻蚀出一个凹窗；
（8）在附加硅外延层的上方和凹窗内沉积一层由一种或多种金属混合而成的金属表层，并对其进行烧结或快速热处理，以形成金属与硅结合的肖特基势垒介面；
（9）在肖特基势垒介面上沉积一层厚的表层金属层，再用光刻及蚀刻方法把表层金属层进行区隔或独立；
（10）把硅片衬底减薄，并在硅片衬底的下方镀上背面金属层。
2.根据权利要求1所述的一种制作掩埋PN结势垒肖特基二极管的方法，其特征是，所述步骤（3）还需要在基础氧化硅层的上表面刻蚀出一个环形的基础凹槽，该环形的基础凹槽位于基础氧化硅层的上表面边沿处，并将多个块状的凹槽圈设在环形的基础凹槽的内侧；此时，所述步骤（4）的杂质离子同样需要注入到上述环形的基础凹槽内，并活化或扩散注入的杂质离子，以在基础硅外延层的上部形成一个环形的基础终止环。
3.根据权利要求2所述的一种制作掩埋PN结势垒肖特基二极管的方法，其特征是，所述步骤（5）之后和（6）之前还包括一附加终止环生产步骤，即
首先，在附加硅外延层上成长一层薄的附加氧化硅层；
然后，在附加氧化硅层的上表面刻蚀出一个环形的附加凹槽，该环形的附加凹槽位于附加氧化硅层的上表面边沿处；
接着，将杂质离子注入到上述环形的附加凹槽内，并活化或扩散注入的杂质离子，以在附加硅外延层上形成一个环形的附加终止环；
最后，将附加硅外延层上方的薄的附加氧化硅层清除。
4.根据权利要求3所述的一种制作掩埋PN结势垒肖特基二极管的方法，其特征是，所述附加终止环位于基础终止环的正上方，且两者的位置上下对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210345795.0A CN103681317A (zh) | 2012-09-18 | 2012-09-18 | 制作掩埋pn结势垒肖特基二极管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210345795.0A CN103681317A (zh) | 2012-09-18 | 2012-09-18 | 制作掩埋pn结势垒肖特基二极管的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103681317A true CN103681317A (zh) | 2014-03-26 |
Family
ID=50318511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210345795.0A Pending CN103681317A (zh) | 2012-09-18 | 2012-09-18 | 制作掩埋pn结势垒肖特基二极管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681317A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585532A (zh) * | 2018-12-04 | 2019-04-05 | 北京绿能芯创电子科技有限公司 | 浮动结碳化硅结势垒肖特基二极管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097947A (zh) * | 2006-06-30 | 2008-01-02 | 株式会社东芝 | 半导体器件 |
| US20080258153A1 (en) * | 2007-04-18 | 2008-10-23 | Denso Corporation | Silcon carbide semiconductor device having schottky barrier diode and method for manufacturing the same |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
-
2012
- 2012-09-18 CN CN201210345795.0A patent/CN103681317A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097947A (zh) * | 2006-06-30 | 2008-01-02 | 株式会社东芝 | 半导体器件 |
| US20080258153A1 (en) * | 2007-04-18 | 2008-10-23 | Denso Corporation | Silcon carbide semiconductor device having schottky barrier diode and method for manufacturing the same |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585532A (zh) * | 2018-12-04 | 2019-04-05 | 北京绿能芯创电子科技有限公司 | 浮动结碳化硅结势垒肖特基二极管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN101877358A (zh) | 具有对称击穿电压的瞬时电压抑制器 | |
| CN105074874A (zh) | 用于形成太阳能电池的空间定位扩散区的掺杂剂的离子注入 | |
| CN109872974A (zh) | 具有集成pn二极管温度传感器的半导体器件 | |
| CN104253153B (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN103578992B (zh) | 一种集成vdmos芯片及其制作方法 | |
| CN103681318A (zh) | 使用硅的选择氧化技术制造结势垒肖特基二极管的方法 | |
| CN103094359B (zh) | 高压肖特基二极管及其制作方法 | |
| CN104253151B (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN104617045B (zh) | 沟槽栅功率器件的制造方法 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN206332033U (zh) | 优化表面电场的沟槽式势垒肖特基结构 | |
| CN103681317A (zh) | 制作掩埋pn结势垒肖特基二极管的方法 | |
| CN104934470B (zh) | 一种igbt芯片及其制造方法 | |
| CN102386121B (zh) | 半导体器件和半导体埋层的制造方法 | |
| CN203774332U (zh) | 一种igbt芯片 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN104282741A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN104599972A (zh) | 一种半导体器件及其形成方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN212542447U (zh) | 一种新型立体导电的肖特基二极管 | |
| CN205177857U (zh) | 一种快恢复二极管 | |
| CN103681781A (zh) | 一种掩埋pn结势垒肖特基二极管 | |
| CN202948935U (zh) | 一种掩埋pn结势垒肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140326 |