DE102008055153A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102008055153A1
DE102008055153A1 DE102008055153A DE102008055153A DE102008055153A1 DE 102008055153 A1 DE102008055153 A1 DE 102008055153A1 DE 102008055153 A DE102008055153 A DE 102008055153A DE 102008055153 A DE102008055153 A DE 102008055153A DE 102008055153 A1 DE102008055153 A1 DE 102008055153A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor substrate
type semiconductor
electrode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008055153A
Other languages
English (en)
Inventor
Hirokazu Toyota Fujiwara
Masaki Toyota Konishi
Eiichi Kariya Okuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of DE102008055153A1 publication Critical patent/DE102008055153A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Abstract

Eine Halbleitervorrichtung beinhaltet ein n-Halbleitersubstrat (30) und eine auf einer oberen Fläche des Halbleitersubstrates (30) ausgebildete obere Elektrode (20). Ein p-Halbleiterbereich (42) ist in dem Halbleitersubstrat (30) in zumindest einer Richtung parallel zu der Substratebene wiederholt ausgebildet, so dass er auf dessen oberer Fläche freigelegt ist. Die obere Elektrode (20) beinhaltet einen Metallelektrodenabschnitt (22) und einen Halbleiterelektrodenabschnitt (24) aus einem Halbleitermaterial, dessen Bandlücke kleiner als die des Halbleitersubstrates (30) ist. Der Halbleiterelektrodenabschnitt (24) ist auf jedem auf der oberen Fläche des Halbleitersubstrates (30) freigelegten p-Halbleiterbereich (42) bereitgestellt. Der Metallelektrodenabschnitt (22) weist einen Schottky-Kontakt mit einem auf der oberen Fläche des Halbleitersubstrates (30) freigelegten n-Halbleiterbereich (36) auf und steht in ohmschem Kontakt mit dem Halbleiterelektrodenabschnitt (24). Mit der Halbleitervorrichtung kann der Durchlasswiderstand einer Schottky-Diode mit Übergangsbarriere verringert werden.

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung. Insbesondere betrifft die Erfindung eine Halbleitervorrichtung, bei der eine Diodenstruktur mit Schottky-Barriere und eine pn-Diodenstruktur ausgebildet sind, sowie ein Verfahren zur Herstellung dieser Halbleitervorrichtung.
  • Die veröffentlichte japanische Übersetzung der PCT-Anmeldung Nr. 2003-510817 ( JP-A-2003-510817 ) beschreibt eine Halbleitervorrichtung (Schottky-Diode mit Übergangsbarriere), bei der eine Schottky-Barrierendiodenstruktur und eine pn-Diodenstruktur abwechselnd ausgebildet sind. Die Halbleitervorrichtung beinhaltet ein n-Halbleitersubstrat und eine auf der oberen Fläche des Halbleitersubstrates ausgebildete obere Elektrode. Bei dem Halbleitersubstrat sind p-Halbleiterbereiche in einer Richtung parallel zu der Substratebene wiederholt ausgebildet, so dass sie auf der oberen Fläche des Halbleitersubstrates freigelegt sind. Die obere Elektrode umfasst eine Übergangsschicht aus einer Legierung aus Aluminium und Nickel. Die Übergangsschicht der oberen Elektrode steht in Schottky-Kontakt mit n-Halbleiterbereichen, die auf der oberen Fläche des Halbleitersubstrates freigelegt sind, und außerdem in ohmschen Kontakt mit p-Halbleiterbereichen, die auf der oberen Fläche des Halbleitersubstrates freigelegt sind. Wenn die Halbleitervorrichtung dieser Bauart in Sperrrichtung vorgespannt wird, spreizt sich eine an jeder pn-Diodenstruktur erzeugte Verarmungsschicht zu der Schottky-Barrierendiodenstruktur. Dies verbessert den Leckstrom und den niedrigen Überspannungswiderstand in der Schottky-Barrierendiodenstruktur. Wenn andererseits die vorstehend beschriebene Halbleitervorrichtung in Durchlassrichtung vorgespannt wird, können durch die Schottky-Barrierendiodenstrukturen ein niedriger Durchlasswiderstand und eine hochschnelle Sperrverzögerungszeit erzielt werden.
  • Bei der in der Druckschrift JP-A-2003-510817 beschriebenen Technologie besteht die Übergangsschicht der oberen Elektrode aus einem Metallmaterial in ohmschen Kontakt mit den p-Halbleiterbereichen des Halbleitersubstrats. Wenn bei dieser Struktur ein Halbleitersubstrat mit einer großen Bandlücke wie etwa beispielsweise Siliziumcarbid verwendet wird, steigen die Kontaktwiderstände zwischen der Übergangsschicht der oberen Elektrode und den p-Halbleiterbereichen. Folglich steigt der Durchlasswiderstand (der Spannungsabfall, wenn die Halbleitervorrichtung in Durchlassrichtung vorgespannt wird).
  • Die Erfindung stellt eine Technologie bereit, damit der Anstieg beim Durchlasswiderstand unterdrückt werden kann, selbst wenn ein Halbleitersubstrat mit einer großen Bandlücke verwendet wird.
  • Gemäß einer Ausgestaltung der Erfindung wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung beinhaltet ein n-Halbleitersubstrat und eine auf einer oberen Fläche des Halbleitersubstrates ausgebildete obere Elektrode. Ein p-Halbleiterbereich wird in dem Halbleitersubstrat in zumindest einer Richtung parallel zu der Substratebene wiederholt ausgebildet, so dass er auf einer oberen Fläche des Halbleitersubstrates freigelegt ist. Die obere Elektrode beinhaltet einen Metallelektrodenabschnitt aus einem Metallmaterial; und einen Halbleiterelektrodenabschnitt aus einem Halbleitermaterial, dessen Bandlücke kleiner als die des Halbleitersubstrates ist. Der Halbleiterelektrodenabschnitt ist auf jedem p-Halbleiterbereich bereitgestellt, der auf der oberen Fläche des Halbleitersubstrates freigelegt ist. Der Metallelektrodenabschnitt weist einen Schottky-Kontakt mit einem n-Halbleiterbereich auf, der auf der oberen Fläche des Halbleitersubstrates freigelegt ist, und steht in ohmschen Kontakt mit dem Halbleiterelektrodenabschnitt.
  • Gemäß der vorstehend beschriebenen Halbleitervorrichtung ist der Halbleiterelektrodenabschnitt aus einem Halbleitermaterial, dessen Bandlücke kleiner als die des Halbleitersubstrates ist, zwischen dem Metallelektrodenabschnitt der oberen Elektrode aus einem Metallmaterial und jedem p-Halbleiterbereich des Halbleitersubstrates bereitgestellt. Somit ist es im Vergleich zu dem Fall, bei dem der Metallelektrodenabschnitt der oberen Elektrode unmittelbar mit jedem p-Halbleiterbereich des Halbleitersubstrates verbunden ist, möglich, den Kontaktwiderstand zwischen der oberen Elektrode und jedem p-Halbleiterbereich des Halbleitersubstrates zu verringern. Selbst wenn mit der vorstehend beschriebenen Halbleitervorrichtung ein Halbleitersubstrat mit einer großen Bandlücke verwendet wird, ist es möglich, einen Anstieg beim Durchlasswiderstand der Halbleitervorrichtung zu unterdrücken.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann das Halbleitersubstrat aus Siliziumcarbid ausgebildet sein. Siliziumcarbid weist eine relativ große Bandlücke auf. Wenn das Halbleitersubstrat aus Siliziumcarbid ausgebildet ist, ist es somit möglich, den Durchlasswiderstand der Halbleitervorrichtung aufgrund der Technologie gemäß der vorliegenden Ausgestaltung der Erfindung bedeutend zu verringern.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann der Halbleiterelektrodenabschnitt aus Germanium-Silizium ausgebildet sein. Wenn das Material des Halbleiterelektrodenabschnitts Germanium-Silizium ist, ist es möglich, den Halbleiterelektrodenabschnitt relativ leicht auszubilden.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann zumindest ein Teil einer Oberfläche jedes p-Halbleiterbereichs von der oberen Fläche des Halbleitersubstrates zurückgesetzt sein. Der Kontaktwiderstand zwischen der oberen Elektrode und jedem p-Halbleiterbereich des Halbleitersubstrates variiert in Abhängigkeit von der Dotierstoffkonzentration jedes p-Halbleiterbereichs. Das heißt, wenn die Dotierstoffkonzentration an dem Oberflächenschichtabschnitt jedes p-Halbleiterbereichs niedrig ist, steigt der Kontaktwiderstand zwischen der oberen Elektrode und jedem p-Halbleiterbereich des Halbleitersubstrates. Diesbezüglich gibt es eine Wahrscheinlichkeit, dass an dem Oberflächenschichtabschnitt jedes p-Halbleiterbereichs Dotierstoffe bei einem Vorgang zur Herstellung der Halbleitervorrichtung heraus diffundiert werden, und die Dotierstoffkonzentration kann dann verringert werden. Wenn aus diesem Grund der Oberflächenschichtabschnitt jedes p-Halbleiterbereichs vor der Ausbildung der oberen Elektrode zurückgesetzt wird, ist es möglich, einen Anstieg im Kontaktwiderstand zwischen der oberen Elektrode und jedem p-Halbleiterbereich zu verhindern.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann das Halbleitersubstrat von einer Seite benachbart zu einer unteren Fläche des Halbleitersubstrates gesehen eine hochdotierte n-Halbleiterschicht, die eine hohe Konzentration von n-Dotierstoffen enthält; eine mitteldotierte n-Halbleiterschicht, die eine mittlere Konzentration von n-Dotierstoffen enthält; und eine gering dotierte n-Halbleiterschicht, die eine geringe Konzentration von n-Dotierstoffen enthält, beinhalten. Dabei kann jeder p-Halbleiterbereich in der gering dotierten n-Halbleiterschicht des Halbleitersubstrates ausgebildet sein. Mit dieser Struktur neigt eine Verarmungsschicht dazu, sich von einer pn-Übergangsebene zwischen der gering dotierten n-Halbleiterschicht und jedem p-Halbleiterbereich auszudehnen, und daher wird der Leckstrom weiter unterdrückt, wenn die Halbleitervorrichtung in Sperrrichtung vorgespannt ist. Zudem kann das Intervall zwischen dem benachbarten p-Halbleiterbereichen erhöht werden, und es ist daher möglich, den Bereich zu erhöhen, indem die obere Elektrode einen Schottky-Kontakt mit dem Halbleitersubstrat aufweist.
  • Gemäß einer weiteren Ausgestaltung der Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, das die nachfolgend aufgeführten Schritte beinhaltet. Das Verfahren zur Herstellung der Halbleitervorrichtung umfasst einen Substratvorbereitungsschritt zum Vorbereiten eines n-Halbleitersubstrates; einen p-Bereichausbildungsschritt zum wiederholten Ausbilden eines p-Halbleiterbereiches in dem Halbleitersubstrat in zumindest einer Richtung parallel zu der Substratebene, um auf einer oberen Fläche des Halbleitersubstrates freigelegt zu sein; und einen Elektrodenausbildungsschritt zum Ausbilden einer oberen Elektrode auf der oberen Fläche des Halbleitersubstrates. Die bei dem Elektrodenausbildungsschritt ausgebildete obere Elektrode beinhaltet einen Metallelektrodenabschnitt aus einem Metallmaterial; sowie einen Halbleiterelektrodenabschnitt aus einem Halbleitermaterial, dessen Bandlücke kleiner als die des Halbleitersubstrates ist. Der Halbleiterelektrodenabschnitt ist auf jedem p-Halbleiterbereich bereitgestellt, der auf der oberen Fläche des Halbleitersubstrates freigelegt ist. Der Metallelektrodenabschnitt weist einen Schottky-Kontakt mit einem n-Halbleiterbereich auf, der auf der oberen Fläche des Halbleitersubstrates freigelegt ist, und steht in ohmschen Kontakt mit dem Halbleiterelektrodenabschnitt. Gemäß dem vorstehend beschriebenen Herstellungsverfahren ist es möglich, eine Halbleitervorrichtung herzustellen, deren Durchlasswiderstand relativ niedrig ist, selbst wenn ein Halbleitersubstrat mit einer großen Bandlücke verwendet wird.
  • Bei dem vorstehend beschriebenen Herstellungsverfahren kann der Elektrodenausbildungsschritt einen Metallelektrodenschichtausbildungsschritt zum Ausbilden einer Metallelektrodenschicht, die zumindest ein Teil des Metallelektrodenabschnitts ist, auf der oberen Fläche des Halbleitersubstrates; einen Ätzschritt zum Entfernen der Metallelektrodenschicht, die auf jedem auf der oberen Fläche des Halbleitersubstrates freigelegten p-Halbleiterbereich ausgebildet ist; sowie einen Halbleiterelektrodenausbildungsschritt zum Ausbilden des Halbleiterelektrodenabschnitts auf jedem auf der oberen Fläche des Halbleitersubstrates freigelegten p-Halbleiterbereich beinhalten. Bei dem Ätzschritt kann zumindest ein Teil eines Oberflächenschichtabschnitts jedes p-Halbleiterbereichs kontinuierlich zu der Entfernung der Metallelektrodenschicht weiter entfernt werden. Gemäß dem vorstehend beschriebenen Herstellungsverfahren wird der Oberflächenschichtabschnitt jedes p-Halbleiterbereichs, deren Dotierstoffkonzentration oftmals niedrig ist, entfernt. Somit ist es möglich, den Kontaktwiderstand zwischen der oberen Elektrode und jedem p-Halbleiterbereich des Halbleitersubstrates auf einen relativ niedrigen Wert zu drücken.
  • Gemäß den Ausgestaltungen der Erfindung ist es möglich, eine Halbleitervorrichtung und insbesondere eine Schottky-Diode mit Übergangsbarriere zu implementieren, deren Durchlasswiderstand relativ niedrig ist, wobei ein Halbleitersubstrat mit einer großen Bandlücke verwendet wird.
  • Die Merkmale, Vorteile und die technische und gewerbliche Bedeutung der Erfindung sind nachstehend anhand von Ausführungsbeispielen der Erfindung unter Bezugnahme auf die beiliegende Zeichnung ausführlich beschrieben, wobei gleiche Bezugszeichen gleiche Elemente bezeichnen. Es zeigen:
  • 1 eine Schnittansicht der Struktur einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung;
  • 2 eine Schnittansicht entlang der Linie II-II aus 1;
  • 3 ein Flussdiagramm, das den Ablauf eines Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der Erfindung darstellt;
  • 4 eine Ansicht zur Darstellung einer halb fertig gestellten Halbleitervorrichtung (Schritt S10);
  • 5 eine Ansicht zur Darstellung einer halb fertig gestellten Halbleitervorrichtung (Schritt S20 und Schritt S30);
  • 6 eine Ansicht zur Darstellung einer halb fertig gestellten Halbleitervorrichtung (Schritt S40);
  • 7 eine Ansicht zur Darstellung einer halb fertig gestellten Halbleitervorrichtung (Schritt S50);
  • 8 eine Ansicht zur Darstellung einer halb fertig gestellten Halbleitervorrichtung (Schritt S60);
  • 9 eine Ansicht zur Darstellung einer halb fertig gestellten Halbleitervorrichtung (Schritt S70); und
  • 10 eine graphische Darstellung einer Dotierstoffkonzentration in einem p-Halbleiterbereich in der Tiefenrichtung.
  • Zunächst sind Ausführungsbeispiele der Erfindung aufgelistet.
    • (1) Ein Halbleitersubstrat ist bevorzugt aus 4H-SiC (3,2 eV) oder 6H-SiC (2,9 eV) mit einer hexagonalen Kristallstruktur ausgebildet. Dabei ist eine Halbleiterelektrode bevorzugt aus 3C-SiC (2,2 eV), AIP (2,45 eV), ZnSe (2,5 eV), GaP (2,26 eV), AlaS (2,16 eV), GaAs (1,435 eV), Si (1,12 eV), InP (1,35 eV), GeSi (1,0 eV), Ge (0,67 eV), oder InSb (0,18 eV) ausgebildet. Hierbei repräsentieren die Zahlen mit Einheitsangabe in Klammern die Bandlücken der jeweiligen Halbleitermaterialien. Es versteht sich, dass das Halbleitermaterial für das Halbleitersubstrat nicht auf 4H-SiC beschränkt ist; es kann in Abhängigkeit von den für die Halbleitervorrichtung erforderlichen Eigenschaften zweckmäßig ausgewählt werden. Dabei ist die Halbleiterelektrode aus einem Halbleitermaterial mit einer Bandlücke ausgebildet, die kleiner als das Halbleitermaterial des Halbleitersubstrates ist.
    • (2) Ein p-Halbleiterbereich kann beispielsweise in einer Streifenform ausgebildet sein, so dass er in einer Richtung parallel zu der Substratebene wiederholt ausgebildet ist. Alternativ kann der p-Halbleiterbereich auch in einer Gitterform ausgebildet sein, so dass er in zwei Richtungen parallel zu der Substratebene wiederholt ausgebildet ist. Alternativ kann der p-Halbleiterbereich in einer Wabenstrukturform ausgebildet sein, so dass er in drei Richtungen parallel zu der Substratebene wiederholt ausgebildet ist.
    • (3) Eine obere Elektrode beinhaltet einen Metallelektrodenabschnitt aus einem Metallmaterial und einen Halbleiterelektrodenabschnitt aus einem Halbleitermaterial. Der Metallelektrodenabschnitt beinhaltet Schottky-Elektroden und eine Hauptmetallelektrode. Jede der Schottky-Elektroden ist auf einem n-Halbleiterbereich bereitgestellt, der auf der oberen Fläche des Halbleitersubstrates freigelegt ist, und weist einen Schottky-Kontakt mit dem n-Halbleiterbereich auf. Der Halbleiterelektrodenabschnitt ist auf jedem p-Halbleiterbereich bereitgestellt, der auf der oberen Fläche des Halbleitersubstrates freigelegt ist. Die Bandlücke des Halbleitermaterials des Halbleiterelektrodenabschnitts ist kleiner als die Bandlücke des Halbleitermaterials für das Halbleitersubstrat. Zumindest die Hauptmetallelektrode steht in ohmschen Kontakt mit dem Halbleiterelektrodenabschnitt.
    • (4) Ein Ätzvorgang, bei dem eine Metallelektrodenschicht entfernt wird, wird vorzugsweise durch reaktives Ionenätzen durchgeführt. Dadurch ist es möglich, das Entfernen der Metallelektrodenschicht und das Entfernen des Oberflächenschichtabschnitts jedes p-Halbleiterbereichs des Halbleitersubstrates aufeinanderfolgend durchzuführen.
  • Nachstehend ist ein Ausführungsbeispiel der Erfindung unter Bezugnahme auf die beiliegende Zeichnung beschrieben. 1 zeigt eine Schnittansicht der Struktur einer Halbleitervorrichtung 10 gemäß dem Ausführungsbeispiel der Erfindung. 2 zeigt eine Schnittansicht entlang der Linie II-II aus 1, und illustriert das Muster der in der Halbleitervorrichtung 10 ausgebildeten p-Halbleiterbereiche 42. Die Halbleitervorrichtung 10 ist eine sogenannte Schottky-Diode mit Übergangsbarriere (JBS) bei der eine Schottky-Barrierendiodenstruktur 12 und eine pn-Diodenstruktur 14 abwechselnd ausgebildet sind.
  • Gemäß 1 beinhaltet die Halbleitervorrichtung 10 hauptsächlich ein Halbleitersubstrat 30, eine auf der oberen Fläche 30a des Halbleitersubstrates ausgebildete obere Elektrode 20, sowie eine auf der unteren Fläche 30b des Halbleitersubstrates 30 ausgebildete untere Elektrode 50. Das Halbleitersubstrat 30 weist eine Kristallisation von Siliziumcarbid mit hexagonaler Kristallstruktur auf (typischerweise 4H-SiC oder 6H-SiC). Das Halbleitersubstrat 30 ist ein n-Halbleiterkristall, der mit n-Dotierstoffen dotiert ist. Das Halbleitersubstrat 30 umfasst von der Seite benachbart zu der unteren Fläche 30b gesehen eine Kontaktschicht 32, die eine hohe Konzentration von n-Dotierstoffen enthält, eine Driftschicht 34, die eine mittlere Konzentration von n-Dotierstoffen enthält, und eine gering dotierte Driftschicht 36, die eine geringe Konzentration von n-Dotierstoffen enthält. Bei dem vorliegenden Ausführungsbeispiel ist die Dotierstoffkonzentration der Kontaktschicht 32 auf 5 × 1019 cm–3 eingestellt, die Dotierstoffkonzentration der Driftschicht 34 ist auf 5 × 1015 cm–3 eingestellt, und die Dotierstoffkonzentration der gering dotierten Driftschicht 36 ist auf 5 × 1014 cm–3 eingestellt. Zudem beträgt die Dicke der Driftschicht 34 5 μm, und die Dicke der gering dotierten Driftschicht 36 beträgt 3 μm. Die Dicke der Kontaktschicht 32 ist nicht besonders beschränkt, und sie kann beispielsweise einige zehn bis mehrere hundert μm betragen (typische Waferdicke).
  • Die p+-Halbleiterbereiche 42 sind in dem Halbleitersubstrat 30 ausgebildet. Eine relativ hohe Konzentration von p-Dotierstoffen ist in die p+-Halbleiterbereiche 42 dotiert. Bei dem vorliegenden Ausführungsbeispiel verwenden die p-Dotierstoffe Aluminium, und die Konzentration der p-Dotierstoffe ist auf 1 × 1019 cm–3 eingestellt. Gemäß den 1 und 2 sind die p-Halbleiterbereiche 42 in der gering dotierten Driftschicht 36 ausgebildet. Die p-Halbleiterbereiche 42 sind in einem Streifen in transversaler Richtung der Zeichnung ausgebildet. Somit sind die gering dotierte Driftschicht 36 und der p-Halbleiterbereich 42 auf der oberen Fläche 30a des Halbleitersubstrates 30 abwechselnd freigelegt. Die Breite W jedes p-Halbleiterbereichs 42 und das Intervall S zwischen den benachbarten p-Halbleiterbereichen 42 sind nicht besonders beschränkt. Bei dem vorliegenden Ausführungsbeispiel beträgt die Breite W jedes p-Halbleiterbereichs 42 2 μm, und die Intervalle S zwischen den benachbarten p-Halbleiterbereichen 42 beträgt 5 μm. Zudem beträgt die Dicke jedes p-Halbleiterbereichs 42 ungefähr 1,5 μm.
  • Gemäß 1 sind die Oberflächen 42a der p-Halbleiterbereiche 42 von der oberen Fläche 30a des Halbleitersubstrates 30 zurückgesetzt, und deswegen weisen die Oberflächen 42a der p-Halbleiterbereiche 42 ein niedrigeres Niveau als die Oberfläche 36a der gering dotierten Driftschicht 36 auf. Dies bedeutet, dass es Stufen zwischen den Oberflächen 42a der p-Halbleiterbereiche 42 und der Oberfläche 36a der gering dotierten Driftschicht 36 gibt. Diese Stufen sind relativ klein und weisen jeweils eine Größe von ungefähr 100 nm bei dem vorliegenden Ausführungsbeispiel auf. Obwohl es nachstehend ausführlich beschrieben ist, werden diese Stufen aufgrund des Verfahrens zur Herstellung der Halbleitervorrichtung 10 ausgebildet. Diese Stufen werden durch Entfernen der Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 ausgebildet, die aufgrund von Ausdiffundieren bei einer Ausheilbehandlung eine geringe Dotierstoffkonzentration aufweisen.
  • Nachstehend ist die obere Elektrode 20 beschrieben. Die obere Elektrode 20 kann allgemein in einen Metallelektrodenabschnitt 22 und 26 aus einem Metallmaterial und in Halbleiterelektroden 24 aus einem Halbleitermaterial unterteilt werden. Der Metallelektrodenabschnitt 22 und 26 beinhaltet Schottky-Elektroden 22 aus Molybdän und eine Hauptmetallelektrode 26 aus Aluminium. Die Hauptmetallelektrode 26 ist auf den Schottky-Elektroden 22 und den Halbleiterelektroden 24 ausgebildet. Die Hauptmetallelektrode 26 und die Schottky-Elektroden 22 stehen in ohmschen Kontakt mit den Halbleiterelektroden 24. Die Schottky-Elektroden 22 sind auf der gering dotierten Driftschicht 36 bereitgestellt, die auf der oberen Fläche 30a des Halbleitersubstrates 30 freigelegt ist. Die Schottky-Elektroden 22 sind aus einem Metallmaterial ausgebildet und weisen einen Schottky-Kontakt mit der gering dotierten Driftschicht 36 auf. Die Schottky-Elektroden 22 können beispielsweise aus Titan (Ti), Molybdän (Mo) oder Nickel (Ni) ausgebildet sein. Die Schottky-Elektroden 22 nach dem vorliegenden Ausführungsbeispiel sind aus Molybdän ausgebildet.
  • Die Halbleiterelektroden 24 sind auf den p-Halbleiterbereichen 42 bereitgestellt, die auf der oberen Fläche 30a des Halbleitersubstrates 30 freigelegt sind. Das Halbleitermaterial der Halbleiterelektroden 24 weist eine kleinere Bandlücke als die von 4H-(oder 6H-)Siliziumcarbid auf, das das Halbleitersubstrat 30 ausbildet. Die Halbleiterelektroden 24 nach dem vorliegenden Ausführungsbeispiel sind aus Germanium-Silizium ausgebildet. Dabei ist die Bandlücke von 4H-Siliziumcarbid (4H-SiC) 3,2 eV, die Bandlücke von 6H-Siliziumcarbid (6H-SiC) ist 3,2 eV und die Bandlücke von Germanium-Silizium (SiGe) ist 1,0 eV.
  • Die untere Elektrode 50 steht in ohmschen Kontakt mit der Kontaktschicht 32 des Halbleitersubstrates 30. Die untere Elektrode 50 kann die bekannte Struktur einer ohmschen Kontaktelektrode verwenden. Die untere Elektrode 50 kann beispielsweise ein laminierter Körper aus Ti/Ni/Au oder ein laminierter Körper aus NiSi/Ni/Au sein.
  • Gemäß vorstehender Beschreibung sind bei der Halbleitervorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel die Schottky-Barrierendiodenstruktur 12 und die pn-Diodenstruktur 14 in einer Richtung parallel zu der Substratebene abwechselnd ausgebildet. Es versteht sich, dass die Schottky-Barrierendiodenstruktur 12 der Bereich ist, in dem ein n-Halbleiterbereich (gering dotierte Driftschicht 36) auf der oberen Fläche 30a des Halbleitersubstrates 30 freigelegt ist, und in dem die Schottky-Elektrode 22 in der oberen Elektrode 20 ausgebildet ist. Andererseits ist die pn-Diodenstruktur 14 der Bereich, in dem der p-Halbleiterbereich 42 auf der oberen Fläche 30a des Halbleitersubstrates 30 freigelegt ist, und in dem die Halbleiterelektrode 24 in der oberen Elektrode 20 ausgebildet ist. Wenn die Halbleitervorrichtung 10 in Sperrrichtung vorgespannt ist (wenn die obere Elektrode 20 ein niedriges elektrisches Potenzial aufweist), dehnen sich Verarmungsschichten von den pn-Übergangsebenen zwischen den p-Halbleiterbereichen 42 und der geringdotierten Driftschicht 36 aus, und dann ist die gering dotierte Driftschicht 36, die an die Schottky-Elektroden 22 angrenzt, verarmt. Dies verbessert das Auftreten von Leckstrom und geringem Überspannungswiderstand in jeder Schottky-Barrierendiodenstruktur 12. Wenn andererseits die Halbleitervorrichtung 10 in Durchlassrichtung vorgespannt ist, wird ein Spannungsabfall in Durchlassrichtung (Durchlasswiderstand) durch jede Schottky-Barrierendiodenstruktur 12 unterdrückt. Die Halbleitervorrichtung 10 nach dem vorliegenden Ausführungsbeispiel beinhaltet die Halbleiterelektroden 24 aus einem Material, dessen Bandlücke kleiner als die des Halbleitersubstrates 30 ist. Der Metallelektrodenabschnitt 22 und 26 der oberen Elektrode 20 ist elektrisch kontinuierlich zu den p-Halbleiterbereichen 42 durch die Halbleiterelektroden 24 ausgebildet. Dadurch ist beispielsweise im Vergleich zu dem Fall, bei dem der Metallelektrodenabschnitt 22 und 26 unmittelbar mit den p-Halbleiterbereichen 42 aus Molybdän oder Aluminium verbunden ist, möglich, den Kontaktwiderstand zwischen der oberen Elektrode 20 und den p-Halbleiterbereichen 42 zu reduzieren. Insbesondere weil bei dem vorliegenden Ausführungsbeispiel das Halbleitersubstrat 30 aus Siliziumcarbid ausgebildet ist, das eine relativ große Bandlücke aufweist, ist die vorstehend beschriebene Wirkung, das heißt eine Reduktion im Kontaktwiderstand, signifikant groß. Wenn beispielsweise die Hauptmetallelektrode 26 aus Aluminium unmittelbar mit den p-Halbleiterbereichen 42 aus Siliziumcarbid verbunden wird, beträgt die Barrierenhöhe an jeder Übergangsebene 2,5 eV, wohingegen wenn die Halbleiterelektroden 24 aus Germanium-Silizium mit den p-Halbleiterbereichen 42 aus Siliziumcarbid verbunden werden, kann die Barrierenhöhe an jeder Übergangsebene signifikant auf 0,8 eV reduziert werden.
  • Bei der Halbleitervorrichtung 10 nach dem vorliegenden Ausführungsbeispiel werden ferner die Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 vor der Ausbildung der Halbleiterelektroden 24 bei dem nachstehend beschriebenen Herstellungsverfahren entfernt. Die Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 neigen zu einer Abnahme in der Dotierstoffkonzentration aufgrund von Herausdiffundieren. Wenn dann die Dotierstoffkonzentration an den Oberflächenschichtabschnitten der p-Halbleiterbereiche 42 abnimmt, steigt der Kontaktwiderstand zwischen den p-Halbleiterbereichen 42 und den Halbleiterelektroden 24. Durch Entfernen der Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 vor der Ausbildung der Halbleiterelektroden 24 ist es somit möglich, einen Anstieg im Kontaktwiderstand zwischen den p-Halbleiterbereichen 42 und den Halbleiterelektroden 24 zu vermeiden. Dabei weist die obere Fläche 30a des Halbleitersubstrates 30 eine derartige charakteristische Erscheinung auf, dass zumindest ein Teil der Oberflächen 42a der p-Halbleiterbereiche 42 ein niedrigeres Niveau als die gering dotierte Driftschicht 36 aufweist (dass heißt, es sind Stufen ausgebildet), wie es bei der Halbleitervorrichtung 10 nach dem vorliegenden Ausführungsbeispiel der Fall ist.
  • Zudem sind bei der Halbleitervorrichtung 10 nach dem vorliegenden Ausführungsbeispiel zwei Driftschichten 34 und 36 mit unterschiedlichen Dotierstoffkonzentrationen in dem Halbleitersubstrat 30 ausgebildet. Dadurch ist die Konzentration von n-Dotierstoffen um die p-Halbleiterbereiche 42 relativ niedrig, und die Konzentration von n-Dotierstoffen ist an Orten, die fern von den p-Halbleiterbereichen 42 liegen, relativ hoch. Wenn die Konzentration von n-Dotierstoffen um die p-Halbleiterbereiche 42 relativ niedrig ist, dehnen sich Verarmungsschichten leicht von den pn-Übergangsebenen aus, wenn die Halbleitervorrichtung 10 in Sperrrichtung vorgespannt wird. Wenn beispielsweise die Dotierstoffkonzentration der gering dotierten Driftschicht 36 auf 5 × 1015 cm–3 eingestellt wird, beträgt die Breite, auf die sich jede Verarmungsschicht ausdehnt, 0,73 μm. Somit kann das Intervall S zwischen den benachbarten p-Halbleiterbereichen 42 auf 1,46 μm erhöht werden. Wenn ferner die Dotierstoffkonzentration der gering dotierten Driftschicht 36 auf 5 × 1014 cm–3 eingestellt wird, beträgt die Breite, um die sich jede Verarmungsschicht ausdehnt, 2,31 μm. Somit kann das Intervall S zwischen den benachbarten p-Halbleiterbereichen 42 auf 4,62 μm erhöht werden. Wenn das Intervall S zwischen den benachbarten p-Halbleiterbereichen 42 erhöht wird, steigt die Fläche jeder Schottky-Barrierendiodenstruktur 12 an, und es wird daher möglich, den Durchlasswiderstand der Halbleitervorrichtung 10 auf einen geringeren Wert zu drücken. Wenn jedoch die Dotierstoffkonzentration des Halbleitersubstrates 30 verringert wird, steigt der Durchlasswiderstand des Halbleitersubstrates 30 an. Aus diesen Gründen wird die Dotierstoffkonzentration des Halbleitersubstrates 30 in dessen Dickenrichtung variiert, die Konzentration der n-Dotierstoffe ist um die p-Halbleiterbereiche 42 relativ gering, und die Konzentration der n-Dotierstoffe ist an von den p-Halbleiterbereichen 42 entfernt liegenden Orten relativ hoch, wie es bei dem vorliegenden Ausführungsbeispiel der Fall ist. Somit ist es möglich, die Halbleitervorrichtung 10 zu implementieren, deren Durchlasswiderstand bedeutend verringert ist.
  • Nachstehend ist das Verfahren zum Herstellen der Halbleitervorrichtung 10 beschrieben. 3 zeigt ein Flussdiagramm des Ablaufs des Verfahrens zum Herstellen der Halbleitervorrichtung 10. Nachstehend ist anhand des in 3 gezeigten Flussdiagramms das Verfahren zum Herstellen der Halbleitervorrichtung 10 ausführlich beschrieben. Zunächst wird gemäß 4 bei Schritt S10 das n-Halbleitersubstrat vorbereitet. Die Kristallstruktur des Halbleitersubstrates 30 ist beispielsweise bevorzugt ein hexagonaler Kristall (4H-Struktur oder 6H-Struktur). Die Kontaktschicht 32, die Driftschicht 34 und die gering dotierte Driftschicht 36 sind in dem Halbleitersubstrat 30 in dieser Reihenfolge von der Seite benachbart zu der unteren Fläche 30b aus ausgebildet. Die Kontaktschicht 32 enthält eine hohe Konzentration an n-Dotierstoffen. Die Driftschicht 34 enthält eine mittlere Konzentration von n-Dotierstoffen. Die gering dotierte Driftschicht 36 enthält eine geringe Konzentration von n-Dotierstoffen. Das Verfahren zum Herstellen der Halbleitervorrichtung 30 ist nicht besonders beschränkt. Bei dem vorliegenden Ausführungsbeispiel wird ein n-Siliziumcarbidwafer (4H-Struktur), der die Kontaktschicht 32 sein wird, vorbereitet, und dann werden die Driftschicht 34 und die gering dotierte Driftschicht 36 nacheinander durch epitaktisches Kristallwachstum ausgebildet. Dabei beträgt die Dotierstoffkonzentration des Siliziumcarbidwafers 5 × 1019 cm–3, die Dotierstoffkonzentration der Driftschicht 34 beträgt 5 × 1015 cm–3, und die Dotierstoffkonzentration der gering dotierten Driftschicht 36 beträgt 5 × 1014 cm–3. Zudem beträgt die Dicke der Driftschicht 34 5 μm, und die Dicke der gering dotierten Driftschicht 36 beträgt 3 μm.
  • Danach werden bei Schritt S20 und bei Schritt S30 p-Dotierstoffe in das Halbleitersubstrat 30 dotiert, um dadurch die p-Halbleiterbereiche 42 und die Schutzringe 44 auszubilden. Zunächst wird gemäß 5 bei Schritt S20 Aluminium als ein p-Dotierstoff von der oberen Fläche 30a des Halbleitersubstrates 30 ionenimplantiert. Nachfolgend wird bei Schritt S30 eine Ausheilbehandlung durchgeführt, bei der das Halbleitersubstrat 30 auf etwa 1600°C erwärmt wird. Dadurch werden die p-Halbleiterbereiche 42 und die Schutzringe 44 so ausgebildet, dass sie diffundierte p-Dotierstoffe beinhalten. Gemäß vorstehender Beschreibung sind die p-Halbleiterbereiche 42 in einem Streifen ausgebildet (vergleiche 2). Somit sind in dem Halbleitersubstrat 30 der p-Halbleiterbereich und der n-Halbleiterbereich in einer Richtung parallel zu der Substratebene abwechselnd angeordnet. Die Dotierstoffkonzentration, die Breite W, das Intervall S und die Tiefe D der p-Halbleiterbereiche 42 können in Abhängigkeit von den erforderlichen Eigenschaften zweckmäßig eingestellt werden. Bei dem vorliegenden Ausführungsbeispiel ist die Dotierstoffkonzentration jedes p-Halbleiterbereichs 42 auf 1 × 1019 cm–3 eingestellt, die Breite W ist auf 2 μm eingestellt, das Intervall S ist auf 5 μm eingestellt, und die Tiefe D ist auf 1,5 μm eingestellt. Bei dem vorliegenden Ausführungsbeispiel ist das Intervall S zwischen den benachbarten p-Halbleiterbereichen 42 so ausgebildet, dass es breiter als die Breite W jedes p-Halbleiterbereichs 42 ist, um dadurch die Fläche jeder Schottky-Barrierendiodenstruktur 12 zu erhöhen.
  • Das Ausbildungsmuster der p-Halbleiterbereiche 42 ist nicht auf Streifen beschränkt. Die p-Halbleiterbereiche 42 können beispielsweise in einem Gittermuster oder in einem Wabenstrukturmuster ausgebildet sein. Wenn die p-Halbleiterbereiche 42 in einem Gittermuster ausgebildet sind, sind der p-Halbleiterbereich und der n-Halbleiterbereich abwechselnd in zwei Richtungen parallel zu der Substratebene in dem Halbleitersubstrat 30 angeordnet. Wenn die p-Halbleiterbereiche 42 in einem Wabenstrukturmuster ausgebildet sind, sind der p-Halbleiterbereich und der n-Halbleiterbereich in drei Richtungen parallel zu der Substratebene in dem Halbleitersubstrat 30 abwechselnd angeordnet. Das Ausbildungsmuster der p-Halbleiterbereiche 42 kann verschiedene Muster verwenden, welche eine sogenannte Superübergangsstruktur implementieren.
  • Danach wird gemäß 6 bei Schritt S40 eine Schottky-Elektrodenschicht 22a auf der oberen Fläche 30a des Halbleitersubstrates 30 ausgebildet. Die Schottky-Elektrodenschicht 22a ist eine Metallschicht, welche zu den Schottky-Elektroden 22 wird. Bei dem vorliegenden Ausführungsbeispiel ist eine Molybdänschicht als die Schottky-Elektrodenschicht 22a ausgebildet. Die Schottky-Elektrodenschicht 22a kann beispielsweise durch Vakuumverdampfung ausgebildet werden. Dann wird gemäß 7 bei Schritt S50 ein reaktiver Ionenätzvorgang (RIE) durchgeführt, um dadurch die auf den p-Halbleiterbereichen 42 ausgebildete Schottky-Elektrodenschicht 22a zu entfernen. Dadurch werden die Schottky-Elektroden 22 so ausgebildet, dass sie einen Schottky-Kontakt mit der gering dotierten Driftschicht 36 aufweisen. Bei dem reaktiven Ionenätzvorgang bei Schritt S50 werden ferner die Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 zusammen mit der auf dem p-Halbleiterbereich 42 angeordneten Schottky-Elektrodenschicht 22a entfernt. Die Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 werden kontinuierlich zu der Entfernung der Schottky-Elektrodenschicht 22a entfernt. Die Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 können beispielsweise bis zu einer Tiefe von 100 nm entfernt werden. Durch Entfernen der Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 werden die Oberflächen 42a der p-Halbleiterbereiche 42 von der oberen Fläche 30a des Halbleitersubstrates 30 zurückgesetzt, und dann werden Stufen zwischen den Oberflächen 42a der p-Halbleiterbereiche 42 und den Oberflächen 36a der gering dotierten Driftschichten 36 ausgebildet.
  • Nachstehend ist der Grund beschrieben, warum die Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 entfernt werden. Bei der Ausheilbehandlung nach dem vorstehend beschriebenen Schritt S30 wird das Halbleitersubstrat 30 auf eine hohe Temperatur erwärmt und aktiviert. Das aktivierte Halbleitersubstrat 30 enthält die ionenimplantierten p-Dotierstoffe (Aluminium) in den Kristallen des Halbleitersubstrates 30. Zu diesem Zeitpunkt tritt ein Herausdiffundieren, bei dem die p-Dotierstoffe nach außen ausgestoßen werden, an den Oberflächenschichtabschnitten der p-Halbleiterbereiche 42 auf. Folglich weisen gemäß 10 die Oberflächenschichtabschnitte (flacher Bereich von der oberen Fläche 30a des Halbleitersubstrates 30 bis zu einer Tiefe von mehreren zehn nm) der p-Halbleiterbereiche 42 eine geringe Konzentration an Dotierstoffen auf. Wenn die Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 eine geringe Dotierstoffkonzentration aufweisen, steigt der Kontaktwiderstand zwischen den p-Halbleiterbereichen 42 und den Halbleiterelektroden 24, die später ausgebildet werden, an. Aus diesem Grund werden die Oberflächenschichtabschnitte der p-Halbleiterbereiche 42 nach der Ausheilbehandlung bei Schritt S30 entfernt. Somit ist möglich, einen Anstieg im Kontaktwiderstand zwischen den p-Halbleiterbereichen 42 und den Halbleiterelektroden 24 zu vermeiden.
  • Danach werden gemäß 8 bei Schritt S60 die Halbleiterelektroden 24 aus Germanium-Silizium auf den p-Halbleiterbereichen 42 ausgebildet, die auf der oberen Fläche 30a des Halbleitersubstrates 30 freigelegt sind. Es versteht sich, dass das Material der Halbleiterelektroden 24 vorzugweise Germanium-Silizium ist; anstatt dessen kann gemäß vorstehender Beschreibung ein anderes Halbleitermaterial, dessen Bandlücke kleiner als die des Materials des Halbleitersubstrates 30 (vorliegend 4H-Siliziumcarbid) ist, ebenso verwendet werden. Die Halbleiterelektroden 24 können beispielsweise durch chemische Gasphasenabscheidung (CVD) in einer Atmosphäre von 400°C ausgebildet werden. Zudem kann die Dicke jeder Halbleiterelektrode 24 beispielsweise auf 300 nm eingestellt sein. Die Halbleiterelektroden 24 werden auf den p-Halbleiterbereichen 42 ausgebildet, nachdem die Oberflächenschichtabschnitte entfernt worden sind (Schritt S50). Dadurch ist möglich, den Kontaktwiderstand zwischen den Halbleiterelektroden 24 und den p-Halbleiterbereichen 42 relativ zu reduzieren.
  • Dann wird gemäß 9 bei Schritt S70 die Hauptmetallelektrode 26 aus Aluminium auf den Schottky-Elektroden 22 und den Halbleiterelektroden 24 ausgebildet. Es versteht sich, dass das Material der Hauptmetallelektrode 26 nicht auf Aluminium beschränkt ist; anstatt dessen kann ein anderes Metallmaterial verwendet werden. Die Hauptmetallelektrode 26 kann beispielsweise durch Zerstäuben ausgebildet sein. Zudem kann die Dicke der Hauptmetallelektrode 26 beispielsweise auf 3 μm eingestellt werden. Schließlich wird bei Schritt S80 die untere Elektrode 50 ausgebildet, um dadurch die in 1 gezeigte Struktur der Halbleitervorrichtung 10 zu erhalten.
  • Vorstehend sind spezifische Ausführungsbeispiele der Erfindung ausführlich beschrieben; diese sind nur illustrativ und schränken den Bereich der beigefügten Ansprüche nicht ein. Der Bereich der Ansprüche umfasst außerdem verschiedene Abwandlungen und Abweichungen zu den vorstehend dargestellten spezifischen Ausführungsbeispielen. Die vorliegend in der Beschreibung und Zeichnungen beschriebenen technischen Elemente sind entweder alleine oder in verschiedenen Kombinationen technisch vorteilhaft, und sind nicht auf die in den Patentansprüchen zum Zeitpunkt der Einreichung der Anmeldung definierten Kombinationen beschränkt. Zudem erzielen die in der Beschreibung oder Zeichnung illustrierten Technologien gleichzeitig verschiedene Wirkungen; und es ist ebenfalls technisch vorteilhaft, wenn eine der verschiedenen Wirkungen erzielt wird.
  • Eine Halbleitervorrichtung beinhaltet ein n-Halbleitersubstrat 30 und eine auf einer oberen Fläche des Halbleitersubstrates 30 ausgebildete obere Elektrode 20. Ein p-Halbleiterbereich 42 ist in dem Halbleitersubstrat 30 in zumindest einer Richtung parallel zu der Substratebene wiederholt ausgebildet, so dass er auf deren oberer Fläche freigelegt ist. Die obere Elektrode 20 beinhaltet einen Metallelektrodenabschnitt 22; und ein Halbleiterelektrodenabschnitt 24 aus einem Halbleitermaterial, dessen Bandlücke kleiner als die des Halbleitersubstrates 30 ist. Der Halbleiterelektrodenabschnitt 24 ist auf jedem auf der oberen Fläche des Halbleitersubstrates 30 freigelegten p-Halbleiterbereich 42 bereitgestellt. Der Metallelektrodenabschnitt 22 weist einen Schottky-Kontakt mit einem auf der oberen Fläche des Halbleitersubstrates 30 freigelegten n-Halbleiterbereich 36 auf, und steht in ohmschen Kontakt mit dem Halbleiterelektrodenabschnitt 24. Mit der Halbleitervorrichtung kann der Durchlasswiderstand einer Schottky-Diode mit Übergangsbarriere verringert werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2003-510817 [0002]
    • - JP 2003-510817 A [0002, 0003]

Claims (7)

  1. Halbleitervorrichtung mit einem n-Halbleitersubstrat (30) und einer auf einer oberen Fläche des Halbleitersubstrates (30) ausgebildeten oberen Elektrode (20), wobei ein p-Halbleiterbereich (42) in dem Halbleitersubstrat (30) in zumindest einer Richtung parallel zu der Substratebene wiederholt ausgebildet ist, so dass er auf einer oberen Fläche des Halbleitersubstrates (30) freigelegt ist, dadurch gekennzeichnet, dass die obere Elektrode (20) einen Metallelektrodenabschnitt (22) aus einem Metallmaterial; und einen Halbleiterelektrodenabschnitt (24) aus einem Halbleitermaterial beinhaltet, dessen Bandlücke kleiner als die des Halbleitersubstrates (30) ist, der Halbleiterelektrodenabschnitt (24) auf jedem p-Halbleiterbereich (42) bereitgestellt ist, der auf der oberen Fläche des Halbleitersubstrates (30) freigelegt ist, und der Metallelektrodenabschnitt (22) einen Schottky-Kontakt mit einem n-Halbleiterbereich (36) aufweist, der auf der oberen Fläche des Halbleitersubstrates (30) freigelegt ist, und in ohmschen Kontakt mit dem Halbleiterelektrodenabschnitt (24) steht.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleitersubstrat 30 aus Siliziumcarbid ausgebildet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Halbleiterelektrodenabschnitt (24) aus Germanium-Silizium ausgebildet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass zumindest ein Teil einer Oberfläche jedes p-Halbleiterbereichs (42) von der oberen Fläche des Halbleitersubstrates (30) zurückgesetzt ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Halbleitersubstrat (30) von einer Seite benachbart zu einer unteren Fläche des Halbleitersubstrates (30) gesehen eine hochdotierte n-Halbleiterschicht (32), die eine hohe Konzentration von n-Dotierstoffen enthält; eine medium dotierte n-Halbleiterschicht (34), die eine mittlere Konzentration von n-Dotierstoffen enthält; und eine gering dotierte n-Halbleiterschicht (36), die eine geringe Konzentration von n-Dotierstoffen enthält, beinhaltet, und jeder p-Halbleiterbereich (42) in der gering dotierten n-Halbleiterschicht (36) des Halbleitersubstrates (30) ausgebildet ist.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch: einen Substratvorbereitungsschritt zum Vorbereiten eines n-Halbleitersubstrates (30); einen p-Bereichausbildungsschritt zum wiederholten Ausbilden eines p-Halbleiterbereichs (42) in dem Halbleitersubstrat (30) in zumindest einer Richtung parallel zu der Substratebene, so dass er auf einer oberen Fläche des Halbleitersubstrates (30) freigelegt ist; und einem Elektrodenausbildungsschritt zum Ausbilden einer oberen Elektroden (20) auf der oberen Fläche des Halbleitersubstrates (30), wobei die obere Elektrode (20) einen Metallelektrodenabschnitt (22) aus einem Metallmaterial; und einen Halbleiterelektrodenabschnitt (24) aus einem Halbleitermaterial, dessen Bandlücke kleiner als die des Halbleitersubstrats (30) ist, beinhaltet, der Halbleiterelektrodenabschnitt (24) auf jedem p-Halbleiterbereich (42) bereitgestellt ist, der auf der oberen Fläche des Halbleitersubstrates (30) freigelegt ist, und der Metallelektrodenabschnitt (22) einen Schottky-Kontakt mit einem n-Halbleiterbereich (36) aufweist, der auf der oberen Fläche des Halbleitersubstrates (30) freigelegt ist, und sich in ohmschem Kontakt mit dem Halbleiterelektrodenabschnitt (24) befindet.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass der Elektrodenausbildungsschritt einen Metallelektrodenschichtausbildungsschritt zum Ausbilden einer Metallelektrodenschicht, die zumindest ein Teil des Metallelektrodenabschnitts (22) ist, auf der oberen Fläche des Halbleitersubstrats (30); einen Ätzschritt zum Entfernen der Metallelektrodenschicht, die auf jedem auf der oberen Fläche des Halbleitersubstrates freigelegten p-Halbleiterbereich ausgebildet ist; und einen Halbleiterelektrodenausbildungsschritt zum Ausbilden des Halbleiterelektrodenabschnitts auf jedem auf der oberen Fläche des Halbleitersubstrates freigelegten p-Halbleiterbereich beinhaltet, und bei dem Ätzschritt zumindest ein Teil eines Oberflächenschichtabschnitts jedes p-Halbleiterbereichs kontinuierlich zu der Entfernung der Metallelektrodenschicht weiter entfernt wird.
DE102008055153A 2007-12-25 2008-12-23 Halbleitervorrichtung und Verfahren zu deren Herstellung Withdrawn DE102008055153A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007331621A JP2009158519A (ja) 2007-12-25 2007-12-25 半導体装置及びその製造方法
JP2007-331621 2007-12-25

Publications (1)

Publication Number Publication Date
DE102008055153A1 true DE102008055153A1 (de) 2009-07-09

Family

ID=40719531

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008055153A Withdrawn DE102008055153A1 (de) 2007-12-25 2008-12-23 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US20090160008A1 (de)
JP (1) JP2009158519A (de)
DE (1) DE102008055153A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009034953B4 (de) 2008-08-05 2022-03-03 Denso Corporation Halbleitervorrichtung und Verfahren zu deren Fertigung

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007595B (zh) * 2008-04-15 2013-12-25 住友电气工业株式会社 半导体器件及其制造方法
JP5408929B2 (ja) * 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法
JP5453867B2 (ja) * 2009-03-24 2014-03-26 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP5518402B2 (ja) * 2009-08-31 2014-06-11 新電元工業株式会社 半導体装置
KR101051578B1 (ko) * 2009-09-08 2011-07-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP5072991B2 (ja) * 2010-03-10 2012-11-14 株式会社東芝 半導体装置
KR101702982B1 (ko) * 2010-07-19 2017-02-06 삼성에스디아이 주식회사 태양 전지 및 그 제조 방법
JP5674366B2 (ja) * 2010-07-26 2015-02-25 新電元工業株式会社 ショットキーバリアダイオード及びその製造方法
JP5591151B2 (ja) * 2011-02-28 2014-09-17 三菱電機株式会社 炭化珪素ジャンクションバリアショットキーダイオードおよびその製造方法
WO2012157679A1 (ja) * 2011-05-18 2012-11-22 ローム株式会社 半導体装置およびその製造方法
US9455326B2 (en) 2012-02-15 2016-09-27 Fuji Electric Co., Ltd. Wide bandgap semiconductor device
KR101416361B1 (ko) * 2012-09-14 2014-08-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US8836090B1 (en) * 2013-03-01 2014-09-16 Ixys Corporation Fast recovery switching diode with carrier storage area
JP5865860B2 (ja) 2013-03-25 2016-02-17 株式会社東芝 半導体装置
EP3038162B1 (de) * 2014-12-24 2019-09-04 ABB Schweiz AG Sperrschicht-Schottky-Gleichrichter
US9502522B1 (en) * 2016-02-29 2016-11-22 Chongqing Pingwei Enterprise Co., Ltd. Mass production process of high voltage and high current Schottky diode with diffused design
US20190371885A1 (en) * 2017-01-25 2019-12-05 Rohm Co., Ltd. Semiconductor device
JP7132719B2 (ja) * 2018-01-19 2022-09-07 ローム株式会社 半導体装置
US11374094B2 (en) * 2018-08-29 2022-06-28 Wuxi Nce Power Co., Ltd Silicon carbide diode having high surge current capability and manufacturing method thereof
EP3712962B1 (de) * 2019-03-22 2023-06-07 STMicroelectronics S.r.l. Halbleiter-mps-diode mit reduziertem stromverdichtungseffekt und deren herstellungsverfahren
US11728439B2 (en) * 2020-04-20 2023-08-15 Xiaotian Yu Merged PiN Schottky (MPS) diode with plasma spreading layer and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510817A (ja) 1999-09-22 2003-03-18 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5036342B1 (de) * 1973-05-19 1975-11-22
JP3523156B2 (ja) * 2000-06-30 2004-04-26 株式会社東芝 半導体装置及びその製造方法
JP2002252233A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4126359B2 (ja) * 2002-03-01 2008-07-30 新電元工業株式会社 炭化けい素ショットキーダイオードおよびその製造方法
JP2005079233A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd ショットキーダイオードとその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510817A (ja) 1999-09-22 2003-03-18 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009034953B4 (de) 2008-08-05 2022-03-03 Denso Corporation Halbleitervorrichtung und Verfahren zu deren Fertigung

Also Published As

Publication number Publication date
US20090160008A1 (en) 2009-06-25
JP2009158519A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
DE102008055153A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009034953B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112010005626B4 (de) Halbleitervorrichtung
DE102008021430B4 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE112013004533B4 (de) Siliziumkarbid-Halbleitereinrichtung mit Sperrschicht-Schottky-Diode
DE102008029624A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102008017065A1 (de) SiC-Halbleitervorrichtung mit Außenumfangsstruktur
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013003135T5 (de) Halbleiterbauelement mit großer Bandlücke und Verfahren zum Herstellen desselben
DE19824514A1 (de) Diode und Verfahren zu ihrer Herstellung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102013019851B4 (de) Schottky-Diode mit reduzierter Flussspannung
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE102010063806B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE112015004492T5 (de) Halbleitervorrichtung
DE112015002939T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008019370A1 (de) SIC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode und Verfahren zu deren Fertigung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102009002576B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
EP2786418B1 (de) Hochspannungs-trench-junction-barrier-schottkydiode
DE102009012855A1 (de) Diode mit Schottky-Übergang und PN-Übergang und Verfahren zum Herstellen derselben
DE112011104631T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701