JP5518402B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5518402B2 JP5518402B2 JP2009200347A JP2009200347A JP5518402B2 JP 5518402 B2 JP5518402 B2 JP 5518402B2 JP 2009200347 A JP2009200347 A JP 2009200347A JP 2009200347 A JP2009200347 A JP 2009200347A JP 5518402 B2 JP5518402 B2 JP 5518402B2
- Authority
- JP
- Japan
- Prior art keywords
- point
- semiconductor
- line segment
- shows
- forward voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 144
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000926 separation method Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 12
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000004364 calculation method Methods 0.000 description 57
- 238000004088 simulation Methods 0.000 description 37
- 230000000694 effects Effects 0.000 description 8
- 238000013213 extrapolation Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000005421 electrostatic potential Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、電流特性を改善した半導体装置に関する。
ショットキーバリアダイオードなどの整流機能を有する半導体装置において、半導体装置の動作を安定させるために各種電気的特性の向上が課題となっている。そのような電気的特性を向上させる半導体装置として、例えば、特許文献１には、逆方向バイアスが印加されたときの電流電圧特性向上させる半導体整流素子（ＪＢＳ；Junction Barrier Schottky）が示されており、特許文献２には、逆方向サージ耐量の向上を図るＭＰＳ（Merged Pin Schottky）ダイオードの構成が示されている。
上述のように、ＭＰＳダイオードにおける電気的特性として耐圧の向上、逆方向サージ耐量の向上を図る改善が図られているが、ＭＰＳダイオードにおけるショットキーダイオード部分の順方向バイアスに対する電圧降下と、ＰＮ接合ダイオード部分の順方向バイアスに対する電圧降下とが異なるので、順方向バイアスが加えられている場合、ショットキーダイオードのみが通電の状態と、ショットキーダイオード及びＰＮ接合ダイオードが共に通電の状態とが存在する。順方向に印加する電圧を大きくした場合に、ショットキーダイオードのみが通電の状態から、ショットキーダイオード及びＰＮ接合ダイオードが共に通電の状態に切り替わる電圧値を超えると、ＭＰＳダイオードに印加する電圧に対する電流の変化率が増加すると共に、印加される電圧に対する電流値の特性が変化してしまう。
例えば、低電圧にて駆動する低消費電力が要求される回路、装置などにおいては、前述の電圧値を境に順方向電流の特性が変化することは好ましくなく、低電圧域において順方向電流の特性が改善されたＭＰＳダイオードが望まれていた。
本発明は、上記問題を解決すべくなされたもので、その目的は、順方向バイアスに対する順方向電流の特性を向上させた半導体装置を提供することにある。
上記問題を解決するために、本発明は、第１導電型の半導体層と、該半導体層の表面に所定の離間間隔を有して設けられた第２導電型の半導体領域と、該半導体層及び該半導体領域の表面上に設けられた金属層とを備え、該金属層は、前記半導体層との界面においてショットキー障壁を成し、前記半導体領域との界面においてオーミック接触を成す半導体装置において、前記半導体装置をＭＰＳダイオードとし、前記半導体層を炭化珪素で構成し、前記金属層をチタン、タングステン又はクロムのいずれかで構成し、前記半導体層における不純物濃度を１×１０１６ｃｍ−３とし、前記半導体領域における不純物濃度を１×１０１９ｃｍ−３とした場合に、前記半導体領域の横幅寸法Ｄ１［μｍ］と前記半導体領域の離間間隔Ｄ２［μｍ］との比ｒ（＝Ｄ２／Ｄ１）、及び前記半導体領域の厚さ方向における深さｄｐ１の組合せ（ｒ，ｄｐ１）が、図１４において、前記深さｄｐ１の値が０．４［μｍ］である点Ａを始点とする半直線Ｌ１と、前記比ｒの値が２．５である点Ｂを始点とする半直線Ｌ３と、前記点Ａと第１の点（ｒ，ｄｐ１）＝（２．５，０．４０）とを結ぶ第１の線分と、前記点Ｂと前記第１の点とを結ぶ第２の線分とにより形成される領域であって０．１５≦ｒかつ０＜ｄｐ１≦０．４０、又は、２．５≦ｒかつ０＜ｄｐ１≦１．１０を満たす領域に含まれ、前記点Ａにおける前記比ｒの値が、前記半導体領域の横幅寸法Ｄ１に応じて、図３０に示す、点Ｄ（Ｄ１，ｒ）＝（２．０，０．２２５）を始点とする半直線Ｌ５（Ｄ１＝２、ｒ≧０．２２５）、前記点Ｄと点Ｅ（Ｄ１，ｒ）＝（３．０，０．１７）とを結ぶ線分Ｌ６、前記点Ｅと点Ｆ（Ｄ１，ｒ）＝（４．０，０．１５）とを結ぶ線分Ｌ７、前記点Ｆと点Ｈ（Ｄ１，ｒ）＝（６．０，０．１５）とを結ぶ第３の線分、前記点Ｈと点Ｊ（Ｄ１，ｒ）＝（７．０，０．３１）とを結ぶ線分Ｌ１０、及び前記点Ｊを始点とする半直線Ｌ１１（Ｄ１＝７．０、ｒ≧０．３１）により表される範囲に含まれ、前記点Ｂにおける前記深さｄｐ１の値が、前記半導体領域の横幅寸法Ｄ１に応じて、図６３に示す、点Ｐ（Ｄ１，ｄｐ１）＝（４．０，１．１）を始点とする第１の半直線（Ｄ１≦４、ｄｐ１＝１．１）、前記点Ｐと点Ｑ（Ｄ１，ｄｐ１）＝（５．０，０．９）とを結ぶ線分Ｌ１８、前記点Ｑと点Ｒ（Ｄ１，ｄｐ１）＝（６．０，０．７）とを結ぶ線分Ｌ１９、前記点Ｒと点Ｓ（Ｄ１，ｄｐ１）＝（７．０，０．３５）とを結ぶ線分Ｌ２０、前記点Ｓと点Ｔ（Ｄ１，ｄｐ１）＝（８．０，０．２）とを結ぶ線分Ｌ２１、前記点Ｔを始点とする半直線Ｌ２２（Ｄ１＝８、ｄｐ１≦０．２）により表される範囲に含まれることを特徴とする半導体装置である。
この発明によれば、半導体装置において、第１半導体層に設けられた第２半導体領域が、第１半導体層と金属層との界面に生じたショットキー障壁の影響を受けるよう第２半導体領域の横幅寸法を設定した。これにより、第１半導体層と金属層との界面に生じるショットキー障壁の影響により、金属層と第１半導体層とに順方向電圧が印加されても、第２半導体領域の静電ポテンシャルが印加される電圧に応じて下がらずに第１半導体層と第２半導体領域との接合により形成されるダイオードの順方向電圧降下を変化させることができ、半導体装置の順方向電流の特性を改善することができる。
以下、本発明の実施形態による半導体装置を図面を参照して説明する。
図１は、本実施形態におけるＭＰＳ（Merged Pin Schottky）ダイオード１００の断面構造を示す模式断面図である。図１に示すＭＰＳダイオード１００は、半導体層１と、半導体層２と、半導体層２の表面に形成された半導体領域３と、金属層４とを備えている。
図１は、本実施形態におけるＭＰＳ（Merged Pin Schottky）ダイオード１００の断面構造を示す模式断面図である。図１に示すＭＰＳダイオード１００は、半導体層１と、半導体層２と、半導体層２の表面に形成された半導体領域３と、金属層４とを備えている。
半導体層１は、高濃度のＮ型不純物を含むＳｉＣ（炭化珪素）で構成されている。半導体層１上には、半導体層１よりも低濃度のＮ型不純物を含むＳｉＣの半導体層２が形成されている。
半導体層２の半導体層１と接合している反対の面には、横幅寸法Ｄ１（＜４［μｍ］）のＰ型不純物を含むＳｉＣの複数の半導体領域３が離間距離Ｄ２の離間間隔ごとに形成されている。また、半導体領域３は、ＭＰＳダイオード１００の厚さ方向に距離ｄｐ１の深さを有している。
半導体層２の半導体層１と接合している反対の面には、横幅寸法Ｄ１（＜４［μｍ］）のＰ型不純物を含むＳｉＣの複数の半導体領域３が離間距離Ｄ２の離間間隔ごとに形成されている。また、半導体領域３は、ＭＰＳダイオード１００の厚さ方向に距離ｄｐ１の深さを有している。
半導体層２及び半導体領域３の表面には、半導体層２との界面にショットキー障壁を形成し、半導体領域３との界面にオーミック接続を形成する金属層４が積層されている。この金属層４は、バリアハイトが高い金属などの導電性材料、例えば、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）などにより形成される。
ＭＰＳダイオード１００は、例えば、Ｃｕ（銅）などの金属プレートを介して、半導体層１と、金属層４とに電圧を印加することにより動作する。
ＭＰＳダイオード１００は、例えば、Ｃｕ（銅）などの金属プレートを介して、半導体層１と、金属層４とに電圧を印加することにより動作する。
上述の横幅寸法Ｄ１は、半導体領域３と金属層４との接触面と平行方向、且つ半導体領域３を離間させて配置する方向における半導体領域３の長さである。また、距離Ｄ２は、半導体領域３と金属層４との接触面と平行方向、且つ半導体領域３を離間させて配置する方向における半導体領域３の離間している距離である。
図２は、本実施形態におけるＭＰＳダイオード１００の電流特性を調べるためのシミュレーション（数値計算）において用いたパラメータを示す図である。このシミュレーションは、図２の領域５をモデル化して行われたもので、横幅ｄ１は、半導体層２に形成された半導体領域３の横幅寸法Ｄ１の１／２の長さを示す。また、離間間隔ｄ２は、隣接する半導体領域３の離間間隔Ｄ２の１／２の長さを示す。また、深さｄｐ１は、ＭＰＳダイオード１００の積層方向における半導体層２に設けられた半導体領域３の深さを示し、厚さｄｐ２は、ＭＰＳダイオード１００の積層方向における半導体層２の厚さを示す。
ここで、以下のシミュレーション結果すべてにおいて、半導体層２の厚さｄｐ２は４［μｍ］である。
ここで、以下のシミュレーション結果すべてにおいて、半導体層２の厚さｄｐ２は４［μｍ］である。
図３及び４は、本実施形態のＭＰＳダイオード１００と、比較例である従来のＭＰＳダイオードとそれぞれの電流特性を示すグラフである。この電流特性は、図２に示した領域５における構成をモデル化して行った数値計算により得られたものである。横軸はＭＰＳダイオード１００に印加する順方向電圧［Ｖ］を示し、縦軸はＭＰＳダイオード１００における電流密度［Ａ／ｃｍ２］を示している。図４は、図３の一部であり、順方向電圧が０［Ｖ］〜７［Ｖ］の範囲を拡大したものである。
本実施形態のＭＰＳダイオード１００のシミュレーション結果は、半導体領域３の横幅ｄ１と離間間隔ｄ２との組合せ（ｄ１，ｄ２）が、（１［μｍ］、２．５［μｍ］）と、（２［μｍ］、５［μｍ］）との場合である。比較例のＭＰＳダイオードのシミュレーション結果は、半導体領域３の横幅ｄ１と離間間隔ｄ２との組合せが、（４［μｍ］、１０［μｍ］）と、（６［μｍ］、１５［μｍ］）と、（８［μｍ］、２０［μｍ］）と、（１０［μｍ］、２５［μｍ］）との場合である。また、上記それぞれの場合において、金属層４に用いられる金属の仕事関数は、４．８３［ｅＶ］であり、半導体領域３の深さｄｐ１は、０．４［μｍ］であり、半導体層２の厚さｄｐ２は、４［μｍ］であり、半導体層２の不純物濃度が１×１０１６ｃｍ−３であり、半導体領域３の不純物濃度が１×１０１９ｃｍ−３である。
［本実施形態におけるＭＰＳダイオード１００の特徴］
図３及び図４に示すように、ＳｉＣを用いて構成した本実施形態のＭＰＳダイオード１００は、比較例のＭＰＳダイオードに対して、順方向電圧に対する電流密度の特性に顕著な違いが表れている。１つ目は、順方向電圧が３［Ｖ］〜５［Ｖ］の近傍において、順方向電圧に対する電流密度の増加率が変化する点が高電圧側にシフトすると共に、電流密度の増加率が変化する点において、電流密度が急激に大きくなりステップ状に変化することである。２つ目は、電流密度の増加率の変化点よりも順方向電圧が大きい範囲において、順方向電圧に対する電流密度の増加率が、本実施形態のＭＰＳダイオード１００が比較例のダイオードより高いと共に、電流密度の値自体も大幅に大きくなっていることである。また、上記の特徴は、横幅ｄ１が小さくなるほど顕著になる傾向が表れている。
図３及び図４に示すように、ＳｉＣを用いて構成した本実施形態のＭＰＳダイオード１００は、比較例のＭＰＳダイオードに対して、順方向電圧に対する電流密度の特性に顕著な違いが表れている。１つ目は、順方向電圧が３［Ｖ］〜５［Ｖ］の近傍において、順方向電圧に対する電流密度の増加率が変化する点が高電圧側にシフトすると共に、電流密度の増加率が変化する点において、電流密度が急激に大きくなりステップ状に変化することである。２つ目は、電流密度の増加率の変化点よりも順方向電圧が大きい範囲において、順方向電圧に対する電流密度の増加率が、本実施形態のＭＰＳダイオード１００が比較例のダイオードより高いと共に、電流密度の値自体も大幅に大きくなっていることである。また、上記の特徴は、横幅ｄ１が小さくなるほど顕著になる傾向が表れている。
本実施形態のＭＰＳダイオード１００において、複数の半導体領域３の横幅寸法Ｄ１（＝ｄ１×２）を、複数の半導体領域３それぞれが半導体層２と金属層４との界面に生じるショットキー障壁の影響を受ける距離（ｄ１＜４［μｍ］）としたので、複数の半導体領域３の静電ポテンシャルが印加される順方向電圧に応じて変化することが抑制される。これにより、半導体層２と半導体領域３とのＰＮ接合により形成されるＰＮダイオード部分の順方向電圧降下を変化させることができ、ＭＰＳダイオード１００の順方向電流の特性を改善することができる。
また、半導体層２にＳｉＣなどのワイドバンドギャップ半導体を用いたことにより、半導体層２と金属層４との界面に生じるショットキー障壁を大きくすることにより、複数の半導体領域３が受ける影響を大きくすることができ、半導体層２と複数の半導体領域３とのＰＮ接合により形成されるＰＮダイオード部分の順方向電圧降下の変化量を大きくすることができる。
また、複数の半導体領域３の横幅寸法Ｄ１（＝ｄ１×２）を、複数の半導体領域３と半導体層２との接触面の電位障壁の変化が抑制される距離とした。すなわち、複数の半導体領域３のそれぞれの幅を、半導体層２と金属層４とのショットキー障壁における電位障壁の高さの影響を受けて、半導体層２と複数の半導体領域３との接触面の電位障壁が順方向電圧による変化が抑制される距離としたので、半導体層２と複数の半導体領域とのＰＮ接合により形成されるＰＮダイオード部分に流れる電流を抑制し、半導体層２と複数の半導体領域３とのＰＮ接合により形成されるＰＮダイオード部分の順方向電圧降下を変化させることができ、ＭＰＳダイオード１００の順方向電流の特性を改善することができる。
また、複数の半導体領域３の横幅寸法Ｄ１（＝ｄ１×２）を、複数の半導体領域３と半導体層２との接触面の電位障壁の変化が抑制される距離とした。すなわち、複数の半導体領域３のそれぞれの幅を、半導体層２と金属層４とのショットキー障壁における電位障壁の高さの影響を受けて、半導体層２と複数の半導体領域３との接触面の電位障壁が順方向電圧による変化が抑制される距離としたので、半導体層２と複数の半導体領域とのＰＮ接合により形成されるＰＮダイオード部分に流れる電流を抑制し、半導体層２と複数の半導体領域３とのＰＮ接合により形成されるＰＮダイオード部分の順方向電圧降下を変化させることができ、ＭＰＳダイオード１００の順方向電流の特性を改善することができる。
本実施形態のＭＰＳダイオード１００は、上述の構成により、順方向電圧に応じて電流密度の増加率が変化し始める点を高電圧側にシフトさせると共に、約５［Ｖ］より大きい順方向電圧が印加されたとき、より高い電流密度にて電流を流すことができる。
これにより、本実施形態のＭＰＳダイオード１００は、例えば、順方向電圧が５［Ｖ］以下において、ＭＰＳダイオード１００の順方向電圧に対する電流密度の増加率の変化を避けることができ、ほぼ一定の順方向電流の特性を提供することができる。また、ＭＰＳダイオード１００は、順方向電圧が５［Ｖ］以上において、比較例のＭＰＳダイオードに比べ高い電流密度を有するので、順方向サージ耐量を高めることができる。
これにより、本実施形態のＭＰＳダイオード１００は、例えば、順方向電圧が５［Ｖ］以下において、ＭＰＳダイオード１００の順方向電圧に対する電流密度の増加率の変化を避けることができ、ほぼ一定の順方向電流の特性を提供することができる。また、ＭＰＳダイオード１００は、順方向電圧が５［Ｖ］以上において、比較例のＭＰＳダイオードに比べ高い電流密度を有するので、順方向サージ耐量を高めることができる。
以下、発明者が行った複数のシミュレーション結果を示して、本実施形態におけるＭＰＳダイオード１００の効果が得られるパラメータの範囲、すなわち、本発明の外延について説明する。ここで、パラメータは、半導体領域３の横幅ｄ１、半導体領域３の深さｄｐ１、半導体領域３の横幅ｄ１と半導体領域３の離間間隔ｄ２との比ｒ（＝ｄ２／ｄ１＝Ｄ２／Ｄ１）である。
半導体領域３の横幅ｄ１を２［μｍ］とした場合、図５に示すパラメータのそれぞれの組合せにおける順方向電圧を変化させた際の電流密度を求めるシミュレーションを行った。また、図示するように、それぞれのパラメータの組合せに対して、本実施形態のＭＰＳダイオード１００の特徴（図４及び上述の説明を参照）が認められるか否かの発明者による判定結果が示されている。ここで、発明者は、シミュレーション結果に本実施形態におけるＭＰＳダイオード１００の特徴が表れているか、すなわち、順方向電圧の増加に応じて出電流密度の増加率がステップ状に変化する点が存在するか否かにより判定を行った。
図６から図１３は、図５に示したパラメータそれぞれにおける順方向電圧と電流密度との関係のシミュレーション結果を示すグラフである。
図６から図１３は、図５に示したパラメータそれぞれにおける順方向電圧と電流密度との関係のシミュレーション結果を示すグラフである。
図６から図１３に示したシミュレーション結果のグラフには、半導体領域３の横幅ｄ１を一定（ｄ１＝２μｍ）にして、半導体領域３の離間間隔ｄ２及び深さｄｐ1を変化させた場合、半導体領域３の横幅ｄ１に対して半導体領域３の離間間隔が大きい方が、本実施形態のＭＰＳダイオード１００の特徴がより強く現れ、順方向電圧に対する電流密度の増加量の変化が大きくなることが示されている。また、半導体領域３の深さｄｐ１が浅い（小さい）方が、ＭＰＳダイオード１００の特徴がより強く表れることが示されている。
図１４は、図６から図１３に示したシミュレーションのパラメータの組合せと、そのパラメータにおいて本実施形態のＭＰＳダイオード１００の特徴が認められたか否かを示す図である。また、図１４において、図６から図１３で示したシミュレーション結果は、効果が認められる点を白抜きの丸（○）で示し、効果が認められない点を黒でぬりつぶした丸（●）で示している。また、図１４には、シミュレーション結果より、本実施形態のＭＰＳダイオード１００の特徴を有するパラメータの組合せ、すなわち、ｄ１＝２．０［μｍ］における（比ｒ，深さｄｐ１）との組合せに対して予想される臨界を示す外挿線Ｌ４と、シミュレーション結果よりＭＰＳダイオード１００の特徴を有するパラメータの組合せが含まれる領域Ｓ１とが示されている。
点Ａ及びＢは、シミュレーションによりＭＰＳダイオード１００の特徴が認められたパラメータの組合せのうち２つを示す点であり、点Ａは（比ｒ，深さｄｐ）＝（０．１５，０．４）であり、点Ｂは（比ｒ，深さｄｐ）＝（２．５，１．１）である。また、線分Ｌ１は、点Ａを一端とする線分であり、比ｒ＝０．１５、０≦深さｄｐ≦０．４である。また、線分Ｌ２は、点Ａと点Ｂとを結ぶ線分であり、半直線Ｌ３は、点Ｂを始点とする半直線であり、深さｄｐ＝１．１、比ｒ≧２．５である。線分Ｌ１、Ｌ２及び半直線Ｌ３により形成される領域Ｓ１は、本実施形態のＭＰＳダイオード１００の特徴が認められるパラメータの組合せが含まれる領域である。また、外挿線Ｌ４は、ＭＰＳダイオード１００の特徴が認められるか否かの予想される境界を示す外挿線である。
次に、図１４に示した点Ａの比ｒの値が、深さｄｐ１＝０．４０［μｍ］において、横幅ｄ１の変化に応じてどのように変化するかを求めるために、図１５に示すパラメータの組合せにてシミュレーションを行った。また、図１５には、それぞれのパラメータの組合せに対して、ＭＰＳダイオード１００の特徴が認められるか否かの発明者による判定結果が示されている。
図１６から図２９は、図１５に示したパラメータの組合せにおけるシミュレーション結果を示すグラフである。図１６から図２９に示されるように、本実施形態のＭＰＳダイオード１００の効果が得られるパラメータの範囲の境界付近では、本実施形態のＭＰＳダイオード１００の特徴の一つである電流密度の増加量の変化点における急峻な立ち上がりが小さくなっている。これは、半導体層２と金属層４との界面に生じるショットキー障壁の影響を受ける半導体領域３の領域が小さくなり、ＭＰＳダイオード１００に順方向電圧が印加された際に、半導体領域３の静電ポテンシャルの変化が抑制されにくくなるためである。
図１６から図２９は、図１５に示したパラメータの組合せにおけるシミュレーション結果を示すグラフである。図１６から図２９に示されるように、本実施形態のＭＰＳダイオード１００の効果が得られるパラメータの範囲の境界付近では、本実施形態のＭＰＳダイオード１００の特徴の一つである電流密度の増加量の変化点における急峻な立ち上がりが小さくなっている。これは、半導体層２と金属層４との界面に生じるショットキー障壁の影響を受ける半導体領域３の領域が小さくなり、ＭＰＳダイオード１００に順方向電圧が印加された際に、半導体領域３の静電ポテンシャルの変化が抑制されにくくなるためである。
図３０は、本実施形態における図１５に示したシミュレーションのパラメータの組合せと、それらの組合せにおいて本実施形態のＭＰＳダイオード１００の特徴が認められたか否かを示す図である。また、図３０において、図１６から図２９で示したシミュレーション結果は、効果が認められる場合を白抜きの丸（○）で示し、効果が認められない場合を黒でぬりつぶした丸（●）で示されている。また、図３０には、シミュレーション結果よりＭＰＳダイオード１００の特徴を有するパラメータの組合せに対して予想される臨界を示す外挿線Ｌ１２と、シミュレーション結果よりＭＰＳダイオード１００の特徴を有するパラメータの組合せが含まれる領域Ｓ２とが示されている。
点Ｃ〜Ｊは、シミュレーションによりＭＰＳダイオード１００の特徴が認められたパラメータの組合せを示す点であり、それぞれのパラメータ（横幅ｄ１［μｍ］，比ｒ）は以下の通りである。点Ｃ（１．０，０．２５）、点Ｄ（１．０，０．２２５）、点Ｅ（１．５，０．１７）、点Ｆ（２．０，０．１５）、点Ｇ（２．５，０．１４４）、点Ｈ（３．０，０．１５）、点Ｊ（３．５，０．３１）である。なお、点Ｃ〜Ｊにおいて、それぞれの深さｄｐ１の値は、０．４［μｍ］である。
また、半直線Ｌ５は、点Ｄを一端とする半直線であり、横幅ｄ１＝１．０、比ｒ≧０．２２５である。線分Ｌ６は、点Ｄ及び点Ｅを結ぶ線分であり、線分Ｌ７は、点Ｅと点Ｆとを結ぶ線分であり、線分Ｌ８は、点Ｆと点Ｇとを結ぶ線分であり、線分Ｌ９は、点Ｇと点Ｈとを結ぶ線分であり、線分Ｌ１０は、点Ｈと点Ｊとを結ぶ線分である。半直線Ｌ１１は、点Ｊを一端とし、横幅ｄ１＝３．５、比≧０．３１を満たす半直線である。
半直線Ｌ５及びＬ１１と、線分Ｌ６〜Ｌ１０とにより形成される領域Ｓ２は、本実施形態のＭＰＳダイオード１００の特徴が認められるパラメータの組合せが含まれる領域である。また、外挿線Ｌ１２は、ＭＰＳダイオード１００の特徴が認められるか否かの予想される境界を示す外挿線である。
次に、図３０における点Ｃ〜Ｊにおけるそれぞれのパラメータの組合せに対して、深さｄｐ１の値を変化させた場合に、本実施形態のＭＰＳダイオード１００の特徴が認められるか否かを判定するために次のシミュレーションを行った。図３１は、本実施形態のＭＰＳダイオード１００のシミュレーションに用いたパラメータの組合せを示す図である。また、図３１には、パラメータの組合せそれぞれに対して、ＭＰＳダイオード１００の特徴が認められたか否かが示されている。図３２から図４４は、図３０に示したパラメータの組合せにおけるシミュレーション結果を示すグラフである。なお、パラメータの組合せＮｏ．３６及び３７のシミュレーション結果は、既に、図８及び図９に示されている。
図３１に示したパラメータの組合せにおけるシミュレーションの結果より、図３０における点Ｃ〜Ｊすべてのパラメータ（横幅ｄ１，比ｒ）の組合せにおいて、半導体領域３の深さｄｐ１が少なくとも０．４［μｍ］より浅い範囲において、本実施形態のＭＰＳダイオード１００の特徴が認められることが分かる。
続いて、図１４に示した点Ｂの深さｄｐ１の値が、比ｒ＝２．５において、横幅ｄ１の長さに応じてどのように変化するかを求めるために、図４５に示すパラメータの組合せにてシミュレーションを行った。また、図４５には、パラメータの組合せそれぞれに対して、本実施形態のＭＰＳダイオード１００の特徴が認められるか否かの判定結果が示されている。図４６から図６２は、図４５に示すパラメータの組合せにおけるシミュレーション結果それぞれを示すグラフであり、シミュレーションにより得られたＭＰＳダイオード１００の順方向電圧に対する電流密度の変化を示すグラフである。なお、パラメータの組合せＮｏ．５７、５８、及び５９のシミュレーション結果は、既に、図１１、１２及び１３に示されている。
図６３は、本実施形態における図４５に示したシミュレーションのパラメータの組合せと、それらの組合せにおいて本実施形態のＭＰＳダイオード１００の特徴が認められたか否かを示す図である。図６３において、図４６から図６２のシミュレーション結果、すなわち、図４５に示したパラメータの組合せにおけるシミュレーション結果それぞれは、効果が認められる場合を白抜きの丸（○）で示し、効果が認められない場合を黒でぬりつぶした丸（●）で示されている。
また、図６３には、シミュレーション結果より、比ｒ＝２．５における本実施形態のＭＰＳダイオード１００の特徴を有するパラメータ（横幅ｄ１，深さｄｐ１）の組合せに対して予想される臨界を示す外挿線Ｌ２３と、シミュレーション結果より本実施形態のＭＰＳダイオード１００の特徴を有するパラメータの組合せ（横幅ｄ１，深さｄｐ１）が含まれる領域Ｓ３とが示されている。
点Ｍ〜Ｔは、シミュレーションによりＭＰＳダイオード１００の特徴が認められたパラメータの組合せを示す点であり、それぞれのパラメータ（横幅ｄ１［μｍ］，深さｄｐ１）は、次の通りである。
点Ｍ（１．０，１．９）、点Ｎ（１．５，１．６）、点Ｐ（２．０，１．１）、点Ｑ（２．５，０．９）、点Ｒ（３．０，０．７）、点Ｓ（３．５，０．３５）、点Ｔ（４．０，０．２）である。なお、点Ｍ〜Ｔにおいて、それぞれの比ｒは、２．５である。
点Ｍ（１．０，１．９）、点Ｎ（１．５，１．６）、点Ｐ（２．０，１．１）、点Ｑ（２．５，０．９）、点Ｒ（３．０，０．７）、点Ｓ（３．５，０．３５）、点Ｔ（４．０，０．２）である。なお、点Ｍ〜Ｔにおいて、それぞれの比ｒは、２．５である。
また、半直線Ｌ１５は、点Ｍを一端とする半直線であり、比ｒ＝１．９、横幅ｄ１≦１．０である。線分Ｌ１６は、点Ｍと点Ｎとを結ぶ線分であり、線分Ｌ１７は、点Ｎと点Ｐとを結ぶ線分であり、線分Ｌ１８は、点Ｐと点Ｑとを結ぶ線分であり、線分Ｌ１９は、点Ｑと点Ｒとを結ぶ線分であり、線分Ｌ２０は、点Ｒと点Ｓとを結ぶ線分であり、線分Ｌ２１は、点Ｓと点Ｔとを結ぶ線分である。半直線Ｌ２２は、点Ｔを一端とするｄｐ１＝４［μｍ］、０［μｍ］≦深さｄｐ１≦０．２［μｍ］を満たす半直線である。
半直線Ｌ１５及びＬ２２と、線分Ｌ１６〜Ｌ２１とにより形成される領域Ｓ３は、本実施形態のＭＰＳダイオード１００の特徴が認められるパラメータの組合せが含まれる領域である。また、外挿線Ｌ２３は、ＭＰＳダイオード１００の特徴が認められるか否かの境界を示す外挿線である。
以上のように、本実施形態のＭＰＳダイオード１００の特徴が得られるパラメータ（横幅ｄ１，比ｒ，深さｄｐ１）の組合せは、図１４において、点Ａ及び点Ｂにより定められる領域Ｓ１で示される。この点Ａは、横幅ｄ１に応じて、図３０に示される領域Ｓ２を定める半直線Ｌ５及びＬ１１と、線分Ｌ６〜Ｌ１０とにより示される値となる。また、点Ｂは、横幅ｄ１に応じて、図６３に示される領域Ｓ３を定める半直線Ｌ１５及びＬ２２と、線分Ｌ１６〜Ｌ２１とにより示される値となる。
なお、本実施形態のＭＰＳダイオード１００において、金属層４と接触する半導体領域３の横幅寸法Ｄ１及び離間間隔Ｄ２を均一の構成を示して説明したが、例えば、図６４に示す変形例ように、半導体層２の金属層４と接する面の端の近傍に横幅寸法Ｄ１と離間間隔Ｄ２とを小さくした半導体領域３を設け、半導体層２の金属層４と接する面の中央部に横幅寸法Ｄ１よりも大きい横幅寸法Ｄ３の半導体領域を離間間隔Ｄ２より広い離間間隔Ｄ４ごとに設ける構成としてもよい。上述のように、異なる離間間隔及び横幅の半導体領域を配置することにより、半導体層２の中央部よりも端の方における電流密度を高くすることができ、順方向のサージが発生した場合に端の近傍に多くの電流を流すことで、ＭＰＳダイオードに発生する熱を放出しやすくすることができる。
また、半導体層２における半導体領域３の配置は、図１及び図６４に示したものに限らず、図１４、３０、及び６３により示されるパラメータ（横幅ｄ１，比ｒ，深さｄｐ１）の組合せを適宜用いて行ってもよい。
なお、本実施形態のＭＰＳダイオード１００において、半導体層１を高濃度のＰ型不純物を含むＳｉＣとし、半導体層２を半導体層１より低濃度のＰ型不純物を含むＳｉＣとし、半導体領域３をＮ型不純物が含まれるＳｉＣとしてもよい。
また、本実施形態では、半導体層１にＳｉＣを用いた例を示し説明したが、少なくともＳｉ（シリコン）のバンドギャップ約１．１ｅＶよりバンドギャップの大きいダイヤモンド（Ｃ）（約５．４７ｅＶ）や、窒化ガリウム（ＧａＮ）（約３．４ｅＶ）などの３−５族の化合物半導体を用いてもよい。
１…半導体層、２…半導体層、３…半導体領域、４…金属層
Claims (1)
- 第１導電型の半導体層と、該半導体層の表面に所定の離間間隔を有して設けられた第２導電型の半導体領域と、該半導体層及び該半導体領域の表面上に設けられた金属層とを備え、該金属層は、前記半導体層との界面においてショットキー障壁を成し、前記半導体領域との界面においてオーミック接触を成す半導体装置において、
前記半導体装置をＭＰＳダイオードとし、
前記半導体層を炭化珪素で構成し、
前記金属層をチタン、タングステン又はクロムのいずれかで構成し、
前記半導体層における不純物濃度を１×１０１６ｃｍ−３とし、
前記半導体領域における不純物濃度を１×１０１９ｃｍ−３とした場合に、
前記半導体領域の横幅寸法Ｄ１［μｍ］と前記半導体領域の離間間隔Ｄ２［μｍ］との比ｒ（＝Ｄ２／Ｄ１）、及び前記半導体領域の厚さ方向における深さｄｐ１の組合せ（ｒ，ｄｐ１）が、図１４において、前記深さｄｐ１の値が０．４［μｍ］である点Ａを始点とする半直線Ｌ１と、前記比ｒの値が２．５である点Ｂを始点とする半直線Ｌ３と、前記点Ａと第１の点（ｒ，ｄｐ１）＝（２．５，０．４０）とを結ぶ第１の線分と、前記点Ｂと前記第１の点とを結ぶ第２の線分とにより形成される領域であって０．１５≦ｒかつ０＜ｄｐ１≦０．４０、又は、２．５≦ｒかつ０＜ｄｐ１≦１．１０を満たす領域に含まれ、
前記点Ａにおける前記比ｒの値が、前記半導体領域の横幅寸法Ｄ１に応じて、図３０に示す、点Ｄ（Ｄ１，ｒ）＝（２．０，０．２２５）を始点とする半直線Ｌ５（Ｄ１＝２、ｒ≧０．２２５）、前記点Ｄと点Ｅ（Ｄ１，ｒ）＝（３．０，０．１７）とを結ぶ線分Ｌ６、前記点Ｅと点Ｆ（Ｄ１，ｒ）＝（４．０，０．１５）とを結ぶ線分Ｌ７、前記点Ｆと点Ｈ（Ｄ１，ｒ）＝（６．０，０．１５）とを結ぶ第３の線分、前記点Ｈと点Ｊ（Ｄ１，ｒ）＝（７．０，０．３１）とを結ぶ線分Ｌ１０、及び前記点Ｊを始点とする半直線Ｌ１１（Ｄ１＝７．０、ｒ≧０．３１）により表される範囲に含まれ、
前記点Ｂにおける前記深さｄｐ１の値が、前記半導体領域の横幅寸法Ｄ１に応じて、図６３に示す、点Ｐ（Ｄ１，ｄｐ１）＝（４．０，１．１）を始点とする第１の半直線（Ｄ１≦４、ｄｐ１＝１．１）、前記点Ｐと点Ｑ（Ｄ１，ｄｐ１）＝（５．０，０．９）とを結ぶ線分Ｌ１８、前記点Ｑと点Ｒ（Ｄ１，ｄｐ１）＝（６．０，０．７）とを結ぶ線分Ｌ１９、前記点Ｒと点Ｓ（Ｄ１，ｄｐ１）＝（７．０，０．３５）とを結ぶ線分Ｌ２０、前記点Ｓと点Ｔ（Ｄ１，ｄｐ１）＝（８．０，０．２）とを結ぶ線分Ｌ２１、前記点Ｔを始点とする半直線Ｌ２２（Ｄ１＝８、ｄｐ１≦０．２）により表される範囲に含まれる
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009200347A JP5518402B2 (ja) | 2009-08-31 | 2009-08-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009200347A JP5518402B2 (ja) | 2009-08-31 | 2009-08-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011054651A JP2011054651A (ja) | 2011-03-17 |
| JP5518402B2 true JP5518402B2 (ja) | 2014-06-11 |
Family
ID=43943395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009200347A Active JP5518402B2 (ja) | 2009-08-31 | 2009-08-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5518402B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5926893B2 (ja) * | 2011-04-26 | 2016-05-25 | 株式会社 日立パワーデバイス | 炭化珪素ダイオード |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2829067B2 (ja) * | 1989-12-11 | 1998-11-25 | 株式会社東芝 | 半導体装置 |
| JP2003158259A (ja) * | 2001-09-07 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4356767B2 (ja) * | 2007-05-10 | 2009-11-04 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| JP2009140963A (ja) * | 2007-12-03 | 2009-06-25 | Panasonic Corp | ショットキーバリアダイオードおよびその製造方法 |
| JP2009158519A (ja) * | 2007-12-25 | 2009-07-16 | Toyota Motor Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-08-31 JP JP2009200347A patent/JP5518402B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011054651A (ja) | 2011-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5713546B2 (ja) | 半導体装置 | |
| JP6625673B2 (ja) | 半導体デバイスおよびその製造方法 | |
| CN110352498B (zh) | 沟槽mos型肖特基二极管 | |
| JP5550589B2 (ja) | 半導体装置 | |
| JP2003523086A (ja) | 半導体デバイスおよび半導体デバイス用の材料を製造する方法 | |
| WO2013145545A1 (ja) | 半導体装置 | |
| CN111279490A (zh) | 肖特基势垒二极管 | |
| KR101723277B1 (ko) | 감소된 전류 밀집을 위한 바이폴라 접합 트랜지스터 구조 및 그 제조 방법 | |
| WO2014028268A2 (en) | Method of fabricating a gallium nitride merged p-i-n schottky (mps) diode by regrowth and etch back | |
| JP6146097B2 (ja) | 半導体装置 | |
| JP2006352028A (ja) | 整流素子およびその製造方法 | |
| JP5518402B2 (ja) | 半導体装置 | |
| JPH02137368A (ja) | 半導体整流装置 | |
| JP2012227429A (ja) | 半導体装置 | |
| US20210098579A1 (en) | Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers | |
| DE112013007220B4 (de) | Halbleitervorrichtung | |
| JP4623259B2 (ja) | ショットキバリアを有する半導体装置 | |
| JP2016167537A (ja) | 縦型ｍｏｓｆｅｔ | |
| TWI790141B (zh) | 寬能隙半導體元件與其製造方法 | |
| JP5460504B2 (ja) | 半導体装置 | |
| US20210328077A1 (en) | Merged PiN Schottky (MPS) Diode With Multiple Cell Designs And Manufacturing Method Thereof | |
| JP6550995B2 (ja) | 半導体装置 | |
| JP2020500429A (ja) | フローティングフィールドリング終端を有するパワー半導体装置 | |
| JP4679323B2 (ja) | 太陽電池素子 | |
| CN111261725A (zh) | 一种新型的超低压降肖特基二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140402 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5518402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |