CN111279490A - 肖特基势垒二极管 - Google Patents
肖特基势垒二极管 Download PDFInfo
- Publication number
- CN111279490A CN111279490A CN201880069554.3A CN201880069554A CN111279490A CN 111279490 A CN111279490 A CN 111279490A CN 201880069554 A CN201880069554 A CN 201880069554A CN 111279490 A CN111279490 A CN 111279490A
- Authority
- CN
- China
- Prior art keywords
- schottky barrier
- barrier diode
- drift layer
- electric field
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 21
- 230000005684 electric field Effects 0.000 abstract description 45
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 238000004088 simulation Methods 0.000 description 22
- 230000000052 comparative effect Effects 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供难以产生因电场集中引起的电击穿的肖特基势垒二极管。肖特基势垒二极管具备由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层(30)进行肖特基接触的阳极电极(40)、与半导体基板(20)进行欧姆接触的阴极电极(50)。漂移层(30)具有设置于俯视时与阳极电极(40)重叠的位置的多个沟槽(60)。多个沟槽(60)中，位于端部的沟槽(60a)的宽度W2被选择性地扩大。由此，沟槽(60a)的底部的曲率半径扩大或在截面上观察沟槽(60a)的情况下，由底部构成的边缘部分分离为两个。其结果，施加在位于端部的沟槽(60a)的底部的电场被缓和，因此所以难以发生电击穿。
Description
技术领域
本发明涉及肖特基势垒二极管，特别是涉及使用了氧化镓的肖特基势垒二极管。
背景技术
肖特基势垒二极管是利用由金属和半导体的接合而产生的肖特基势垒的整流元件，与具有PN结的通常的二极管相比，具有顺向电压(forward voltage)低且开关速度快的特征。因此，肖特基势垒二极管有时用作开关元件的回流二极管等。
在将肖特基势垒二极管用作开关元件的回流二极管等的情况下，由于需要确保充分的反向耐压，所以代替硅(Si)，有时使用带隙更大的碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)等。其中，氧化镓由于带隙为4.8～4.9eV，非常大，且电击穿(electricalbreakdown)电场也大至约8MV/cm，所以使用了氧化镓的肖特基势垒二极管作为开关元件的回流二极管是非常有希望的。使用了氧化镓的肖特基势垒二极管的例子记载于专利文献1或非专利文献1。
非专利文献1中记载的肖特基势垒二极管具有在俯视时与阳极电极重叠的位置设置多个沟槽，并通过绝缘膜覆盖沟槽的内壁的结构。通过该结构，在施加反向电压时，位于沟槽间的台面区域成为耗尽层(depletion layer)，所以漂移层(drift layer)的沟道区域被夹断(pinch-off)。由此，能够大幅度抑制施加了反向电压的情况的漏电流。
现有技术文献
专利文献
专利文献1：日本特开2017-045969号公报
非专利文献1：设置有沟槽MOS结构的Ga2O3肖特基势垒二极管(トレンチMOS構造を設けたGa2O3ショットキーバリアダイオード)2017年第64次应用物理学会春季学术演讲会[15p-315-13]
发明内容
发明所要解决的技术问题
然而，专利文献1及非专利文献1中记载的肖特基势垒二极管由于电场集中于阳极电极的端部，所以施加高电压时，在该部分引起电击穿。例如，在非专利文献1记载的肖特基势垒二极管中，电场集中在位于端部的沟槽的边缘部分。
因此，本发明其目的在于，提供一种使用了氧化镓的肖特基势垒二极管，即难以产生因电场集中引起的电击穿的肖特基势垒二极管。
本发明的肖特基势垒二极管其特征在于，具备由氧化镓构成的半导体基板、设置于半导体基板上的由氧化镓构成的漂移层、与漂移层进行肖特基接触的阳极电极、与半导体基板进行欧姆接触的阴极电极，漂移层具有设置于俯视时与阳极电极重叠的位置的多个沟槽，多个沟槽中，位于端部的沟槽的宽度被选择性地扩大。
根据本发明，由于位于端部的沟槽的宽度被扩大，所以该沟槽的底部的曲率半径扩大，或者在截面上观察该沟槽的情况下由底部构成的边缘部分分离成两个。由此，缓和施加在位于端部的沟槽的底部的电场，所以难以产生电击穿。
本发明中，多个沟槽的内壁可以由绝缘膜覆盖。据此，能够获得用阳极电极埋入多个沟槽的内部的结构。
本发明的肖特基势垒二极管可以还具备设置于漂移层上的绝缘层，阳极电极形成于绝缘层上，并且经由形成于绝缘层的开口部与漂移层进行肖特基接触。据此，能够获得所谓的场板(field plate)结构，因此，进一步缓和施加在位于端部的沟槽的底部的电场。
发明效果
这样，根据本发明，可提供一种难以产生因电场集中引起的电击穿的使用了氧化镓的肖特基势垒二极管。
附图说明
图1是表示本发明的第一实施方式的肖特基势垒二极管100的结构的示意截面图。
图2是表示本发明的第二实施方式的肖特基势垒二极管200的结构的示意截面图。
图3是用于说明比较例1的模拟模型的结构的示意截面图。
图4是表示比较例1的模拟结果的图，(a)是表示截面中的电场强度的图，(b)是表示横方向位置和最大电场强度的关系的曲线图。
图5是表示实施例1的模拟结果的图，(a)是表示截面中的电场强度的图，(b)是表示横方向位置和最大电场强度的关系的曲线图。
图6是用于说明比较例2的模拟模型的结构的示意截面图。
图7是表示比较例2的模拟结果的图，(a)是表示截面中的电场强度的图，(b)是表示横方向位置和最大电场强度的关系的曲线图。
图8是表示实施例2的模拟结果的图，(a)是表示截面中的电场强度的图，(b)是表示横方向位置和最大电场强度的关系的曲线图。
图9是表示实施例3的模拟结果的曲线图。
符号说明
20……半导体基板
21……半导体基板的上表面
22……半导体基板的背面
30……漂移层
31……漂移层的上表面
40……阳极电极
50……阴极电极
60……沟槽
60a……位于端部的沟槽
61……绝缘膜
70……绝缘层
71……开口部
100、200……肖特基势垒二极管
M……台面区域
具体实施方式
以下，参照附图并对本发明的优选的实施方式详细进行说明。
＜第一实施方式＞
图1是表示本发明的第一实施方式的肖特基势垒二极管100的结构的示意截面图。
如图1所示，本实施方式的肖特基势垒二极管100均具备由氧化镓(β-Ga2O3)构成的半导体基板20及漂移层30。向半导体基板20及漂移层30，作为n型掺杂物，导入了硅(Si)或锡(Sn)。关于掺杂物的浓度，半导体基板20的比漂移层30高，由此，半导体基板20作为n+层发挥功能，漂移层30作为n-层发挥功能。
半导体基板20是将使用熔体生长法等形成的块状晶体进行切断加工得到的基板，其厚度为250μm左右。对于半导体基板20的平面尺寸没有特别限定，但通常可根据在元件中流过的电流量来选择，若顺方向的最大电流量为20A左右，则形成俯视时为2.4mm×2.4mm左右即可。
半导体基板20具有在安装时位于上面侧的上表面21、和上表面21的相反侧即安装时位于下面侧的背面22。在上表面21的整面上形成有漂移层30。漂移层30是使用反应性溅射、PLD法、MBE法、MOCVD法、HVPE法等使氧化镓在半导体基板20的上表面21上外延生长的薄膜。对于漂移层30的膜厚没有特别限定，但通常根据元件的反向耐电压来选择，为了确保600V左右的耐压，例如可形成为7μm左右。
在漂移层30的上表面31形成有与漂移层30进行肖特基接触的阳极电极40。阳极电极40例如由铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钼(Mo)、铜(Cu)等金属构成。阳极电极40也可以是层叠了不同的金属膜的多层结构，例如Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au或Pd/Ti/Au。另一方面，在半导体基板20的背面22形成有与半导体基板20进行欧姆接触的阴极电极50。阴极电极50例如由钛(Ti)等金属构成。阴极电极50也可以是层叠了不同的金属膜的多层结构，例如Ti/Au或Ti/Al。
在本实施方式中，在漂移层30设置有多个沟槽60。沟槽60均设置于俯视时与阳极电极40重叠的位置，其内壁通过由HfO2等构成的绝缘膜61覆盖。用与阳极电极40相同的材料埋入沟槽60的内部。本实施方式中，因为在漂移层30设置有多个沟槽60，所以作为阳极电极40的材料，也可以是钼(Mo)或铜(Cu)等功函数低的材料。另外，因为在漂移层30上设置有多个沟槽60，所以能够将漂移层30的掺杂物浓度提高到5×1016cm-3左右。
漂移层30中位于沟槽60间的部分构成台面区域M。台面区域M在阳极电极40和阴极电极50之间施加反向电压时，成为耗尽层，所以漂移层30的沟道区域被夹断。由此，施加了反向电压的情况的漏电流被大幅度抑制。
在具有这种结构的肖特基势垒二极管中，电场集中在位于端部的沟槽60a的底部，该部分变得容易电击穿。考虑到该点，在本实施方式的肖特基势垒二极管100中，选择性扩大多个沟槽60中的位于端部的沟槽60a的沟槽宽度。即，在将端部以外的沟槽60的宽度设为W1，将端部的沟槽60a的宽度设为W2的情况下，设定为
W1＜W2。
在此，对于端部以外的沟槽60的宽度W1、台面区域M的宽度W3，需要基于肖特基势垒二极管100所要求的电特性来决定，所以难以自由地变更。由此相对应，对于位于端部的沟槽60a的宽度W2，由于对肖特基势垒二极管100的电特性几乎没有影响，所以可以较自由地变更。
而且，在本实施方式的肖特基势垒二极管100中，由于选择性扩大位于端部的沟槽60a的沟槽宽度，所以与将全部的沟槽60设计为相同的宽度(＝W1)的情况相比，可缓和集中在位于端部的沟槽60a的电场。这是因为扩大位于端部的沟槽60a的宽度W2时，底部的曲率半径扩大或在截面上观察沟槽60a的情况下由底部构成的边缘部分分离成两个。其结果，难以产生位于端部的沟槽60a的底部附近的电击穿。
这样，本实施方式的肖特基势垒二极管100因为选择性扩大位于端部的沟槽60a的沟槽宽度，所以可防止电场集中引起的电击穿。另外，在制造时，由于能够同时形成包括位于端部的沟槽60a的所有的沟槽60，所以不会增加制造工序。
另外，在本实施方式中，用绝缘膜61覆盖沟槽60的内壁，并且用与阳极电极40相同的材料埋入沟槽60的内部，但也可以不使用绝缘膜61，而用逆导电型(本实施方式中为p型)的半导体材料埋入。
＜第二实施方式＞
图2是表示本发明的第二实施方式的肖特基势垒二极管200的结构的示意截面图。
如图2所示，第二实施方式的肖特基势垒二极管200在漂移层30上设置有绝缘层70的点与第一实施方式的肖特基势垒二极管100不同。其它的结构与第一实施方式的肖特基势垒二极管100基本上相同，所以在相同的要素上附加相同的符号，并省略重复的说明。
绝缘层70由氧化硅等绝缘材料构成，以覆盖漂移层30的上表面31的方式形成，并且具有使沟槽60露出的开口部71。而且，阳极电极40的一部分形成于绝缘层70上，并且剩余的部分经由开口部71与漂移层30进行肖特基接触。由此，可得到所谓场板结构，所以可进一步缓和施加在位于端部的沟槽60a的底部的电场。
以上，对本发明的优选的实施方式进行了说明，但本发明不限定于上述的实施方式，可以在不脱离本发明的主旨的范围可进行各种变更，显然这些也包含于本发明的范围内。
实施例1
假定具有与图1所示的肖特基势垒二极管100相同的结构的实施例1的模拟模型，模拟在阳极电极40和阴极电极50之间施加反向电压的情况的电场强度。对于半导体基板20的掺杂物浓度，设定为1×1018cm-3，作为漂移层30的掺杂物浓度，设定为5×1016cm-3。漂移层30的厚度为7μm。另外，沟槽60的深度D及宽度W1分别设定为3μm及1μm，台面区域M的台面宽度W3设定为2μm，形成于沟槽60的内壁的绝缘膜61设定为厚度50nm的HfO2膜。而且，对于位于端部的沟槽60a的宽度W2，设定为10μm。阳极电极40的材料设定为金(Au)，阴极电极50的材料设定为Ti/Au的层叠膜。
另外，为了比较，如图3所示，除了使端部的沟槽60a的宽度与另外的沟槽60的宽度W1一致以外，假定具有与实施例1相同的结构的比较例1的模拟模型，模拟在阳极电极40和阴极电极50之间施加反向电压的情况下的电场强度。
图4是表示比较例1的模拟结果的图，(a)是表示截面的电场强度的图，(b)是表示横方向位置和最大电场强度的关系的曲线图。(a)和(b)的横方向位置相互对应。如图4所示，在比较例1的模拟模型中，电场集中在位于端部的沟槽60a的底部，其最大值为8.4MV/cm。因此，超过氧化镓的电击穿电场强度即8MV/cm，所以该元件结构的情况下，在沟槽60a的底部产生了电击穿，得不到要求耐压。
图5是表示实施例1的模拟结果的图，(a)是表示截面的电场强度的图，(b)是表示横方向位置和最大电场强度的关系的曲线图。(a)和(b)的横方向位置相互对应。如图5所示，在实施例1的模拟模型中，位于端部的沟槽60a的宽度被扩大的结果是，电场集中的边缘部分分离为两个，且电场被分散。由此，电场的最大值被缓和在氧化镓的电击穿电场强度以下的7.5MV/cm。因此，通过使用该结构，可以制作满足要求耐压的氧化镓肖特基势垒二极管。
另一方面，在端部以外的沟槽60的底部也集中一定程度电场，但在实施例1和比较例1之间未看到差异，其最大值均为6.8MV/cm。
实施例2
假定具有与图2所示的肖特基势垒二极管200相同的结构的实施例2的模拟模型，模拟在阳极电极40和阴极电极50之间施加反向电压的情况下的电场强度。作为绝缘层70使用厚度300nm的氧化硅，将场板长度设定为10μm。其它的点是与实施例1的模拟模型相同的条件。
另外，为了比较，如图6所示，假定除使端部的沟槽60a的宽度与另外的沟槽60的宽度W1一致以外，其它都具有与实施例2相同的结构的比较例2的模拟模型，模拟在阳极电极40和阴极电极50之间施加反向电压的情况的电场强度。
图7是表示比较例2的模拟结果的图，(a)是表示截面中的电场强度的图，(b)是表示横方向位置和最大电场强度的关系的曲线图。(a)和(b)的横方向位置相互对应。如图7所示，在比较例2的模拟模型中，电场集中在位于端部的沟槽60a的底部，其最大值为8.1MV/cm。因此，在该元件结构的情况下，在沟槽60a的底部产生了电击穿，得不到要求耐压。
图8是表示实施例2的模拟结果的图，(a)是表示截面中的电场强度的图，(b)是表示横方向位置和最大电场强度的关系的曲线图。(a)和(b)的横方向位置相互对应。如图8所示，在实施例2的模拟模型中，扩大位于端部的沟槽60a的宽度的结果，电场集中的边缘部分分离成两个，电场被分散。由此，电场的最大值被缓和在氧化镓的电击穿电场强度以下的6.9MV/cm。因此，通过使用该结构，可以制作满足要求耐压的氧化镓肖特基势垒二极管。
另一方面，在端部以外的沟槽60的底部中也集中一定程度电场，但在实施例2和比较例2之间未看到差异，其最大值均为6.8MV/cm。
实施例3
在实施例1的模拟模型中，假定使位于端部的沟槽60a的宽度W2从1μm变化到20μm的实施例3的模拟模型，模拟在阳极电极40和阴极电极50之间施加反向电压的情况下的电场强度。将结果示于图9。
如图9所示，位于端部的沟槽60a的宽度W2超过另外的沟槽60的宽度W1即1μm时，即在W1＜W2的情况下，确认了电场的最大值成为作为氧化镓的电击穿电场强度的8MV/cm以下。
Claims (3)
1.一种肖特基势垒二极管，其特征在于，
具备：
半导体基板，其由氧化镓构成；
漂移层，其由设置于所述半导体基板上的氧化镓构成；
阳极电极，其与所述漂移层进行肖特基接触；和
阴极电极，其与所述半导体基板进行欧姆接触，
所述漂移层具有设置于俯视时与所述阳极电极重叠的位置的多个沟槽，
所述多个沟槽中位于端部的沟槽的宽度被选择性地扩大。
2.根据权利要求1所述的肖特基势垒二极管，其特征在于，
所述多个沟槽的内壁由绝缘膜覆盖。
3.根据权利要求1或2所述的肖特基势垒二极管，其特征在于，
还具备设置于所述漂移层上的绝缘层，
所述阳极电极形成于所述绝缘层上，并且经由形成于所述绝缘层的开口部与所述漂移层进行肖特基接触。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017206978A JP7045008B2 (ja) | 2017-10-26 | 2017-10-26 | ショットキーバリアダイオード |
| JP2017-206978 | 2017-10-26 | ||
| PCT/JP2018/035645 WO2019082580A1 (ja) | 2017-10-26 | 2018-09-26 | ショットキーバリアダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111279490A true CN111279490A (zh) | 2020-06-12 |
| CN111279490B CN111279490B (zh) | 2023-06-20 |
Family
ID=66247384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880069554.3A Active CN111279490B (zh) | 2017-10-26 | 2018-09-26 | 肖特基势垒二极管 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11626522B2 (zh) |
| EP (1) | EP3703137A4 (zh) |
| JP (1) | JP7045008B2 (zh) |
| CN (1) | CN111279490B (zh) |
| WO (1) | WO2019082580A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3823045A1 (en) | 2019-11-14 | 2021-05-19 | Flosfia Inc. | Semiconductor device and system including semiconductor |
| JP7415537B2 (ja) * | 2019-12-18 | 2024-01-17 | Tdk株式会社 | ショットキーバリアダイオード |
| JP7371484B2 (ja) * | 2019-12-18 | 2023-10-31 | Tdk株式会社 | ショットキーバリアダイオード |
| CN114930501A (zh) | 2020-01-10 | 2022-08-19 | 株式会社Flosfia | 导电性金属氧化膜、半导体元件和半导体装置 |
| JP7456220B2 (ja) * | 2020-03-19 | 2024-03-27 | Tdk株式会社 | ショットキーバリアダイオード |
| JP2022129917A (ja) * | 2021-02-25 | 2022-09-06 | Tdk株式会社 | ショットキーバリアダイオード |
| JP2022129918A (ja) * | 2021-02-25 | 2022-09-06 | Tdk株式会社 | ショットキーバリアダイオード |
| JP2023079552A (ja) * | 2021-11-29 | 2023-06-08 | Tdk株式会社 | ジャンクションバリアショットキーダイオード |
| JP2023079551A (ja) * | 2021-11-29 | 2023-06-08 | Tdk株式会社 | ショットキーバリアダイオード |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176177A (ja) * | 2000-12-07 | 2002-06-21 | Denso Corp | 半導体装置及びその製造方法 |
| JP2009059912A (ja) * | 2007-08-31 | 2009-03-19 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
| US20110163409A1 (en) * | 2010-01-05 | 2011-07-07 | C/O Fuji Electric Systems Co., Ltd | Semiconductor device |
| JP3174355U (ja) * | 2011-01-31 | 2012-03-15 | 台灣半導體股▲ふん▼有限公司 | ショットキーダイオードのターミナル領域トレンチ構造 |
| US20160099306A1 (en) * | 2014-10-01 | 2016-04-07 | Beyond Innovation Technology Co., Ltd. | Monolithic merged pin schottky diode structure |
| CN105895709A (zh) * | 2014-05-14 | 2016-08-24 | 恩智浦有限公司 | 半导体器件和相关联的制造方法 |
| US20160260844A1 (en) * | 2015-03-06 | 2016-09-08 | Semiconductor Components Industries, Llc | Trench semiconductor device having multiple trench depths and method |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI382534B (zh) * | 2009-05-13 | 2013-01-11 | Anpec Electronics Corp | 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法 |
| CN110071170B (zh) * | 2011-09-08 | 2022-10-11 | 株式会社田村制作所 | 晶体层叠结构体 |
| CN103258861A (zh) * | 2012-02-15 | 2013-08-21 | 立锜科技股份有限公司 | 沟槽肖特基势垒二极管及其制造方法 |
| WO2014133155A1 (ja) * | 2013-03-01 | 2014-09-04 | 株式会社フジクラ | 統合アンテナ、及び、その製造方法 |
| JPWO2015060441A1 (ja) | 2013-10-24 | 2017-03-09 | ローム株式会社 | 半導体装置および半導体パッケージ |
| JP6296445B2 (ja) * | 2014-02-10 | 2018-03-20 | ローム株式会社 | ショットキーバリアダイオード |
| JP6022082B2 (ja) * | 2014-07-11 | 2016-11-09 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6281146B2 (ja) * | 2014-07-22 | 2018-02-21 | 株式会社Flosfia | 結晶性半導体膜および板状体ならびに半導体装置 |
| JP6524666B2 (ja) * | 2015-01-15 | 2019-06-05 | 富士電機株式会社 | 半導体装置 |
| DE102015103211B4 (de) * | 2015-03-05 | 2018-05-30 | Infineon Technologies Austria Ag | Verfahren zum herstellen einer halbleitervorrichtung mit ersten und zweiten feldelektrodenstrukturen |
| JP2017045969A (ja) | 2015-08-28 | 2017-03-02 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
| JP7116409B2 (ja) * | 2017-02-27 | 2022-08-10 | 株式会社タムラ製作所 | トレンチｍｏｓ型ショットキーダイオード |
-
2017
- 2017-10-26 JP JP2017206978A patent/JP7045008B2/ja active Active
-
2018
- 2018-09-26 EP EP18870149.4A patent/EP3703137A4/en active Pending
- 2018-09-26 WO PCT/JP2018/035645 patent/WO2019082580A1/ja unknown
- 2018-09-26 CN CN201880069554.3A patent/CN111279490B/zh active Active
- 2018-09-26 US US16/758,790 patent/US11626522B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176177A (ja) * | 2000-12-07 | 2002-06-21 | Denso Corp | 半導体装置及びその製造方法 |
| JP2009059912A (ja) * | 2007-08-31 | 2009-03-19 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
| US20110163409A1 (en) * | 2010-01-05 | 2011-07-07 | C/O Fuji Electric Systems Co., Ltd | Semiconductor device |
| JP3174355U (ja) * | 2011-01-31 | 2012-03-15 | 台灣半導體股▲ふん▼有限公司 | ショットキーダイオードのターミナル領域トレンチ構造 |
| CN105895709A (zh) * | 2014-05-14 | 2016-08-24 | 恩智浦有限公司 | 半导体器件和相关联的制造方法 |
| US20160099306A1 (en) * | 2014-10-01 | 2016-04-07 | Beyond Innovation Technology Co., Ltd. | Monolithic merged pin schottky diode structure |
| US20160260844A1 (en) * | 2015-03-06 | 2016-09-08 | Semiconductor Components Industries, Llc | Trench semiconductor device having multiple trench depths and method |
Non-Patent Citations (1)
| Title |
|---|
| KOHEI SASAKI等: "First Demonstration of Ga2O3 Trench MOS-Type Schottky Barrier Diodes", 《IEEE ELECTRON DEVICE LETTERS》, vol. 38, no. 6, pages 1 - 3 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019079984A (ja) | 2019-05-23 |
| EP3703137A1 (en) | 2020-09-02 |
| US20210167225A1 (en) | 2021-06-03 |
| WO2019082580A1 (ja) | 2019-05-02 |
| JP7045008B2 (ja) | 2022-03-31 |
| US11626522B2 (en) | 2023-04-11 |
| EP3703137A4 (en) | 2021-07-14 |
| CN111279490B (zh) | 2023-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111279490B (zh) | 肖特基势垒二极管 | |
| US9196679B2 (en) | Schottky diode with buried layer in GaN materials | |
| TWI798402B (zh) | 肖特基能障二極體 | |
| CN110352498B (zh) | 沟槽mos型肖特基二极管 | |
| JP6966740B2 (ja) | ショットキーバリアダイオード | |
| US9525039B2 (en) | Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer | |
| US11699766B2 (en) | Schottky barrier diode | |
| CN112913034B (zh) | 肖特基势垒二极管 | |
| TWI827222B (zh) | 肖特基能障二極體 | |
| TWI827223B (zh) | 接面位障肖特基二極體 | |
| JP2023141100A (ja) | ジャンクションバリアショットキーダイオード | |
| JP2023141101A (ja) | ジャンクションバリアショットキーダイオード | |
| CN116888743A (zh) | 肖特基势垒二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |