CN110071170B - 晶体层叠结构体 - Google Patents

晶体层叠结构体 Download PDF

Info

Publication number
CN110071170B
CN110071170B CN201910308044.3A CN201910308044A CN110071170B CN 110071170 B CN110071170 B CN 110071170B CN 201910308044 A CN201910308044 A CN 201910308044A CN 110071170 B CN110071170 B CN 110071170B
Authority
CN
China
Prior art keywords
crystal
layer
plane
substrate
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910308044.3A
Other languages
English (en)
Other versions
CN110071170A (zh
Inventor
佐佐木公平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Publication of CN110071170A publication Critical patent/CN110071170A/zh
Application granted granted Critical
Publication of CN110071170B publication Critical patent/CN110071170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/34—Edge-defined film-fed crystal-growth using dies or slits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种晶体层叠结构体，其包含：外延生长基板，其包含n型β‑Ga2O3系单晶，将(010)面、或者相对于上述(010)面以37.5°以内的角度范围倾斜的面作为主面；以及n型外延晶体，其形成于上述外延生长基板的上述主面上，上述n型β‑Ga2O3系单晶包含第1供体浓度，上述n型外延晶体是含镓氧化物，包含比上述第1供体浓度低的第2供体浓度。

Description

晶体层叠结构体
本申请是分案申请，原案申请的申请号为201280043326.1，国际申请号为PCT/JP2012/069975，申请日为2012年08月06日，发明创造名称为“外延生长用基板和晶体层叠结构体”。
技术领域
本发明涉及外延生长用基板，特别涉及由β-Ga2O3系单晶构成的外延生长用基板和晶体层叠结构体。
背景技术
以往，已知在由β-Ga2O3单晶构成的元件基板上层叠含Ga氧化物的半导体元件(例如，参照专利文献1)。
这种半导体元件通过在β-Ga2O3单晶基板的主面上利用MBE(Molecular BeamEpitaxy)法等物理气相生长法、CVD(Chemical Vapor Deposition)法等化学气相生长法层叠显示n型或p型的导电性的层而构成。
另外，作为β-Ga2O3单晶基板的主面，可使用劈开性强、容易得到平坦的面的(100)面(例如，参照专利文献2)。
现有技术文献
专利文献
专利文献1:日本特开2005-235961号公报
专利文献2:日本特开2008-156141号公报
发明内容
然而，由于近年的半导体元件进一步的高性能化，所以元件基板与其上形成的外延层、以及被层叠的外延层间之间的陡峭的界面的形成，以及外延层的高精度的膜厚的形成成为问题。
因此，本发明的目的在于提供能够实现在β-Ga2O3单晶基板上形成的含Ga氧化物层的高品质化的外延生长用基板和晶体层叠结构体。
本发明人为了实现上述目的进行了深入反复的研究，发现随着将β-Ga2O3单晶中的某一晶面作为主面等，形成于其上的含Ga氧化物层的品质显示出变化，进而通过反复试验而完成本发明。
本发明是基于该实验得到的见解而完成的，提供下述的外延生长用基板和晶体层叠结构体。
[1]一种外延生长用基板，由β-Ga2O3系单晶构成，将其(010)面、或者相对于(010)面以37.5°以内的角度范围倾斜的面作为主面。
[2]如[1]所述的外延生长用基板，其中，上述主面是β-Ga2O3系单晶的(010)面、或者从(010)面至(310)面之间的面。
[3]如[2]所述的外延生长用基板，其中，上述主面是β-Ga2O3系单晶的(010)面或者(310)面。
[4]一种晶体层叠结构体，具有：
外延生长用基板，由β-Ga2O3系单晶构成，将其(010)面、或者相对于(010)面以37.5°以内的角度范围倾斜的面作为主面；和
外延晶体，形成于所述外延生长用基板的所述主面，由含Ga氧化物构成。
[5]如[4]所述的晶体层叠结构体，其中，上述主面是β-Ga2O3系单晶的(010)面、或者从(010)面至(310)面之间的面。
[6]如[5]所述的晶体层叠结构体，其中，上述主面是β-Ga2O3系单晶的(010)面或者(310)面。
根据本发明，能够实现形成于β-Ga2O3单晶基板上的含Ga氧化物层的高品质化。
附图说明
图1A是第1实施方式涉及的外延生长用基板的立体图。
图1B是表示规定了图1A所示的外延生长用基板的晶面指数的晶体结构的立体图。
图2是表示晶体层叠结构体的构成例的截面图。
图3是用于晶体层叠结构体的形成的MBE装置的截面图。
图4A是表示仅使1层含20％Al的(AlGa)2O3层外延生长在外延生长用基板上时的晶体层叠结构体的X射线衍射测定结果的XRD2θ-θ光谱。
图4B是表示外延晶体的表面的状态的原子力显微镜像。
图5A是交替形成多个(AlGa)2O3层和Ga2O3层的晶体层叠结构体的TEM观察像。
图5B是该晶体层叠结构体的XRD2θ-θ光谱。
图6A是表示以比较例表示的以(100)面为主面生长的外延晶体的表面的状态的原子力显微镜像。
图6B是表示以比较例表示的以(001)面为主面生长的外延晶体的表面的状态的原子力显微镜像。
图7A是在由以(100)面为主面的β-Ga2O3系单晶构成的外延生长用基板上，交替形成多个(AlGa)2O3层和Ga2O3层的晶体层叠结构体的TEM观察像。
图7B是图7A的晶体层叠结构体的XRD2θ-θ光谱。
图8A是第1实施方式的变形例涉及的外延生长用基板的立体图。
图8B是表示β-Ga2O3系单晶的(310)面的立体图。
图8C是表示β-Ga2O3系单晶的(310)面与(010)面所成角度δ的图。
图9是观察形成于外延生长用基板的(310)面的外延晶体的表面的原子力显微镜像。
图10是表示本发明的第2实施方式涉及的高电子移动晶体管的构成例的截面图。
图11是表示本发明的第3实施方式涉及的MESFET的构成例的截面图。
图12是表示本发明的第4实施方式涉及的肖特基势垒二极管的构成例的截面图。
具体实施方式
图1A是本发明的第1实施方式涉及的外延生长用基板的立体图。该外延生长用基板1由β-Ga2O3(氧化镓)系单晶构成，以其(010)面为主面10。
外延生长用基板1具有规定的晶面指数以板状形成。β-Ga2O3的晶体结构的方位轴由a轴＜100＞、b轴＜010＞、c轴＜001＞构成，外延生长用基板1由以这3个轴规定的规定晶面指数、即(010)面、(100)面、(001)面而呈板状形成。其中，(010)面是制作半导体元件时进行含Ga氧化物的外延晶体生长的主面10，以具有比其它的面广的面积的方式形成。
图1B是表示规定了图1A所示的外延生长用基板的晶面指数的晶体结构的立体图。β-Ga2O3为单斜晶，以α＝γ＝90°，β＝103.8°，a轴晶格常数
Figure BDA0002030499960000041
b轴晶格常数
Figure BDA0002030499960000042
c轴晶格常数
Figure BDA0002030499960000043
形成。
应予说明，该外延生长用基板1如上述那样以由β-Ga2O3单晶构成为基本，也可以是由添加了选自Cu、Ag、Zn、Cd、Al、In、Si、Ge以及Sn中的1种以上的以Ga为主成分的氧化物构成。通过添加这些元素，能够控制晶格常数或带隙能量、导电特性。例如，通过加入Al、In元素，能够得到(GaxAlyIn(1-x-y))2O3(其中，0＜x≤1，0≤y≤1，0＜x+y≤1)表示的外延生长用基板1。加入Al的情况带隙宽，加入In的情况带隙窄。
(外延生长用基板1的制造方法)
外延生长用基板1如下制造：首先利用FZ(Floating Zone)法或EFG(Edge DefinedFilm Fed Growt)法等制作晶体块，利用切断或劈开等将其切出，形成为板状。
FZ法中，例如利用红外线加热单晶制造装置制作晶体块。具体而言，首先将种晶体的一端保持在籽晶夹上，将棒状的多晶材料的上端部保持在材料夹上。调节上部旋转轴的上下位置使种晶体的上端与多晶材料的下端接触。以将卤灯的光聚集在种晶体的上端和多晶材料的下端的部位的方式，调节上部旋转轴和下部旋转轴的上下位置。进行这些调整，加热种晶体的上端和多晶材料的下端的部位，熔解其加热部位，形成熔解液滴。此时，仅旋转种晶体。接着，为了使多晶材料和种晶体充分融合，使该部分一边沿相反方向旋转一边溶解，一边将多晶材料和种晶体相互向相反方向拉伸，一边形成适当的长度和粗度的单晶，从而制成晶体块。
EFG法中，向坩埚中加入规定量的原料β-Ga2O3粉末等，加热并溶解，生成β-Ga2O3熔融液。利用配置于坩埚内的狭缝模所形成的狭缝，使β-Ga2O3熔液利用毛细现象上升至狭缝模上面，使β-Ga2O3熔液与种晶体接触并冷却，制成具有任意形状的截面的晶体块。
应予说明，这些制法中制成的β-Ga2O3晶体块中，可以添加用于得到所希望的导电型的杂质。
将如上述那样制成的β-Ga2O3晶体块例如用钢丝锯以(010)面作为主面露出的方式成型，得到厚度例如为1mm且具有所希望的形状的薄板状的β-Ga2O3。其后，实施磨削研磨工序至厚度为600μm左右，得到外延生长用基板1。
接着，对该外延生长用基板1依次每种3分钟地进行甲醇、丙酮、甲醇的有机清洗，再进行使用超纯水的流水清洗、15分钟的氢氟酸浸渍清洗、5分钟的硫酸过氧化氢水浸渍清洗、以及使用超纯水的流水清洗。其后，通过在800℃实施10分钟的热清洁，从而成为能够使含Ga氧化物外延生长在外延生长用基板1的主面的状态。
(晶体层叠结构体及其形成方法)
接下来，对本实施方式涉及的晶体层叠结构体及其形成方法，参照图2和图3进行说明。
图2是表示本实施方式涉及的晶体层叠结构体的构成例的截面图。该晶体层叠结构体2是在上述的外延生长用基板1的主面10上层叠由含Ga氧化物构成的外延晶体20而构成的。
该外延晶体20例如是含有Ga的具有β-氧化镓(β－ガリア)结构的晶体，更具体而言，是主要由Ga2O3构成的晶体，或者含有Ga2O3和Al2O3且Al2O3多于0wt％并小于等于60wt％的混晶体，是主要具有β-氧化镓结构的晶体层。另外，外延晶体20中可以添加规定了其导电型的杂质。
作为在外延生长用基板1的主面10上形成外延晶体20的方法，例如有PLD(PulsedLaser Deposition)法、CVD(Chemical Vapor Deposition)法、溅射法、MBE(MolecularBeam Epitaxy)法等，在本实施方式中，采用使用了MBE法的薄膜生长法。MBE法也称为分子束外延法，是将单体或化合物的固体在称为束源炉的蒸发源加热，将利用加热而生成的蒸气作为分子束供给到基板表面的晶体生长方法。
图3是用于晶体层叠结构体2的形成的MBE装置的截面图。该MBE装置3具备真空槽30、支承在该真空槽30内且保持外延生长用基板1的基板支架31、保持于基板支架31的加热装置32、按照构成外延晶体20的每种原子或者分子设置的多个束源炉33(33a、33b、33c、33d)、用于加热多个束源炉33的加热器34(34a、34b、34c、34d)、向真空槽30内供给氧气的气体供给管35以及用于排出真空槽30内的空气的真空泵36。基板支架31形成介由轴310利用未图示的马达能够旋转的构成。
第1束源炉33a中，填充作为外延晶体20的材料的Ga。第2束源炉33b中，同样地填充作为外延晶体20的材料的Al。另外，第3束源炉33c中，填充有作为供体而被掺杂的Si或Sn等材料。第4束源炉33d中，填充有作为受体而被掺杂的Mg或Zn等材料。第1～第4束源炉33a～33d中，分别设有未图示的快门，成为不必要时能够关闭该快门的构成。
接下来，对晶体层叠结构体2的制造步骤进行说明。首先，将外延生长用基板1安装于MBE装置3的基板支架31。接下来，使真空泵36运行，将真空槽30内的气压减压至10-10Torr左右。而且，利用加热装置32加热外延生长用基板1。
外延生长用基板1被加热到规定的温度后，从气体供给管35向真空槽30内供给利用未图示的氧产生器而生成的氧气。
向真空槽30内供给氧气后，外延晶体20为由Ga2O3构成的晶体时，边旋转基板支架31边加热第1束源炉33a的第1加热器34a，开始Ga蒸气的供给。另外，外延晶体20为Ga2O3和Al2O3的混晶时，边旋转基板支架31，边加热第1束源炉33a的第1加热器34a和第2束源炉33b的第2加热器34b，开始Ga蒸气和Al蒸气的供给。
该外延晶体20的生长条件是，外延晶体20为由Ga2O3构成的晶体的情况下，例如生长温度为700℃，Ga的等效束压(Beam Equivalent Pressure：BEP)为3×10-5Pa，生长时间为1小时。另外，外延晶体20为Ga2O3和Al2O3的混晶时，上述生长条件中，可以使Ga的等效束压例如为1.5×10-5Pa，使Al的等效束压例如为5×10-7Pa。
由此，由含Ga氧化物构成的外延晶体20生长在外延生长用基板1的主面10上，得到晶体层叠结构体2。
另外，外延晶体20具有n型的导电性的情况下，加热第3加热器34c，从第3束源炉33c供给作为供体的Si或Sn等材料。另外，具有p型的导电性的情况下，加热第4加热器34d，从第4束源炉33d供给作为受体的Mg或Zn等材料。
(晶体层叠结构体的解析)
图4A是显示具有利用上述方法制造的由含20％Al的1层β-(AlGa)2O3构成的外延晶体20的晶体层叠结构体2的X射线衍射测定结果的XRD(X-ray diffraction)2θ-θ光谱。该图的纵轴以对数表示X射线的散射强度。如该图所示，示出外延生长用基板1所致的峰1a、和外延晶体20所致的尖锐的峰20a。而且，峰1a与峰20a之间确认有明显的条纹。由该明显的条纹图案可确认形成了具有陡峭的界面的晶体层叠结构。
图4B是表示利用上述方法制造的由含20％Al的1层β-(AlGa)2O3构成的外延晶体20的表面状态的原子力显微镜像。图中的箭头A表示外延生长用基板1的[100]方向。由该照片，可确认外延晶体20在相对于外延生长用基板1的主面10((010)面)的垂直方向或者近似垂直的方向生长。
图5A是在外延生长用基板1的主面10交替形成利用外延生长形成的多个(AlGa)2O3层21和多个Ga2O3层22的情况下的晶体层叠结构体2A的利用透射式电子显微镜(Transmission Electron Microscope：TEM)进行观察的图像。这样的晶体层叠结构体2A可以如下形成，即通过对MBE装置3的第1束源炉33a和第2束源炉33b的快门进行开关操作而将(AlGa)2O3层21和Ga2O3层22的膜厚调节为规定的膜厚，使各层交替层叠而形成。
如该TEM观察图像所示，晶体层叠结构体2A在外延生长用基板1上，交替层叠6层厚度6nm的(AlGa)2O3层21和5层厚度4nm的Ga2O3层21。而且，能够明显观察到呈条纹状的(AlGa)2O3层21和Ga2O3层22，以高精度的膜厚形成具有陡峭的界面的这些层。
图5B是表示图5A所示的晶体层叠结构体2A的X射线衍射测定结果的XRD2θ-θ光谱的图。如该图所示，明显示出外延生长用基板1所致的峰1a、多个(AlGa)2O3层21所致的多个卫星峰21a、以及其间的多个条纹21b，由X射线衍射测定结果也可确认形成了具有陡峭的界面的晶体层叠结构。
(比较例)
图6是表示以比较例示出的将由β-Ga2O3系单晶构成的基板的(100)面和(001)面设为主面、利用与上述相同的制造方法使由β-Ga2O3构成的外延晶体生长时的外延晶体的表面状态的原子力显微镜像，图6A表示以(100)面为主面时的表面的状态，图6B表示以(001)面为主面时的表面的状态。图6A和图6B所示的箭头B表示基板的[010]方向。
如图6A和图6B所示，这些比较例中，可知在[010]方向呈针状生长的晶体以在与作为主面的(100)面或(001)面垂直的方向层叠的方式形成。与[100]方向、[001]方向相比，其被认为是在[010]方向的生长速度快而产生的现象。
另外，本发明人等确认了，以(100)面或者(001)面为主面的情况下，加入除Ga和O以外的元素(例如，Al、In、Si、Sn、Mg、Zn等)时，因元素不同基板晶面指数和生长速度的关系有差异，所以这些元素局部存在于外延晶体的一部分，得不到均质的外延晶体。
图7A是在由以(100)面为主面的β-Ga2O3系单晶构成的外延生长用基板上、通过使用了MBE装置3的外延生长交替形成多个(Al1-xGax)2O3层(x＝0.6)和多个Ga2O3层的情况下的晶体层叠结构体的利用透射式电子显微镜进行观察的图像。另外，图7B是表示图7A所示的晶体层叠结构体的X射线衍射测定结果的XRD2θ-θ光谱的图。
如图7A所示，该晶体层叠结构体中(Al1-xGax)2O3层与Ga2O3层的界面不明显，观察不到如图5A所示的条纹样。另外，如图7B所示的XRD2θ-θ光谱中，示出外延生长用基板的来自β-Ga2O3(400)面的衍射所致的峰1b，其周边观测到认为来自(Al1-xGax)2O3层与Ga2O3层的晶体层叠结构的多个峰23a～23c，但认为这些峰的间隔没有周期性，无法形成良好的层叠结构。
(第1实施方式的效果)
根据本实施方式，由于将由β-Ga2O3系单晶构成的外延生长用基板1的(010)面设为主面10，所以能够使该主面10与其上形成的由含Ga氧化物构成的外延晶体20的界面陡峭，并且能够高精度形成外延晶体20的厚度。另外，能够抑制外延晶体20的元素的引入量的不均，使其均质化。
(第1实施方式的变形例)
接下来，对本发明的第1实施方式的变形例，参照图8进行说明。
图8A是第1实施方式的变形例涉及的外延生长用基板1B的立体图。该外延生长用基板1B与上述的外延生长用基板1相同地由β-Ga2O3系单晶构成，但以其(310)面为主面10B的构成与上述外延生长用基板1不同。
图8B是表示β-Ga2O3系单晶的(310)面的立体图。另外，图8C是表示β-Ga2O3系单晶的(310)面与(010)面所成的角度δ的图。如这些图所示，β-Ga2O3系单晶的(310)面是相对于(010)面倾斜δ＝37.5°的面。
对于该外延生长用基板1B，也可以利用与上述相同的方法在主面10B((310)面)上形成外延晶体20，得到晶体层叠结构体。
图9是在外延生长用基板1B的主面10B上利用上述的方法形成外延晶体20并观察其表面的原子力显微镜像。图中的箭头C表示c轴向。
如该图所示，外延晶体20不是针状生长，而是以沿与主面10B交叉的方向延伸的方式形成。
即使在使用该外延生长用基板1B的情况下，也能够得到具有陡峭的界面且可高精度形成外延晶体20的厚度的晶体层叠结构体。另外，能够抑制外延晶体20的元素的引入量的不均，使其均质化。即，即使是将相对于(010)面以37.5°以内的角度范围倾斜的面设为主面的外延生长用基板，也能够起到与上述第1实施方式记述的效果相同的效果。
[第2实施方式]
接下来，对本发明的第2实施方式，参照图10进行说明。
图10是表示作为本实施方式涉及的半导体装置的一个例子的高电子移动晶体管(High Electron Mobility Transistor：HEMT)的构成例的截面图。
该高电子移动晶体管4具有作为第1实施方式涉及的元件基板的外延生长用基板1，在该外延生长用基板1的主面10上通过外延生长层叠有作为第1含Ga氧化物层的i型β-Ga2O3层41和作为第2含Ga氧化物层的n型β-(AlGa)2O3层42。另外，在n型β-(AlGa)2O3层42上设置有栅电极43g、源电极43s、以及漏电极43d。
栅电极43g与n型β-(AlGa)2O3层42的表面42a接触形成肖特基接合。另外，对于源电极43s和漏电极43d而言，在这些电极间夹着栅电极43g而配置，形成与n型β-(AlGa)2O3层42的表面42a的欧姆接触。
β-Ga2O3单晶因氧缺陷通常显示n型的导电型，本实施方式涉及的外延生长用基板1以添加规定量的Mg等II族的元素而具有高电阻的方式形成。
i型β-Ga2O3层41是未掺杂的电子移动层，在外延生长用基板1的主面10通过外延生长而形成。该i型β-Ga2O3层41可以通过在从气体供给管35供给的氧气中混合例如5重量％以上的臭氧而形成。
n型β-(AlGa)2O3层42是添加了Si或Sn等供体的电子供给层，在i型β-Ga2O3层41上通过外延生长而形成。
i型β-Ga2O3层41与n型β-(AlGa)2O3层42的带隙不同，所以在其界面产生频带的不连续，由n型β-(AlGa)2O3层42的供体产生的电子集中在i型β-Ga2O3层41侧地分布于界面附近的区域，形成称为二维电子气体的电子层。
这样，n型β-(AlGa)2O3层42中，产生因与栅电极43g的肖特基接合而产生的第1耗尽层和二维电子气体的形成所致的第2耗尽层。n型β-(AlGa)2O3层42形成为第1耗尽层与第2耗尽层相接的厚度。
而且，通过对栅电极43g施加电压，可以改变第1和第2耗尽层的厚度来调节二维电子气体的浓度，控制漏电流。
i型β-Ga2O3层41的厚度没有特别限定，优选为0.1nm以上。另外，n型β-(AlGa)2O3层42的厚度根据掺杂浓度设定为0.1nm～10μm。
(第2实施方式的效果)
根据本实施方式，能够在构成外延生长用基板1的β-Ga2O3系单晶的(010)面即主面10上以高精度形成具有陡峭的界面的i型β-Ga2O3层41，由此能够使i型β-Ga2O3层41和n型β-(AlGa)2O3层42的界面也陡峭。另外，能够高精度形成n型β-(AlGa)2O3层42的层厚。因此，能够生产高性能且品质稳定的高电子移动晶体管4。
[第3实施方式]
接下来，对本发明的第3实施方式，参照图11进行说明。
图11是表示作为本实施方式涉及的半导体装置的其它的一个例子的属于场效应晶体管的一种的MESFET(Metal-Semiconductor Field Effect Transistor)的构成例的截面图。
该MESFET5具有作为第1实施方式涉及的元件基板的外延生长用基板1，在该外延生长用基板1的主面10((010)面)上，设有由外延生长形成的n型β-Ga2O3层51。另外，n型β-Ga2O3层51上，设有栅电极52g、源电极52s、以及漏电极52d。
栅电极52g与n型β-Ga2O3层51的表面51a接触形成肖特基接合。另外，对于源电极52s和漏电极52d而言，在这些电极间夹着栅电极52g而配置，形成与n型β-Ga2O3层51的表面51a的欧姆接触。
n型β-Ga2O3层51在与源电极52s和漏电极52d的接触部附近通过Si或Sn等的添加提高供体浓度。另外，包括与栅电极52g的接触部附近的其它区域的供体浓度比与源电极52s和漏电极52d的接触部附近的供体浓度低。
本实施方式涉及的外延生长用基板1以添加规定量的Mg等II族的元素而具有高电阻的方式形成。
如上述那样构成的MESFET5可以通过施加在栅电极52g的偏压的调节而改变n型β-Ga2O3层51中的耗尽层的厚度，控制漏电流。
(第3实施方式的效果)
根据本实施方式，能够在构成外延生长用基板1的β-Ga2O3系单晶的(010)面即主面10以高精度的层厚形成具有陡峭的界面的n型β-Ga2O3层51。因此，能够生产出高性能且品质稳定的MESFET5。
[第4实施方式]
接下来，对本发明的第4实施方式，参照图12进行说明。
图12是表示作为本实施方式涉及的半导体装置的其它的一个例子的肖特基势垒二极管的构成例的截面图。
该肖特基势垒二极管6具有作为第1实施方式涉及的元件基板的外延生长用基板1，在该外延生长用基板1的主面10((010)面)上，设有由外延生长形成的n型β-Ga2O3层61。
n型β-Ga2O3层61上，设有与n型β-Ga2O3层61的表面61a肖特基接触的肖特基电极62。另外，在外延生长用基板1的与n型β-Ga2O3层61相反的一侧的面上，设有与外延生长用基板1欧姆接触的欧姆电极63。
另外，本实施方式涉及的外延生长用基板1以通过氧缺陷或者杂质的掺杂而显示n型的导电型的方式形成。n型β-Ga2O3层61以与外延生长用基板1相比供体浓度为低浓度的方式形成。
而且，对肖特基二极管6沿正方向(肖特基电极62侧为正电位)施加电压时，从外延生长用基板1向n型β-Ga2O3层61侧移动的电子所致的电流增大。由此，正方向电流从肖特基电极62向欧姆电极63流动。
另一方面，对肖特基二极管6施加相反方向(肖特基电极层2侧为负电位)的电压时，流过肖特基二极管6的电流几乎为零。
(第4实施方式的效果)
根据本实施方式，能够在构成外延生长用基板1的β-Ga2O3系单晶的(010)面即主面10以高精度的层厚形成具有陡峭的界面的n型β-Ga2O3层61。因此，能够生产出高性能且品质稳定的肖特基二极管6。
[其它的实施方式]
以上，说明了本发明优选的实施方式，但本发明并不限于这些实施方式，在不变更其主旨的范围内可进行各种变形、应用。
例如，上述第1实施方式和其变形例中，以β-Ga2O3系单晶的(010)面或者(310)面为主面，但也可以以从(010)面至(310)面之间的面为主面。另外，也可以将从(010)面向(310)面方向以外的方向以37.5°以内的角度范围倾斜的面作为主面。
另外，上述第2实施方式中，在以(010)面为主面10的外延生长用基板1上形成i型β-Ga2O3层41，但也可以在以(310)面为主面10B的外延生长用基板1B上形成i型β-Ga2O3层41而构成高电子移动晶体管。另外，也可以将从(010)面以37.5°以内的角度范围倾斜的面设为主面，在该主面上形成i型β-Ga2O3层41。
另外，上述第3和第4实施方式中，在以(010)面为主面10的外延生长用基板1上形成n型β-Ga2O3层51、n型β-Ga2O3层61，但也可以将从(010)面以37.5°以内的角度范围倾斜的面设为主面，在该主面上形成n型β-Ga2O3层51、n型β-Ga2O3层61。
另外，上述第2～第4实施方式中，对高电子移动晶体管、MESFET、以及肖特基势垒二极管的外延生长用基板中应用本发明的情况进行了说明，但作为本发明的应用对象的半导体装置并不限于此。
产业上的可利用性
提供能够实现在β-Ga2O3单晶基板上形成的含Ga氧化物层的高品质化的外延生长用基板以及晶体层叠结构体。
符号说明
1、1B…外延生长用基板，2、2A…晶体层叠结构体，3…MBE装置，4…高电子移动晶体管，5…MESFET，6…肖特基势垒二极管，10、10B…主面，20…外延晶体，20a…卫星峰，21…(AlGa)2O3层，21a…卫星峰，21b…条纹峰，22…Ga2O3层，30…真空槽，31…基板支架，32…加热装置，33、33a-33d…束源炉，34、34a-34d…加热器，35…气体供给管，36…真空泵，41…i型β-Ga2O3层，42…n型β-(AlGa)2O3层，42a…表面，43d…漏电极，43g…栅电极，43s…源电极，51…n型β-Ga2O3层，52g…栅电极，52s…源电极，52d…漏电极，61…n型β-Ga2O3层，62…肖特基电极，63…欧姆电极，310…轴。

Claims (4)

1.一种晶体层叠结构体，其特征在于，包含：
外延生长基板，其包含n型β-Ga2O3系单晶，将β-Ga2O3系单晶的从(010)面至(310)面之间的除(010)面以外的面作为主面；以及
n型外延晶体，其形成于上述外延生长基板的上述主面上，
上述n型β-Ga2O3系单晶包含第1供体浓度，
上述n型外延晶体是含镓氧化物，包含比上述第1供体浓度低的第2供体浓度。
2.根据权利要求1所述的晶体层叠结构体，
上述主面是β-Ga2O3系单晶的(310)面。
3.根据权利要求1或2所述的晶体层叠结构体，
上述外延生长基板包含提高基板的电阻的II族元素。
4.根据权利要求1所述的晶体层叠结构体，
上述外延晶体不包含在平行于上述外延生长基板的上述主面的方向生长的针状晶体。
CN201910308044.3A 2011-09-08 2012-08-06 晶体层叠结构体 Active CN110071170B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-196429 2011-09-08
JP2011196429 2011-09-08
CN201280043326.1A CN103781947B (zh) 2011-09-08 2012-08-06 晶体层叠结构体
PCT/JP2012/069975 WO2013035472A1 (ja) 2011-09-08 2012-08-06 エピタキシャル成長用基板及び結晶積層構造体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280043326.1A Division CN103781947B (zh) 2011-09-08 2012-08-06 晶体层叠结构体

Publications (2)

Publication Number Publication Date
CN110071170A CN110071170A (zh) 2019-07-30
CN110071170B true CN110071170B (zh) 2022-10-11

Family

ID=47831924

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280043326.1A Active CN103781947B (zh) 2011-09-08 2012-08-06 晶体层叠结构体
CN201910308044.3A Active CN110071170B (zh) 2011-09-08 2012-08-06 晶体层叠结构体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280043326.1A Active CN103781947B (zh) 2011-09-08 2012-08-06 晶体层叠结构体

Country Status (5)

Country Link
US (2) US9142623B2 (zh)
EP (1) EP2754738B1 (zh)
JP (2) JP5543672B2 (zh)
CN (2) CN103781947B (zh)
WO (1) WO2013035472A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103781948B (zh) * 2011-09-08 2017-11-17 株式会社田村制作所 晶体层叠结构体及其制造方法
JP2013102081A (ja) 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP5491483B2 (ja) * 2011-11-15 2014-05-14 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の成長方法
JP6601738B2 (ja) * 2013-09-30 2019-11-06 株式会社タムラ製作所 結晶積層構造体、及びその製造方法
JP5777756B2 (ja) * 2014-02-27 2015-09-09 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板
JP6143145B2 (ja) * 2014-03-25 2017-06-07 国立研究開発法人物質・材料研究機構 β−Ｇａ２Ｏ３単結晶層の製造方法、β―Ｇａ２Ｏ３単結晶層付きサファイア基板、β―Ｇａ２Ｏ３自立単結晶及びその製造方法
JP6253150B2 (ja) 2014-05-09 2017-12-27 株式会社タムラ製作所 エピタキシャルウエハ及びその製造方法
JP6488465B2 (ja) * 2014-07-02 2019-03-27 パナソニックＩｐマネジメント株式会社 半導体装置
JP6013410B2 (ja) * 2014-08-07 2016-10-25 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP5828568B1 (ja) 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
JPWO2016132681A1 (ja) * 2015-02-18 2017-11-24 出光興産株式会社 積層体及び積層体の製造方法
JP6945121B2 (ja) * 2015-09-30 2021-10-06 株式会社Flosfia 結晶性半導体膜および半導体装置
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
CN107068773B (zh) * 2015-12-18 2021-06-01 株式会社Flosfia 半导体装置
JP6705962B2 (ja) * 2016-06-03 2020-06-03 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成長方法及び結晶積層構造体
JP6812758B2 (ja) * 2016-11-09 2021-01-13 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
JP6991503B2 (ja) * 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
JP7037142B2 (ja) * 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
JP7147141B2 (ja) * 2017-09-11 2022-10-05 Tdk株式会社 ショットキーバリアダイオード
JP6933339B2 (ja) * 2017-10-18 2021-09-08 矢崎総業株式会社 半導体装置および半導体ウェーハ
JP7045008B2 (ja) * 2017-10-26 2022-03-31 Tdk株式会社 ショットキーバリアダイオード
US20210017667A1 (en) * 2017-12-07 2021-01-21 Kyocera Corporation Single crystal, die for efg apparatus, efg apparatus, method for manufacturing single crystal, and method for manufacturing single crystal member
JP6846754B2 (ja) * 2020-03-31 2021-03-24 株式会社タムラ製作所 結晶積層構造体
JP2022148550A (ja) * 2021-03-24 2022-10-06 Tdk株式会社 酸化ガリウム基板の分割方法
CN113223929A (zh) * 2021-04-16 2021-08-06 西安电子科技大学 基于非平衡激光等离子体的氧化镓高效掺杂方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983555A (zh) * 2005-12-14 2007-06-20 丰田合成株式会社 半导体元件及其制造方法
CN100370065C (zh) * 2003-02-24 2008-02-20 学校法人早稻田大学 β－Ga2O3单晶生长方法、薄膜单晶生长方法、Ga2O3发光器件及其制造方法
JP2010219130A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2011146652A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679097B2 (ja) * 2002-05-31 2005-08-03 株式会社光波 発光素子
WO2004074556A2 (ja) 2003-02-24 2004-09-02 Waseda University β‐Ｇａ2Ｏ3系単結晶成長方法、薄膜単結晶の成長方法、Ｇａ2Ｏ3系発光素子およびその製造方法
JP4020314B2 (ja) * 2003-05-15 2007-12-12 学校法人早稲田大学 Ｇａ２Ｏ３系発光素子およびその製造方法
JP2005235961A (ja) * 2004-02-18 2005-09-02 Univ Waseda Ｇａ２Ｏ３系単結晶の導電率制御方法
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP2008156141A (ja) 2006-12-21 2008-07-10 Koha Co Ltd 半導体基板及びその製造方法
JP2010010572A (ja) 2008-06-30 2010-01-14 Nippon Light Metal Co Ltd 発光素子およびその製造方法
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101047652B1 (ko) * 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR100969127B1 (ko) * 2010-02-18 2010-07-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US9153648B2 (en) 2011-04-08 2015-10-06 Tamura Corporation Semiconductor stacked body, method for manufacturing same, and semiconductor element
US9966439B2 (en) * 2013-07-09 2018-05-08 Flosfia Inc. Semiconductor device and manufacturing method for same, crystal, and manufacturing method for same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100370065C (zh) * 2003-02-24 2008-02-20 学校法人早稻田大学 β－Ga2O3单晶生长方法、薄膜单晶生长方法、Ga2O3发光器件及其制造方法
CN1983555A (zh) * 2005-12-14 2007-06-20 丰田合成株式会社 半导体元件及其制造方法
JP2010219130A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2011146652A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子

Also Published As

Publication number Publication date
EP2754738A4 (en) 2015-02-25
CN103781947B (zh) 2019-05-10
WO2013035472A1 (ja) 2013-03-14
JP2014177400A (ja) 2014-09-25
EP2754738B1 (en) 2021-07-07
US20160233307A1 (en) 2016-08-11
US20140239452A1 (en) 2014-08-28
JP6082711B2 (ja) 2017-02-15
CN103781947A (zh) 2014-05-07
US9142623B2 (en) 2015-09-22
JPWO2013035472A1 (ja) 2015-03-23
CN110071170A (zh) 2019-07-30
EP2754738A1 (en) 2014-07-16
US9685515B2 (en) 2017-06-20
JP5543672B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
CN110071170B (zh) 晶体层叠结构体
US9716004B2 (en) Crystal laminate structure and method for producing same
US9461124B2 (en) Ga2O3 semiconductor element
KR100913401B1 (ko) 다이아몬드 반도체소자 및 이의 제조방법
US20140217470A1 (en) Ga2O3 SEMICONDUCTOR ELEMENT
US8310014B2 (en) Field effect transistors, methods of fabricating a carbon-insulating layer using molecular beam epitaxy and methods of fabricating a field effect transistor
EP2765612A1 (en) Ga2O3 SEMICONDUCTOR ELEMENT
US10985016B2 (en) Semiconductor substrate, and epitaxial wafer and method for producing same
CN106471163B (zh) 半导体衬底、外延片及其制造方法
US20230223446A1 (en) Laminate, semiconductor device, and method for manufacturing laminate
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
Xu et al. CMOS compatible in-situ n-type doping of ge using new generation doping agents P (MH3) 3 and As (MH3) 3 (M= Si, Ge)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant