JP6933339B2 - 半導体装置および半導体ウェーハ - Google Patents

半導体装置および半導体ウェーハ Download PDF

Info

Publication number
JP6933339B2
JP6933339B2 JP2017202041A JP2017202041A JP6933339B2 JP 6933339 B2 JP6933339 B2 JP 6933339B2 JP 2017202041 A JP2017202041 A JP 2017202041A JP 2017202041 A JP2017202041 A JP 2017202041A JP 6933339 B2 JP6933339 B2 JP 6933339B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor region
type
gallium oxide
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017202041A
Other languages
English (en)
Other versions
JP2019075508A (ja
Inventor
尚武 佐久本
尚武 佐久本
由憲 松下
由憲 松下
裕己 石原
裕己 石原
竜男 砂山
竜男 砂山
美砂子 相田
美砂子 相田
依里子 富永
依里子 富永
大 赤瀬
大 赤瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiroshima University NUC
Yazaki Corp
Original Assignee
Hiroshima University NUC
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiroshima University NUC, Yazaki Corp filed Critical Hiroshima University NUC
Priority to JP2017202041A priority Critical patent/JP6933339B2/ja
Priority to DE102018217628.0A priority patent/DE102018217628B4/de
Priority to US16/160,298 priority patent/US20190115434A1/en
Publication of JP2019075508A publication Critical patent/JP2019075508A/ja
Application granted granted Critical
Publication of JP6933339B2 publication Critical patent/JP6933339B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体装置および半導体ウェーハに関する。
ワイドギャップ半導体の一つであるβ‐酸化ガリウム（β‐Ｇａ2Ｏ3）は、シリコンと同様に融液成長法によって単結晶基板を製造できる。一方で、他のワイドギャップ半導体である炭化シリコン（ＳｉＣ）や窒化ガリウム（ＧａＮ）は、融液成長法によって単結晶基板を製造する技術が確立されていない。
β‐酸化ガリウム基板を用いた半導体装置の製造には、シリコン基板を製造するための設備を流用することができるため、他のワイドギャップ半導体と比較して安価に半導体装置を製造することができる。特許文献１には、結晶を効率よくエピタキシャル成長させて高品質なβ‐Ｇａ2Ｏ3系結晶膜を得ることができるＧａ含有酸化物層成長用β‐Ｇａ2Ｏ3系単結晶基板に関する技術が開示されている。
特開２０１４−２２１７１９号公報 特開２０１１−６１２２５号公報 特開２０１６−３９１９４号公報
ところで、β‐酸化ガリウムは、アクセプタ準位が深く、β‐酸化ガリウム基板にアクセプタとなる不純物元素をドープしても常温でｐ型の導電型を示す半導体領域の形成が困難であった。
本発明の目的は、β‐酸化ガリウムを含み、常温でｐ型の導電型を示す半導体領域を有する半導体装置および半導体ウェーハを提供することである。
本発明の半導体装置は、β‐酸化ガリウムを含む、第１導電型の半導体基板と、β‐酸化ガリウムを含み、前記半導体基板の上側に設けられた前記第１導電型の第１半導体領域と、β‐酸化ガリウムを含み、前記第１半導体領域の一部の上側に設けられた第２導電型の第２半導体領域と、β‐酸化ガリウムを含み、前記第２半導体領域の一部の上側に設けられた前記第１導電型の第３半導体領域と、前記第１半導体領域と前記第３半導体領域との間に位置する前記第２半導体領域の部分に絶縁膜を介して対向する制御電極と、を含む。前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、前記第２半導体領域は、バンドギャップ制御元素をさらに含む。前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、前記半導体基板、前記第１半導体領域および前記第３半導体領域は、前記バンドギャップ制御元素をさらに含む。前記バンドギャップ制御元素は、ホウ素、アルミニウム、およびインジウムの群から選択されることを特徴とする。
本発明に係る半導体装置において、半導体基板、第１半導体領域および第３半導体領域又は、第２半導体領域は、バンドギャップ制御元素を含む。バンドギャップ制御元素によって、半導体基板や、半導体領域のバンドギャップを小さくすることで、アクセプタ準位を浅くすることができる。β-酸化ガリウムを含む半導体領域におけるアクセプタ準位を浅くすることにより、β‐酸化ガリウムを用いた半導体装置に常温でｐ型の導電型を示す半導体領域を設けることができるという効果を奏する。
図１は、第１実施形態に係る半導体装置の断面を示す図である。 図２は、第１実施形態の変形例に係る半導体装置の断面を示す図である。 図３は、第２実施形態に係る半導体ウェーハの断面を示す図である。 図４は、第２実施形態の変形例に係る半導体ウェーハの断面を示す図である。
以下に、本発明の実施形態に係る半導体装置および半導体ウェーハにつき図面を参照しつつ詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、下記の実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
なお、各実施形態では、第１導電型をｎ型、第２導電型をｐ型とする構成を例に挙げて説明する。以下の説明において、ｎ+やｐ+における、ｎやｐの表記に付す「＋」は、「＋」が付されていない表記の不純物濃度よりも比較的高濃度であることを示す。また、ｎ-やｐ-における、ｎやｐの表記に付す「−」は、「−」が付されていない表記の不純物濃度よりも比較的低濃度であることを示す。
［第１実施形態］
図１を参照して、第１実施形態について説明する。本実施形態は、半導体装置に関する。図１は、第１実施形態に係る半導体装置の断面を示す図である。
図１に示すように、本実施形態に係る半導体装置１は、半導体基板１０ｎと、第１半導体領域１１ｎと、第２半導体領域１２ｐと、第３半導体領域１３ｎと、絶縁膜３１と、制御電極２３と、第１電極２１と、第２電極２２とを含む。本実施形態に係る半導体装置１は、β‐酸化ガリウム（β‐Ｇａ2Ｏ3）を用いた縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。本実施形態の半導体装置１は、所謂プレーナ型構造のＭＯＳＦＥＴである。
半導体基板１０ｎは、第１主面１０ｓおよび第２主面１０ｔを有する。第２主面１０ｔは、第１主面１０ｓとは反対側に位置する面である。半導体基板１０ｎは、β‐酸化ガリウムを含む第１導電型（ｎ+型）の半導体基板である。本実施形態においては、半導体基板１０ｎは、β‐酸化ガリウム系単結晶基板である。半導体基板１０ｎは、例えば、融液成長法を用いて形成される。
本実施形態において、半導体基板１０ｎは、ドナーとなる不純物元素として、シリコン（Ｓｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、イットリウム（Ｉｒ）、炭素（Ｃ）、スズ（Ｓｎ）、ゲルマニウム（Ｇｅ）、パラジウム（Ｐｂ）、マンガン（Ｍｎ）、スカンジウム（Ｓｂ）、ビスマス（Ｂｉ）、鉄（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、およびヨウ素（Ｉ）の群から選択される元素を含む。
第１半導体領域１１ｎは、半導体基板１０ｎの第１主面１０ｓの上側に設けられている。明細書中において、半導体基板１０ｎから見た第１半導体領域１１ｎ側を「上側」とし、半導体基板１０ｎから見た第１半導体領域１１ｎ側とは反対側を「下側」とする。なお、本明細書中における上側および下側は、実際の使用状態における上側および下側とは、異なる場合がある。
実施形態において、第１半導体領域１１ｎは、第１導電型（ｎ-型）のβ‐酸化ガリウム系単結晶膜である。第１半導体領域１１ｎは、ドナーとなる不純物元素として、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｎ、Ｇｅ、Ｐｂ、Ｍｎ、Ｓｂ、Ｂｉ、Ｆ、Ｃｌ、Ｂｒ、およびＩの群から選択される元素を含む。
第１半導体領域１１ｎは、第１領域１１ａおよび第２領域１１ｂを含む。第１領域１１ａは、第２領域１１ｂの一部の上側に位置する。第１領域１１ａは、ＭＯＳＦＥＴのＪＦＥＴ（Junction Field Effect Transistor）領域である。第２領域１１ｂは、ＭＯＳＦＥＴのドリフト領域である。
第２半導体領域１２ｐは、第１半導体領域１１ｎの一部の上側に設けられる。実施形態において、第２半導体領域１２ｐは、第２領域１１ｂ上に設けられており、第１領域１１ａと隣接している。
本実施形態において、第２半導体領域１２ｐは、β‐酸化ガリウムを含む導電型がｐ型の半導体領域である。つまり、第２半導体領域１２ｐは、ＭＯＳＦＥＴのｐ型ウェルである。第２半導体領域１２ｐは、β‐酸化ガリウムと、アクセプタとなる不純物元素と、バンドギャップ制御元素とを含む。ここで、バンドギャップ制御元素とは、β‐酸化ガリウムを含む半導体におけるバンドギャップの価電子帯上端を上昇させることが可能な元素である。
本実施形態においては、第２半導体領域１２ｐは、アクセプタとなる不純物元素として、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、窒素（Ｎ）、リン（Ｐ）、およびヒ素（Ａｓ）の群から選択される元素を含む。また、第２半導体領域１２ｐは、バンドギャップ制御元素として、ホウ素（Ｂ）、アルミニウム（Ａｌ）、およびインジウム（Ｉｎ）の群から選択される元素を含む。
実施形態において、第１半導体領域１１ｎおよび第２半導体領域１２ｐは、例えば以下のような手法で形成される。まず、半導体基板１０ｎの第１主面１０ｓ上にエピタキシャル成長によって第１導電型（ｎ-型）のβ‐酸化ガリウム系単結晶膜が形成される。その後、β‐酸化ガリウム系単結晶膜の上面の一部を含む部分にバンドギャップ制御元素およびアクセプタとなる不純物元素がイオン注入される。イオン注入によってバンドギャップ制御元素およびアクセプタとなる不純物元素がドープされたβ‐酸化ガリウム系単結晶膜の部分は、第２導電型（ｐ型）の第２半導体領域１２ｐとなり、β‐酸化ガリウム系単結晶膜の残存部分は、第１半導体領域１１ｎとなる。第１半導体領域１１ｎおよび第２半導体領域１２ｐは、例えば、以上のような手法で形成される。
なお、第２半導体領域１２ｐは、熱拡散法を用いて形成されてもよい。この場合、半導体基板１０ｎの第１主面１０ｓ上にエピタキシャル成長によって形成されたβ‐酸化ガリウム系単結晶膜の上面の一部にバンドギャップ制御元素を接触させながら熱処理を行う。この処理によって、β‐酸化ガリウム系単結晶膜の一部にバンドギャップ制御元素がドープされる。その後、バンドギャップ制御元素をドープしたβ‐酸化ガリウム系単結晶膜の上面にアクセプタとなる不純物元素を接触させながら熱処理を行う。この処理によって、β‐酸化ガリウム系単結晶膜に第２半導体領域１２ｐが形成される。また、β‐酸化ガリウム系単結晶膜の残存部分は、第１半導体領域１１ｎとなる。なお、熱拡散法によって第２半導体領域１２ｐを形成する場合、アクセプタとなる不純物元素をβ‐酸化ガリウム系単結晶膜の上面の一部に接触させながら熱処理を行った後、バンドギャップ制御元素を接触させながら熱処理を行ってもよい。
第３半導体領域１３ｎは、第２半導体領域１２ｐの一部の上側に設けられる。実施形態において、第１領域１１ａの上面、第２半導体領域１２ｐの上面、および第３半導体領域１３ｎの上面は、連続した平面を形成している。第３半導体領域１３ｎは、β‐酸化ガリウムを含み第１導電型（ｎ+型）の半導体領域である。第３半導体領域１３ｎは、ＭＯＳＦＥＴのソース領域である。第３半導体領域１３ｎは、ドナーとなる不純物元素として、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｎ、Ｇｅ、Ｐｂ、Ｍｎ、Ｓｂ、Ｂｉ、Ｆ、Ｃｌ、Ｂｒ、およびＩの群から選択される元素を含む。
絶縁膜３１は、第１半導体領域１１ｎ上、第２半導体領域１２ｐ上および第３半導体領域１３ｎ上に設けられる。絶縁膜３１は、第１半導体領域１１ｎの第１領域１１ａが露出する上面とその延長面における第２半導体領域１２ｐの上面および第３半導体領域１３ｎの上面に連続的に設けられている。絶縁膜３１上には、制御電極２３が設けられている。制御電極２３は、絶縁膜３１を介して、第１半導体領域１１ｎの上側、第２半導体領域１２ｐの上側および第３半導体領域１３ｎの上側に設けられる。ここで、絶縁膜３１は、ＭＯＳＦＥＴのゲート絶縁膜であり、制御電極２３は、ＭＯＳＦＥＴのゲート電極として機能する。
第１電極２１は、第２半導体領域１２ｐ上および第３半導体領域１３ｎ上に設けられている。第１電極２１は、制御電極２３と離間して設けられている。第１電極２１は、第３半導体領域１３ｎと電気的に接続される。第１電極２１は、ＭＯＳＦＥＴのソース電極として機能する。本実施形態においては、第１電極２１は、第２半導体領域１２ｐの上面および第３半導体領域１３ｎの上面と接し、ソース領域およびｐ型ウェルの共通電極として機能する。
第２電極２２は、第１半導体領域１１ｎの下側に設けられている。第２電極２２は、第１半導体領域１１ｎと電気的に接続されている。第２電極２２は、ＭＯＳＦＥＴのドレイン電極として機能する。実施形態において、第２電極２２は、半導体基板１０ｎを介して第１半導体領域１１ｎの下側に設けられており、第２電極２２は、半導体基板１０ｎの第２主面１０ｔと接している。
本実施形態に係る半導体装置１においては、第１領域１１ａを挟んで一対の第２半導体領域１２ｐ、および一対の第３半導体領域１３ｎが設けられている。ここで、一対の第２半導体領域１２ｐは、一対のチャネル領域１２ｃを含む。チャネル領域１２ｃは、第３半導体領域１３ｎと第１領域１１ａとの間に位置する。
制御電極２３は、第１半導体領域１１ｎと第３半導体領域１３ｎとの間に位置する第２半導体領域１２ｐの部分に絶縁膜３１を介して対向するように設けられている。本実施形態において、絶縁膜３１は、第１領域１１ａ上、一対の第２半導体領域１２ｐ（一対のチャネル領域１２ｃ）上及び一対の第３半導体領域１３ｎ上に連続的に設けられている。そして、制御電極２３は、絶縁膜３１を介して一対の第２半導体領域１２ｐの上側及び一対の第３半導体領域１３ｎの上側に連続的に設けられている。この構成により、本実施形態においては、一つの制御電極２３によって、一対のチャネルが制御される。
半導体装置１においては、第１電極２１に対して第２電極２２の電位が負となるように、第１電極２１と第２電極２２との間に電圧が印加される。このとき、第１電極２１と第２電極２２との間の電気的導通は、制御電極２３によって制御される。制御電極２３にしきい値電圧以上の正の電圧が印加されると、制御電極２３の下側に位置するチャネル領域１２ｃに反転層が形成される。チャネル領域１２ｃに反転層が形成されることで、第１半導体領域１１ｎと第３半導体領域１３ｎとが電気的に接続される。第１半導体領域１１ｎと第３半導体領域１３ｎとが電気的に接続されることにより、図１の矢印ＨＭで示すように、第２電極２２（ドレイン電極）から第１電極２１（ソース電極）に向かって電流が流れる。すなわち、半導体装置１はオン状態となる。
一方で、制御電極２３にしきい値電圧以上の正の電圧が印加されていない場合、チャネル領域１２ｃには反転層が形成されず、第１半導体領域１１ｎと第２半導体領域１２ｐとの間が逆バイアスの状態に維持される。すなわち、半導体装置１はオフ状態となる。つまり、実施形態に係る半導体装置１はノーマリオフ型のＭＯＳＦＥＴである。
（試験例）
以下、β‐酸化ガリウムのｐ型化について、試験例を参照して説明する。
表１は、β‐酸化ガリウムのバンドギャップと、β‐酸化ガリウムのガリウム原子の一部をホウ素原子に置換した場合のバンドギャップとをシミュレーション計算により算出した結果を示したものである。表１は、β‐酸化ガリウムのユニットセルに３次元周期境界条件を適用することによりβ‐酸化ガリウムの結晶構造を作成し、密度汎関数法による量子力学計算に基づきバンドギャップを算出した結果である。
Figure 0006933339
表１に示すように、β‐酸化ガリウムの一部のガリウム原子をホウ素原子に置換した場合のバンドギャップは、β‐酸化ガリウムのバンドギャップよりも小さい。
表２は、β‐酸化ガリウムにアクセプタとなり得る元素をドープした際のアクセプタ準位をシミュレーションによって算出した結果を示したものである。表２は、β‐酸化ガリウムのユニットセルに３次元周期境界条件を適用することによりβ‐酸化ガリウムの結晶構造を作成し、各元素をドープした場合のアクセプタ準位を密度汎関数法による量子力学計算に基づき算出した結果である。
Figure 0006933339
表２に示すように、β‐酸化ガリウムにアクセプタとなり得る不純物元素（Ｂｅ、Ｍｇ、Ｚｎ、Ｃｄ、Ｎ、Ｐ、およびＡｓ）をドープすると、アクセプタ準位を形成するという結果が得られた。また、Ｂｅ、Ｍｇ、Ｐ、およびＡｓのアクセプタ準位の値は、ＺｎおよびＮのアクセプタ準位の値と比較して小さい値が算出された。
ここで、半導体は、アクセプタ準位が８０ｍｅＶ以下の場合に、常温でｐ型半導体となる。表２に示すように、β‐酸化ガリウムにアクセプタとなり得る不純物元素のみをドープしたとしても、１００ｍｅＶ以下のアクセプタ準位にはならない。したがって、アクセプタとなり得る不純物元素のみをβ‐酸化ガリウムの単結晶膜にドープしたとしても、常温でｐ型の導電型を示す半導体領域を形成することは困難である。
しかしながら、表１に示したように、バンドギャップ制御元素をβ‐酸化ガリウムにドープすると、形成されるバンドギャップは小さくなる。つまり、バンドギャップの価電子帯上端は、バンドギャップ制御元素がドープされていない場合と比べて上昇する。また、バンドギャップ制御元素がドープされていない場合と比べて、価電子帯上端が上昇することに加え、バンドギャップの伝導帯下端が低下する。
ここで、アクセプタとなる不純物元素に加えてバンドギャップ制御元素をβ‐酸化ガリウムにドープすると、バンドギャップの変化に伴い、アクセプタ準位も変化する。アクセプタとなる不純物元素およびバンドギャップ制御元素をβ‐酸化ガリウムにドープすることで、アクセプタとなる不純物元素のみをβ‐酸化ガリウムにドープした場合よりもアクセプタ準位を浅い準位にすることができる。
また、β‐酸化ガリウムのバンドギャップは、バンドギャップ制御元素の置換濃度によって、制御可能である。β‐酸化ガリウムのバンドギャップは、他のワイドギャップ半導体である炭化シリコン（ＳｉＣ）や窒化ガリウム（ＧａＮ）のバンドギャップよりも大きい。バンドギャップ制御元素をβ‐酸化ガリウムを含む半導体領域にドープすることで、例えば、半導体領域のバンドギャップの値をシリコンのバンドギャップの値とβ‐酸化ガリウムのバンドギャップの値との間の範囲で制御することができる。例えば、β‐酸化ガリウムを含む半導体領域にバンドギャップ制御元素およびアクセプタとなる不純物元素をドープすることで、β‐酸化ガリウムのワイドバンドギャップ半導体としての特性を保持しつつ、常温で半導体領域をｐ型化することができる。
［第１実施形態の変形例］
第１実施形態の変形例について説明する。本変形例は、半導体装置に関する。図２は、第１実施形態の変形例に係る半導体装置の断面を示す図である。本変形例に係る半導体装置２は、β‐酸化ガリウムを用いた縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。本変形例の半導体装置２は、所謂トレンチ型構造のＭＯＳＦＥＴである。
本変形例における上述の第１実施形態と異なるところは、例えば、制御電極２３が、溝Ｔｈ内に絶縁膜３１を介して設けられている点である。溝Ｔｈは、第３半導体領域１３ｎの上面から第１半導体領域１１ｎの上部にかけて設けられている。
図２に示すように、本変形例に係る半導体装置２においては、制御電極２３を挟んで一対の第２半導体領域１２ｐ、および一対の第３半導体領域１３ｎが設けられている。第１電極２１は、一対の第３半導体領域１３ｎ上および制御電極２３の上側に連続的に設けられている。なお、絶縁膜３１は、第１電極２１と制御電極２３との間にも設けられており、第１電極２１と制御電極２３とは、互いに絶縁されている。
本変形例において、半導体基板１０ｎは、第１導電型（ｎ+型）である。また、半導体基板１０ｎの上側に設けられている第１半導体領域１１ｎは、第１導電型（ｎ-型）である。また、第１半導体領域１１ｎの一部の上側に設けられている第２半導体領域１２ｐは、第２導電型（ｐ型）である。また、第２半導体領域１２ｐの一部の上側に設けられている第３半導体領域１３ｎの導電型は、第１導電型（ｎ+型）である。
本変形例においては、制御電極２３の両側に位置する第２半導体領域１２ｐ中の領域が一対のチャネル領域１２ｃとなる。下側から上側に向かう方向において、チャネル領域１２ｃは、第１半導体領域１１ｎと第３半導体領域１３ｎとの間に位置する。
半導体基板１０ｎ、第１半導体領域１１ｎ、および第３半導体領域１３ｎは、β‐酸化ガリウム、およびドナーとなる不純物元素を含む。半導体基板１０ｎ、第１半導体領域１１ｎ、および第３半導体領域１３ｎは、ドナーとなる不純物元素として、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｎ、Ｇｅ、Ｐｂ、Ｍｎ、Ｓｂ、Ｂｉ、Ｆ、Ｃｌ、Ｂｒ、およびＩの群から選択される元素を含む。
なお、半導体基板１０ｎ、第１半導体領域１１ｎ、および第３半導体領域１３ｎは、ドナーとなる不純物と共に、バンドギャップ制御元素を含んでいてもよい。半導体基板１０ｎ、第１半導体領域１１ｎ、および第３半導体領域１３ｎは、バンドギャップ制御元素として、Ｂ、Ａｌ、およびＩｎの群から選択される元素を含んでいてもよい。
第２半導体領域１２ｐは、β‐酸化ガリウム、アクセプタとなる不純物元素、およびバンドギャップ制御元素を含む。第２半導体領域１２ｐは、アクセプタとなる不純物元素として、Ｂｅ、Ｍｇ、Ｚｎ、Ｃｄ、Ｎ、Ｐ、およびＡｓの群から選択される元素を含む。また、第２半導体領域１２ｐは、バンドギャップ制御元素として、Ｂ、Ａｌ、およびＩｎの群から選択される元素を含む。
半導体装置２において、第１電極２１と第２電極２２との間の電気的導通は、制御電極２３によって制御される。図２の矢印ＨＭで示すように、第２電極２２（ドレイン電極）から第１電極２１（ソース電極）に向かって電流が流れる。制御電極２３にしきい値電圧以上の正の電圧が印加されると、制御電極２３の両側に位置するチャネル領域１２ｃに反転層が形成される。チャネル領域１２ｃに反転層が形成されることで、半導体装置２はオン状態となる。
一方で、制御電極２３にしきい値電圧以上の正の電圧が印加されていない場合、チャネル領域１２ｃには反転層が形成されず、半導体装置２はオフ状態となる。つまり、実施形態に係る半導体装置２はノーマリオフ型のＭＯＳＦＥＴである。
なお、上述の実施形態において、第２半導体領域１２ｐおよび第３半導体領域１３ｎは、イオン注入法や熱拡散法を用いて形成された半導体領域として説明したが、第２半導体領域１２ｐおよび第３半導体領域１３ｎは、それぞれがβ‐酸化ガリウム系単結晶膜であってもよい。この場合、第２半導体領域１２ｐは、ＭＢＥ（分子線エピタキシー）によって、エピタキシャル成長と同時にアクセプタとなる不純物元素およびバンドギャップ制御元素をドープすることで形成することができる。第３半導体領域１３ｎは、ＭＢＥ（分子線エピタキシー）によって、エピタキシャル成長と同時にドナーとなる不純物元素をドープすることで形成することができる。
なお、第１実施形態およびその変形例において、第１導電型をｎ型、第２導電型をｐ型として説明したが、第１導電型をｐ型、第２導電型をｎ型としても実施可能である。すなわち、第２半導体領域１２ｐがドナーとなる不純物元素を含み、半導体基板１０ｎ、第１半導体領域１１ｎ、および第３半導体領域１３ｎが、アクセプタとなる不純物元素およびバンドギャップ制御元素を含んでいてもよい。
すなわち、第１導電型がｎ型であり、第２導電型がｐ型である場合、第２半導体領域１２ｐは、アクセプタとなる不純物元素およびバンドギャップ制御元素を含む。また、第１導電型がｐ型であり、第２導電型がｎ型である場合、半導体基板１０ｎ、第１半導体領域１１ｎおよび第３半導体領域１３ｐは、アクセプタとなる不純物元素およびバンドギャップ制御元素を含む。なお、バンドギャップ制御元素は、半導体基板１０ｎ、第１半導体領域１１ｎ、第２半導体領域１２ｐ、および第３半導体領域１３ｎのそれぞれに含まれていてもよい。また、第２半導体領域１２ｐがｐ型であるとき、ｎ型の半導体基板１０ｎ、第１半導体領域１１ｎおよび第３半導体領域１３ｐの少なくとも一つが、バンドギャップ制御元素を含んでいてもよい。
以上説明したように、本実施形態に係る半導体装置１、２は、第１導電型の半導体基板１０ｎと、第１導電型の第１半導体領域１１ｎと、第２導電型の第２半導体領域１２ｐと、第１導電型の第３半導体領域１３ｎと、制御電極２３とを含む。半導体基板１０ｎは、β-酸化ガリウムを含む。第１半導体領域１１ｎは、β‐酸化ガリウムを含み、半導体基板１０ｎの上側に設けられている。第２半導体領域１２ｐは、β‐酸化ガリウムを含み、第１半導体領域１１ｎの一部の上側に設けられている。第３半導体領域１３ｎは、β‐酸化ガリウムを含み、第２半導体領域１２ｐの一部の上側に設けられている。制御電極２３は、第１半導体領域１１ｎと第３半導体領域１３ｎとの間に位置する第２半導体領域１２ｐの部分に絶縁膜３１を介して対向する。第１導電型がｎ型であり、第２導電型がｐ型である場合、第２半導体領域１２ｐは、バンドギャップ制御元素をさらに含む。第１導電型がｐ型であり、第２導電型がｎ型である場合、半導体基板１０ｎ、第１半導体領域１１ｎおよび第３半導体領域１３ｎは、バンドギャップ制御元素をさらに含む。バンドギャップ制御元素は、ホウ素、アルミニウム、およびインジウムの群から選択される。
本実施形態に係る半導体装置１、２は、β-酸化ガリウムを含む半導体基板１０ｎと、導電型がｎ型のβ-酸化ガリウムを含む半導体領域（第１半導体領域１１ｎおよび第３半導体領域１３ｎ）と、ｐ型のβ‐酸化ガリウムを含む半導体領域（第２半導体領域１２ｐ）とを含む。本実施形態に係る半導体装置１、２の半導体基板１０ｎは、融液成長法を用いて製造することができるため、シリコン基板を製造するための設備を流用することができる。シリコン基板を製造するための設備を流用することにより、安価にワイドギャップ半導体であるβ-酸化ガリウムを用いた半導体装置を製造することができる。
炭化シリコンの単結晶基板や窒化ガリウムの単結晶基板は、主に気相成長法によって製造されており、融液成長法を用いた単結晶基板を製造する技術は確立されていない。一方で、本実施形態の半導体基板１０ｎは、融液成長法を用いて単結晶基板を形成することができる。融液成長法は、気相成長法と比較して低コスト、低消費エネルギーで大口径の単結晶基板を製造することができる。したがって、他のワイドギャップ半導体を用いる場合よりも安価にワイドギャップ半導体を用いた半導体装置を製造することができる。
また、本実施形態においては、バンドギャップ制御元素を用いることによって、β‐酸化ガリウムを用いた半導体装置に常温でｐ型の導電型を示す半導体領域を設けることができる。例えば、実施形態に係る半導体装置において、ｎ型の半導体領域とｐ型の半導体領域との接合をホモ接合とすることができる。ｎ型の半導体領域とｐ型の半導体領域との接合をホモ接合とすることで、結晶の構造上、半導体装置の耐圧性を向上させることができる。また、β-酸化ガリウムを含み、常温でｐ型の導電型を示す半導体領域を設けることで、例えば、β-酸化ガリウムを用いたノーマリオフ型のＭＯＳＦＥＴを実現することができる。
また、バンドギャップ制御元素によって、半導体領域のバンドギャップを制御することができる。したがって、本実施形態に係る半導体装置１、２において、半導体領域や半導体基板のバンドギャップを任意のバンドギャップとすることができる。バンドギャップ制御元素を用いることで、半導体装置の特性（スイッチング特性や耐圧性などのバンドギャップに起因する特性）を制御することができる。
また、本実施形態の半導体装置１、２において、第１導電型がｎ型であり、第２導電型がｐ型である場合、半導体基板１０ｎ、第１半導体領域１１ｎおよび第３半導体領域１３ｎのうちの少なくとも一つは、バンドギャップ制御元素をさらに含んでいてもよい。また、第１導電型がｐ型であり、第２導電型がｎ型である場合、第２半導体領域１２ｐは、バンドギャップ制御元素をさらに含んでいてもよい。
本実施形態の半導体装置１、２において、半導体基板１０ｎ、第１半導体領域１１ｎ、第２半導体領域１２ｐ、および第３半導体領域１３ｎのうちの少なくとも一つは、バンドギャップ制御元素を含む。導電型がｎ型の半導体領域にもバンドギャップ制御元素を用いることにより、ｎ型の半導体領域の導電率の制御が容易になる。
［第２実施形態］
図３を参照して、第２実施形態について説明する。本実施形態は、半導体ウェーハに関する。図３は、第２実施形態に係る半導体ウェーハの断面を示す図である。
図３に示すように、本実施形態に係る半導体ウェーハ３は、β-酸化ガリウムを含む半導体基板１０ｎを含む。本実施形態において、半導体基板１０ｎは、導電型がｐ型のβ-酸化ガリウム系単結晶基板である。半導体基板１０ｎは、β-酸化ガリウム、アクセプタとなる不純物元素、およびバンドギャップ制御元素を含む。
半導体基板１０ｎは、アクセプタとなる不純物元素として、Ｂｅ、Ｍｇ、Ｚｎ、Ｃｄ、Ｎ、Ｐ、およびＡｓの群から選択される元素を含む。また、半導体基板１０ｎは、バンドギャップ制御元素として、Ｂ、Ａｌ、およびＩｎの群から選択される元素を含む。
例えば、半導体基板１０ｎは、例えば、融液成長法を用いて形成される。この場合、半導体基板１０ｎは、バンドギャップ制御元素およびアクセプタとなる不純物元素を混ぜたβ-酸化ガリウムの融液を用いて形成される。半導体基板１０ｎは常温でｐ型の導電型を示す。
［第２実施形態の変形例］
第２実施形態の変形例について説明する。本変形例は、半導体ウェーハに関する。図４は、第２実施形態の変形例に係る半導体ウェーハの断面を示す図である。本変形例に係る半導体ウェーハ４は、半導体基板１０ｎと、半導体領域１０ｐとを含む。本変形例において、半導体基板１０ｎは、β‐酸化ガリウム系単結晶基板である。本変形例においては、半導体基板１０ｎの導電型はｎ型である。
半導体基板１０ｎの一部の上には、半導体領域１０ｐが設けられている。半導体領域１０ｐは、常温でｐ型の導電型を示す半導体領域である。半導体領域１０ｐは、β‐酸化ガリウムと、アクセプタとなる不純物元素と、バンドギャップ制御元素とを含む。
半導体領域１０ｐは、アクセプタとなる不純物元素として、Ｂｅ、Ｍｇ、Ｚｎ、Ｃｄ、Ｎ、Ｐ、およびＡｓの群から選択される元素を含む。また、半導体領域１０ｐは、バンドギャップ制御元素として、Ｂ、Ａｌ、およびＩｎの群から選択される元素を含む。半導体領域１０ｐは、イオン注入法、熱拡散法を用いて形成することができる。
なお、半導体領域１０ｐは、半導体基板１０ｎ上にエピタキシャル成長によって形成された膜であってもよい。この場合、半導体領域１０ｐは、半導体基板１０ｎの主面上に設けられたｐ型の半導体膜である。この半導体領域１０ｐは、ＭＢＥ（分子線エピタキシー）によって、エピタキシャル成長によるβ‐酸化ガリウム系単結晶膜の形成と同時にアクセプタとなる不純物元素およびバンドギャップ制御元素をドープすることで形成することができる。また、半導体領域１０ｐは、半導体基板１０ｎ上に設けられた他の膜を介して、半導体基板１０ｎの上に設けられていてもよい。
以上説明したように、本実施形態に係る半導体ウェーハ３、４は、導電型がｐ型の半導体領域（例えば、半導体領域１０ｐ）を含む。半導体領域は、β‐酸化ガリウムと、バンドギャップ制御元素とを含み、バンドギャップ制御元素は、ホウ素、アルミニウム、およびインジウムの群から選択される元素である。
また、本実施形態において、上記の導電型がｐ型の半導体領域は、β‐酸化ガリウムを含む半導体基板１０ｎであってもよい。
また、本実施形態において、上記の導電型がｐ型の半導体領域は、β‐酸化ガリウムを含む半導体基板１０ｎ上に設けられた半導体領域１０ｐであってもよい。
本実施形態においては、半導体ウェーハ３、４は、β-酸化ガリウムおよびバンドギャップ制御元素を含み、ｐ型の導電型を示す半導体領域を有する。本実施形態においては、バンドギャップ制御元素を用いることによって、β‐酸化ガリウムを用いた半導体ウェーハにｐ型の導電型を示す半導体領域を設けることができる。例えば、本実施形態の半導体ウェーハ４を用いることで、第１実施形態のように、β-酸化ガリウムを用いたノーマリオフ型のＭＯＳＦＥＴを実現することができる。
また、バンドギャップ制御元素の濃度によって半導体領域のバンドギャップは制御可能である。例えば、β-酸化ガリウムの有するバンドギャップ以下の範囲で所望のバンドギャップを有する半導体領域を含む半導体ウェーハ３、４として種々の半導体装置に用いることができる。例えば、半導体ウェーハ３は、ＭＯＳＦＥＴなどの半導体装置の基板として用いることができる。
上記の各実施形態および各変形例に開示された内容は、適宜組み合わせて実行することができる。
１、２ 半導体装置
３、４ 半導体ウェーハ
１０ｎ 半導体基板
１０ｐ 半導体領域
１０ｓ 第１主面
１０ｔ 第２主面
１１ｎ 第１半導体領域
１１ａ 第１領域
１１ｂ 第２領域
１２ｃ チャネル領域
１２ｐ 第２半導体領域
１３ｎ 第３半導体領域
２１ 第１電極
２２ 第２電極
２３ 制御電極
３１ 絶縁膜
ＨＭ 矢印

Claims (5)

  1. β‐酸化ガリウムを含む、第１導電型の半導体基板と、
    β‐酸化ガリウムを含み、前記半導体基板の上側に設けられた前記第１導電型の第１半導体領域と、
    β‐酸化ガリウムを含み、前記第１半導体領域の一部の上側に設けられた第２導電型の第２半導体領域と、
    β‐酸化ガリウムを含み、前記第２半導体領域の一部の上側に設けられた前記第１導電型の第３半導体領域と、
    前記第１半導体領域と前記第３半導体領域との間に位置する前記第２半導体領域の部分に絶縁膜を介して対向する制御電極と、
    を備え、
    前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、
    前記第２半導体領域は、バンドギャップ制御元素としてホウ素をさらに含み、
    前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、
    前記半導体基板、前記第１半導体領域および前記第３半導体領域は、前記バンドギャップ制御元素としてホウ素をさらに含むことを特徴とする半導体装置。
  2. 前記第１導電型がｎ型であり、前記第２導電型がｐ型である場合、
    前記半導体基板、前記第１半導体領域および前記第３半導体領域のうちの少なくとも一つは、前記バンドギャップ制御元素をさらに含み、
    前記第１導電型がｐ型であり、前記第２導電型がｎ型である場合、
    前記第２半導体領域は、前記バンドギャップ制御元素をさらに含む請求項１に記載の半導体装置。
  3. 導電型がｐ型の半導体領域を備え、
    前記半導体領域は、β‐酸化ガリウムと、アクセプタとなる不純物元素と、バンドギャップ制御元素としてのホウ素を含むことを特徴とする半導体ウェーハ。
  4. 前記半導体領域は、半導体基板である請求項３に記載の半導体ウェーハ。
  5. β‐酸化ガリウムを含む半導体基板をさらに備え、
    前記半導体領域は、前記半導体基板の上に設けられている請求項３に記載の半導体ウェーハ。
JP2017202041A 2017-10-18 2017-10-18 半導体装置および半導体ウェーハ Active JP6933339B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017202041A JP6933339B2 (ja) 2017-10-18 2017-10-18 半導体装置および半導体ウェーハ
DE102018217628.0A DE102018217628B4 (de) 2017-10-18 2018-10-15 Halbleiterbauelement und Halbleiterscheibe
US16/160,298 US20190115434A1 (en) 2017-10-18 2018-10-15 Semiconductor device and semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017202041A JP6933339B2 (ja) 2017-10-18 2017-10-18 半導体装置および半導体ウェーハ

Publications (2)

Publication Number Publication Date
JP2019075508A JP2019075508A (ja) 2019-05-16
JP6933339B2 true JP6933339B2 (ja) 2021-09-08

Family

ID=65910322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017202041A Active JP6933339B2 (ja) 2017-10-18 2017-10-18 半導体装置および半導体ウェーハ

Country Status (3)

Country Link
US (1) US20190115434A1 (ja)
JP (1) JP6933339B2 (ja)
DE (1) DE102018217628B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7230743B2 (ja) * 2019-08-27 2023-03-01 株式会社デンソー 半導体装置の製造方法
JP7238847B2 (ja) * 2020-04-16 2023-03-14 トヨタ自動車株式会社 半導体素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158619A (ja) * 2002-11-06 2004-06-03 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
KR101343570B1 (ko) 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
JP5367817B2 (ja) * 2009-06-29 2013-12-11 シャープ株式会社 湿式太陽電池モジュール
WO2013035472A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 エピタキシャル成長用基板及び結晶積層構造体
CN107653490A (zh) 2011-09-08 2018-02-02 株式会社田村制作所 晶体层叠结构体
WO2013035845A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
US9122183B2 (en) * 2012-03-16 2015-09-01 Ricoh Company, Ltd. Electrophotographic photoreceptor, image forming apparatus and process cartridge
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板、及びその製造方法
EP2942804B1 (en) 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN110828551A (zh) 2014-07-22 2020-02-21 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
JP2016031953A (ja) * 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
CN107922802B (zh) * 2015-08-28 2020-09-25 杜邦公司 导电粘合剂

Also Published As

Publication number Publication date
US20190115434A1 (en) 2019-04-18
DE102018217628A1 (de) 2019-04-18
JP2019075508A (ja) 2019-05-16
DE102018217628B4 (de) 2022-12-01

Similar Documents

Publication Publication Date Title
US10217858B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
US8563988B2 (en) Semiconductor element and manufacturing method therefor
US20170077299A1 (en) Semiconductor device
JP5907465B2 (ja) 半導体素子及び結晶積層構造体
KR101870558B1 (ko) 탄화규소 반도체 장치
US20140206179A1 (en) Method and system for junction termination in gan materials using conductivity modulation
US20190115448A1 (en) Iii-nitride vertical transistor with aperture region formed using ion implantation
JP5501539B1 (ja) 半導体装置
JP7176239B2 (ja) 半導体装置
JP7052245B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2013140473A1 (ja) 半導体素子
JP7354029B2 (ja) 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
JP2018022854A (ja) 半導体装置および半導体装置の製造方法
WO2015056318A1 (ja) 炭化珪素半導体装置
CN111133588A (zh) 半导体装置及其制造方法
WO2017094339A1 (ja) 炭化珪素半導体装置
US20190363161A1 (en) Semiconductor device and method of manufacturing the same
WO2015008550A1 (ja) 半導体装置及びその製造方法
JP6933339B2 (ja) 半導体装置および半導体ウェーハ
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
KR102518586B1 (ko) 반도체 소자 및 그 제조 방법
KR20110067512A (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP2007115861A (ja) へテロ接合トランジスタ
JP6265928B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210810

R150 Certificate of patent or registration of utility model

Ref document number: 6933339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350