JP2019075508A - 半導体装置および半導体ウェーハ - Google Patents

半導体装置および半導体ウェーハ Download PDF

Info

Publication number
JP2019075508A
JP2019075508A JP2017202041A JP2017202041A JP2019075508A JP 2019075508 A JP2019075508 A JP 2019075508A JP 2017202041 A JP2017202041 A JP 2017202041A JP 2017202041 A JP2017202041 A JP 2017202041A JP 2019075508 A JP2019075508 A JP 2019075508A
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
type
gallium oxide
band gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017202041A
Other languages
English (en)
Other versions
JP6933339B2 (ja
Inventor
尚武 佐久本
Naotake Sakumoto
尚武 佐久本
由憲 松下
Yoshinori Matsushita
由憲 松下
裕己 石原
Hiromi Ishihara
裕己 石原
竜男 砂山
Tatsuo Sunayama
竜男 砂山
美砂子 相田
Misako Aida
美砂子 相田
依里子 富永
Eriko Tominaga
依里子 富永
大 赤瀬
Dai Akase
大 赤瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiroshima University NUC
Yazaki Corp
Original Assignee
Hiroshima University NUC
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiroshima University NUC, Yazaki Corp filed Critical Hiroshima University NUC
Priority to JP2017202041A priority Critical patent/JP6933339B2/ja
Priority to DE102018217628.0A priority patent/DE102018217628B4/de
Priority to US16/160,298 priority patent/US20190115434A1/en
Publication of JP2019075508A publication Critical patent/JP2019075508A/ja
Application granted granted Critical
Publication of JP6933339B2 publication Critical patent/JP6933339B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41741Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】β‐酸化ガリウムを含み、常温でp型の導電型を示す半導体領域を有する半導体装置および半導体ウェーハを提供する。【解決手段】本発明の半導体装置1、2は、β‐酸化ガリウムを含む、第1導電型の半導体基板10nと、β‐酸化ガリウムを含み、半導体基板の上側に設けられた第1導電型の第1半導体領域11nと、β‐酸化ガリウムを含み、第1半導体領域の一部の上側に設けられた第2導電型の第2半導体領域12pと、β‐酸化ガリウムを含み、第2半導体領域の一部の上側に設けられた第1導電型の第3半導体領域13nとを含む。第1導電型がn型であり、第2導電型がp型である場合、第2半導体領域は、バンドギャップ制御元素をさらに含む。バンドギャップ制御元素は、ホウ素、アルミニウム、およびインジウムの群から選択されることを特徴とする。【選択図】図1

Description

本発明は、半導体装置および半導体ウェーハに関する。
ワイドギャップ半導体の一つであるβ‐酸化ガリウム(β‐Ga23)は、シリコンと同様に融液成長法によって単結晶基板を製造できる。一方で、他のワイドギャップ半導体である炭化シリコン(SiC)や窒化ガリウム(GaN)は、融液成長法によって単結晶基板を製造する技術が確立されていない。
β‐酸化ガリウム基板を用いた半導体装置の製造には、シリコン基板を製造するための設備を流用することができるため、他のワイドギャップ半導体と比較して安価に半導体装置を製造することができる。特許文献1には、結晶を効率よくエピタキシャル成長させて高品質なβ‐Ga23系結晶膜を得ることができるGa含有酸化物層成長用β‐Ga23系単結晶基板に関する技術が開示されている。
特開2014−221719号公報 特開2011−61225号公報 特開2016−39194号公報
ところで、β‐酸化ガリウムは、アクセプタ準位が深く、β‐酸化ガリウム基板にアクセプタとなる不純物元素をドープしても常温でp型の導電型を示す半導体領域の形成が困難であった。
本発明の目的は、β‐酸化ガリウムを含み、常温でp型の導電型を示す半導体領域を有する半導体装置および半導体ウェーハを提供することである。
本発明の半導体装置は、β‐酸化ガリウムを含む、第1導電型の半導体基板と、β‐酸化ガリウムを含み、前記半導体基板の上側に設けられた前記第1導電型の第1半導体領域と、β‐酸化ガリウムを含み、前記第1半導体領域の一部の上側に設けられた第2導電型の第2半導体領域と、β‐酸化ガリウムを含み、前記第2半導体領域の一部の上側に設けられた前記第1導電型の第3半導体領域と、前記第1半導体領域と前記第3半導体領域との間に位置する前記第2半導体領域の部分に絶縁膜を介して対向する制御電極と、を含む。前記第1導電型がn型であり、前記第2導電型がp型である場合、前記第2半導体領域は、バンドギャップ制御元素をさらに含む。前記第1導電型がp型であり、前記第2導電型がn型である場合、前記半導体基板、前記第1半導体領域および前記第3半導体領域は、前記バンドギャップ制御元素をさらに含む。前記バンドギャップ制御元素は、ホウ素、アルミニウム、およびインジウムの群から選択されることを特徴とする。
本発明に係る半導体装置において、半導体基板、第1半導体領域および第3半導体領域又は、第2半導体領域は、バンドギャップ制御元素を含む。バンドギャップ制御元素によって、半導体基板や、半導体領域のバンドギャップを小さくすることで、アクセプタ準位を浅くすることができる。β-酸化ガリウムを含む半導体領域におけるアクセプタ準位を浅くすることにより、β‐酸化ガリウムを用いた半導体装置に常温でp型の導電型を示す半導体領域を設けることができるという効果を奏する。
図1は、第1実施形態に係る半導体装置の断面を示す図である。 図2は、第1実施形態の変形例に係る半導体装置の断面を示す図である。 図3は、第2実施形態に係る半導体ウェーハの断面を示す図である。 図4は、第2実施形態の変形例に係る半導体ウェーハの断面を示す図である。
以下に、本発明の実施形態に係る半導体装置および半導体ウェーハにつき図面を参照しつつ詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、下記の実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
なお、各実施形態では、第1導電型をn型、第2導電型をp型とする構成を例に挙げて説明する。以下の説明において、n+やp+における、nやpの表記に付す「+」は、「+」が付されていない表記の不純物濃度よりも比較的高濃度であることを示す。また、n-やp-における、nやpの表記に付す「−」は、「−」が付されていない表記の不純物濃度よりも比較的低濃度であることを示す。
[第1実施形態]
図1を参照して、第1実施形態について説明する。本実施形態は、半導体装置に関する。図1は、第1実施形態に係る半導体装置の断面を示す図である。
図1に示すように、本実施形態に係る半導体装置1は、半導体基板10nと、第1半導体領域11nと、第2半導体領域12pと、第3半導体領域13nと、絶縁膜31と、制御電極23と、第1電極21と、第2電極22とを含む。本実施形態に係る半導体装置1は、β‐酸化ガリウム(β‐Ga23)を用いた縦型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。本実施形態の半導体装置1は、所謂プレーナ型構造のMOSFETである。
半導体基板10nは、第1主面10sおよび第2主面10tを有する。第2主面10tは、第1主面10sとは反対側に位置する面である。半導体基板10nは、β‐酸化ガリウムを含む第1導電型(n+型)の半導体基板である。本実施形態においては、半導体基板10nは、β‐酸化ガリウム系単結晶基板である。半導体基板10nは、例えば、融液成長法を用いて形成される。
本実施形態において、半導体基板10nは、ドナーとなる不純物元素として、シリコン(Si)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、タングステン(W)、ルテニウム(Ru)、ロジウム(Rh)、イットリウム(Ir)、炭素(C)、スズ(Sn)、ゲルマニウム(Ge)、パラジウム(Pb)、マンガン(Mn)、スカンジウム(Sb)、ビスマス(Bi)、鉄(F)、塩素(Cl)、臭素(Br)、およびヨウ素(I)の群から選択される元素を含む。
第1半導体領域11nは、半導体基板10nの第1主面10sの上側に設けられている。明細書中において、半導体基板10nから見た第1半導体領域11n側を「上側」とし、半導体基板10nから見た第1半導体領域11n側とは反対側を「下側」とする。なお、本明細書中における上側および下側は、実際の使用状態における上側および下側とは、異なる場合がある。
実施形態において、第1半導体領域11nは、第1導電型(n-型)のβ‐酸化ガリウム系単結晶膜である。第1半導体領域11nは、ドナーとなる不純物元素として、Si、Ti、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Sn、Ge、Pb、Mn、Sb、Bi、F、Cl、Br、およびIの群から選択される元素を含む。
第1半導体領域11nは、第1領域11aおよび第2領域11bを含む。第1領域11aは、第2領域11bの一部の上側に位置する。第1領域11aは、MOSFETのJFET(Junction Field Effect Transistor)領域である。第2領域11bは、MOSFETのドリフト領域である。
第2半導体領域12pは、第1半導体領域11nの一部の上側に設けられる。実施形態において、第2半導体領域12pは、第2領域11b上に設けられており、第1領域11aと隣接している。
本実施形態において、第2半導体領域12pは、β‐酸化ガリウムを含む導電型がp型の半導体領域である。つまり、第2半導体領域12pは、MOSFETのp型ウェルである。第2半導体領域12pは、β‐酸化ガリウムと、アクセプタとなる不純物元素と、バンドギャップ制御元素とを含む。ここで、バンドギャップ制御元素とは、β‐酸化ガリウムを含む半導体におけるバンドギャップの価電子帯上端を上昇させることが可能な元素である。
本実施形態においては、第2半導体領域12pは、アクセプタとなる不純物元素として、ベリリウム(Be)、マグネシウム(Mg)、亜鉛(Zn)、カドミウム(Cd)、窒素(N)、リン(P)、およびヒ素(As)の群から選択される元素を含む。また、第2半導体領域12pは、バンドギャップ制御元素として、ホウ素(B)、アルミニウム(Al)、およびインジウム(In)の群から選択される元素を含む。
実施形態において、第1半導体領域11nおよび第2半導体領域12pは、例えば以下のような手法で形成される。まず、半導体基板10nの第1主面10s上にエピタキシャル成長によって第1導電型(n-型)のβ‐酸化ガリウム系単結晶膜が形成される。その後、β‐酸化ガリウム系単結晶膜の上面の一部を含む部分にバンドギャップ制御元素およびアクセプタとなる不純物元素がイオン注入される。イオン注入によってバンドギャップ制御元素およびアクセプタとなる不純物元素がドープされたβ‐酸化ガリウム系単結晶膜の部分は、第2導電型(p型)の第2半導体領域12pとなり、β‐酸化ガリウム系単結晶膜の残存部分は、第1半導体領域11nとなる。第1半導体領域11nおよび第2半導体領域12pは、例えば、以上のような手法で形成される。
なお、第2半導体領域12pは、熱拡散法を用いて形成されてもよい。この場合、半導体基板10nの第1主面10s上にエピタキシャル成長によって形成されたβ‐酸化ガリウム系単結晶膜の上面の一部にバンドギャップ制御元素を接触させながら熱処理を行う。この処理によって、β‐酸化ガリウム系単結晶膜の一部にバンドギャップ制御元素がドープされる。その後、バンドギャップ制御元素をドープしたβ‐酸化ガリウム系単結晶膜の上面にアクセプタとなる不純物元素を接触させながら熱処理を行う。この処理によって、β‐酸化ガリウム系単結晶膜に第2半導体領域12pが形成される。また、β‐酸化ガリウム系単結晶膜の残存部分は、第1半導体領域11nとなる。なお、熱拡散法によって第2半導体領域12pを形成する場合、アクセプタとなる不純物元素をβ‐酸化ガリウム系単結晶膜の上面の一部に接触させながら熱処理を行った後、バンドギャップ制御元素を接触させながら熱処理を行ってもよい。
第3半導体領域13nは、第2半導体領域12pの一部の上側に設けられる。実施形態において、第1領域11aの上面、第2半導体領域12pの上面、および第3半導体領域13nの上面は、連続した平面を形成している。第3半導体領域13nは、β‐酸化ガリウムを含み第1導電型(n+型)の半導体領域である。第3半導体領域13nは、MOSFETのソース領域である。第3半導体領域13nは、ドナーとなる不純物元素として、Si、Ti、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Sn、Ge、Pb、Mn、Sb、Bi、F、Cl、Br、およびIの群から選択される元素を含む。
絶縁膜31は、第1半導体領域11n上、第2半導体領域12p上および第3半導体領域13n上に設けられる。絶縁膜31は、第1半導体領域11nの第1領域11aが露出する上面とその延長面における第2半導体領域12pの上面および第3半導体領域13nの上面に連続的に設けられている。絶縁膜31上には、制御電極23が設けられている。制御電極23は、絶縁膜31を介して、第1半導体領域11nの上側、第2半導体領域12pの上側および第3半導体領域13nの上側に設けられる。ここで、絶縁膜31は、MOSFETのゲート絶縁膜であり、制御電極23は、MOSFETのゲート電極として機能する。
第1電極21は、第2半導体領域12p上および第3半導体領域13n上に設けられている。第1電極21は、制御電極23と離間して設けられている。第1電極21は、第3半導体領域13nと電気的に接続される。第1電極21は、MOSFETのソース電極として機能する。本実施形態においては、第1電極21は、第2半導体領域12pの上面および第3半導体領域13nの上面と接し、ソース領域およびp型ウェルの共通電極として機能する。
第2電極22は、第1半導体領域11nの下側に設けられている。第2電極22は、第1半導体領域11nと電気的に接続されている。第2電極22は、MOSFETのドレイン電極として機能する。実施形態において、第2電極22は、半導体基板10nを介して第1半導体領域11nの下側に設けられており、第2電極22は、半導体基板10nの第2主面10tと接している。
本実施形態に係る半導体装置1においては、第1領域11aを挟んで一対の第2半導体領域12p、および一対の第3半導体領域13nが設けられている。ここで、一対の第2半導体領域12pは、一対のチャネル領域12cを含む。チャネル領域12cは、第3半導体領域13nと第1領域11aとの間に位置する。
制御電極23は、第1半導体領域11nと第3半導体領域13nとの間に位置する第2半導体領域12pの部分に絶縁膜31を介して対向するように設けられている。本実施形態において、絶縁膜31は、第1領域11a上、一対の第2半導体領域12p(一対のチャネル領域12c)上及び一対の第3半導体領域13n上に連続的に設けられている。そして、制御電極23は、絶縁膜31を介して一対の第2半導体領域12pの上側及び一対の第3半導体領域13nの上側に連続的に設けられている。この構成により、本実施形態においては、一つの制御電極23によって、一対のチャネルが制御される。
半導体装置1においては、第1電極21に対して第2電極22の電位が負となるように、第1電極21と第2電極22との間に電圧が印加される。このとき、第1電極21と第2電極22との間の電気的導通は、制御電極23によって制御される。制御電極23にしきい値電圧以上の正の電圧が印加されると、制御電極23の下側に位置するチャネル領域12cに反転層が形成される。チャネル領域12cに反転層が形成されることで、第1半導体領域11nと第3半導体領域13nとが電気的に接続される。第1半導体領域11nと第3半導体領域13nとが電気的に接続されることにより、図1の矢印HMで示すように、第2電極22(ドレイン電極)から第1電極21(ソース電極)に向かって電流が流れる。すなわち、半導体装置1はオン状態となる。
一方で、制御電極23にしきい値電圧以上の正の電圧が印加されていない場合、チャネル領域12cには反転層が形成されず、第1半導体領域11nと第2半導体領域12pとの間が逆バイアスの状態に維持される。すなわち、半導体装置1はオフ状態となる。つまり、実施形態に係る半導体装置1はノーマリオフ型のMOSFETである。
(試験例)
以下、β‐酸化ガリウムのp型化について、試験例を参照して説明する。
表1は、β‐酸化ガリウムのバンドギャップと、β‐酸化ガリウムのガリウム原子の一部をホウ素原子に置換した場合のバンドギャップとをシミュレーション計算により算出した結果を示したものである。表1は、β‐酸化ガリウムのユニットセルに3次元周期境界条件を適用することによりβ‐酸化ガリウムの結晶構造を作成し、密度汎関数法による量子力学計算に基づきバンドギャップを算出した結果である。
Figure 2019075508
表1に示すように、β‐酸化ガリウムの一部のガリウム原子をホウ素原子に置換した場合のバンドギャップは、β‐酸化ガリウムのバンドギャップよりも小さい。
表2は、β‐酸化ガリウムにアクセプタとなり得る元素をドープした際のアクセプタ準位をシミュレーションによって算出した結果を示したものである。表2は、β‐酸化ガリウムのユニットセルに3次元周期境界条件を適用することによりβ‐酸化ガリウムの結晶構造を作成し、各元素をドープした場合のアクセプタ準位を密度汎関数法による量子力学計算に基づき算出した結果である。
Figure 2019075508
表2に示すように、β‐酸化ガリウムにアクセプタとなり得る不純物元素(Be、Mg、Zn、Cd、N、P、およびAs)をドープすると、アクセプタ準位を形成するという結果が得られた。また、Be、Mg、P、およびAsのアクセプタ準位の値は、ZnおよびNのアクセプタ準位の値と比較して小さい値が算出された。
ここで、半導体は、アクセプタ準位が80meV以下の場合に、常温でp型半導体となる。表2に示すように、β‐酸化ガリウムにアクセプタとなり得る不純物元素のみをドープしたとしても、100meV以下のアクセプタ準位にはならない。したがって、アクセプタとなり得る不純物元素のみをβ‐酸化ガリウムの単結晶膜にドープしたとしても、常温でp型の導電型を示す半導体領域を形成することは困難である。
しかしながら、表1に示したように、バンドギャップ制御元素をβ‐酸化ガリウムにドープすると、形成されるバンドギャップは小さくなる。つまり、バンドギャップの価電子帯上端は、バンドギャップ制御元素がドープされていない場合と比べて上昇する。また、バンドギャップ制御元素がドープされていない場合と比べて、価電子帯上端が上昇することに加え、バンドギャップの伝導帯下端が低下する。
ここで、アクセプタとなる不純物元素に加えてバンドギャップ制御元素をβ‐酸化ガリウムにドープすると、バンドギャップの変化に伴い、アクセプタ準位も変化する。アクセプタとなる不純物元素およびバンドギャップ制御元素をβ‐酸化ガリウムにドープすることで、アクセプタとなる不純物元素のみをβ‐酸化ガリウムにドープした場合よりもアクセプタ準位を浅い準位にすることができる。
また、β‐酸化ガリウムのバンドギャップは、バンドギャップ制御元素の置換濃度によって、制御可能である。β‐酸化ガリウムのバンドギャップは、他のワイドギャップ半導体である炭化シリコン(SiC)や窒化ガリウム(GaN)のバンドギャップよりも大きい。バンドギャップ制御元素をβ‐酸化ガリウムを含む半導体領域にドープすることで、例えば、半導体領域のバンドギャップの値をシリコンのバンドギャップの値とβ‐酸化ガリウムのバンドギャップの値との間の範囲で制御することができる。例えば、β‐酸化ガリウムを含む半導体領域にバンドギャップ制御元素およびアクセプタとなる不純物元素をドープすることで、β‐酸化ガリウムのワイドバンドギャップ半導体としての特性を保持しつつ、常温で半導体領域をp型化することができる。
[第1実施形態の変形例]
第1実施形態の変形例について説明する。本変形例は、半導体装置に関する。図2は、第1実施形態の変形例に係る半導体装置の断面を示す図である。本変形例に係る半導体装置2は、β‐酸化ガリウムを用いた縦型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。本変形例の半導体装置2は、所謂トレンチ型構造のMOSFETである。
本変形例における上述の第1実施形態と異なるところは、例えば、制御電極23が、溝Th内に絶縁膜31を介して設けられている点である。溝Thは、第3半導体領域13nの上面から第1半導体領域11nの上部にかけて設けられている。
図2に示すように、本変形例に係る半導体装置2においては、制御電極23を挟んで一対の第2半導体領域12p、および一対の第3半導体領域13nが設けられている。第1電極21は、一対の第3半導体領域13n上および制御電極23の上側に連続的に設けられている。なお、絶縁膜31は、第1電極21と制御電極23との間にも設けられており、第1電極21と制御電極23とは、互いに絶縁されている。
本変形例において、半導体基板10nは、第1導電型(n+型)である。また、半導体基板10nの上側に設けられている第1半導体領域11nは、第1導電型(n-型)である。また、第1半導体領域11nの一部の上側に設けられている第2半導体領域12pは、第2導電型(p型)である。また、第2半導体領域12pの一部の上側に設けられている第3半導体領域13nの導電型は、第1導電型(n+型)である。
本変形例においては、制御電極23の両側に位置する第2半導体領域12p中の領域が一対のチャネル領域12cとなる。下側から上側に向かう方向において、チャネル領域12cは、第1半導体領域11nと第3半導体領域13nとの間に位置する。
半導体基板10n、第1半導体領域11n、および第3半導体領域13nは、β‐酸化ガリウム、およびドナーとなる不純物元素を含む。半導体基板10n、第1半導体領域11n、および第3半導体領域13nは、ドナーとなる不純物元素として、Si、Ti、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Sn、Ge、Pb、Mn、Sb、Bi、F、Cl、Br、およびIの群から選択される元素を含む。
なお、半導体基板10n、第1半導体領域11n、および第3半導体領域13nは、ドナーとなる不純物と共に、バンドギャップ制御元素を含んでいてもよい。半導体基板10n、第1半導体領域11n、および第3半導体領域13nは、バンドギャップ制御元素として、B、Al、およびInの群から選択される元素を含んでいてもよい。
第2半導体領域12pは、β‐酸化ガリウム、アクセプタとなる不純物元素、およびバンドギャップ制御元素を含む。第2半導体領域12pは、アクセプタとなる不純物元素として、Be、Mg、Zn、Cd、N、P、およびAsの群から選択される元素を含む。また、第2半導体領域12pは、バンドギャップ制御元素として、B、Al、およびInの群から選択される元素を含む。
半導体装置2において、第1電極21と第2電極22との間の電気的導通は、制御電極23によって制御される。図2の矢印HMで示すように、第2電極22(ドレイン電極)から第1電極21(ソース電極)に向かって電流が流れる。制御電極23にしきい値電圧以上の正の電圧が印加されると、制御電極23の両側に位置するチャネル領域12cに反転層が形成される。チャネル領域12cに反転層が形成されることで、半導体装置2はオン状態となる。
一方で、制御電極23にしきい値電圧以上の正の電圧が印加されていない場合、チャネル領域12cには反転層が形成されず、半導体装置2はオフ状態となる。つまり、実施形態に係る半導体装置2はノーマリオフ型のMOSFETである。
なお、上述の実施形態において、第2半導体領域12pおよび第3半導体領域13nは、イオン注入法や熱拡散法を用いて形成された半導体領域として説明したが、第2半導体領域12pおよび第3半導体領域13nは、それぞれがβ‐酸化ガリウム系単結晶膜であってもよい。この場合、第2半導体領域12pは、MBE(分子線エピタキシー)によって、エピタキシャル成長と同時にアクセプタとなる不純物元素およびバンドギャップ制御元素をドープすることで形成することができる。第3半導体領域13nは、MBE(分子線エピタキシー)によって、エピタキシャル成長と同時にドナーとなる不純物元素をドープすることで形成することができる。
なお、第1実施形態およびその変形例において、第1導電型をn型、第2導電型をp型として説明したが、第1導電型をp型、第2導電型をn型としても実施可能である。すなわち、第2半導体領域12pがドナーとなる不純物元素を含み、半導体基板10n、第1半導体領域11n、および第3半導体領域13nが、アクセプタとなる不純物元素およびバンドギャップ制御元素を含んでいてもよい。
すなわち、第1導電型がn型であり、第2導電型がp型である場合、第2半導体領域12pは、アクセプタとなる不純物元素およびバンドギャップ制御元素を含む。また、第1導電型がp型であり、第2導電型がn型である場合、半導体基板10n、第1半導体領域11nおよび第3半導体領域13pは、アクセプタとなる不純物元素およびバンドギャップ制御元素を含む。なお、バンドギャップ制御元素は、半導体基板10n、第1半導体領域11n、第2半導体領域12p、および第3半導体領域13nのそれぞれに含まれていてもよい。また、第2半導体領域12pがp型であるとき、n型の半導体基板10n、第1半導体領域11nおよび第3半導体領域13pの少なくとも一つが、バンドギャップ制御元素を含んでいてもよい。
以上説明したように、本実施形態に係る半導体装置1、2は、第1導電型の半導体基板10nと、第1導電型の第1半導体領域11nと、第2導電型の第2半導体領域12pと、第1導電型の第3半導体領域13nと、制御電極23とを含む。半導体基板10nは、β-酸化ガリウムを含む。第1半導体領域11nは、β‐酸化ガリウムを含み、半導体基板10nの上側に設けられている。第2半導体領域12pは、β‐酸化ガリウムを含み、第1半導体領域11nの一部の上側に設けられている。第3半導体領域13nは、β‐酸化ガリウムを含み、第2半導体領域12pの一部の上側に設けられている。制御電極23は、第1半導体領域11nと第3半導体領域13nとの間に位置する第2半導体領域12pの部分に絶縁膜31を介して対向する。第1導電型がn型であり、第2導電型がp型である場合、第2半導体領域12pは、バンドギャップ制御元素をさらに含む。第1導電型がp型であり、第2導電型がn型である場合、半導体基板10n、第1半導体領域11nおよび第3半導体領域13nは、バンドギャップ制御元素をさらに含む。バンドギャップ制御元素は、ホウ素、アルミニウム、およびインジウムの群から選択される。
本実施形態に係る半導体装置1、2は、β-酸化ガリウムを含む半導体基板10nと、導電型がn型のβ-酸化ガリウムを含む半導体領域(第1半導体領域11nおよび第3半導体領域13n)と、p型のβ‐酸化ガリウムを含む半導体領域(第2半導体領域12p)とを含む。本実施形態に係る半導体装置1、2の半導体基板10nは、融液成長法を用いて製造することができるため、シリコン基板を製造するための設備を流用することができる。シリコン基板を製造するための設備を流用することにより、安価にワイドギャップ半導体であるβ-酸化ガリウムを用いた半導体装置を製造することができる。
炭化シリコンの単結晶基板や窒化ガリウムの単結晶基板は、主に気相成長法によって製造されており、融液成長法を用いた単結晶基板を製造する技術は確立されていない。一方で、本実施形態の半導体基板10nは、融液成長法を用いて単結晶基板を形成することができる。融液成長法は、気相成長法と比較して低コスト、低消費エネルギーで大口径の単結晶基板を製造することができる。したがって、他のワイドギャップ半導体を用いる場合よりも安価にワイドギャップ半導体を用いた半導体装置を製造することができる。
また、本実施形態においては、バンドギャップ制御元素を用いることによって、β‐酸化ガリウムを用いた半導体装置に常温でp型の導電型を示す半導体領域を設けることができる。例えば、実施形態に係る半導体装置において、n型の半導体領域とp型の半導体領域との接合をホモ接合とすることができる。n型の半導体領域とp型の半導体領域との接合をホモ接合とすることで、結晶の構造上、半導体装置の耐圧性を向上させることができる。また、β-酸化ガリウムを含み、常温でp型の導電型を示す半導体領域を設けることで、例えば、β-酸化ガリウムを用いたノーマリオフ型のMOSFETを実現することができる。
また、バンドギャップ制御元素によって、半導体領域のバンドギャップを制御することができる。したがって、本実施形態に係る半導体装置1、2において、半導体領域や半導体基板のバンドギャップを任意のバンドギャップとすることができる。バンドギャップ制御元素を用いることで、半導体装置の特性(スイッチング特性や耐圧性などのバンドギャップに起因する特性)を制御することができる。
また、本実施形態の半導体装置1、2において、第1導電型がn型であり、第2導電型がp型である場合、半導体基板10n、第1半導体領域11nおよび第3半導体領域13nのうちの少なくとも一つは、バンドギャップ制御元素をさらに含んでいてもよい。また、第1導電型がp型であり、第2導電型がn型である場合、第2半導体領域12pは、バンドギャップ制御元素をさらに含んでいてもよい。
本実施形態の半導体装置1、2において、半導体基板10n、第1半導体領域11n、第2半導体領域12p、および第3半導体領域13nのうちの少なくとも一つは、バンドギャップ制御元素を含む。導電型がn型の半導体領域にもバンドギャップ制御元素を用いることにより、n型の半導体領域の導電率の制御が容易になる。
[第2実施形態]
図3を参照して、第2実施形態について説明する。本実施形態は、半導体ウェーハに関する。図3は、第2実施形態に係る半導体ウェーハの断面を示す図である。
図3に示すように、本実施形態に係る半導体ウェーハ3は、β-酸化ガリウムを含む半導体基板10nを含む。本実施形態において、半導体基板10nは、導電型がp型のβ-酸化ガリウム系単結晶基板である。半導体基板10nは、β-酸化ガリウム、アクセプタとなる不純物元素、およびバンドギャップ制御元素を含む。
半導体基板10nは、アクセプタとなる不純物元素として、Be、Mg、Zn、Cd、N、P、およびAsの群から選択される元素を含む。また、半導体基板10nは、バンドギャップ制御元素として、B、Al、およびInの群から選択される元素を含む。
例えば、半導体基板10nは、例えば、融液成長法を用いて形成される。この場合、半導体基板10nは、バンドギャップ制御元素およびアクセプタとなる不純物元素を混ぜたβ-酸化ガリウムの融液を用いて形成される。半導体基板10nは常温でp型の導電型を示す。
[第2実施形態の変形例]
第2実施形態の変形例について説明する。本変形例は、半導体ウェーハに関する。図4は、第2実施形態の変形例に係る半導体ウェーハの断面を示す図である。本変形例に係る半導体ウェーハ4は、半導体基板10nと、半導体領域10pとを含む。本変形例において、半導体基板10nは、β‐酸化ガリウム系単結晶基板である。本変形例においては、半導体基板10nの導電型はn型である。
半導体基板10nの一部の上には、半導体領域10pが設けられている。半導体領域10pは、常温でp型の導電型を示す半導体領域である。半導体領域10pは、β‐酸化ガリウムと、アクセプタとなる不純物元素と、バンドギャップ制御元素とを含む。
半導体領域10pは、アクセプタとなる不純物元素として、Be、Mg、Zn、Cd、N、P、およびAsの群から選択される元素を含む。また、半導体領域10pは、バンドギャップ制御元素として、B、Al、およびInの群から選択される元素を含む。半導体領域10pは、イオン注入法、熱拡散法を用いて形成することができる。
なお、半導体領域10pは、半導体基板10n上にエピタキシャル成長によって形成された膜であってもよい。この場合、半導体領域10pは、半導体基板10nの主面上に設けられたp型の半導体膜である。この半導体領域10pは、MBE(分子線エピタキシー)によって、エピタキシャル成長によるβ‐酸化ガリウム系単結晶膜の形成と同時にアクセプタとなる不純物元素およびバンドギャップ制御元素をドープすることで形成することができる。また、半導体領域10pは、半導体基板10n上に設けられた他の膜を介して、半導体基板10nの上に設けられていてもよい。
以上説明したように、本実施形態に係る半導体ウェーハ3、4は、導電型がp型の半導体領域(例えば、半導体領域10p)を含む。半導体領域は、β‐酸化ガリウムと、バンドギャップ制御元素とを含み、バンドギャップ制御元素は、ホウ素、アルミニウム、およびインジウムの群から選択される元素である。
また、本実施形態において、上記の導電型がp型の半導体領域は、β‐酸化ガリウムを含む半導体基板10nであってもよい。
また、本実施形態において、上記の導電型がp型の半導体領域は、β‐酸化ガリウムを含む半導体基板10n上に設けられた半導体領域10pであってもよい。
本実施形態においては、半導体ウェーハ3、4は、β-酸化ガリウムおよびバンドギャップ制御元素を含み、p型の導電型を示す半導体領域を有する。本実施形態においては、バンドギャップ制御元素を用いることによって、β‐酸化ガリウムを用いた半導体ウェーハにp型の導電型を示す半導体領域を設けることができる。例えば、本実施形態の半導体ウェーハ4を用いることで、第1実施形態のように、β-酸化ガリウムを用いたノーマリオフ型のMOSFETを実現することができる。
また、バンドギャップ制御元素の濃度によって半導体領域のバンドギャップは制御可能である。例えば、β-酸化ガリウムの有するバンドギャップ以下の範囲で所望のバンドギャップを有する半導体領域を含む半導体ウェーハ3、4として種々の半導体装置に用いることができる。例えば、半導体ウェーハ3は、MOSFETなどの半導体装置の基板として用いることができる。
上記の各実施形態および各変形例に開示された内容は、適宜組み合わせて実行することができる。
1、2 半導体装置
3、4 半導体ウェーハ
10n 半導体基板
10p 半導体領域
10s 第1主面
10t 第2主面
11n 第1半導体領域
11a 第1領域
11b 第2領域
12c チャネル領域
12p 第2半導体領域
13n 第3半導体領域
21 第1電極
22 第2電極
23 制御電極
31 絶縁膜
HM 矢印

Claims (5)

  1. β‐酸化ガリウムを含む、第1導電型の半導体基板と、
    β‐酸化ガリウムを含み、前記半導体基板の上側に設けられた前記第1導電型の第1半導体領域と、
    β‐酸化ガリウムを含み、前記第1半導体領域の一部の上側に設けられた第2導電型の第2半導体領域と、
    β‐酸化ガリウムを含み、前記第2半導体領域の一部の上側に設けられた前記第1導電型の第3半導体領域と、
    前記第1半導体領域と前記第3半導体領域との間に位置する前記第2半導体領域の部分に絶縁膜を介して対向する制御電極と、
    を備え、
    前記第1導電型がn型であり、前記第2導電型がp型である場合、
    前記第2半導体領域は、バンドギャップ制御元素をさらに含み、
    前記第1導電型がp型であり、前記第2導電型がn型である場合、
    前記半導体基板、前記第1半導体領域および前記第3半導体領域は、前記バンドギャップ制御元素をさらに含み、
    前記バンドギャップ制御元素は、ホウ素、アルミニウム、およびインジウムの群から選択されることを特徴とする半導体装置。
  2. 前記第1導電型がn型であり、前記第2導電型がp型である場合、
    前記半導体基板、前記第1半導体領域および前記第3半導体領域のうちの少なくとも一つは、前記バンドギャップ制御元素をさらに含み、
    前記第1導電型がp型であり、前記第2導電型がn型である場合、
    前記第2半導体領域は、前記バンドギャップ制御元素をさらに含む請求項1に記載の半導体装置。
  3. 導電型がp型の半導体領域を備え、
    前記半導体領域は、β‐酸化ガリウムと、アクセプタとなる不純物元素と、バンドギャップ制御元素とを含み、
    前記バンドギャップ制御元素は、ホウ素、アルミニウム、およびインジウムの群から選択されることを特徴とする半導体ウェーハ。
  4. 前記半導体領域は、半導体基板である請求項3に記載の半導体ウェーハ。
  5. β‐酸化ガリウムを含む半導体基板をさらに備え、
    前記半導体領域は、前記半導体基板の上に設けられている請求項3に記載の半導体ウェーハ。
JP2017202041A 2017-10-18 2017-10-18 半導体装置および半導体ウェーハ Active JP6933339B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017202041A JP6933339B2 (ja) 2017-10-18 2017-10-18 半導体装置および半導体ウェーハ
DE102018217628.0A DE102018217628B4 (de) 2017-10-18 2018-10-15 Halbleiterbauelement und Halbleiterscheibe
US16/160,298 US20190115434A1 (en) 2017-10-18 2018-10-15 Semiconductor device and semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017202041A JP6933339B2 (ja) 2017-10-18 2017-10-18 半導体装置および半導体ウェーハ

Publications (2)

Publication Number Publication Date
JP2019075508A true JP2019075508A (ja) 2019-05-16
JP6933339B2 JP6933339B2 (ja) 2021-09-08

Family

ID=65910322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017202041A Active JP6933339B2 (ja) 2017-10-18 2017-10-18 半導体装置および半導体ウェーハ

Country Status (3)

Country Link
US (1) US20190115434A1 (ja)
JP (1) JP6933339B2 (ja)
DE (1) DE102018217628B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034623A (ja) * 2019-08-27 2021-03-01 株式会社デンソー 半導体装置の製造方法
JP2021170608A (ja) * 2020-04-16 2021-10-28 トヨタ自動車株式会社 半導体素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035845A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
JP2014177400A (ja) * 2011-09-08 2014-09-25 Tamura Seisakusho Co Ltd Ga含有酸化物層成長用β−Ga2O3系単結晶基板
JP2015227279A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体および半導体装置
JP2016031953A (ja) * 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158619A (ja) * 2002-11-06 2004-06-03 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
KR101343570B1 (ko) 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
US20120103400A1 (en) * 2009-06-29 2012-05-03 Yasuo Chiba Wet solar cell module
EP2754736A4 (en) 2011-09-08 2015-06-24 Tamura Seisakusho Kk CRYSTALLINE LAMINATE STRUCTURE AND MANUFACTURING METHOD THEREOF
US9122183B2 (en) * 2012-03-16 2015-09-01 Ricoh Company, Ltd. Electrophotographic photoreceptor, image forming apparatus and process cartridge
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ga2O3系単結晶基板、及びその製造方法
CN106415845B (zh) 2014-07-22 2019-12-10 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
WO2017035694A1 (en) * 2015-08-28 2017-03-09 E.I. Du Pont De Nemours And Company Electrically conductive adhesives

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035845A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
JP2014177400A (ja) * 2011-09-08 2014-09-25 Tamura Seisakusho Co Ltd Ga含有酸化物層成長用β−Ga2O3系単結晶基板
JP2015227279A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体および半導体装置
JP2016031953A (ja) * 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034623A (ja) * 2019-08-27 2021-03-01 株式会社デンソー 半導体装置の製造方法
WO2021038909A1 (ja) * 2019-08-27 2021-03-04 株式会社デンソー 半導体装置の製造方法
JP7230743B2 (ja) 2019-08-27 2023-03-01 株式会社デンソー 半導体装置の製造方法
JP2021170608A (ja) * 2020-04-16 2021-10-28 トヨタ自動車株式会社 半導体素子の製造方法
JP7238847B2 (ja) 2020-04-16 2023-03-14 トヨタ自動車株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
JP6933339B2 (ja) 2021-09-08
DE102018217628A1 (de) 2019-04-18
DE102018217628B4 (de) 2022-12-01
US20190115434A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
JP5892495B2 (ja) Ga2O3系結晶膜の成膜方法、及び結晶積層構造体
WO2018199241A1 (ja) Ga2O3系半導体素子
JP5907465B2 (ja) 半導体素子及び結晶積層構造体
US8969180B2 (en) Method and system for junction termination in GaN materials using conductivity modulation
JP6658137B2 (ja) 半導体装置及びその製造方法
JP5501539B1 (ja) 半導体装置
KR102021887B1 (ko) 반도체 소자
JP7052245B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2013140473A1 (ja) 半導体素子
US9287389B2 (en) Method and system for doping control in gallium nitride based devices
US20180294350A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7354029B2 (ja) 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
JP2019003969A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2015008430A1 (ja) 半導体装置
US20120228674A1 (en) Semiconductor device, field-effect transistor, and electronic device
JP2016213473A (ja) 炭化珪素半導体装置
US20160087036A1 (en) Semiconductor device and method of manufacturing the same
JP6933339B2 (ja) 半導体装置および半導体ウェーハ
JP2011140429A (ja) エピタキシャルウエハ及び半導体素子
KR20110067512A (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP2007115861A (ja) へテロ接合トランジスタ
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
JP2018026431A (ja) 窒化物半導体装置
JP5000159B2 (ja) 電界効果トランジスタ
US9263526B2 (en) Semiconductor component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210810

R150 Certificate of patent or registration of utility model

Ref document number: 6933339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350