WO2021038909A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2021038909A1
WO2021038909A1 PCT/JP2020/003956 JP2020003956W WO2021038909A1 WO 2021038909 A1 WO2021038909 A1 WO 2021038909A1 JP 2020003956 W JP2020003956 W JP 2020003956W WO 2021038909 A1 WO2021038909 A1 WO 2021038909A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon
semiconductor substrate
oxide semiconductor
silicon compound
Prior art date
Application number
PCT/JP2020/003956
Other languages
English (en)
French (fr)
Inventor
正和 渡部
周平 江口
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2021038909A1 publication Critical patent/WO2021038909A1/ja
Priority to US17/678,150 priority Critical patent/US11646208B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the techniques disclosed herein relate to methods of manufacturing semiconductor devices.
  • a silicon diffusion layer may be formed in the oxide semiconductor substrate.
  • a silicon diffusion layer is formed in order to form an n-type region in the oxide semiconductor substrate.
  • the silicon diffusion layer is formed by ion-implanting silicon into the oxide semiconductor layer.
  • Japanese Unexamined Patent Publication No. 2005-101565 discloses a technique for forming a silicon diffusion layer in a gallium nitride substrate by solid phase diffusion.
  • a dope material made of silicon is formed on the surface of a gallium nitride substrate.
  • the gallium nitride substrate is heated to diffuse silicon from the doping material into the gallium nitride substrate. After that, the doping material is removed.
  • a silicon diffusion layer having few crystal defects can be formed in the gallium nitride substrate.
  • the inventors of the present application conducted an experiment to form a silicon diffusion layer in an oxide semiconductor substrate by applying the technique of JP-A-2005-101565.
  • the following process was performed. First, a doping material made of silicon is formed on the surface of the oxide semiconductor substrate. Then, the oxide semiconductor substrate is heated to diffuse silicon from the doping material into the oxide semiconductor substrate. After that, the doping material is removed by etching.
  • the oxide semiconductor substrate is heated to a high temperature (for example, 950 ° C. or higher) after forming the doping material, the doping material (that is, silicon) reacts with oxygen in the oxide semiconductor substrate, and the oxide semiconductor substrate is eroded. .. Therefore, the oxide semiconductor substrate cannot be heated to a high temperature.
  • the oxide semiconductor substrate is heated at a low temperature (for example, 900 ° C. or lower), the distance from the doping material to diffuse silicon into the oxide semiconductor substrate is extremely short, and the silicon diffusion layer formed in the oxide semiconductor substrate is formed. The thickness of is thinned.
  • the oxide semiconductor substrate that is, the portion where the silicon diffusion layer is formed
  • the oxide semiconductor substrate under the doping material is also etched. If the thickness of the silicon diffusion layer is thin, the entire silicon diffusion layer is removed when the doping material is removed by etching, and the silicon diffusion layer cannot remain in the oxide semiconductor substrate. Therefore, it is difficult to form a silicon diffusion layer in the oxide semiconductor substrate by the method using a silicon doping material.
  • This specification proposes a technique for forming a highly crystalline silicon diffusion layer in an oxide semiconductor substrate.
  • the method for manufacturing a semiconductor device disclosed in the present specification includes a step of forming an organic silicon compound layer on the surface of an oxide semiconductor substrate and heating the oxide semiconductor substrate on which the organic silicon compound layer is formed to a first temperature. After the step of forming the silicon diffusion layer in the oxide semiconductor substrate and the step of heating the oxide semiconductor substrate to the first temperature, the organic silicon compound layer is formed from the surface of the oxide semiconductor substrate. Has a step of removing.
  • the oxide semiconductor substrate is heated after the organic silicon compound layer is formed on the surface of the oxide semiconductor substrate. Then, silicon diffuses from the organic silicon compound into the oxide semiconductor substrate, and a silicon diffusion layer is formed in the oxide semiconductor substrate. After that, the organic silicon compound layer is removed.
  • the organic silicon compound layer can be removed from the surface of the oxide semiconductor substrate by various methods such as cleaning with an organic solvent and ashing. According to such a method, the organic silicon compound layer can be removed with almost no erosion of the oxide semiconductor substrate. Therefore, after the removal of the organic silicon compound, the silicon diffusion layer remains in the oxide semiconductor substrate. As described above, according to this method, the silicon diffusion layer can be formed in the oxide semiconductor substrate. Further, in this method, since it is difficult for crystal defects to be formed in the oxide semiconductor substrate, a silicon diffusion layer having high crystallinity can be formed in the oxide semiconductor substrate.
  • the explanatory view of the manufacturing method of Example 1. The explanatory view of the manufacturing method of Example 1.
  • FIG. The explanatory view of the manufacturing method of Example 1.
  • FIG. The explanatory view of the manufacturing method of Example 1.
  • FIG. The graph which shows the concentration distribution of silicon in the silicon diffusion layer formed by the manufacturing method of Example 1.
  • FIG. The graph which shows the concentration distribution of silicon in the silicon diffusion layer formed by ion implantation.
  • the explanatory view of the manufacturing method of Example 2. The explanatory view of the manufacturing method of Example 2.
  • the explanatory view of the manufacturing method of Example 2. The explanatory view of the manufacturing method of Example 2.
  • the explanatory view of the manufacturing method of Example 2. The explanatory view of the manufacturing method of Example 2.
  • a polyorganosiloxane layer 14 is formed on the surface 12a of the gallium oxide substrate 12.
  • the gallium oxide substrate 12 is made of gallium oxide (Ga 2 O 3 ).
  • the gallium oxide substrate 12 is a kind of oxide semiconductor substrate.
  • Polyorganosiloxane is a type of organic silicon compound. Polyorganosiloxane is sticky. Therefore, for example, by attaching an adhesive tape having polyorganosiloxane as an adhesive to the surface 12a of the gallium oxide substrate 12, the polyorganosiloxane layer 14 can be formed on the surface 12a of the gallium oxide substrate 12.
  • the first heating step is carried out.
  • the gallium oxide substrate 12 having the polyorganosiloxane layer 14 on the surface 12a is heated.
  • the gallium oxide substrate 12 is heated to a temperature lower than the heat resistant temperature of the polyorganosiloxane layer 14.
  • the gallium oxide substrate 12 is held at 150 ° C. for 1 hour using a hot plate or the like.
  • the silicon (silicon atoms) in the polyorganosiloxane layer 14 diffuses into the gallium oxide substrate 12 (solid phase diffusion). As a result, as shown in FIG.
  • the silicon diffusion layer 16 is formed in the gallium oxide substrate 12 in the region near the polyorganosiloxane layer 14 (that is, the region near the surface 12a).
  • the heating temperature since the heating temperature is low, the diffusion distance of silicon from the polyorganosiloxane layer 14 into the gallium oxide substrate 12 is short. Therefore, at this stage, the thickness of the silicon diffusion layer 16 is extremely thin.
  • the polyorganosiloxane layer 14 is removed from the surface 12a of the gallium oxide substrate 12.
  • the polyorganosiloxane layer 14 is removed by washing with an organic solvent.
  • the organic solvent for example, n-butyl acetate can be used. By using an organic solvent, the polyorganosiloxane layer 14 can be easily removed from the surface 12a of the gallium oxide substrate 12.
  • the surface 12a of the gallium oxide substrate 12 is exposed as shown in FIG. Since the organic solvent does not erode the gallium oxide substrate 12, the silicon diffusion layer 16 remains in the range exposed on the surface 12a of the gallium oxide substrate 12.
  • the second heating step is carried out.
  • the gallium oxide substrate 12 is heated to a temperature higher than that in the first heating step.
  • the gallium oxide substrate 12 is heated to a temperature equal to or higher than the heat resistant temperature of the polyorganosiloxane layer 14.
  • the gallium oxide substrate 12 is held at a temperature of 600 ° C. or higher for 30 minutes using a diffusion furnace or the like.
  • the polyorganosiloxane layer 14 since the polyorganosiloxane layer 14 does not exist on the surface 12a of the gallium oxide substrate 12, there is no particular problem even if the gallium oxide substrate 12 is heated to a temperature equal to or higher than the heat resistant temperature of the polyorganosiloxane layer 14. ..
  • the silicon (silicon atoms) in the silicon diffusion layer 16 diffuses in the gallium oxide substrate 12. As a result, as shown in FIG. 4, the thickness of the silicon diffusion layer 16 increases. Further, when the gallium oxide substrate 12 is heated to a high temperature in the second heating step, the silicon in the gallium oxide substrate 12 is activated. Activated silicon functions as an n-type impurity in gallium oxide. Therefore, the silicon diffusion layer 16 becomes an n-type region.
  • the semiconductor device can be manufactured by performing various processing on the gallium oxide substrate 12.
  • an electrode that makes ohmic contact with the silicon diffusion layer 16 may be formed on the surface 12a of the gallium oxide substrate 12.
  • FIG. 5 shows the concentration distribution of silicon in the silicon diffusion layer 16 after the second heating step is performed.
  • the horizontal axis of FIG. 5 indicates the depth from the surface 12a, and the origin indicates the position of the surface 12a.
  • FIG. 5 shows the concentration distribution of silicon for each temperature in the second heating step. As shown in FIG. 5, the concentration of silicon is 1 ⁇ 10 21 / cm 3 or more at the position of the surface 12a regardless of the temperature of the second heating step.
  • the electrode can be brought into ohmic contact with the silicon diffusion layer 16 when the electrode is formed on the surface 12a.
  • the silicon diffusion layer 16 having a concentration high enough to allow ohmic contact can be formed.
  • the higher the heating temperature in the second heating step the wider the diffusion range of silicon and the thicker the silicon diffusion layer 16.
  • the diffusion range of silicon can be controlled by the heating temperature of the second heating step.
  • the silicon diffusion layer 16 can be formed without using ion implantation. Therefore, the silicon diffusion layer 16 with few crystal defects can be formed.
  • FIG. 6 shows the concentration distribution of silicon in the silicon diffusion layer formed in the gallium oxide substrate by ion implantation.
  • the concentration distribution is shown for each of the case where the heat treatment is performed at 900 ° C. after the ion implantation, the case where the ion implantation at 1000 ° C. is performed after the ion implantation, and the case where the heat treatment is not performed (as-Impla). Shown.
  • the concentration of silicon on the surface 12a is lower than that of the silicon diffusion layer 16 (see FIG. 5) formed by the method of Example 1. In particular, the higher the heat treatment temperature, the lower the concentration of silicon on the surface 12a.
  • the silicon diffusion layer formed by ion implantation has a high crystal defect density, so that outer diffusion of silicon (diffusion to the outside of the gallium oxide substrate) is likely to occur.
  • it is considered that one of the reasons is that it is difficult to activate silicon due to the high crystal defect density.
  • the silicon diffusion layer 16 having a higher concentration than that of ion implantation can be formed.
  • the crystallinity of the gallium oxide substrate 12 was evaluated by RBS (Rutherford Backscattering Spectrometry). As a result, it was found that the crystallinity was higher after the silicon diffusion layer 16 was formed than before the silicon diffusion layer 16 was formed. It is considered that this is because the oxygen atoms constituting the polyorganosiloxane are diffused from the polyorganosiloxane layer 14 into the gallium oxide substrate 12 in the first heating step. Oxygen vacancies (defects in which oxygen does not exist at the oxygen sites) exist in the gallium oxide substrate 12.
  • the oxygen diffused from the polyorganosiloxane layer 14 into the gallium oxide substrate 12 enters the oxygen vacancies, thereby reducing the crystal defects in the gallium oxide substrate 12 and improving the crystallinity of the gallium oxide substrate 12.
  • the silicon diffusion layer 16 having higher crystallinity can be formed.
  • the polyorganosiloxane layer 14 may be cured in the first heating step. In this case, it becomes difficult to remove the polyorganosiloxane layer 14 with an organic solvent. In such a case, the polyorganosiloxane layer 14 may be removed by ashing. According to ashing, the polyorganosiloxane layer 14 can be removed with almost no erosion of the gallium oxide substrate 12.
  • Example 2 the silicon diffusion layer 16 is formed by limiting it to a part of the surface 12a of the gallium oxide substrate 12.
  • Other configurations of Example 2 are the same as those of Example 1.
  • Example 2 first, as shown in FIG. 7, the resist resin layer 20 is formed so as to cover the entire surface 12a of the gallium oxide substrate 12. Next, by patterning the resist resin layer 20 by photolithography, an opening 20a is formed in the resist resin layer 20 as shown in FIG. Next, as shown in FIG. 9, the polyorganosiloxane layer 14 is formed so as to come into contact with the surface 12a in the opening 20a and the surface of the resist resin layer 20.
  • the first heating step is carried out.
  • silicon diffuses from the polyorganosiloxane layer 14 to the gallium oxide substrate 12.
  • a silicon diffusion layer 16 is formed in the gallium oxide substrate 12 in the vicinity of the polyorganosiloxane layer 14 in the opening 20a.
  • the gallium oxide substrate 12 is heated to a temperature lower than the heat resistant temperature of the resist resin layer 20.
  • the polyorganosiloxane layer 14 and the resist resin layer 20 are removed from the surface 12a of the gallium oxide substrate 12.
  • the polyorganosiloxane layer 14 and the resist resin layer 20 are removed by washing with an organic solvent. By using an organic solvent, the polyorganosiloxane layer 14 and the resist resin layer 20 can be removed at the same time.
  • the second heating step is carried out.
  • the gallium oxide substrate 12 is heated to a temperature equal to or higher than the heat resistant temperature of the polyorganosiloxane layer 14 and the resist resin layer 20.
  • the silicon in the silicon diffusion layer 16 diffuses in the gallium oxide substrate 12.
  • the thickness of the silicon diffusion layer 16 increases.
  • the silicon in the gallium oxide substrate 12 is activated, and the silicon diffusion layer 16 becomes an n-type region.
  • the semiconductor device is manufactured in the same manner as in Example 1.
  • the silicon diffusion layer 16 can be formed only on a part of the surface 12a of the gallium oxide substrate 12.
  • a silicon oxide layer or the like is used as a mask.
  • the following process is required. First, a silicon oxide layer is formed on the entire surface of the gallium oxide substrate. Next, a resist resin layer is formed on the entire surface of the silicon oxide layer. Next, an opening is formed in the resist resin layer by photolithography. Next, the silicon oxide layer in the opening of the resist resin layer is removed by etching to form an opening in the silicon oxide layer. Next, the resist resin layer is removed. By the above process, the mask of the silicon oxide layer is completed. On the other hand, when the resist resin layer is used as a mask, the mask is completed only by forming the resist resin layer and forming an opening in the resist resin layer.
  • the resist resin layer 20 when the resist resin layer is used as a mask, time-consuming steps such as growth of the silicon oxide layer and etching of the silicon oxide layer become unnecessary. Further, when the silicon oxide layer is used as a mask, it is necessary to etch the silicon oxide layer when removing the mask (silicon oxide layer) after use.
  • the resist resin layer 20 when the resist resin layer 20 is used as a mask as in Example 2, when the used mask (resist resin layer 20) is removed, the resist resin layer is used together with the polyorganosiloxane layer 14 by an organic solvent. 20 can be removed. In the method of Example 2, since the mask is not exposed to high temperature, the resist resin layer 20 can be used for the mask. As a result, the process can be greatly simplified as compared with the case where the silicon oxide layer is used as a mask as described above.
  • the resist resin layer 20 may be cured in the first heating step of Example 2. In this case, it becomes difficult to remove the resist resin layer 20 with an organic solvent. In such a case, the resist resin layer 20 may be removed together with the polyorganosiloxane layer 14 by ashing.
  • Examples 1 and 2 described above a gallium oxide substrate was used as the semiconductor substrate.
  • any oxide semiconductor substrate other than the gallium oxide substrate may be used as the semiconductor substrate.
  • the oxide semiconductor substrate By using the oxide semiconductor substrate, the same effects as in Examples 1 and 2 can be obtained.
  • a polyorganosiloxane layer was used as a diffusion source of silicon.
  • a siloxane other than polyorganosiloxane may be used as the diffusion source of silicon.
  • another organic silicon compound layer for example, any compound belonging to organic silane, siloxide, silyl hydride, silene, etc. may be used. By using the organic silicon compound layer, the same effects as in Examples 1 and 2 can be obtained.
  • the second heating step was carried out. However, if the thickness of the silicon diffusion layer is not so large, it is not necessary to carry out the second heating step.
  • the production method of the example disclosed in the present specification may further include a step of heating the oxide semiconductor substrate to a second temperature higher than the first temperature after the step of removing the organic silicon compound layer.
  • the silicon in the silicon diffusion layer can be diffused in a wider range by heating the oxide semiconductor substrate to the second temperature.
  • the thickness of the silicon diffusion layer may be increased in the step of heating the oxide semiconductor substrate to the second temperature.
  • the second temperature may be higher than the heat resistant temperature of the organic silicon compound layer.
  • the heat resistant temperature of the organic silicon compound layer is the temperature determined by the manufacturer.
  • the heat resistant temperature of the organic silicon compound layer is a temperature at which the organic silicon compound is altered and loses its original characteristics.
  • the heat resistant temperature may be a temperature at which the organic silicon compound layer is carbonized, or a temperature at which the organic silicon compound layer is carbonized.
  • the silicon in the silicon diffusion layer can be diffused in a wider range.
  • the organic silicon compound layer may be removed by using an organic solvent in the step of removing the organic silicon compound layer.
  • the organic silicon compound layer can be removed from the oxide semiconductor substrate without eroding the oxide semiconductor substrate.
  • the organic silicon compound layer may be composed of an organic silicon compound containing oxygen.
  • oxygen diffuses together with silicon from the organic silicon compound layer to the oxide semiconductor substrate.
  • Oxygen vacancies (a type of crystal defect) exist in the oxide semiconductor substrate. Since part of the oxygen diffused from the organic silicon compound layer into the oxide semiconductor substrate enters the oxygen vacancies, the crystallinity of the silicon diffusion layer is improved. Therefore, a more crystalline silicon diffusion layer can be formed.
  • An example manufacturing method disclosed in the present specification may further include a step of forming a resist resin layer having an opening on the surface of the oxide semiconductor substrate.
  • the organic silicon compound layer in contact with the surface of the oxide semiconductor substrate in the opening may be formed.
  • the resist resin layer can be used as a mask to form the silicon diffusion layer in the range corresponding to the opening.
  • the manufacturing process can be simplified as compared with the case where an oxide film or the like is used as a mask.
  • the organic silicon compound layer may be composed of siloxane.
  • the silicon diffusion layer can be suitably formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Photovoltaic Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

酸化物半導体基板内に結晶性の高いシリコン拡散層を形成する技術を提案する。半導体装置の製造方法であって、酸化物半導体基板の表面に有機シリコン化合物層を形成する工程と、前記有機シリコン化合物層が形成された前記酸化物半導体基板を第１温度に加熱することによって前記酸化物半導体基板内にシリコン拡散層を形成する工程と、前記酸化物半導体基板を前記第１温度に加熱する前記工程の後に前記酸化物半導体基板の前記表面から前記有機シリコン化合物層を除去する工程、を有する。

Description

半導体装置の製造方法
（関連出願の相互参照）本出願は、２０１９年８月２７日に出願された日本特許出願特願２０１９－１５４９２０の関連出願であり、この日本特許出願に基づく優先権を主張するものであり、この日本特許出願に記載された全ての内容を、本明細書を構成するものとして援用する。
　本明細書に開示の技術は、半導体装置の製造方法に関する。
　酸化物半導体基板を有する半導体装置の製造工程において、酸化物半導体基板内にシリコン拡散層が形成される場合がある。例えば、酸化物半導体基板内にｎ型領域を形成するために、シリコン拡散層が形成される。通常、シリコン拡散層は、酸化物半導体層にシリコンをイオン注入することによって形成される。酸化物半導体基板にシリコンが注入されるときに、酸化物半導体基板内に結晶欠陥が生成される。酸化物半導体基板では、酸化物半導体基板を加熱したとしても、結晶欠陥がほとんど回復しない。したがって、この方法では、結晶性の高いシリコン拡散層を得ることができない。
　特開２００５－１０１５６５号公報には、固相拡散によって窒化ガリウム基板内にシリコン拡散層を形成する技術が開示されている。この技術では、窒化ガリウム基板の表面にシリコンからなるドープ材を形成する。その後、窒化ガリウム基板を加熱して、ドープ材から窒化ガリウム基板内にシリコンを拡散させる。その後、ドープ材は除去される。この方法によれば、窒化ガリウム基板内に結晶欠陥が少ないシリコン拡散層を形成することができる。
　本願発明者らは、特開２００５－１０１５６５号公報の技術を応用して、酸化物半導体基板内にシリコン拡散層を形成する実験を行った。この実験では、以下のプロセスを実行した。まず、酸化物半導体基板の表面にシリコンからなるドープ材を形成する。その後、酸化物半導体基板を加熱して、ドープ材から酸化物半導体基板内にシリコンを拡散させる。その後、ドープ材をエッチングにより除去する。
　しかしながら、この方法では、以下の問題が生じることが分かった。ドープ材を形成した後に酸化物半導体基板を高温（例えば、９５０℃以上）まで加熱すると、ドープ材（すなわち、シリコン）が酸化物半導体基板中の酸素と反応し、酸化物半導体基板が侵食される。このため、酸化物半導体基板を高温まで加熱することができない。酸化物半導体基板を低温（例えば、９００℃以下）で加熱する場合には、ドープ材から酸化物半導体基板内へシリコンが拡散する距離が極めて短く、酸化物半導体基板内に形成されるシリコン拡散層の厚さが薄くなる。その後、エッチングによりドープ材を除去するときには、ドープ材の下部の酸化物半導体基板（すなわち、シリコン拡散層が形成された部分）もエッチングされる。シリコン拡散層の厚さが薄いと、エッチングによりドープ材を除去するときに、シリコン拡散層全体が除去され、酸化物半導体基板内にシリコン拡散層を残存させることができない。このため、シリコンのドープ材を用いる方法では、酸化物半導体基板内にシリコン拡散層を形成することが困難である。
　本明細書では、酸化物半導体基板内に結晶性の高いシリコン拡散層を形成する技術を提案する。
　本明細書が開示する半導体装置の製造方法は、酸化物半導体基板の表面に有機シリコン化合物層を形成する工程と、前記有機シリコン化合物層が形成された前記酸化物半導体基板を第１温度に加熱することによって前記酸化物半導体基板内にシリコン拡散層を形成する工程と、前記酸化物半導体基板を前記第１温度に加熱する前記工程の後に前記酸化物半導体基板の前記表面から前記有機シリコン化合物層を除去する工程、を有する。
　この製造方法では、酸化物半導体基板の表面に有機シリコン化合物層を形成した後に、酸化物半導体基板を加熱する。すると、有機シリコン化合物から酸化物半導体基板内へシリコンが拡散し、酸化物半導体基板内にシリコン拡散層が形成される。その後、有機シリコン化合物層が除去される。有機シリコン化合物層は、有機溶剤による洗浄やアッシング等の種々の方法によって酸化物半導体基板の表面から除去することができる。このような方法によれば、酸化物半導体基板をほとんど浸食することなく、有機シリコン化合物層を除去することができる。したがって、有機シリコン化合物の除去後に、酸化物半導体基板内にシリコン拡散層が残存する。このように、この方法によれば、酸化物半導体基板内にシリコン拡散層を形成することができる。また、この方法では、酸化物半導体基板内に結晶欠陥が形成され難いので、酸化物半導体基板内に結晶性が高いシリコン拡散層を形成することができる。
実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法の説明図。 実施例１の製造方法により形成されたシリコン拡散層内のシリコンの濃度分布を示すグラフ。 イオン注入により形成されたシリコン拡散層内のシリコンの濃度分布を示すグラフ。実施例１の製造方法の説明図。 実施例２の製造方法の説明図。 実施例２の製造方法の説明図。 実施例２の製造方法の説明図。 実施例２の製造方法の説明図。 実施例２の製造方法の説明図。 実施例２の製造方法の説明図。
　実施例１の製造方法では、まず、図１に示すように、酸化ガリウム基板１２の表面１２ａに、ポリオルガノシロキサン層１４を形成する。酸化ガリウム基板１２は、酸化ガリウム（Ｇａ２Ｏ３）により構成されている。酸化ガリウム基板１２は、酸化物半導体基板の一種である。ポリオルガノシロキサンは、有機シリコン化合物の一種である。ポリオルガノシロキサンは粘着性を有する。したがって、例えば、粘着剤としてポリオルガノシロキサンを有する粘着テープを酸化ガリウム基板１２の表面１２ａに貼り付けることで、酸化ガリウム基板１２の表面１２ａにポリオルガノシロキサン層１４を形成することができる。
　次に、第１加熱工程を実施する。第１加熱工程では、表面１２ａにポリオルガノシロキサン層１４を有する酸化ガリウム基板１２を加熱する。ここでは、ポリオルガノシロキサン層１４の耐熱温度未満の温度に酸化ガリウム基板１２を加熱する。例えば、ホットプレート等を用いて、酸化ガリウム基板１２を、１５０℃に１時間保持する。このように酸化ガリウム基板１２とポリオルガノシロキサン層１４を加熱すると、ポリオルガノシロキサン層１４内のシリコン（シリコン原子）が、酸化ガリウム基板１２内に拡散（固相拡散）する。その結果、図２に示すように、酸化ガリウム基板１２内であってポリオルガノシロキサン層１４近傍の領域（すなわち、表面１２ａ近傍の領域）に、シリコン拡散層１６が形成される。第１加熱工程では、加熱温度が低温であるので、ポリオルガノシロキサン層１４から酸化ガリウム基板１２内へのシリコンの拡散距離は短い。したがって、この段階では、シリコン拡散層１６の厚さは極めて薄い。
　次に、図３に示すように、酸化ガリウム基板１２の表面１２ａからポリオルガノシロキサン層１４を除去する。ここでは、有機溶剤によって洗浄することで、ポリオルガノシロキサン層１４を除去する。例えば、粘着テープの粘着剤によってポリオルガノシロキサン層１４が構成されている場合には、粘着テープを酸化ガリウム基板１２から剥離し、その後、表面１２ａを有機溶剤で洗浄する。有機溶剤として、例えば、酢酸ｎ－ブチルを用いることができる。有機溶剤を用いることで、ポリオルガノシロキサン層１４を酸化ガリウム基板１２の表面１２ａから容易に除去することができる。ポリオルガノシロキサン層１４を除去することで、図３に示すように、酸化ガリウム基板１２の表面１２ａが露出する。有機溶剤は酸化ガリウム基板１２を浸食しないので、酸化ガリウム基板１２の表面１２ａに露出する範囲にシリコン拡散層１６が残存する。
　次に、第２加熱工程を実施する。第２加熱工程では、第１加熱工程よりも高温まで酸化ガリウム基板１２を加熱する。ここでは、ポリオルガノシロキサン層１４の耐熱温度以上の温度に酸化ガリウム基板１２を加熱する。例えば、拡散炉等を用いて、酸化ガリウム基板１２を、６００℃以上の温度に３０分時間保持する。第２加熱工程では、酸化ガリウム基板１２の表面１２ａにポリオルガノシロキサン層１４が存在しないので、ポリオルガノシロキサン層１４の耐熱温度以上の温度に酸化ガリウム基板１２を加熱しても特に問題は生じない。また、このように酸化ガリウム基板１２を高温まで加熱すると、シリコン拡散層１６中のシリコン（シリコン原子）が、酸化ガリウム基板１２内で拡散する。その結果、図４に示すように、シリコン拡散層１６の厚さが増加する。また、第２加熱工程で高温まで酸化ガリウム基板１２を加熱すると、酸化ガリウム基板１２中のシリコンが活性化する。活性化したシリコンは、酸化ガリウム中でｎ型不純物として機能する。したがって、シリコン拡散層１６は、ｎ型領域となる。
　その後、酸化ガリウム基板１２に種々の加工を行うことで、半導体装置を製造することができる。例えば、酸化ガリウム基板１２の表面１２ａに、シリコン拡散層１６に対してオーミック接触する電極を形成してもよい。
　以上に説明したように、実施例１の方法によれば、酸化ガリウム基板１２内にｎ型のシリコン拡散層１６を形成することができる。図５は、第２加熱工程実施後のシリコン拡散層１６内のシリコンの濃度分布を示している。図５の横軸は、表面１２ａからの深さを示しており、原点が表面１２ａの位置を示している。図５は、第２加熱工程における温度毎に、シリコンの濃度分布を示している。図５に示すように、第２加熱工程の温度が何れであっても、表面１２ａの位置において、シリコンの濃度が１×１０２１／ｃｍ３以上となる。表面１２ａの位置において１×１０２１／ｃｍ３以上の濃度が得られれば、表面１２ａ上に電極を形成したときに、電極をシリコン拡散層１６にオーミック接触させることができる。このように、この方法によれば、オーミック接触が可能な程度に高濃度のシリコン拡散層１６を形成することができる。また、図５から明らかなように、第２加熱工程の加熱温度が高いほど、シリコンの拡散範囲が広くなり、シリコン拡散層１６が厚くなる。このように、この方法によれば、第２加熱工程の加熱温度によって、シリコンの拡散範囲を制御することができる。
　また、実施例１の方法によれば、イオン注入を用いずにシリコン拡散層１６を形成することができる。このため、結晶欠陥が少ないシリコン拡散層１６を形成することができる。
　図６は、イオン注入によって酸化ガリウム基板内に形成されたシリコン拡散層内のシリコンの濃度分布を示している。なお、図６では、イオン注入後に９００℃の熱処理を行った場合、イオン注入後に１０００℃のイオン注入を行った場合、及び、熱処理を行わない場合（ａｓ－Ｉｍｐｌａ）のそれぞれについて、濃度分布を示している。図６に示すように、いずれの場合でも、表面１２ａにおけるシリコンの濃度は、実施例１の方法により形成されたシリコン拡散層１６（図５参照）よりも低い。特に、熱処理温度が高いほど、表面１２ａにおけるシリコンの濃度が低くなる。これは、イオン注入によって形成されたシリコン拡散層では、結晶欠陥密度が高いため、シリコンの外方拡散（酸化ガリウム基板の外部への拡散）が生じやすいことが理由の１つとして考えられる。また、結晶欠陥密度が高いため、シリコンが活性化し難いことも、理由の１つとして考えられる。以上に説明したように、実施例１の方法によれば、イオン注入よりも濃度が高いシリコン拡散層１６を形成することができる。
　また、実施例１の方法によってシリコン拡散層１６を形成する前後で、酸化ガリウム基板１２の結晶性についてＲＢＳ（Rutherford Backscattering Spectrometry）により評価した。その結果、シリコン拡散層１６を形成する前よりもシリコン拡散層１６を形成した後の方が、結晶性が高くなることが分かった。これは、第１加熱工程において、ポリオルガノシロキサンを構成する酸素原子が、ポリオルガノシロキサン層１４から酸化ガリウム基板１２内へ拡散しているためであると考えられる。酸化ガリウム基板１２内には、酸素空孔（酸素サイトに酸素が存在しない欠陥）が存在する。ポリオルガノシロキサン層１４から酸化ガリウム基板１２内へ拡散した酸素が酸素空孔に入ることで、酸化ガリウム基板１２内の結晶欠陥が減少し、酸化ガリウム基板１２の結晶性が向上すると考えられる。このように、実施例１の製造方法によれば、より結晶性が高いシリコン拡散層１６を形成することができる。
　なお、第１加熱工程において、ポリオルガノシロキサン層１４が硬化する場合がある。この場合、有機溶剤でポリオルガノシロキサン層１４を除去することが困難となる。このような場合には、アッシングによってポリオルガノシロキサン層１４を除去してもよい。アッシングによれば、酸化ガリウム基板１２をほとんど浸食することなく、ポリオルガノシロキサン層１４を除去することができる。
　実施例２では、シリコン拡散層１６を、酸化ガリウム基板１２の表面１２ａの一部に限定して形成する。実施例２のその他の構成は、実施例１と等しい。
　実施例２では、まず、図７に示すように、酸化ガリウム基板１２の表面１２ａ全体を覆うように、レジスト樹脂層２０を形成する。次に、フォトリソグラフィによってレジスト樹脂層２０をパターニングすることで、図８に示すように、レジスト樹脂層２０に開口部２０ａを形成する。次に、図９に示すように、開口部２０ａ内の表面１２ａとレジスト樹脂層２０の表面に接触するように、ポリオルガノシロキサン層１４を形成する。
　次に、第１加熱工程を実施する。すると、開口部２０ａ内において、ポリオルガノシロキサン層１４から酸化ガリウム基板１２へシリコンが拡散する。その結果、図１０に示すように、開口部２０ａ内のポリオルガノシロキサン層１４近傍において、酸化ガリウム基板１２内にシリコン拡散層１６が形成される。なお、実施例２の第１加熱工程では、酸化ガリウム基板１２を、レジスト樹脂層２０の耐熱温度未満の温度に加熱する。
　次に、図１１に示すように、酸化ガリウム基板１２の表面１２ａからポリオルガノシロキサン層１４とレジスト樹脂層２０を除去する。ここでは、有機溶剤によって洗浄することで、ポリオルガノシロキサン層１４とレジスト樹脂層２０を除去する。有機溶剤を用いることで、ポリオルガノシロキサン層１４とレジスト樹脂層２０を同時に除去することができる。
　次に、第２加熱工程を実施する。第２加熱工程では、酸化ガリウム基板１２を、ポリオルガノシロキサン層１４及びレジスト樹脂層２０の耐熱温度以上の温度に加熱する。すると、シリコン拡散層１６中のシリコンが、酸化ガリウム基板１２内で拡散する。その結果、図１２に示すように、シリコン拡散層１６の厚さが増加する。また、酸化ガリウム基板１２中のシリコンが活性化し、シリコン拡散層１６がｎ型領域となる。その後、実施例１と同様に、半導体装置が製造される。
　以上に説明したように、実施例２の方法では、レジスト樹脂層２０をマスクとして用いることで、酸化ガリウム基板１２の表面１２ａの一部に限定してシリコン拡散層１６を形成することができる。
　なお、マスクとして、酸化シリコン層等を用いることも可能である。しかしながら、酸化シリコン層によりマスクを形成する場合には、以下のプロセスが必要である。まず、酸化ガリウム基板の表面全体に、酸化シリコン層を形成する。次に、酸化シリコン層の表面全体に、レジスト樹脂層を形成する。次に、フォトリソグラフィによって、レジスト樹脂層に開口部を形成する。次に、レジスト樹脂層の開口部内の酸化シリコン層をエッチングにより除去して、酸化シリコン層に開口部を形成する。次に、レジスト樹脂層を除去する。以上のプロセスによって、酸化シリコン層のマスクが完成する。これに対し、レジスト樹脂層をマスクと用いる場合には、レジスト樹脂層を形成し、そのレジスト樹脂層に開口部を形成するだけで、マスクが完成する。すなわち、レジスト樹脂層をマスクとして用いる場合には、酸化シリコン層の成長、酸化シリコン層のエッチング等の時間を要する工程が不要となる。また、酸化シリコン層をマスクとして用いる場合には、使用後のマスク（酸化シリコン層）を除去するときに、酸化シリコン層をエッチングする必要がある。これに対し、実施例２のようにレジスト樹脂層２０をマスクとして用いる場合には、使用後のマスク（レジスト樹脂層２０）を除去するときに、有機溶剤によってポリオルガノシロキサン層１４と共にレジスト樹脂層２０を除去することができる。実施例２の方法では、マスクが高温に曝されないので、マスクにレジスト樹脂層２０を用いることができる。これによって、上記のように、酸化シリコン層をマスクとして用いる場合に比べて、プロセスを大幅に簡略化することができる。
　なお、実施例２の第１加熱工程で、レジスト樹脂層２０が硬化する場合がある。この場合、有機溶剤でレジスト樹脂層２０を除去することが困難となる。このような場合には、アッシングによってポリオルガノシロキサン層１４とともにレジスト樹脂層２０を除去してもよい。
　また、上述した実施例１、２では、半導体基板として酸化ガリウム基板を用いた。しかしながら、半導体基板として酸化ガリウム基板以外のいずれかの酸化物半導体基板を用いてもよい。酸化物半導体基板を用いることで、実施例１、２と同様の効果が得られる。
　また、上述した実施例１、２では、シリコンの拡散源としてポリオルガノシロキサン層を用いた。しかしながら、シリコンの拡散源としてポリオルガノシロキサン以外のシロキサンを用いてもよい。また、シリコンの拡散源として、その他の有機シリコン化合物層（例えば、有機シラン、シロキシド、シリルヒドリド、シレン等に属するいずれかの化合物）を用いてもよい。有機シリコン化合物層を用いることで、実施例１、２と同様の効果が得られる。
　また、上述した実施例１、２では、第２加熱工程を実施した。しかしながら、シリコン拡散層の厚さがそれほど必要ではない場合には、第２加熱工程を実施しなくてもよい。
　本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
　本明細書が開示する一例の製造方法は、有機シリコン化合物層を除去する工程の後に、第１温度よりも高い第２温度に酸化物半導体基板を加熱する工程をさらに有してもよい。
　この製造方法によれば、第２温度に酸化物半導体基板を加熱することで、シリコン拡散層内のシリコンをより広範囲に拡散させることができる。
　本明細書が開示する一例の製造方法では、第２温度に酸化物半導体基板を加熱する工程において、シリコン拡散層の厚さが増加してもよい。
　この構成によれば、厚さが厚いシリコン拡散層を得ることができる。
　本明細書が開示する一例の製造方法では、第２温度が、有機シリコン化合物層の耐熱温度よりも高くてもよい。
　なお、有機シリコン化合物層の耐熱温度は、製造元によって定められた温度である。一般に、有機シリコン化合物層の耐熱温度は、有機シリコン化合物が変質して元の特性を失う温度である。例えば、耐熱温度は、有機シリコン化合物層が炭化する温度であってもよいし、有機シリコン化合物層が酸化シリコン化する温度であってもよい。
　このように、有機シリコン化合物層の除去後に有機シリコン化合物の耐熱温度を超える温度まで酸化物半導体基板を加熱することで、シリコン拡散層内のシリコンをより広範囲に拡散させることができる。
　本明細書が開示する一例の製造方法では、有機シリコン化合物層を除去する工程において、有機溶剤を用いて有機シリコン化合物層を除去してもよい。
　この構成によれば、酸化物半導体基板を浸食することなく、有機シリコン化合物層を酸化物半導体基板から除去することができる。
　本明細書が開示する一例の製造方法では、有機シリコン化合物層が、酸素を含む有機シリコン化合物により構成されていてもよい。
　この構成によれば、有機シリコン化合物層から酸化物半導体基板へシリコンと共に酸素が拡散する。酸化物半導体基板内には、酸素空孔（結晶欠陥の一種）が存在する。有機シリコン化合物層から酸化物半導体基板内へ拡散した酸素の一部は酸素空孔に入るので、シリコン拡散層の結晶性が向上する。したがって、より結晶性の高いシリコン拡散層を形成することができる。
　本明細書が開示する一例の製造方法は、酸化物半導体基板の表面に、開口部を有するレジスト樹脂層を形成する工程をさらに有してもよい。有機シリコン化合物層を形成する工程において、開口部内の酸化物半導体基板の表面に接する有機シリコン化合物層を形成してもよい。
　この構成によれば、レジスト樹脂層をマスクとして用いて、開口部に対応する範囲にシリコン拡散層を形成することができる。レジスト樹脂層をマスクとして用いることで、酸化膜等をマスクとして用いる場合よりも、製造工程を簡略化することができる。
　本明細書が開示する一例の製造方法では、有機シリコン化合物層が、シロキサンにより構成されていてもよい。
　この構成によれば、好適にシリコン拡散層を形成することができる。
　以上、実施形態について詳細に説明したが、これらは例示にすぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

Claims (8)

  1. 　半導体装置の製造方法であって、
    　酸化物半導体基板の表面に、有機シリコン化合物層を形成する工程と、
    　前記有機シリコン化合物層が形成された前記酸化物半導体基板を第１温度に加熱することによって、前記酸化物半導体基板内にシリコン拡散層を形成する工程と、
    　前記酸化物半導体基板を前記第１温度に加熱する前記工程の後に、前記酸化物半導体基板の前記表面から前記有機シリコン化合物層を除去する工程、
    　を有する製造方法。
  2. 　前記有機シリコン化合物層を除去する前記工程の後に、前記第１温度よりも高い第２温度に前記酸化物半導体基板を加熱する工程をさらに有する、請求項１の製造方法。
  3. 　前記第２温度に前記酸化物半導体基板を加熱する前記工程において、前記シリコン拡散層の厚さが増加する、請求項２の製造方法。
  4. 　前記第２温度が、前記有機シリコン化合物層の耐熱温度よりも高い、請求項２または３の製造方法。
  5. 　前記有機シリコン化合物層を除去する前記工程において、有機溶剤を用いて前記有機シリコン化合物層を除去する、請求項１～４のいずれか一項の製造方法。
  6. 　前記有機シリコン化合物層が、酸素を含む有機シリコン化合物により構成されている、請求項１～５のいずれか一項の製造方法。
  7. 　前記酸化物半導体基板の前記表面に、開口部を有するレジスト樹脂層を形成する工程をさらに有し、
    　前記有機シリコン化合物層を形成する前記工程において、前記開口部内の前記酸化物半導体基板の前記表面に接する前記有機シリコン化合物層を形成する、請求項１～６のいずれか一項の製造方法。
  8. 　前記有機シリコン化合物層が、シロキサンにより構成されている、請求項１～７のいずれか一項の製造方法。
PCT/JP2020/003956 2019-08-27 2020-02-03 半導体装置の製造方法 WO2021038909A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/678,150 US11646208B2 (en) 2019-08-27 2022-02-23 Method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019154920A JP7230743B2 (ja) 2019-08-27 2019-08-27 半導体装置の製造方法
JP2019-154920 2019-08-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/678,150 Continuation US11646208B2 (en) 2019-08-27 2022-02-23 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2021038909A1 true WO2021038909A1 (ja) 2021-03-04

Family

ID=74677836

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/003956 WO2021038909A1 (ja) 2019-08-27 2020-02-03 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11646208B2 (ja)
JP (1) JP7230743B2 (ja)
WO (1) WO2021038909A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022135048A (ja) 2021-03-04 2022-09-15 三菱重工業株式会社 回転機械の運転条件決定装置、運転支援装置、制御装置、及び、運転条件決定方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101565A (ja) * 2003-08-20 2005-04-14 Matsushita Electric Ind Co Ltd スイッチ用半導体装置及びスイッチ回路
JP2014033089A (ja) * 2012-08-03 2014-02-20 Stanley Electric Co Ltd 酸化亜鉛（ＺｎＯ）系結晶のドーピング方法
JP2018067672A (ja) * 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法
WO2018097284A1 (ja) * 2016-11-28 2018-05-31 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
JP2019075508A (ja) * 2017-10-18 2019-05-16 矢崎総業株式会社 半導体装置および半導体ウェーハ
WO2020013244A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
JP2020011858A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064359B2 (en) 2003-08-20 2006-06-20 Matsushita Electric Industrial Co., Ltd. Switching semiconductor device and switching circuit
WO2014196253A1 (ja) * 2013-06-06 2014-12-11 信越化学工業株式会社 ｐ型選択エミッタ形成方法及び太陽電池

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101565A (ja) * 2003-08-20 2005-04-14 Matsushita Electric Ind Co Ltd スイッチ用半導体装置及びスイッチ回路
JP2014033089A (ja) * 2012-08-03 2014-02-20 Stanley Electric Co Ltd 酸化亜鉛（ＺｎＯ）系結晶のドーピング方法
JP2018067672A (ja) * 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法
WO2018097284A1 (ja) * 2016-11-28 2018-05-31 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
JP2019075508A (ja) * 2017-10-18 2019-05-16 矢崎総業株式会社 半導体装置および半導体ウェーハ
WO2020013244A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
JP2020011858A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
JP7230743B2 (ja) 2023-03-01
US11646208B2 (en) 2023-05-09
JP2021034623A (ja) 2021-03-01
US20220181164A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
KR100806433B1 (ko) 박막층의 제거를 위한 프리-에치 주입 손상
US11646208B2 (en) Method for manufacturing semiconductor device
US7122452B2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
US20170309484A1 (en) Carbon Vacancy Defect Reduction Method for SiC
JP7056532B2 (ja) ｐ型ＩＩＩ族窒化物半導体の製造方法
JP2001085392A (ja) 半導体装置の製造方法
JP4978544B2 (ja) エピタキシャルウェーハの製造方法
GB2247780A (en) Fabricating a bipolar transistor
KR100417461B1 (ko) 반도체 소자의 제조 방법
US9601333B2 (en) Etching process
EP1577932A2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JPH08279475A (ja) 化合物半導体における能動層の形成方法
KR100390909B1 (ko) 반도체소자의 게더링 방법
CN113594030A (zh) 一种场效应晶体管器件的栅极结构制作方法及场效应晶体管器件
KR100842674B1 (ko) 반도체 소자의 제조방법
KR100329792B1 (ko) 박막트랜지스터제조방법
JPS6331097B2 (ja)
CN112185808A (zh) 离子注入区的形成方法以及半导体器件
JPH0653183A (ja) 薄膜素子の製造方法
CN117650043A (zh) 半导体器件的制造方法
KR930008845B1 (ko) 반도체소자의 소자 격리방법
KR100847829B1 (ko) 반도체 소자 형성 방법
KR19990005216A (ko) 트랜지스터의 스페이서 제조 방법
JPH04274320A (ja) ＧａＡｓ基板中にイオン注入能動層を形成する方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20856829

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20856829

Country of ref document: EP

Kind code of ref document: A1