JP2021034623A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2021034623A
JP2021034623A JP2019154920A JP2019154920A JP2021034623A JP 2021034623 A JP2021034623 A JP 2021034623A JP 2019154920 A JP2019154920 A JP 2019154920A JP 2019154920 A JP2019154920 A JP 2019154920A JP 2021034623 A JP2021034623 A JP 2021034623A
Authority
JP
Japan
Prior art keywords
layer
silicon
semiconductor substrate
oxide semiconductor
silicon compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019154920A
Other languages
English (en)
Other versions
JP7230743B2 (ja
Inventor
正和 渡部
Masakazu Watabe
正和 渡部
周平 江口
Shuhei EGUCHI
周平 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019154920A priority Critical patent/JP7230743B2/ja
Priority to PCT/JP2020/003956 priority patent/WO2021038909A1/ja
Publication of JP2021034623A publication Critical patent/JP2021034623A/ja
Priority to US17/678,150 priority patent/US11646208B2/en
Application granted granted Critical
Publication of JP7230743B2 publication Critical patent/JP7230743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

【課題】 酸化物半導体基板内に結晶性の高いシリコン拡散層を形成する技術を提案する。【解決手段】 半導体装置の製造方法であって、酸化物半導体基板の表面に有機シリコン化合物層を形成する工程と、前記有機シリコン化合物層が形成された前記酸化物半導体基板を第1温度に加熱することによって前記酸化物半導体基板内にシリコン拡散層を形成する工程と、前記酸化物半導体基板を前記第1温度に加熱する前記工程の後に前記酸化物半導体基板の前記表面から前記有機シリコン化合物層を除去する工程、を有する。【選択図】図2

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
酸化物半導体基板を有する半導体装置の製造工程において、酸化物半導体基板内にシリコン拡散層が形成される場合がある。例えば、酸化物半導体基板内にn型領域を形成するために、シリコン拡散層が形成される。通常、シリコン拡散層は、酸化物半導体層にシリコンをイオン注入することによって形成される。酸化物半導体基板にシリコンが注入されるときに、酸化物半導体基板内に結晶欠陥が生成される。酸化物半導体基板では、酸化物半導体基板を加熱したとしても、結晶欠陥がほとんど回復しない。したがって、この方法では、結晶性の高いシリコン拡散層を得ることができない。
特許文献1には、固相拡散によって窒化ガリウム基板内にシリコン拡散層を形成する技術が開示されている。この技術では、窒化ガリウム基板の表面にシリコンからなるドープ材を形成する。その後、窒化ガリウム基板を加熱して、ドープ材から窒化ガリウム基板内にシリコンを拡散させる。その後、ドープ材は除去される。この方法によれば、窒化ガリウム基板内に結晶欠陥が少ないシリコン拡散層を形成することができる。
特開2005−101565号公報
本願発明者らは、特許文献1の技術を応用して、酸化物半導体基板内にシリコン拡散層を形成する実験を行った。この実験では、以下のプロセスを実行した。まず、酸化物半導体基板の表面にシリコンからなるドープ材を形成する。その後、酸化物半導体基板を加熱して、ドープ材から酸化物半導体基板内にシリコンを拡散させる。その後、ドープ材をエッチングにより除去する。
しかしながら、この方法では、以下の問題が生じることが分かった。ドープ材を形成した後に酸化物半導体基板を高温(例えば、950℃以上)まで加熱すると、ドープ材(すなわち、シリコン)が酸化物半導体基板中の酸素と反応し、酸化物半導体基板が侵食される。このため、酸化物半導体基板を高温まで加熱することができない。酸化物半導体基板を低温(例えば、900℃以下)で加熱する場合には、ドープ材から酸化物半導体基板内へシリコンが拡散する距離が極めて短く、酸化物半導体基板内に形成されるシリコン拡散層の厚さが薄くなる。その後、エッチングによりドープ材を除去するときには、ドープ材の下部の酸化物半導体基板(すなわち、シリコン拡散層が形成された部分)もエッチングされる。シリコン拡散層の厚さが薄いと、エッチングによりドープ材を除去するときに、シリコン拡散層全体が除去され、酸化物半導体基板内にシリコン拡散層を残存させることができない。このため、シリコンのドープ材を用いる方法では、酸化物半導体基板内にシリコン拡散層を形成することが困難である。
本明細書では、酸化物半導体基板内に結晶性の高いシリコン拡散層を形成する技術を提案する。
本明細書が開示する半導体装置の製造方法は、酸化物半導体基板の表面に有機シリコン化合物層を形成する工程と、前記有機シリコン化合物層が形成された前記酸化物半導体基板を第1温度に加熱することによって前記酸化物半導体基板内にシリコン拡散層を形成する工程と、前記酸化物半導体基板を前記第1温度に加熱する前記工程の後に前記酸化物半導体基板の前記表面から前記有機シリコン化合物層を除去する工程、を有する。
この製造方法では、酸化物半導体基板の表面に有機シリコン化合物層を形成した後に、酸化物半導体基板を加熱する。すると、有機シリコン化合物から酸化物半導体基板内へシリコンが拡散し、酸化物半導体基板内にシリコン拡散層が形成される。その後、有機シリコン化合物層が除去される。有機シリコン化合物層は、有機溶剤による洗浄やアッシング等の種々の方法によって酸化物半導体基板の表面から除去することができる。このような方法によれば、酸化物半導体基板をほとんど浸食することなく、有機シリコン化合物層を除去することができる。したがって、有機シリコン化合物の除去後に、酸化物半導体基板内にシリコン拡散層が残存する。このように、この方法によれば、酸化物半導体基板内にシリコン拡散層を形成することができる。また、この方法では、酸化物半導体基板内に結晶欠陥が形成され難いので、酸化物半導体基板内に結晶性が高いシリコン拡散層を形成することができる。
実施例1の製造方法の説明図。 実施例1の製造方法の説明図。 実施例1の製造方法の説明図。 実施例1の製造方法の説明図。 実施例1の製造方法により形成されたシリコン拡散層内のシリコンの濃度分布を示すグラフ。 イオン注入により形成されたシリコン拡散層内のシリコンの濃度分布を示すグラフ。実施例1の製造方法の説明図。 実施例2の製造方法の説明図。 実施例2の製造方法の説明図。 実施例2の製造方法の説明図。 実施例2の製造方法の説明図。 実施例2の製造方法の説明図。 実施例2の製造方法の説明図。
実施例1の製造方法では、まず、図1に示すように、酸化ガリウム基板12の表面12aに、ポリオルガノシロキサン層14を形成する。酸化ガリウム基板12は、酸化ガリウム(Ga)により構成されている。酸化ガリウム基板12は、酸化物半導体基板の一種である。ポリオルガノシロキサンは、有機シリコン化合物の一種である。ポリオルガノシロキサンは粘着性を有する。したがって、例えば、粘着剤としてポリオルガノシロキサンを有する粘着テープを酸化ガリウム基板12の表面12aに貼り付けることで、酸化ガリウム基板12の表面12aにポリオルガノシロキサン層14を形成することができる。
次に、第1加熱工程を実施する。第1加熱工程では、表面12aにポリオルガノシロキサン層14を有する酸化ガリウム基板12を加熱する。ここでは、ポリオルガノシロキサン層14の耐熱温度未満の温度に酸化ガリウム基板12を加熱する。例えば、ホットプレート等を用いて、酸化ガリウム基板12を、150℃に1時間保持する。このように酸化ガリウム基板12とポリオルガノシロキサン層14を加熱すると、ポリオルガノシロキサン層14内のシリコン(シリコン原子)が、酸化ガリウム基板12内に拡散(固相拡散)する。その結果、図2に示すように、酸化ガリウム基板12内であってポリオルガノシロキサン層14近傍の領域(すなわち、表面12a近傍の領域)に、シリコン拡散層16が形成される。第1加熱工程では、加熱温度が低温であるので、ポリオルガノシロキサン層14から酸化ガリウム基板12内へのシリコンの拡散距離は短い。したがって、この段階では、シリコン拡散層16の厚さは極めて薄い。
次に、図3に示すように、酸化ガリウム基板12の表面12aからポリオルガノシロキサン層14を除去する。ここでは、有機溶剤によって洗浄することで、ポリオルガノシロキサン層14を除去する。例えば、粘着テープの粘着剤によってポリオルガノシロキサン層14が構成されている場合には、粘着テープを酸化ガリウム基板12から剥離し、その後、表面12aを有機溶剤で洗浄する。有機溶剤として、例えば、酢酸n−ブチルを用いることができる。有機溶剤を用いることで、ポリオルガノシロキサン層14を酸化ガリウム基板12の表面12aから容易に除去することができる。ポリオルガノシロキサン層14を除去することで、図3に示すように、酸化ガリウム基板12の表面12aが露出する。有機溶剤は酸化ガリウム基板12を浸食しないので、酸化ガリウム基板12の表面12aに露出する範囲にシリコン拡散層16が残存する。
次に、第2加熱工程を実施する。第2加熱工程では、第1加熱工程よりも高温まで酸化ガリウム基板12を加熱する。ここでは、ポリオルガノシロキサン層14の耐熱温度以上の温度に酸化ガリウム基板12を加熱する。例えば、拡散炉等を用いて、酸化ガリウム基板12を、600℃以上の温度に30分時間保持する。第2加熱工程では、酸化ガリウム基板12の表面12aにポリオルガノシロキサン層14が存在しないので、ポリオルガノシロキサン層14の耐熱温度以上の温度に酸化ガリウム基板12を加熱しても特に問題は生じない。また、このように酸化ガリウム基板12を高温まで加熱すると、シリコン拡散層16中のシリコン(シリコン原子)が、酸化ガリウム基板12内で拡散する。その結果、図4に示すように、シリコン拡散層16の厚さが増加する。また、第2加熱工程で高温まで酸化ガリウム基板12を加熱すると、酸化ガリウム基板12中のシリコンが活性化する。活性化したシリコンは、酸化ガリウム中でn型不純物として機能する。したがって、シリコン拡散層16は、n型領域となる。
その後、酸化ガリウム基板12に種々の加工を行うことで、半導体装置を製造することができる。例えば、酸化ガリウム基板12の表面12aに、シリコン拡散層16に対してオーミック接触する電極を形成してもよい。
以上に説明したように、実施例1の方法によれば、酸化ガリウム基板12内にn型のシリコン拡散層16を形成することができる。図5は、第2加熱工程実施後のシリコン拡散層16内のシリコンの濃度分布を示している。図5の横軸は、表面12aからの深さを示しており、原点が表面12aの位置を示している。図5は、第2加熱工程における温度毎に、シリコンの濃度分布を示している。図5に示すように、第2加熱工程の温度が何れであっても、表面12aの位置において、シリコンの濃度が1×1021/cm以上となる。表面12aの位置において1×1021/cm以上の濃度が得られれば、表面12a上に電極を形成したときに、電極をシリコン拡散層16にオーミック接触させることができる。このように、この方法によれば、オーミック接触が可能な程度に高濃度のシリコン拡散層16を形成することができる。また、図5から明らかなように、第2加熱工程の加熱温度が高いほど、シリコンの拡散範囲が広くなり、シリコン拡散層16が厚くなる。このように、この方法によれば、第2加熱工程の加熱温度によって、シリコンの拡散範囲を制御することができる。
また、実施例1の方法によれば、イオン注入を用いずにシリコン拡散層16を形成することができる。このため、結晶欠陥が少ないシリコン拡散層16を形成することができる。
図6は、イオン注入によって酸化ガリウム基板内に形成されたシリコン拡散層内のシリコンの濃度分布を示している。なお、図6では、イオン注入後に900℃の熱処理を行った場合、イオン注入後に1000℃のイオン注入を行った場合、及び、熱処理を行わない場合(as−Impla)のそれぞれについて、濃度分布を示している。図6に示すように、いずれの場合でも、表面12aにおけるシリコンの濃度は、実施例1の方法により形成されたシリコン拡散層16(図5参照)よりも低い。特に、熱処理温度が高いほど、表面12aにおけるシリコンの濃度が低くなる。これは、イオン注入によって形成されたシリコン拡散層では、結晶欠陥密度が高いため、シリコンの外方拡散(酸化ガリウム基板の外部への拡散)が生じやすいことが理由の1つとして考えられる。また、結晶欠陥密度が高いため、シリコンが活性化し難いことも、理由の1つとして考えられる。以上に説明したように、実施例1の方法によれば、イオン注入よりも濃度が高いシリコン拡散層16を形成することができる。
また、実施例1の方法によってシリコン拡散層16を形成する前後で、酸化ガリウム基板12の結晶性についてRBS(Rutherford Backscattering Spectrometry)により評価した。その結果、シリコン拡散層16を形成する前よりもシリコン拡散層16を形成した後の方が、結晶性が高くなることが分かった。これは、第1加熱工程において、ポリオルガノシロキサンを構成する酸素原子が、ポリオルガノシロキサン層14から酸化ガリウム基板12内へ拡散しているためであると考えられる。酸化ガリウム基板12内には、酸素空孔(酸素サイトに酸素が存在しない欠陥)が存在する。ポリオルガノシロキサン層14から酸化ガリウム基板12内へ拡散した酸素が酸素空孔に入ることで、酸化ガリウム基板12内の結晶欠陥が減少し、酸化ガリウム基板12の結晶性が向上すると考えられる。このように、実施例1の製造方法によれば、より結晶性が高いシリコン拡散層16を形成することができる。
なお、第1加熱工程において、ポリオルガノシロキサン層14が硬化する場合がある。この場合、有機溶剤でポリオルガノシロキサン層14を除去することが困難となる。このような場合には、アッシングによってポリオルガノシロキサン層14を除去してもよい。アッシングによれば、酸化ガリウム基板12をほとんど浸食することなく、ポリオルガノシロキサン層14を除去することができる。
実施例2では、シリコン拡散層16を、酸化ガリウム基板12の表面12aの一部に限定して形成する。実施例2のその他の構成は、実施例1と等しい。
実施例2では、まず、図7に示すように、酸化ガリウム基板12の表面12a全体を覆うように、レジスト樹脂層20を形成する。次に、フォトリソグラフィによってレジスト樹脂層20をパターニングすることで、図8に示すように、レジスト樹脂層20に開口部20aを形成する。次に、図9に示すように、開口部20a内の表面12aとレジスト樹脂層20の表面に接触するように、ポリオルガノシロキサン層14を形成する。
次に、第1加熱工程を実施する。すると、開口部20a内において、ポリオルガノシロキサン層14から酸化ガリウム基板12へシリコンが拡散する。その結果、図10に示すように、開口部20a内のポリオルガノシロキサン層14近傍において、酸化ガリウム基板12内にシリコン拡散層16が形成される。なお、実施例2の第1加熱工程では、酸化ガリウム基板12を、レジスト樹脂層20の耐熱温度未満の温度に加熱する。
次に、図11に示すように、酸化ガリウム基板12の表面12aからポリオルガノシロキサン層14とレジスト樹脂層20を除去する。ここでは、有機溶剤によって洗浄することで、ポリオルガノシロキサン層14とレジスト樹脂層20を除去する。有機溶剤を用いることで、ポリオルガノシロキサン層14とレジスト樹脂層20を同時に除去することができる。
次に、第2加熱工程を実施する。第2加熱工程では、酸化ガリウム基板12を、ポリオルガノシロキサン層14及びレジスト樹脂層20の耐熱温度以上の温度に加熱する。すると、シリコン拡散層16中のシリコンが、酸化ガリウム基板12内で拡散する。その結果、図12に示すように、シリコン拡散層16の厚さが増加する。また、酸化ガリウム基板12中のシリコンが活性化し、シリコン拡散層16がn型領域となる。その後、実施例1と同様に、半導体装置が製造される。
以上に説明したように、実施例2の方法では、レジスト樹脂層20をマスクとして用いることで、酸化ガリウム基板12の表面12aの一部に限定してシリコン拡散層16を形成することができる。
なお、マスクとして、酸化シリコン層等を用いることも可能である。しかしながら、酸化シリコン層によりマスクを形成する場合には、以下のプロセスが必要である。まず、酸化ガリウム基板の表面全体に、酸化シリコン層を形成する。次に、酸化シリコン層の表面全体に、レジスト樹脂層を形成する。次に、フォトリソグラフィによって、レジスト樹脂層に開口部を形成する。次に、レジスト樹脂層の開口部内の酸化シリコン層をエッチングにより除去して、酸化シリコン層に開口部を形成する。次に、レジスト樹脂層を除去する。以上のプロセスによって、酸化シリコン層のマスクが完成する。これに対し、レジスト樹脂層をマスクと用いる場合には、レジスト樹脂層を形成し、そのレジスト樹脂層に開口部を形成するだけで、マスクが完成する。すなわち、レジスト樹脂層をマスクとして用いる場合には、酸化シリコン層の成長、酸化シリコン層のエッチング等の時間を要する工程が不要となる。また、酸化シリコン層をマスクとして用いる場合には、使用後のマスク(酸化シリコン層)を除去するときに、酸化シリコン層をエッチングする必要がある。これに対し、実施例2のようにレジスト樹脂層20をマスクとして用いる場合には、使用後のマスク(レジスト樹脂層20)を除去するときに、有機溶剤によってポリオルガノシロキサン層14と共にレジスト樹脂層20を除去することができる。実施例2の方法では、マスクが高温に曝されないので、マスクにレジスト樹脂層20を用いることができる。これによって、上記のように、酸化シリコン層をマスクとして用いる場合に比べて、プロセスを大幅に簡略化することができる。
なお、実施例2の第1加熱工程で、レジスト樹脂層20が硬化する場合がある。この場合、有機溶剤でレジスト樹脂層20を除去することが困難となる。このような場合には、アッシングによってポリオルガノシロキサン層14とともにレジスト樹脂層20を除去してもよい。
また、上述した実施例1、2では、半導体基板として酸化ガリウム基板を用いた。しかしながら、半導体基板として酸化ガリウム基板以外のいずれかの酸化物半導体基板を用いてもよい。酸化物半導体基板を用いることで、実施例1、2と同様の効果が得られる。
また、上述した実施例1、2では、シリコンの拡散源としてポリオルガノシロキサン層を用いた。しかしながら、シリコンの拡散源としてポリオルガノシロキサン以外のシロキサンを用いてもよい。また、シリコンの拡散源として、その他の有機シリコン化合物層(例えば、有機シラン、シロキシド、シリルヒドリド、シレン等に属するいずれかの化合物)を用いてもよい。有機シリコン化合物層を用いることで、実施例1、2と同様の効果が得られる。
また、上述した実施例1、2では、第2加熱工程を実施した。しかしながら、シリコン拡散層の厚さがそれほど必要ではない場合には、第2加熱工程を実施しなくてもよい。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の製造方法は、有機シリコン化合物層を除去する工程の後に、第1温度よりも高い第2温度に酸化物半導体基板を加熱する工程をさらに有してもよい。
この製造方法によれば、第2温度に酸化物半導体基板を加熱することで、シリコン拡散層内のシリコンをより広範囲に拡散させることができる。
本明細書が開示する一例の製造方法では、第2温度に酸化物半導体基板を加熱する工程において、シリコン拡散層の厚さが増加してもよい。
この構成によれば、厚さが厚いシリコン拡散層を得ることができる。
本明細書が開示する一例の製造方法では、第2温度が、有機シリコン化合物層の耐熱温度よりも高くてもよい。
なお、有機シリコン化合物層の耐熱温度は、製造元によって定められた温度である。一般に、有機シリコン化合物層の耐熱温度は、有機シリコン化合物が変質して元の特性を失う温度である。例えば、耐熱温度は、有機シリコン化合物層が炭化する温度であってもよいし、有機シリコン化合物層が酸化シリコン化する温度であってもよい。
このように、有機シリコン化合物層の除去後に有機シリコン化合物の耐熱温度を超える温度まで酸化物半導体基板を加熱することで、シリコン拡散層内のシリコンをより広範囲に拡散させることができる。
本明細書が開示する一例の製造方法では、有機シリコン化合物層を除去する工程において、有機溶剤を用いて有機シリコン化合物層を除去してもよい。
この構成によれば、酸化物半導体基板を浸食することなく、有機シリコン化合物層を酸化物半導体基板から除去することができる。
本明細書が開示する一例の製造方法では、有機シリコン化合物層が、酸素を含む有機シリコン化合物により構成されていてもよい。
この構成によれば、有機シリコン化合物層から酸化物半導体基板へシリコンと共に酸素が拡散する。酸化物半導体基板内には、酸素空孔(結晶欠陥の一種)が存在する。有機シリコン化合物層から酸化物半導体基板内へ拡散した酸素の一部は酸素空孔に入るので、シリコン拡散層の結晶性が向上する。したがって、より結晶性の高いシリコン拡散層を形成することができる。
本明細書が開示する一例の製造方法は、酸化物半導体基板の表面に、開口部を有するレジスト樹脂層を形成する工程をさらに有してもよい。有機シリコン化合物層を形成する工程において、開口部内の酸化物半導体基板の表面に接する有機シリコン化合物層を形成してもよい。
この構成によれば、レジスト樹脂層をマスクとして用いて、開口部に対応する範囲にシリコン拡散層を形成することができる。レジスト樹脂層をマスクとして用いることで、酸化膜等をマスクとして用いる場合よりも、製造工程を簡略化することができる。
本明細書が開示する一例の製造方法では、有機シリコン化合物層が、シロキサンにより構成されていてもよい。
この構成によれば、好適にシリコン拡散層を形成することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
12 :酸化ガリウム基板
14 :ポリオルガノシロキサン層
16 :シリコン拡散層

Claims (8)

  1. 半導体装置の製造方法であって、
    酸化物半導体基板の表面に、有機シリコン化合物層を形成する工程と、
    前記有機シリコン化合物層が形成された前記酸化物半導体基板を第1温度に加熱することによって、前記酸化物半導体基板内にシリコン拡散層を形成する工程と、
    前記酸化物半導体基板を前記第1温度に加熱する前記工程の後に、前記酸化物半導体基板の前記表面から前記有機シリコン化合物層を除去する工程、
    を有する製造方法。
  2. 前記有機シリコン化合物層を除去する前記工程の後に、前記第1温度よりも高い第2温度に前記酸化物半導体基板を加熱する工程をさらに有する、請求項1の製造方法。
  3. 前記第2温度に前記酸化物半導体基板を加熱する前記工程において、前記シリコン拡散層の厚さが増加する、請求項2の製造方法。
  4. 前記第2温度が、前記有機シリコン化合物層の耐熱温度よりも高い、請求項2または3の製造方法。
  5. 前記有機シリコン化合物層を除去する前記工程において、有機溶剤を用いて前記有機シリコン化合物層を除去する、請求項1〜4のいずれか一項の製造方法。
  6. 前記有機シリコン化合物層が、酸素を含む有機シリコン化合物により構成されている、請求項1〜5のいずれか一項の製造方法。
  7. 前記酸化物半導体基板の前記表面に、開口部を有するレジスト樹脂層を形成する工程をさらに有し、
    前記有機シリコン化合物層を形成する前記工程において、前記開口部内の前記酸化物半導体基板の前記表面に接する前記有機シリコン化合物層を形成する、請求項1〜6のいずれか一項の製造方法。
  8. 前記有機シリコン化合物層が、シロキサンにより構成されている、請求項1〜7のいずれか一項の製造方法。
JP2019154920A 2019-08-27 2019-08-27 半導体装置の製造方法 Active JP7230743B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019154920A JP7230743B2 (ja) 2019-08-27 2019-08-27 半導体装置の製造方法
PCT/JP2020/003956 WO2021038909A1 (ja) 2019-08-27 2020-02-03 半導体装置の製造方法
US17/678,150 US11646208B2 (en) 2019-08-27 2022-02-23 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019154920A JP7230743B2 (ja) 2019-08-27 2019-08-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021034623A true JP2021034623A (ja) 2021-03-01
JP7230743B2 JP7230743B2 (ja) 2023-03-01

Family

ID=74677836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019154920A Active JP7230743B2 (ja) 2019-08-27 2019-08-27 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11646208B2 (ja)
JP (1) JP7230743B2 (ja)
WO (1) WO2021038909A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022000362T5 (de) 2021-03-04 2023-09-28 Mitsubishi Heavy Industries, Ltd. Betriebszustandsentscheidungsvorrichtung, betriebsunterstützungsvorrichtung, steuervorrichtung, und betriebszustandsentscheidungsverfahren für eine rotierende maschine

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101565A (ja) * 2003-08-20 2005-04-14 Matsushita Electric Ind Co Ltd スイッチ用半導体装置及びスイッチ回路
JP2014033089A (ja) * 2012-08-03 2014-02-20 Stanley Electric Co Ltd 酸化亜鉛(ZnO)系結晶のドーピング方法
JP2018067672A (ja) * 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法
WO2018097284A1 (ja) * 2016-11-28 2018-05-31 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
JP2019075508A (ja) * 2017-10-18 2019-05-16 矢崎総業株式会社 半導体装置および半導体ウェーハ
WO2020013244A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
JP2020011858A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064359B2 (en) 2003-08-20 2006-06-20 Matsushita Electric Industrial Co., Ltd. Switching semiconductor device and switching circuit
WO2014196253A1 (ja) * 2013-06-06 2014-12-11 信越化学工業株式会社 p型選択エミッタ形成方法及び太陽電池

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101565A (ja) * 2003-08-20 2005-04-14 Matsushita Electric Ind Co Ltd スイッチ用半導体装置及びスイッチ回路
JP2014033089A (ja) * 2012-08-03 2014-02-20 Stanley Electric Co Ltd 酸化亜鉛(ZnO)系結晶のドーピング方法
JP2018067672A (ja) * 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法
WO2018097284A1 (ja) * 2016-11-28 2018-05-31 国立大学法人 奈良先端科学技術大学院大学 保護膜を具備する薄膜トランジスタ基板およびその製造方法
JP2019075508A (ja) * 2017-10-18 2019-05-16 矢崎総業株式会社 半導体装置および半導体ウェーハ
WO2020013244A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
JP2020011858A (ja) * 2018-07-17 2020-01-23 トヨタ自動車株式会社 成膜方法、及び、半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022000362T5 (de) 2021-03-04 2023-09-28 Mitsubishi Heavy Industries, Ltd. Betriebszustandsentscheidungsvorrichtung, betriebsunterstützungsvorrichtung, steuervorrichtung, und betriebszustandsentscheidungsverfahren für eine rotierende maschine

Also Published As

Publication number Publication date
US20220181164A1 (en) 2022-06-09
JP7230743B2 (ja) 2023-03-01
US11646208B2 (en) 2023-05-09
WO2021038909A1 (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
JP2558931B2 (ja) 半導体装置およびその製造方法
US11646208B2 (en) Method for manufacturing semiconductor device
US7122452B2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
US20170309484A1 (en) Carbon Vacancy Defect Reduction Method for SiC
EP0021931B1 (fr) Procédé d'auto-alignement de régions différemment dopées d'une structure de semiconducteur, et application du procédé à la fabrication d'un transistor
US6274512B1 (en) Method for manufacturing a semiconductor device
JP7056532B2 (ja) p型III族窒化物半導体の製造方法
JPH07273121A (ja) 半導体装置の製造方法
KR100417461B1 (ko) 반도체 소자의 제조 방법
JPS5812732B2 (ja) 半導体装置の製法
CN113594030A (zh) 一种场效应晶体管器件的栅极结构制作方法及场效应晶体管器件
JP2021019004A (ja) 半導体装置の製造方法
JP6597215B2 (ja) 半導体装置の製造方法
KR100842674B1 (ko) 반도체 소자의 제조방법
JP2002075908A (ja) 炭化珪素半導体装置およびその製造方法
KR100329792B1 (ko) 박막트랜지스터제조방법
CN112185808A (zh) 离子注入区的形成方法以及半导体器件
JP2006093185A (ja) メサ型半導体装置の製造方法
KR20090121020A (ko) 반도체 소자의 제조 방법
US20030077869A1 (en) Semiconductor device and a method of masking
JPH05136084A (ja) 半導体装置の表面にメタライゼーシヨンを形成する方法
JPH0425697B2 (ja)
JPH07201873A (ja) 半導体装置の製造方法
JPH10189470A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230130

R151 Written notification of patent or utility model registration

Ref document number: 7230743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151