JP2005101565A - スイッチ用半導体装置及びスイッチ回路 - Google Patents
スイッチ用半導体装置及びスイッチ回路 Download PDFInfo
- Publication number
- JP2005101565A JP2005101565A JP2004239916A JP2004239916A JP2005101565A JP 2005101565 A JP2005101565 A JP 2005101565A JP 2004239916 A JP2004239916 A JP 2004239916A JP 2004239916 A JP2004239916 A JP 2004239916A JP 2005101565 A JP2005101565 A JP 2005101565A
- Authority
- JP
- Japan
- Prior art keywords
- compound layer
- switch circuit
- switch
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】 スイッチ用半導体装置は、炭化シリコン又はサファイアからなる単結晶基板101上に形成され、InxGa1-xN(0≦x≦1)からなる第1の化合物層102と、第1の化合物層102の上に形成されたInyAlzGa1-y-zN(0≦y≦1、0<z≦1)からなる第2の化合物層103と、第2の化合物層103の上に形成されたゲート電極105とを有している。ゲート電極105は、該ゲート電極105を覆う第1の層間絶縁膜106の上に形成された抵抗素子108と、第1の層間絶縁膜106を覆う第2の層間絶縁膜107の上に形成されたメタル配線109を介して電気的に接続されている。
【選択図】 図1
Description
K. Miyatsuji and D. Ueda, "A GaAs High Power RF Single Pole Dual Throw Switch IC for Digital Mobile Communication System", IEEE Journal of Solid-state circuits, Vol.30, No.9 pp.979-983, September 1995
本発明の第1の実施形態について図面を参照しながら説明する。
以下、本発明の第1の実施形態の第1変形例について図面を参照しながら説明する。
以下、本発明の第1の実施形態の第2変形例について図面を参照しながら説明する。
以下、本発明の第2の実施形態について図面を参照しながら説明する。
これにより、各FET11、12の各ゲート幅Wg1、Wg2が適当な値に設定されるため、入力される高周波信号を有効に伝達することができる。
以下、本発明の第2の実施形態の一変形例について図面を参照しながら説明する。
以下、本発明の第3の実施形態について図面を参照しながら説明する。
30 第2のスイッチ回路
11 第1のFET(直列接続)
11A 等価抵抗
12 第1の抵抗器
12A 等価容量
13 特性インピーダンス
21 第2のFET(シャント接続)
22 第2の抵抗器
31 第3のFET(直列接続)
32 第3の抵抗器
41 第4のFET(シャント接続)
42 第4の抵抗器
IN 入力端子
OUT 出力端子
OUT1 第1の出力端子
OUT2 第2の出力端子
CTL1 第1の制御端子
CTL2 第2の制御端子
101 単結晶基板(炭化シリコン)
102 第1の化合物層
103 第2の化合物層
104 オーミック電極
105 ゲート電極
106 第1の層間絶縁膜
107 第2の層間絶縁膜
108 抵抗素子(抵抗器)
109 配線
201 第3の化合物層
301 単結晶基板(サファイア)
401 昇圧回路
501 マスク膜
502 ドープ材
502a n型ドープ領域
Claims (22)
- 基板上に形成され、一般式がInxGa1-xN(但し、xは0≦x≦1である。)からなる第1の化合物層と、
前記第1の化合物層の上に形成され、一般式がInyAlzGa1-y-zN(但し、y及びzは0≦y≦1、0<z≦1である。)からなる第2の化合物層と、
前記第2の化合物層の上に形成されたゲート電極と、
前記ゲート電極と接続された抵抗器とを備えていることを特徴とするスイッチ用半導体装置。 - 前記基板と前記第1の化合物層との間に形成され、一般式がAluGa1-uN(但し、uは0<u≦1である。)からなる第3の化合物層をさらに備えていることを特徴とする請求項1に記載のスイッチ用半導体装置。
- 前記基板は、炭化シリコン、サファイア、シリコン又は窒化アルミニウムからなることを特徴とする請求項1又は2に記載のスイッチ用半導体装置。
- 前記第2の化合物層の上に形成されたオーミック電極をさらに備え、
前記第2の化合物層における前記オーミック電極の下側の領域には、n型不純物がドープされていることを特徴とする請求項1〜3のうちのいずれか1項に記載のスイッチ用半導体装置。 - 前記第2の化合物層の上に形成されたオーミック電極をさらに備え、
前記第2の化合物層における前記オーミック電極と界面及びその近傍には、n型不純物がドープされていることを特徴とする請求項1〜3のうちのいずれか1項に記載のスイッチ用半導体装置。 - 前記n型不純物はシリコンであることを特徴とする請求項4又は5に記載のスイッチ用半導体装置。
- 前記ゲート電極のゲート幅をWg とし、前記ゲート電極における単位ゲート幅当たりのチャネル遮断時のドレイン・ソース間容量をCoff とし、単位ゲート幅当たりの最大ドレイン電流をImax とし、耐圧をVb とし、系の特性インピーダンスをZo とし、動作周波数をfとするとき、ゲート幅Wg は、
Vb /(Imax ・Zo )≦Wg ≦1/(2π・f・Coff ・Zo )
となる関係を有していることを特徴とする請求項1〜6に記載のスイッチ用半導体装置。 - 前記ゲート電極は、単一のゲート電極からなり、
前記ゲート電極に電源電圧を昇圧した昇圧電圧を印加する昇圧回路をさらに備えていることを特徴とする請求項1〜7に記載のスイッチ用半導体装置。 - 前記ゲート電極と前記第2の化合物層との間にゲート絶縁膜が形成されていることを特徴とする請求項1〜8のうちのいずれか1項に記載のスイッチ用半導体装置。
- 前記ゲート絶縁膜は、酸化ガリウム、酸化アルミニウム又は窒化アルミニウムからなることを特徴とする請求項9に記載のスイッチ用半導体装置。
- 入力端子と出力端子との間に直列に接続された第1のトランジスタと、
前記第1のトランジスタにシャント接続された第2のトランジスタとを備え、
前記第1のトランジスタ及び第2のトランジスタは、同一の基板上に形成され、それぞれ、一般式がInxGa1-xN(但し、xは0≦x≦1である。)からなる第1の化合物層と、前記第1の化合物層の上に形成され、一般式がInyAlzGa1-y-zN(但し、y及びzは0≦y≦1、0<z≦1である。)からなる第2の化合物層と、前記第2の化合物層の上に形成されたゲート電極と、前記ゲート電極と接続された抵抗器とを有していることを特徴とするスイッチ回路。 - それぞれが前記第1のトランジスタ及び第2のトランジスタを含む第1のスイッチ回路及び第2のスイッチ回路を備え、
前記第1のスイッチ回路における前記第1のトランジスタと、前記第2のスイッチ回路における前記第1のトランジスタとは直列に接続されていることを特徴とする請求項11に記載のスイッチ回路。 - 前記基板と前記各第1の化合物層との間に形成され、一般式がAluGa1-uN(但し、uは0<u≦1である。)からなる第3の化合物層をさらに備えていることを特徴とする請求項11に記載のスイッチ回路。
- 前記基板は、炭化シリコン、サファイア、シリコン又は窒化アルミニウムからなることを特徴とする請求項11〜13のうちのいずれか1項に記載のスイッチ回路。
- 前記第1のトランジスタ及び第2のトランジスタは、それぞれ、前記第2の化合物層の上に形成されたオーミック電極をさらに備え、
前記各第2の化合物層における前記オーミック電極の下側の領域には、それぞれn型不純物がドープされていることを特徴とする請求項11〜14のうちのいずれか1項に記載のスイッチ回路。 - 前記第1のトランジスタ及び第2のトランジスタは、それぞれ、前記第2の化合物層の上に形成されたオーミック電極を有し、
前記各第2の化合物層における前記オーミック電極との界面及びその近傍には、それぞれn型不純物がドープされていることを特徴とする請求項11〜14のうちのいずれか1項に記載のスイッチ回路。 - 前記n型不純物はシリコンであることを特徴とする請求項15又は16に記載のスイッチ回路。
- 前記各ゲート電極のゲート幅をWg とし、前記各ゲート電極における単位ゲート幅当たりのチャネル遮断時のドレイン・ソース間容量をCoff とし、単位ゲート幅当たりの各最大ドレイン電流をImax とし、各耐圧をVb とし、系の特性インピーダンスをZo とし、動作周波数をfとするとき、各ゲート幅Wg は、それぞれ、
Vb /(Imax ・Zo )≦Wg ≦1/(2π・f・Coff ・Zo )
となる関係を有していることを特徴とする請求項11〜17に記載のスイッチ回路。 - 前記第1のトランジスタにおける前記ゲート電極のゲート幅は、1.0mmよりも大きく且つ3.0mmよりも小さく、
前記第2のトランジスタにおける前記ゲート電極のゲート幅は、0よりも大きく且つ2.0mmよりも小さいことを特徴とする請求項11〜18のうちのいずれか1項に記載のスイッチ回路。 - 前記各ゲート電極は、それぞれ単一のゲート電極からなり、
前記各ゲート電極に電源電圧を昇圧した昇圧電圧を印加する昇圧回路をさらに備えていることを特徴とする請求項11〜19に記載のスイッチ回路。 - 前記各ゲート電極と前記各第2の化合物層との間にはそれぞれゲート絶縁膜が形成されていることを特徴とする請求項11〜20のうちのいずれか1項に記載のスイッチ回路。
- 前記ゲート絶縁膜は、酸化ガリウム、酸化アルミニウム又は窒化アルミニウムからなることを特徴とする請求項21に記載のスイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239916A JP2005101565A (ja) | 2003-08-20 | 2004-08-19 | スイッチ用半導体装置及びスイッチ回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003296060 | 2003-08-20 | ||
JP2004239916A JP2005101565A (ja) | 2003-08-20 | 2004-08-19 | スイッチ用半導体装置及びスイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101565A true JP2005101565A (ja) | 2005-04-14 |
JP2005101565A5 JP2005101565A5 (ja) | 2007-08-09 |
Family
ID=34466979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004239916A Pending JP2005101565A (ja) | 2003-08-20 | 2004-08-19 | スイッチ用半導体装置及びスイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101565A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091699A (ja) * | 2006-10-03 | 2008-04-17 | Furukawa Electric Co Ltd:The | 半導体トランジスタの製造方法 |
WO2010092642A1 (ja) * | 2009-02-13 | 2010-08-19 | パナソニック株式会社 | 半導体装置 |
JP2013527718A (ja) * | 2010-05-20 | 2013-06-27 | クリー インコーポレイテッド | 高電力窒化ガリウム電界効果トランジスタスイッチ |
JP2021034623A (ja) * | 2019-08-27 | 2021-03-01 | 株式会社デンソー | 半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09186501A (ja) * | 1995-12-28 | 1997-07-15 | Nec Corp | 半導体装置 |
JP2002222817A (ja) * | 2000-11-21 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 半導体装置及び通信システム用機器 |
JP2002237576A (ja) * | 2000-11-21 | 2002-08-23 | Matsushita Electric Ind Co Ltd | 通信システム用機器及び半導体集積回路装置 |
JP2003151996A (ja) * | 2001-09-03 | 2003-05-23 | Nichia Chem Ind Ltd | 2次元電子ガスを用いた電子デバイス |
JP2003197642A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-08-19 JP JP2004239916A patent/JP2005101565A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09186501A (ja) * | 1995-12-28 | 1997-07-15 | Nec Corp | 半導体装置 |
JP2002222817A (ja) * | 2000-11-21 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 半導体装置及び通信システム用機器 |
JP2002237576A (ja) * | 2000-11-21 | 2002-08-23 | Matsushita Electric Ind Co Ltd | 通信システム用機器及び半導体集積回路装置 |
JP2003151996A (ja) * | 2001-09-03 | 2003-05-23 | Nichia Chem Ind Ltd | 2次元電子ガスを用いた電子デバイス |
JP2003197642A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091699A (ja) * | 2006-10-03 | 2008-04-17 | Furukawa Electric Co Ltd:The | 半導体トランジスタの製造方法 |
WO2010092642A1 (ja) * | 2009-02-13 | 2010-08-19 | パナソニック株式会社 | 半導体装置 |
JP2010186925A (ja) * | 2009-02-13 | 2010-08-26 | Panasonic Corp | 半導体装置 |
US8405126B2 (en) | 2009-02-13 | 2013-03-26 | Panasonic Corporation | Semiconductor device |
JP2013527718A (ja) * | 2010-05-20 | 2013-06-27 | クリー インコーポレイテッド | 高電力窒化ガリウム電界効果トランジスタスイッチ |
JP2021034623A (ja) * | 2019-08-27 | 2021-03-01 | 株式会社デンソー | 半導体装置の製造方法 |
WO2021038909A1 (ja) * | 2019-08-27 | 2021-03-04 | 株式会社デンソー | 半導体装置の製造方法 |
JP7230743B2 (ja) | 2019-08-27 | 2023-03-01 | 株式会社デンソー | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5350585B2 (ja) | ミリメートル波動作のための窒化物ベースのトランジスタ | |
US7126426B2 (en) | Cascode amplifier structures including wide bandgap field effect transistor with field plates | |
US8963209B2 (en) | Enhancement-mode HFET circuit arrangement having high power and a high threshold voltage | |
US7388236B2 (en) | High efficiency and/or high power density wide bandgap transistors | |
US8829999B2 (en) | Low noise amplifiers including group III nitride based high electron mobility transistors | |
US7838914B2 (en) | Semiconductor device | |
US7501670B2 (en) | Cascode circuit employing a depletion-mode, GaN-based FET | |
US7547939B2 (en) | Semiconductor device and circuit having multiple voltage controlled capacitors | |
KR20220020901A (ko) | 향상된 성능 및 신뢰도를 갖는 트랜지스터들을 포함하는 고전자 이동도 트랜지스터들 및 전력 증폭기들 | |
US11594628B2 (en) | Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors | |
US9300223B2 (en) | Rectifying circuit and semiconductor device | |
US20220376098A1 (en) | Field effect transistor with selective modified access regions | |
US11658234B2 (en) | Field effect transistor with enhanced reliability | |
US7064359B2 (en) | Switching semiconductor device and switching circuit | |
US20220376105A1 (en) | Field effect transistor with selective channel layer doping | |
US11869964B2 (en) | Field effect transistors with modified access regions | |
JP2005101565A (ja) | スイッチ用半導体装置及びスイッチ回路 | |
US20240162304A1 (en) | Field effect transistor including field plates | |
JP2024519878A (ja) | 修正アクセス領域を備える電界効果トランジスタ | |
Gaska et al. | Insulated-Gate Integrated III-Nitride RF Switches |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |