JP6253150B2 - エピタキシャルウエハ及びその製造方法 - Google Patents

エピタキシャルウエハ及びその製造方法 Download PDF

Info

Publication number
JP6253150B2
JP6253150B2 JP2014097751A JP2014097751A JP6253150B2 JP 6253150 B2 JP6253150 B2 JP 6253150B2 JP 2014097751 A JP2014097751 A JP 2014097751A JP 2014097751 A JP2014097751 A JP 2014097751A JP 6253150 B2 JP6253150 B2 JP 6253150B2
Authority
JP
Japan
Prior art keywords
single crystal
plane
gas
semiconductor substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014097751A
Other languages
English (en)
Other versions
JP2015214448A5 (ja
JP2015214448A (ja
Inventor
後藤　健
健 後藤
纐纈　明伯
明伯 纐纈
熊谷　義直
義直 熊谷
尚 村上
尚 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Tamura Corp
Original Assignee
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014097751A priority Critical patent/JP6253150B2/ja
Application filed by NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY, Tamura Corp filed Critical NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Priority to CN201580024046.XA priority patent/CN106471163B/zh
Priority to PCT/JP2015/063523 priority patent/WO2015170774A1/ja
Priority to EP15789328.0A priority patent/EP3141635B1/en
Priority to TW104114927A priority patent/TWI721945B/zh
Priority to US15/309,956 priority patent/US10676841B2/en
Publication of JP2015214448A publication Critical patent/JP2015214448A/ja
Publication of JP2015214448A5 publication Critical patent/JP2015214448A5/ja
Application granted granted Critical
Publication of JP6253150B2 publication Critical patent/JP6253150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、エピタキシャルウエハ及びその製造方法に関する。
従来、β−Ｇａ２Ｏ３系基板上に、ＭＢＥ（Molecular Beam Epitaxy）法によるエピタキシャル結晶成長によりβ−Ｇａ２Ｏ３単結晶膜を形成する技術が知られている（例えば、特許文献１参照）。
特許文献１によれば、β−Ｇａ２Ｏ３系基板の主面の面方位を所定の面方位とすることにより、ＭＢＥ法により、β−Ｇａ２Ｏ３単結晶膜を高い成長レートで成長させることができる。
国際公開第２０１３／０３５４６４号
本発明の目的の１つは、ＨＶＰＥ法によりβ−Ｇａ２Ｏ３単結晶からなるエピタキシャル層を高い成長レートで成長させることができるβ−Ｇａ２Ｏ３単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供することにある。
本発明の一態様は、上記目的を達成するために、下記［１］〜［４］の半導体基板を提供する。
［１］ＨＶＰＥ法によるエピタキシャル結晶成長用の下地基板として用いられる半導体基板であって、β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［０１０］軸に平行な面を主面とする、半導体基板。
［２］前記主面が、β−Ｇａ２Ｏ３系単結晶の［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向に３８°以上９０°以下の範囲内の角度で回転させた面である、前記［１］に記載の半導体基板。
［３］前記角度が、６８±１０°である、前記［２］に記載の半導体基板。
［４］前記角度が、３８±１°、５３．８±１°、６８±１°、７６．３±１°、７７．３±１°、８３±１°、又は９０±１°である、前記［２］に記載の半導体基板。
また、本発明の他の態様は、上記目的を達成するために、下記［５］のエピタキシャルウエハを提供する。
［５］前記［１］〜［４］のいずれか１項に記載の前記半導体基板と、前記半導体基板の前記主面上の５×１０ １６ （ａｔｏｍｓ／ｃｍ ３ ）以下のＣｌを含むβ−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層と、を有するエピタキシャルウエハ。
また、本発明の他の態様は、上記目的を達成するために、下記［６］〜［１０］のエピタキシャルウエハの製造方法を提供する。
［６］β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［０１０］軸に平行な面を主面とする半導体基板上に、β−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層をＨＶＰＥ法によるエピタキシャル結晶成長により形成する工程を含む、エピタキシャルウエハの製造方法。
［７］前記エピタキシャル層の成長レートが１．２μｍ／ｈ以上である、前記［６］に記載のエピタキシャルウエハの製造方法。
［８］前記半導体基板の前記主面が、β−Ｇａ２Ｏ３系単結晶の［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向に３８°以上９０°以下の範囲内の角度で回転させた面である、前記［６］又は［７］に記載のエピタキシャルウエハの製造方法。
［９］前記角度が、６８±１０°である、前記［８］に記載のエピタキシャルウエハの製造方法。
［１０］前記角度が、３８±１°、５３．８±１°、６８±１°、７６．３±１°、７７．３±１°、８３±１°、又は９０±１°である、前記［８］に記載のエピタキシャルウエハの製造方法。
本発明によれば、ＨＶＰＥ法によりβ−Ｇａ２Ｏ３単結晶からなるエピタキシャル層を高い成長レートで成長させることができるβ−Ｇａ２Ｏ３単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供することができる。
図１は、第１の実施の形態に係るエピタキシャルウエハの垂直断面図である。 図２は、実施の形態に係る気相成長装置の垂直断面図である。 図３（ａ）、（ｂ）は、評価に用いられたβ−Ｇａ２Ｏ３単結晶基板の主面の一部を表す斜視図と側面図である。 図４（ａ）、（ｂ）は、θ＝３８°であるβ−Ｇａ２Ｏ３単結晶基板のＳＥＭ観察画像である。 図５（ａ）、（ｂ）は、θ＝６８°であるβ−Ｇａ２Ｏ３単結晶基板のＳＥＭ観察画像である。 図６（ａ）、（ｂ）は、θ＝９８°であるβ−Ｇａ２Ｏ３単結晶基板のＳＥＭ観察画像である。 図７は、評価により得られた、ＨＶＰＥ法によるβ−Ｇａ２Ｏ３単結晶の成長レートと下地面の面方位との関係を表すグラフである。 図８は、第２の実施の形態に係る横型トランジスタの垂直断面図である。
〔第１の実施の形態〕
（結晶積層構造体の構成）
図１は、第１の実施の形態に係るエピタキシャルウエハ１０の垂直断面図である。エピタキシャルウエハ１０は、半導体基板１１と、半導体基板１１の主面上にＨＶＰＥ（Halide Vapor Phase Epitaxy）法によるエピタキシャル結晶成長により形成されたエピタキシャル層１２を有する。
半導体基板１１は、β−Ｇａ２Ｏ３系単結晶からなる基板である。ここで、β−Ｇａ２Ｏ３系単結晶とは、β−Ｇａ２Ｏ３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたβ−Ｇａ２Ｏ３単結晶を母結晶とする結晶をいう。例えば、Ａｌ及びＩｎが添加されたβ−Ｇａ２Ｏ３単結晶の組成は、β−（ＧａｘＡｌｙＩｎ（１−ｘ−ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）で表される。Ａｌを添加した場合にはβ−Ｇａ２Ｏ３単結晶のバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。また、半導体基板１１は、Ｓｉ等の導電型不純物を含んでもよい。
半導体基板１１は、例えば、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法等の融液成長法により育成したＧａ２Ｏ３系単結晶のバルク結晶をスライスし、表面を研磨することにより形成される。
半導体基板１１の主面は、半導体基板１１を構成するβ−Ｇａ２Ｏ３系単結晶の［０１０］軸に平行な面である。これは、β−Ｇａ２Ｏ３系単結晶基板の主面の面方位が（０１０）であるときに、β−Ｇａ２Ｏ３系単結晶層のＨＶＰＥ法によるエピタキシャル成長の成長レートが極端に低くなるという本発明者らの発見に基づいて設定されたものである。
本発明者らは、β−Ｇａ２Ｏ３系単結晶基板の主面の面方位が、このＨＶＰＥ法によるβ−Ｇａ２Ｏ３系単結晶層の成長に適さない（０１０）面に垂直な面、すなわち［０１０］軸に平行な面であるときに、β−Ｇａ２Ｏ３系単結晶層のＨＶＰＥ法によるエピタキシャル成長の成長レートが高くなることを見出した。
好ましくは、半導体基板１１の主面は、β−Ｇａ２Ｏ３系単結晶の［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向に３８°以上９０°以下の範囲内の角度で回転させた面である。
より好ましくは、半導体基板１１の主面は、β−Ｇａ２Ｏ３系単結晶の［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向に、６８±１０°回転させた面である。ここで、「±」は許容誤差を表し、例えば、６８±１０°は、５８°以上７８°以下の範囲内の任意の角度を表す。
また、半導体基板１１の主面は、β−Ｇａ２Ｏ３系単結晶の［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向に３８±１°、５３．８±１°、６８±１°、７６．３±１°、７７．３±１°、８３±１°、又は９０±１°回転させた面であることも好ましい。
エピタキシャル層１２は、半導体基板１１と同様に、β−Ｇａ２Ｏ３系単結晶からなる。また、エピタキシャル層１２は、Ｓｉ等の導電型不純物を含んでもよい。
（気相成長装置の構造）
以下に、本実施の形態に係るエピタキシャル層１２の成長に用いる気相成長装置の構造の一例について説明する。
図２は、実施の形態に係る気相成長装置２の垂直断面図である。気相成長装置２は、ＨＶＰＥ法用の気相成長装置であり、第１のガス導入ポート２１、第２のガス導入ポート２２、第３のガス導入ポート２３、及び排気ポート２４を有する反応チャンバー２０と、反応チャンバー２０の周囲に設置され、反応チャンバー２０内の所定の領域を加熱する第１の加熱手段２６及び第２の加熱手段２７を有する。
ＨＶＰＥ法は、ＰＬＤ法等と比較して、成膜レートが高い。また、膜厚の面内分布の均一性が高く、大口径の膜を成長させることができる。このため、結晶の大量生産に適している。
反応チャンバー２０は、Ｇａ原料が収容された反応容器２５が配置され、ガリウムの原料ガスが生成される原料反応領域Ｒ１と、半導体基板１１が配置され、エピタキシャル層１２の成長が行われる結晶成長領域Ｒ２を有する。反応チャンバー２０は、例えば、石英ガラスからなる。
ここで、反応容器２５は、例えば、石英ガラスであり、反応容器２５に収容されるＧａ原料は金属ガリウムである。
第１の加熱手段２６と第２の加熱手段２７は、反応チャンバー２０の原料反応領域Ｒ１と結晶成長領域Ｒ２をそれぞれ加熱することができる。第１の加熱手段２６及び第２の加熱手段２７は、例えば、抵抗加熱式や輻射加熱式の加熱装置である。
第１のガス導入ポート２１は、Ｃｌ２ガス又はＨＣｌガスであるＣｌ含有ガスを、不活性ガスであるキャリアガス（Ｎ２ガス、Ａｒガス又はＨｅガス）を用いて反応チャンバー２０の原料反応領域Ｒ１内に導入するためのポートである。
第２のガス導入ポート２２は、酸素の原料ガスであるＯ２ガスやＨ２Ｏガス等の酸素含有ガス及びエピタキシャル層１２にＳｉ等のドーパントを添加するための塩化物系ガス（例えば、四塩化ケイ素等）を、不活性ガスであるキャリアガス（Ｎ２ガス、Ａｒガス又はＨｅガス）を用いて反応チャンバー２０の結晶成長領域Ｒ２へ導入するためのポートである。
第３のガス導入ポート２３は、不活性ガスであるキャリアガス（Ｎ２ガス、Ａｒガス又はＨｅガス）を反応チャンバー２０の結晶成長領域Ｒ２へ導入するためのポートである。
（エピタキシャル層の成長）
以下に、本実施の形態に係るエピタキシャル層１２の成長工程の一例について説明する。
まず、第１の加熱手段２６を用いて反応チャンバー２０の原料反応領域Ｒ１を加熱し、原料反応領域Ｒ１の雰囲気温度を所定の温度に保つ。
次に、第１のガス導入ポート２１からＣｌ含有ガスを、キャリアガスを用いて導入し、原料反応領域Ｒ１において、上記の雰囲気温度下で反応容器２５内の金属ガリウムとＣｌ含有ガスを反応させ、塩化ガリウム系ガスを生成する。
このとき、上記の原料反応領域Ｒ１内の雰囲気温度は、反応容器２５内の金属ガリウムとＣｌ含有ガスの反応により生成される塩化ガリウム系ガスのうち、ＧａＣｌガスの分圧が最も高くなるような温度であることが好ましい。ここで、塩化ガリウム系ガスには、ＧａＣｌガス、ＧａＣｌ２ガス、ＧａＣｌ３ガス、（ＧａＣｌ３）２ガス等が含まれる。
ＧａＣｌガスは、塩化ガリウム系ガスに含まれるガスのうち、Ｇａ２Ｏ３結晶の成長駆動力を最も高い温度まで保つことのできるガスである。高純度、高品質のＧａ２Ｏ３結晶を得るためには、高い成長温度での成長が有効であるため、高温において成長駆動力の高いＧａＣｌガスの分圧が高い塩化ガリウム系ガスを生成することが、エピタキシャル層１２の成長のために好ましい。
なお、エピタキシャル層１２を成長させる際の雰囲気に水素が含まれていると、エピタキシャル層１２の表面の平坦性及び結晶成長駆動力が低下するため、水素を含まないＣｌ２ガスをＣｌ含有ガスとして用いることが好ましい。
また、塩化ガリウム系ガスのうちのＧａＣｌガスの分圧比を高くするため、第１の加熱手段２６により原料反応領域Ｒ１の雰囲気温度を３００℃以上に保持した状態で反応容器２５内の金属ガリウムとＣｌ含有ガスを反応させることが好ましい。
また、例えば、８５０℃以上の雰囲気温度下では、ＧａＣｌガスの分圧比が圧倒的に高くなる（ＧａＣｌガスの平衡分圧がＧａＣｌ２ガスより４桁大きく、ＧａＣｌ３ガスより８桁大きい）ため、ＧａＣｌガス以外のガスはＧａ２Ｏ３結晶の成長にほとんど寄与しない。
なお、第１の加熱手段２６の寿命や、石英ガラス等からなる反応チャンバー２０の耐熱性を考慮して、原料反応領域Ｒ１の雰囲気温度を１０００℃以下に保持した状態で反応容器２５内の金属ガリウムとＣｌ含有ガスを反応させることが好ましい。
次に、結晶成長領域Ｒ２において、原料反応領域Ｒ１で生成された塩化ガリウム系ガスと、第２のガス導入ポート２２から導入された酸素含有ガスとを混合させ、その混合ガスに半導体基板１１を曝し、半導体基板１１上にエピタキシャル層１２をエピタキシャル成長させる。このとき、反応チャンバー２０を収容する炉内の結晶成長領域Ｒ２における圧力を、例えば、１ａｔｍに保つ。
ここで、Ｓｉ、Ａｌ等の添加元素を含むエピタキシャル層１２を形成する場合には、ガス導入ポート２２より、添加元素の原料ガス（例えば、四塩化ケイ素（ＳｉＣｌ４）等の塩化物系ガス）も塩化ガリウム系ガス及び酸素含有ガスに併せて結晶成長領域Ｒ２に導入する。
なお、エピタキシャル層１２を成長させる際の雰囲気に水素が含まれていると、エピタキシャル層１２の表面の平坦性及び結晶成長駆動力が低下するため、酸素含有ガスとして水素を含まないＯ２ガスを用いることが好ましい。
また、ＧａＣｌガスの平衡分圧の低下を抑え、エピタキシャル層１２を効率的に成長させるためには、結晶成長領域Ｒ２におけるＯ２ガスの供給分圧のＧａＣｌガスの供給分圧に対する比が０．５以上である状態でエピタキシャル層１２を成長させることが好ましい。
また、高品質のエピタキシャル層１２を成長させるために、成長温度を９００℃以上にすることが好ましい。
なお、エピタキシャル層１２は、例えば、５×１０１６（ａｔｏｍｓ／ｃｍ３）以下のＣｌを含む。これは、エピタキシャル層１２がＣｌ含有ガスを用いるＨＶＰＥ法により形成されることに起因する。通常、ＨＶＰＥ法以外の方法によりＧａ２Ｏ３単結晶膜を形成する場合には、Ｃｌ含有ガスを用いないため、Ｇａ２Ｏ３単結晶膜中にＣｌが含まれることはなく、少なくとも、１×１０１６（ａｔｏｍｓ／ｃｍ３）以上のＣｌが含まれることはない。
（半導体基板の主面の面方位）
以下に、半導体基板１１の主面の面方位と、エピタキシャル層１２の成長レートの関係の評価結果を示す。この評価は、（０１０）面である主面にラインアンドスペースパターンの凹凸が形成されたβ−Ｇａ２Ｏ３単結晶基板を用いて行った。
図３（ａ）、（ｂ）は、評価に用いられたβ−Ｇａ２Ｏ３単結晶基板３０の主面の一部を表す斜視図と側面図である。β−Ｇａ２Ｏ３単結晶基板３０の主面の凸部の上面を面３１、凹部の底面を面３２、凸部の側面を面３３、３４とする。
面３１、３２の面方位は（０１０）である。面３３、３４は面３１、３２に垂直な面であり、［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向へ角度θだけ回転させた面である。なお、面３４の面方位はθからさらに１８０°回転しており、面３３の面方位と等価である。
ＨＶＰＥ法によりβ−Ｇａ２Ｏ３単結晶基板３０上にβ−Ｇａ２Ｏ３単結晶をエピタキシャル成長させ、面３３、３４に垂直な方向のβ−Ｇａ２Ｏ３単結晶の成長を観察することにより、［０１０］軸に平行な面の面方位とβ−Ｇａ２Ｏ３単結晶の成長レートとの関係を評価した。
図４（ａ）、（ｂ）は、θ＝３８°であるβ−Ｇａ２Ｏ３単結晶基板３０のＳＥＭ（Scanning Electron Microscope）観察画像である。図４（ａ）は主面に垂直な方向から観察した画像であり、図４（ｂ）は斜め上方から観察した画像である。
図５（ａ）、（ｂ）は、θ＝６８°であるβ−Ｇａ２Ｏ３単結晶基板３０のＳＥＭ観察画像である。図５（ａ）は主面に垂直な方向から観察した画像であり、図５（ｂ）は斜め上方から観察した画像である。
図６（ａ）、（ｂ）は、θ＝９８°であるβ−Ｇａ２Ｏ３単結晶基板３０のＳＥＭ観察画像である。図６（ａ）は主面に垂直な方向から観察した画像であり、図６（ｂ）は斜め上方から観察した画像である。
図４（ｂ）、図５（ｂ）、図６（ｂ）に示される厚さｔは、面３３、３４に垂直な方向へ成長したβ−Ｇａ２Ｏ３単結晶の厚さを表す。
図７は、評価により得られた、ＨＶＰＥ法によるβ−Ｇａ２Ｏ３単結晶の成長レートと下地面の面方位との関係を表すグラフである。図７の横軸は面３３の角度θを表し、縦軸は面３３、３４に垂直な方向のβ−Ｇａ２Ｏ３単結晶の成長レート（厚さｔの単位時間あたりの増加量）を表す。
図７中の点線は（０１０）面、（００１）面、（−１０１）面、（−２０１）面に対応する角度θを表しており、例えば、θ＝５３．８°のときに面３３が（１０１）面に一致しており、面３４は（−１０−１）面に一致することを表している。
図７中のプロットマーク◆は、上記のβ−Ｇａ２Ｏ３単結晶基板３０を用いた評価方法による測定値である。プロットマーク◇は、β−Ｇａ２Ｏ３単結晶基板３０を用いずに、対応する面方位の平坦な主面を有するβ−Ｇａ２Ｏ３単結晶基板上にβ−Ｇａ２Ｏ３単結晶を成長させ、主面に垂直な方向の成長を観察して得た測定値である。
以下の表１に、図７に示される各測定点の数値を表す。
なお、（０１０）面を主面とするβ−Ｇａ２Ｏ３単結晶基板上にβ−Ｇａ２Ｏ３単結晶を同じ成長条件で成長させたところ、主面に垂直な方向のβ−Ｇａ２Ｏ３単結晶の成長レートは、０．３μｍ／ｈであった。
図７、表１に示されるように、［０１０］軸に平行な面上のβ−Ｇａ２Ｏ３単結晶の成長レートは、０≦θ≦１８０°の全範囲において、（０１０）面上の成長レートよりも格段に高い。例えば、図７、表１に示される［０１０］軸に平行な面上のβ−Ｇａ２Ｏ３単結晶の成長レートのうちの、最も低い成長レートである１．２０μｍ／ｈ（θ＝１２６．２）であっても、（０１０）面上の成長レートである０．３μｍ／ｈの４倍である。このことから、β−Ｇａ２Ｏ３単結晶基板の主面が［０１０］軸に平行な面であるときに、β−Ｇａ２Ｏ３単結晶のＨＶＰＥ法によるエピタキシャル成長の成長レートが高くなるといえる。
また、図７、表１に示されるように、３８°≦θ≦９０°の範囲において、特にβ−Ｇａ２Ｏ３単結晶の成長レートが高い。
さらに、３８°≦θ≦９０°の範囲においては、角度θが６８°付近に近づくほどβ−Ｇａ２Ｏ３単結晶の成長レートが高くなる傾向がみられ、６８±１０°の範囲で特に高い成長レートが得られることが推測される。
また、β−Ｇａ２Ｏ３単結晶基板の主面の傾きがおよそ±１°以内であれば、成長レートは大きく変化しないため、実測値から、θ＝３８±１°、５３．８±１°、６８±１°、７６．３±１°、７７．３±１°、８３±１°、又は９０±１°のときにβ−Ｇａ２Ｏ３単結晶の成長レートが高くなるといえる。
以上の評価は、β−Ｇａ２Ｏ３単結晶基板上にβ−Ｇａ２Ｏ３単結晶を成長させることにより行われたが、基板の材料及び成長結晶としてβ−Ｇａ２Ｏ３単結晶の代わりに他のβ−Ｇａ２Ｏ３系単結晶を用いて評価を行う場合や、ドーパントを含むβ−Ｇａ２Ｏ３系単結晶を用いて評価を行う場合にも、同様の結果が得られる。
このため、エピタキシャル層１２のＨＶＰＥ法によるエピタキシャル成長の成長レートを高くするためには、エピタキシャルウエハ１０の半導体基板１１の主面が［０１０］軸に平行な面であることが好ましいといえる。
また、半導体基板１１の主面が、β−Ｇａ２Ｏ３系単結晶の［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向に３８°以上９０°以下の範囲内の角度で回転させた面であることがより好ましいといえる。
さらに、半導体基板１１の主面が、β−Ｇａ２Ｏ３系単結晶の［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向に、６８±１０°回転させた面であることがより好ましいといえる。
また、半導体基板１１の主面は、β−Ｇａ２Ｏ３系単結晶の［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向に３８±１°、５３．８±１°、６８±１°、７６．３±１°、７７．３±１°、８３±１°、又は９０±１°回転させた面であることも好ましいといえる。
〔第２の実施の形態〕
第２の実施の形態は、第１の実施の形態に係るエピタキシャルウエハ１０を含む半導体素子についての形態である。この半導体素子の一例として、いかに、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）構造を有する横型トランジスタについて説明する。
（半導体素子の構造）
図８は、第２の実施の形態に係る横型トランジスタ４０の垂直断面図である。横型トランジスタ４０は、半導体基板１１上に形成されたエピタキシャル層１２と、エピタキシャル層１２上のゲート電極４１、ソース電極４２、及びドレイン電極４３を含む。ゲート電極４１は、ソース電極４２とドレイン電極４３との間に配置される。
ソース電極４２及びドレイン電極４３は、エピタキシャル層１２の上面（半導体基板１１に接している面の反対側の面）に接触してオーミック接合を形成する。また、ゲート電極４１はエピタキシャル層１２の上面に接触してショットキー接合を形成し、エピタキシャル層１２中のゲート電極４１下に空乏層が形成される。この空乏領域の厚さにより、横型トランジスタ４０は、ノーマリーオフ型のトランジスタ又はノーマリーオン型のトランジスタとして機能する。
半導体基板１１は、Ｍｇ、Ｂｅ、Ｚｎ、Ｆｅ等のｐ型ドーパントを含むＧａ２Ｏ３系結晶からなり、高い電気抵抗を有する。
エピタキシャル層１２は、Ｓｉ、Ｓｎ等のｎ型ドーパントを含む。ソース電極４２及びドレイン電極４３との接触部付近におけるｎ型ドーパントの濃度は、他の部分におけるｎ型ドーパントの濃度よりも高い。エピタキシャル層１２の厚さは、例えば、０．１〜１μｍである。
ゲート電極４１、ソース電極４２、及びドレイン電極４３は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、ＩＴＯ等の導電性化合物、又は導電性ポリマーからなる。導電性ポリマーとしては、ポリチオフェン誘導体（ＰＥＤＯＴ：ポリ(3,4)-エチレンジオキシチオフェン）にポリスチレンスルホン酸（PSS）をドーピングしたものや、ポリピロール誘導体にＴＣＮＡをドーピングしたもの等が用いられる。また、ゲート電極４１は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
横型トランジスタ４０においては、ゲート電極４１に印加するバイアス電圧を制御することにより、エピタキシャル層１２内のゲート電極４１下の空乏層の厚さを変化させ、ドレイン電流を制御することができる。
上記の横型トランジスタ４０は、第１の実施の形態に係るエピタキシャルウエハ１０を含む半導体素子の一例であり、その他にも、エピタキシャルウエハ１０を用いて様々な半導体素子を製造することができる。
例えば、エピタキシャル層１２をチャネル層として用いるＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）、半導体基板１１とエピタキシャル層１２にオーミック電極とショットキー電極がそれぞれ接続されるショットキーダイオード等を製造することができる。製造する半導体素子の種類によって、半導体基板１１とエピタキシャル層１２に含まれるドーパントの種類や濃度を適宜設定する。
（実施の形態の効果）
上記実施の形態によれば、ＨＶＰＥ法によりβ−Ｇａ２Ｏ３単結晶からなるエピタキシャル層を高い成長レートで成長させることができるβ−Ｇａ２Ｏ３単結晶からなる半導体基板を提供することができる。
また、その半導体基板上にエピタキシャル層をエピタキシャル成長させることにより、効率よくエピタキシャルウエハを製造することができる。また、エピタキシャル層を高い成長レートで成長させることにより、半導体基板からの不純物の拡散を抑制することができるため、このエピタキシャルウエハは、高品質のエピタキシャル層を有する。
さらに、そのエピタキシャルウエハを用いることにより、効率よく高品質な半導体素子を製造することができる。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１０…エピタキシャルウエハ、 １１…半導体基板、 １２…エピタキシャル層

Claims (9)

  1. ＨＶＰＥ法によるエピタキシャル結晶成長用の下地基板として用いられる半導体基板であって、β−Ｇａ ２ Ｏ ３ 系単結晶からなり、β−Ｇａ ２ Ｏ ３ 系単結晶の［０１０］軸に平行な面を主面とする半導体基板と、
    前記半導体基板の前記主面上の５×１０１６（ａｔｏｍｓ／ｃｍ３）以下のＣｌを含むβ−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層と、
    を有するエピタキシャルウエハ。
  2. 前記主面が、β−Ｇａ ２ Ｏ ３ 系単結晶の［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向に３８°以上９０°以下の範囲内の角度で回転させた面である、
    請求項１に記載のエピタキシャルウエハ。
  3. 前記角度が、６８±１０°である、
    請求項２に記載のエピタキシャルウエハ。
  4. 前記角度が、３８±１°、５３．８±１°、６８±１°、７６．３±１°、７７．３±
    １°、８３±１°、又は９０±１°である、
    請求項２に記載のエピタキシャルウエハ。
  5. β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［０１０］軸に平行な面を主面とする半導体基板上に、β−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層をＨＶＰＥ法によるエピタキシャル結晶成長により形成する工程を含む、
    エピタキシャルウエハの製造方法。
  6. 前記エピタキシャル層の成長レートが１．２μｍ／ｈ以上である、
    請求項５に記載のエピタキシャルウエハの製造方法。
  7. 前記半導体基板の前記主面が、β−Ｇａ２Ｏ３系単結晶の［０１０］軸を回転軸として（１００）面から（１０１）面へ向かう方向に３８°以上９０°以下の範囲内の角度で回転させた面である、
    請求項５又は６に記載のエピタキシャルウエハの製造方法。
  8. 前記角度が、６８±１０°である、
    請求項７に記載のエピタキシャルウエハの製造方法。
  9. 前記角度が、３８±１°、５３．８±１°、６８±１°、７６．３±１°、７７．３±１°、８３±１°、又は９０±１°である、
    請求項７に記載のエピタキシャルウエハの製造方法。
JP2014097751A 2014-05-09 2014-05-09 エピタキシャルウエハ及びその製造方法 Active JP6253150B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014097751A JP6253150B2 (ja) 2014-05-09 2014-05-09 エピタキシャルウエハ及びその製造方法
PCT/JP2015/063523 WO2015170774A1 (ja) 2014-05-09 2015-05-11 半導体基板、並びにエピタキシャルウエハ及びその製造方法
EP15789328.0A EP3141635B1 (en) 2014-05-09 2015-05-11 Semiconductor substrate, epitaxial wafer, and method for manufacturing epitaxial wafer
TW104114927A TWI721945B (zh) 2014-05-09 2015-05-11 半導體基板、以及磊晶晶圓及其製造方法
CN201580024046.XA CN106471163B (zh) 2014-05-09 2015-05-11 半导体衬底、外延片及其制造方法
US15/309,956 US10676841B2 (en) 2014-05-09 2015-05-11 Semiconductor substrate, epitaxial wafer, and method for manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014097751A JP6253150B2 (ja) 2014-05-09 2014-05-09 エピタキシャルウエハ及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015214448A JP2015214448A (ja) 2015-12-03
JP2015214448A5 JP2015214448A5 (ja) 2017-08-10
JP6253150B2 true JP6253150B2 (ja) 2017-12-27

Family

ID=54392621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014097751A Active JP6253150B2 (ja) 2014-05-09 2014-05-09 エピタキシャルウエハ及びその製造方法

Country Status (6)

Country Link
US (1) US10676841B2 (ja)
EP (1) EP3141635B1 (ja)
JP (1) JP6253150B2 (ja)
CN (1) CN106471163B (ja)
TW (1) TWI721945B (ja)
WO (1) WO2015170774A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
CN113614292B (zh) * 2019-03-28 2024-08-23 日本碍子株式会社 半导体膜
CN113394079A (zh) * 2021-06-18 2021-09-14 中国电子科技集团公司第四十六研究所 一种采用卤化物气相外延法生长氧化镓外延层的方法
CN117941041A (zh) * 2021-09-03 2024-04-26 三菱电机株式会社 晶体层叠构造体、半导体装置及晶体层叠构造体的制造方法
WO2024048710A1 (ja) * 2022-08-31 2024-03-07 株式会社Flosfia 結晶膜および結晶膜の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008839B2 (en) * 2002-03-08 2006-03-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film
JP4680762B2 (ja) 2005-12-14 2011-05-11 株式会社光波 発光素子及びその製造方法
US20070134833A1 (en) 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
KR100969127B1 (ko) * 2010-02-18 2010-07-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN101967680B (zh) * 2010-11-04 2012-02-01 山东大学 一种在氧化镁衬底上制备单斜晶型氧化镓单晶薄膜的方法
EP2765612B1 (en) 2011-09-08 2021-10-27 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
EP2765610B1 (en) * 2011-09-08 2018-12-26 Tamura Corporation Ga2o3 semiconductor element
JP5612216B2 (ja) * 2011-09-08 2014-10-22 株式会社タムラ製作所 結晶積層構造体及びその製造方法
WO2013035472A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 エピタキシャル成長用基板及び結晶積層構造体
JP2013229554A (ja) * 2012-03-30 2013-11-07 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法、それに用いるノズルおよび製造装置
JP2013227202A (ja) * 2012-03-30 2013-11-07 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法、および、当該製造方法によって得られた周期表第１３族金属窒化物半導体結晶を用いた半導体発光デバイス
CN103489967B (zh) * 2013-09-05 2016-07-13 大连理工大学 一种氧化镓外延膜的制备方法及氧化镓外延膜
JP5984069B2 (ja) 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体

Also Published As

Publication number Publication date
US20170145590A1 (en) 2017-05-25
JP2015214448A (ja) 2015-12-03
CN106471163A (zh) 2017-03-01
TW201606114A (zh) 2016-02-16
EP3141635A4 (en) 2018-01-10
TWI721945B (zh) 2021-03-21
WO2015170774A1 (ja) 2015-11-12
US10676841B2 (en) 2020-06-09
CN106471163B (zh) 2020-03-24
EP3141635B1 (en) 2023-05-03
EP3141635A1 (en) 2017-03-15

Similar Documents

Publication Publication Date Title
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
JP6744523B2 (ja) 半導体基板、並びにエピタキシャルウエハ及びその製造方法
JP6253150B2 (ja) エピタキシャルウエハ及びその製造方法
JP5018423B2 (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
US10199512B2 (en) High voltage withstand Ga2O3-based single crystal schottky barrier diode
US9418840B2 (en) Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device
JP5135708B2 (ja) Ｉｉｉ族窒化物系電子デバイスおよびエピタキシャル基板
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
JP6875708B2 (ja) 結晶積層構造体、及びそれを製造する方法
KR20210125551A (ko) GaN 결정 및 기판
JP5641029B2 (ja) Ｉｉｉ族窒化物系電子デバイス
WO2023058493A1 (ja) エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170526

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171124

R150 Certificate of patent or registration of utility model

Ref document number: 6253150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250