CN106471163A - 半导体衬底、外延片及其制造方法 - Google Patents

半导体衬底、外延片及其制造方法 Download PDF

Info

Publication number
CN106471163A
CN106471163A CN201580024046.XA CN201580024046A CN106471163A CN 106471163 A CN106471163 A CN 106471163A CN 201580024046 A CN201580024046 A CN 201580024046A CN 106471163 A CN106471163 A CN 106471163A
Authority
CN
China
Prior art keywords
monocrystalline
semiconductor substrate
face
epitaxial
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580024046.XA
Other languages
English (en)
Other versions
CN106471163B (zh
Inventor
后藤健
绞缬明伯
熊谷义直
村上尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Tokyo University of Agriculture
Original Assignee
Tamura Corp
Tokyo University of Agriculture
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Tokyo University of Agriculture filed Critical Tamura Corp
Publication of CN106471163A publication Critical patent/CN106471163A/zh
Application granted granted Critical
Publication of CN106471163B publication Critical patent/CN106471163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02414Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一种能够采用HVPE法以高生长率生长由β-Ga2O3单晶构成的外延层且由β-Ga2O3单晶构成的半导体衬底、具有该半导体衬底和外延层的外延片以及该外延片的制造方法。作为一种实施方式,提供一种半导体衬底(11),其被用作通过HVPE法进行外延晶体生长用的基底衬底,该半导体衬底由β-Ga2O3系单晶构成,并以平行于β-Ga2O3系单晶的[0 1 0]轴的面为主面。

Description

半导体衬底、外延片及其制造方法
技术领域
本发明涉及半导体衬底、外延片及其制造方法。
背景技术
目前,采用MBE(Molecular Beam Epi taxy:分子束外延)法进行外延晶体生长从而在β-Ga2O3系衬底上形成β-Ga2O3单晶膜的技术广为人知(例如,参照专利文献1)。
根据专利文献1,通过将β-Ga2O3系衬底的主面的面方位设定为预定的面方位,借助于MBE法,能够以高生长率生长β-Ga2O3单晶膜。
现有技术文献
专利文献
专利文献1:国际公开第2013/035464号
发明内容
发明要解决的问题
本发明的目的之一在于,提供一种能够采用HVPE法以高生长率生长由β-Ga2O3单晶构成的外延层且由β-Ga2O3单晶构成的半导体衬底、具有该半导体衬底和外延层的外延片以及该外延片的制造方法。
用于解决问题的方案
为了实现上述目的,本发明的一种方式为提供如下[1]-[4]的半导体衬底。
[1]一种用作通过HVPE法进行外延晶体生长用的基底衬底(base substrate)的半导体衬底,该半导体衬底由β-Ga2O3系单晶构成,并以平行于β-Ga2O3系单晶的[010]轴的面为主面。
[2]如上述[1]所述的半导体衬底,上述主面是以β-Ga2O3系单晶的[010]轴为旋转轴在从(100)面朝向(101)面的方向以38°以上90°以下的范围内的角度进行旋转而得到的面。
[3]如上述[2]所述的半导体衬底,上述角度为68±10°。
[4]如上述[2]所述的半导体衬底,上述角度为38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°。
另外,为了实现上述目的,本发明的另一方式是提供一种下述[5]的外延片。
[5]一种外延片,其具有上述[1]~[4]中任意一项所述的上述半导体衬底;以及在上述半导体衬底的上述主面上采用HVPE法进行外延晶体生长而形成的由β-Ga2O3系单晶构成的外延层。
另外,为了实现上述目的,本发明的另一方式是提供一种下述[6]~[10]的外延片的制造方法。
[6]一种外延片的制造方法,其包含如下工序,即:在由β-Ga2O3系单晶构成且以平行于β-Ga2O3系单晶的[010]轴的面为主面的半导体衬底上,采用HVPE法进行外延晶体生长从而形成由β-Ga2O3系单晶构成的外延层。
[7]如上述[6]所述的外延片的制造方法,上述外延层的生长率为1.2μm/h以上。
[8]如上述[6]或[7]所述的外延片的制造方法,上述半导体衬底的上述主面是以β-Ga2O3系单晶的[010]轴为旋转轴在从(100)面朝向(101)面的方向以38°以上90°以下的范围内的角度进行旋转而得到的面。
[9]如上述[8]所述的外延片的制造方法,上述角度为68±10°。
[10]如上述[8]所述的外延片的制造方法,上述角度为38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°。
发明效果
根据本发明,可提供一种能够采用HVPE法以高生长率生长由β-Ga2O3单晶构成的外延层的且由β-Ga2O3单晶构成的半导体衬底、具有该半导体衬底和外延层的外延片以及该外延片的制造方法。
附图说明
图1是第一实施方式所涉及的外延片的垂直截面图。
图2是实施方式所涉及的气相生长装置的垂直截面图。
图3A是表示用于评价的β-Ga2O3单晶衬底的一部分主面的立体图。
图3B是表示用于评价的β-Ga2O3单晶衬底的一部分主面的侧面图。
图4A是θ=38°的β-Ga2O3单晶衬底的SEM观察图像。
图4B是θ=38°的β-Ga2O3单晶衬底的SEM观察图像。
图5A是θ=68°的β-Ga2O3单晶衬底的SEM观察图像。
图5B是θ=68°的β-Ga2O3单晶衬底的SEM观察图像。
图6A是θ=98°的β-Ga2O3单晶衬底的SEM观察图像。
图6B是θ=98°的β-Ga2O3单晶衬底的SEM观察图像。
图7是表示通过评价得到的、采用HVPE法的β-Ga2O3单晶的生长率与基底面的面方位之间的关系的图表。
图8是第二实施方式所涉及的横向晶体管的垂直截面图。
具体实施方式
第一实施方式
(晶体层叠构造体的结构)
图1是第一实施方式所涉及的外延片10的垂直截面图。外延片10具有:半导体衬底11、在半导体衬底11的主面上采用HVPE(Halide Vapor Phase Epitaxy:卤化物气相外延)法进行外延晶体生长所形成的外延层12。
半导体衬底11是由β-Ga2O3系单晶构成的衬底。这里,β-Ga2O3系单晶是指β-Ga2O3单晶或以添加了Al、In等元素的β-Ga2O3单晶为母晶体的晶体。例如,添加了Al、In的β-Ga2O3单晶的组成采用β-(GaxAlyIn(1-x-y))2O3(0<x≦1、0≦y≦1、0<x+y≦1)进行表示。添加了Al的情形,β-Ga2O3单晶的带隙变宽,添加了In的情形带隙变窄。此外,半导体衬底11也可以包含Si等导电型杂质。
半导体衬底11是通过对例如采用FZ(Floating Zone:悬浮区)法或EFG(EdgeDefined Film Fed Growth:导模法)法等熔液生长法培育的Ga2O3系单晶的体晶体(bulkcrystal)进行切片并对表面进行研磨而形成。
半导体衬底11的主面是与构成半导体衬底11的β-Ga2O3系单晶的[010]轴平行的面。这是根据当β-Ga2O3系单晶衬底的主面的面方位是(010)时,采用HVPE法进行β-Ga2O3系单晶层的外延生长的生长率变得极其低这一本发明人们的发现而设定的。
本发明人们发现了:当β-Ga2O3系单晶衬底的主面的面方位是垂直于不适于采用该HVPE法进行β-Ga2O3系单晶层生长的(010)面,即与[010]轴平行的面时,采用HVPE法进行β-Ga2O3系单晶层的外延生长的生长率变高。
优选地,半导体衬底11的主面是以β-Ga2O3系单晶的[010]轴为旋转轴在从(100)面朝向(101)面的方向以38°以上90°以下的范围内的角度进行旋转而得到的面。
更优选地,半导体衬底11的主面是以β-Ga2O3系单晶的[010]轴为旋转轴在从(100)面朝向(101)面的方向以68±10°进行旋转而得到的面。此处,“±”表示许可误差,例如68±10°表示58°以上78°以下范围内的任意角度。
此外,半导体11的主面也优选是以β-Ga2O3系单晶的[010]轴为旋转轴在从(100)面朝向(101)面的方向旋转38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°的面。
外延层12与半导体衬底11一样由β-Ga2O3系单晶构成。另外,外延层12也可以包含Si等导电型杂质。
(气相生长装置的构造)
以下,对本实施方式所涉及的用于生长外延层12的气相生长装置构造的一个例子进行说明。
图2是实施方式所涉及的气相生长装置2的垂直截面图。气相生长装置2是HVPE法所使用的气相生长装置,其具备:具有第一气体导入口21、第二气体导入口22、第三气体导入口23以及排气口24的反应室20;设置在反应室20周围并对反应室20内的规定区域进行加热的第一加热部件26和第二加热部件27。
与PLD法等相比较,HVPE法的成膜率高。此外,膜厚的面内分布的均匀性高,能够生长出大口径的膜。因此,适于进行晶体的大批量生产。
反应室20具有:原料反应区域R1,其配置收存有Ga原料的反应容器25,并生成镓的原料气体;晶体生长区域R2,其配置半导体衬底11,并进行外延层12的生长。反应室20例如由石英玻璃构成。
这里,反应容器25例如是石英玻璃,收存在反应容器25的Ga原料是金属镓。
第一加热部件26和第二加热部件27能够分别对反应室20的原料反应区域R1和晶体生长区域R2进行加热。第一加热部件26和第二加热部件27例如是电阻加热式或辐射加热式的加热装置。
第一气体导入口21是用于利用惰性气体,即载气(N2气、Ar气或He气)将Cl2气或HCl气,即含Cl气体导入到反应室20的原料反应区域R1内的口。
第二气体导入口22是用于利用惰性气体,即载气(N2气、Ar气或He气)将如下气体导入到反应室20的晶体生长区域R2的口:作为氧的原料气体的O2气或H2O气等含氧气体、以及用于向外延层12添加Si等掺杂剂的氯化物系气体(例如四氯化硅等)。
第三气体导入口23是用于将惰性气体,即载气(N2气、Ar气或He气)导入到反应室20的晶体生长区域R2的口。
(外延层的生长)
以下对本实施方式所涉及的外延层12的生长工序的一个例子进行说明。
首先,采用第一加热部件26对反应室20的原料反应区域R1进行加热,并将原料反应区域R1的环境温度保持在预定的温度。
其次,利用载气从第一气体导入口21导入含Cl气体,在原料反应区域R1,在上述环境温度下使反应容器25内的金属镓和含Cl气体发生反应,生成氯化镓系气体。
此时,上述原料反应区域R1内的环境温度优选是反应容器25内的金属镓和含Cl气体发生反应而生成的氯化镓系气体中GaCl气体的分压最高的温度。这里,氯化镓系气体中包含GaCl气体、GaCl2气体、GaCl3气体、(GaCl3)2气体等。
GaCl气体是包含于氯化镓系气体的气体中的、能够将Ga2O3晶体的生长驱动力保持到最高温度的气体。为了获得高纯度、高品质的Ga2O3晶体,在较高生长温度下进行生长很有效,故为了生长外延层12,优选生成在高温下生长驱动力较高的GaCl气体的分压高的氯化镓系气体。
另外,如果生长外延层12时的环境中包含氢,则外延层12表面的平坦性和晶体生长驱动力将降低,故优选将不含氢的Cl2气体用作含Cl气体。
另外,由于将氯化镓系气体中的GaCl气体的分压比设定得较高,故优选在通过第一加热部件26将原料反应区域R1的环境温度保持在300℃以上的状态下使反应容器25内的金属镓和含Cl气体发生反应。
另外,例如,在850℃以上的环境温度下,由于GaCl气体的分压比绝对地高(GaCl气体的平衡分压比GaCl2气体大4位数,比GaCl3气体大8位数),故除了GaCl气体之外的气体几乎对Ga2O3晶体的生长毫无贡献。
另外,考虑到第一加热部件26的寿命以及由石英玻璃等构成的反应室20的耐热性,优选在将原料反应区域R1的环境温度保持在1000℃以下的状态下使反应容器25内的金属镓和含Cl气体发生反应。
其次,在晶体生长区域R2,使在原料反应区域R1生成的氯化镓系气体与从第二气体导入口22导入的含氧气体混合,将半导体衬底11暴露于该混合气体中,在半导体衬底11上外延生长外延层12。此时,将收纳反应室20的炉内的晶体生长区域R2中的压力保持在例如1atm。
这里,在形成了包含Si、Al等添加元素的外延层12的情况下,与氯化镓系气体和含氧气体一起将添加元素的原料气体(例如,四氯化硅(SiCl4)等氯化物系气体)从气体导入口22导入到晶体生长区域R2。
再有,当生长外延层12时的环境中含有氢时,外延层12表面的平坦性和晶体生长驱动力下降,故最好采用不含氢的O2气作为含氧气体。
另外,为了抑制GaCl气体的平衡分压的下降并有效地生长外延层12,优选在晶体生长区域R2中的O2气的供给分压与GaCl气体的供给分压之比为0.5以上的状态下生长外延层12。
此外,为了生长高品质的外延层12,优选将生长温度设定在900℃以上。
另外,外延层12例如包含5×1016(atoms/cm3)以下的Cl。这是因为通过采用了含Cl气体的HVPE法来形成外延层12的缘故。通常,当通过HVPE法以外的方法形成Ga2O3单晶膜时,由于不采用含Cl气体,故Ga2O3单晶膜中不会包含Cl,至少不会包含1×1016(atoms/cm3)以上のCl。
(半导体衬底的主面的面方位)
以下示出半导体衬底11主面的面方位与外延层12的生长率之间的关系的评价结果。该评价采用了在(010)面,即主面上形成了线和空间图形的凹凸的β-Ga2O3单晶衬底来进行。
图3A和图3B是表示用于评价的β-Ga2O3单晶衬底30的一部分主面的立体图和侧面图。将β-Ga2O3单晶衬底30主面的凸部的上表面设为面31,将凹部的底面设为面32,将凸部的侧面设为面33、34。
面31、32的面方位为(010)。面33、34是垂直于面31、32的面,是以[010]轴为旋转轴在从(100)面朝向(101)面的方向旋转了角度θ的面。另外,面34的面方位从θ开始进一步旋转180°,与面33的面方位等效。
采用HVPE法在β-Ga2O3单晶衬底30上外延生长β-Ga2O3单晶,观察垂直于面33、34的方向的β-Ga2O3单晶的生长,从而对平行于[010]轴的面的面方位和β-Ga2O3单晶的生长率之间的关系进行评价。
图4A、图4B是θ=38°的β-Ga2O3单晶衬底30的SEM(Scanning Electron Microscope:扫描电子显微镜)观察图像。图4A是从垂直于主面的方向观察的图像,图4B是从斜上方观察的图像。
图5A、图5B是θ=68°的β-Ga2O3单晶衬底30的SEM观察图像。图5A是从垂直于主面的方向观察的图像,图5B是从斜上方观察的图像。
图6A、图6B是θ=98°的β-Ga2O3单晶衬底30的SEM观察图像。图6A是从垂直于主面的方向观察的图像,图6B是从斜上方观察的图像。
图4B、图5B、图6B所示的厚度t表示向垂直于面33、34的方向生长的β-Ga2O3单晶的厚度。
图7是表示通过评价得到的、采用HVPE法的β-Ga2O3单晶的生长率与基底面的面方位之间的关系的图表。图7的横轴表示面33的角度θ,纵轴表示垂直于面33、34的方向的β-Ga2O3单晶的生长率(厚度t的每单位时间的增量)。
图7中的虚线表示与(010)面、(001)面、(-101)面、(-201)面对应的角度θ,例如表示θ=53.8°时面33与(101)面一致,面(34)与(-10-1)面一致。
图7中的标记(plot mark)◆为使用了上述β-Ga2O3单晶衬底30的评价方法的测定值。标记◇为不使用β-Ga2O3单晶衬底30而在具有对应的面方位的平坦主面的β-Ga2O3单晶衬底上生长β-Ga2O3单晶,并观察与主面垂直方向的生长而得到的测定值。
下述的表1表示图7所示的各测定点的数值。
[表1]
另外,以相同的生长条件在以(010)面为主面的β-Ga2O3单晶衬底上生长β-Ga2O3单晶,其结果是主面垂直方向的β-Ga2O3单晶的生长率为0.3μm/h。
如图7和表1所示,与[010]轴平行的面上的β-Ga2O3单晶的生长率在0≦θ≦180°的整个范围内比(010)面上的生长率高很多。例如,即便是如图7和表1所示的与[010]轴平行的面上的β-Ga2O3单晶的生长率中的最低生长率1.20μm/h(θ=126.2)也是(010)面上的生长率0.3μm/h的四倍。因此,当β-Ga2O3单晶衬底的主面是平行于[010]轴的面时,可以说采用HVPE法进行β-Ga2O3单晶的外延生长的生长率变高。
此外,如图7和表1所示,在38°≦θ≦90°的范围内,β-Ga2O3单晶的生长率特别高。
进一步地,在38°≦θ≦90°的范围内,可以看到越靠近角度θ为68°则附近β-Ga2O3单晶的生长率越高的倾向,可以推测出在68±10°的范围内能够获得特别高的生长率。
另外,如果β-Ga2O3单晶衬底的主面倾斜在大致±1°以内,则生长率不会发生很大变化,故根据实测值可以说,在θ=38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°时β-Ga2O3单晶的生长率变高。
以上的评价是通过在β-Ga2O3单晶衬底上生长β-Ga2O3单晶而进行的,但是,当取代β-Ga2O3单晶而采用其它的β-Ga2O3系单晶作为衬底的材料以及生长晶体进行评价的情形、或者采用包含掺杂剂的β-Ga2O3系单晶进行评价的情形也能够获得同样的结果。
因而,为了提高采用HVPE法进行外延层12的外延生长的生长率,优选外延片10的半导体衬底11的主面为平行于[010]轴的面。
再有,更优选地,半导体衬底11的主面是以β-Ga2O3系单晶的[010]轴为旋转轴在从(100)面朝向(101)面的方向以38°以上90°以下的范围内的角度进行旋转而得到的面。
进而,更优选地,半导体衬底11的主面是以β-Ga2O3系单晶的[010]轴为旋转轴在从(100)面朝向(101)面的方向旋转了68±10°的面。
另外,也优选半导体衬底11的主面是以β-Ga2O3系单晶的[010]轴为旋转轴在从(100)面朝向(101)面的方向旋转了38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°的面。
(第二实施方式)
第二实施方式是有关包含第一实施方式涉及的外延片10的半导体元件的方式。作为该半导体元件的一个例子,对具有MESF ET(Metal Semiconductor Field EffectTransistor:金属半导体场效应管)构造的横向晶体管进行说明。
(半导体元件的构造)
图8是第二实施方式的横向晶体管40的垂直截面图。横向晶体管40包含:形成于半导体衬底11上的外延层12、外延层12上的栅极41、源极42以及漏极43。栅极41配置在源极42和漏极43之间。
源极42和漏极43与外延层12的上表面(与半导体衬底11接触的面的相反侧的面)接触并形成欧姆接触。另外,栅极41与外延层12的上表面接触并形成肖特基接触,在外延层12中的栅极41下形成耗尽层。利用该耗尽区域的厚度,横向晶体管40作为常闭型的晶体管或者常开型的晶体管进行工作。
半导体衬底11由包含Mg、Be、Zn、Fe等p型掺杂剂的Ga2O3系晶体构成,具有较高的电阻。
外延层12包含Si、Sn等n型掺杂剂。与源极42和漏极43的接触部附近的n型掺杂剂的浓度比其它部分的n型掺杂剂的浓度高。外延层12的厚度例如为0.1~1μm。
栅极41、源极42和漏极43例如由Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等金属、包含这些金属中的2种以上的合金、ITO等导电性化合物或导电性聚合物构成。导电性聚合物可采用在聚噻吩(polythiosphone)衍生物(PEDOT:聚3,4-乙撑二氧噻吩)上掺杂聚苯乙烯磺酸(PSS)而成的聚合物或在聚吡咯(polypyrrole)衍生物上掺杂TCNA而成的聚合物等。另外,栅极41也可以具有由不同的2种金属构成的2层构造,例如Al/Ti、Au/Ni、Au/Co。
在横向晶体管40中,通过对施加到栅极41的偏置电压进行控制,从而能够改变外延层12内的栅极41下的耗尽层的厚度,并控制漏极电流。
上述横向晶体管40是包含第一实施方式涉及的外延片10的半导体元件的一个例子,除此之外也能够使用外延片10制造各种半导体元件。
例如,能够制造出将外延层12用作沟道层的MISFET(Metal InsulatorSemiconductor Field Effect Transistor:金属绝缘体半导体场效应晶体管)或HEMT(High Electron Mobility Transistor:高电子迁移率场效晶体管)、以及在半导体衬底11和外延层12上分别连接有欧姆电极和肖特基电极的肖特基二极管等。根据所制造的半导体元件的种类不同,对包含在半导体衬底11和外延层12的掺杂剂的种类和浓度进行适当设定。
(实施方式的效果)
根据上述实施方式,可提供一种能够采用HVPE法以高生长率生长由β-Ga2O3单晶构成的外延层且由β-Ga2O3单晶构成的半导体衬底。
另外,通过在该半导体衬底上外延生长外延层,从而能够高效地制造出外延片。此外,通过以高生长率生长外延层,能够抑制来自半导体衬底的杂质扩散,故该外延片具有高品质的外延层。
进一步地,通过使用该外延片,能够高效地制造出高品质的半导体元件。
以上对本发明的实施方式进行了说明,但本发明并不限定于上述实施方式,本发明能够在不脱离发明宗旨的范围内进行各种变形实施。
此外,上述记载的实施方式并不是对权利要求的保护范围进行限定。另外,应该注意这一点,即:并非在实施方式中说明的特征的所有组合对用于解决发明的问题的手段都是必须的。
工业上的可利用性
提供一种半导体衬底、具有该半导体衬底和外延层的外延片以及该外延片的制造方法,其中该半导体衬底能够采用HVPE法以高生长率生长由β-Ga2O3单晶构成的外延层,且由β-Ga2O3单晶构成。
附图标记说明
10…外延片,11…半导体衬底,12…外延层。

Claims (10)

1.一种半导体衬底,其用作通过HVPE法进行外延晶体生长用的基底衬底,该半导体衬底由β-Ga2O3系单晶构成,并以平行于β-Ga2O3系单晶的[0 1 0]轴的面为主面。
2.根据权利要求1所述的半导体衬底,所述主面是以β-Ga2O3系单晶的[0 1 0]轴为旋转轴在从(100)面朝向(101)面的方向以38°以上90°以下的范围内的角度进行旋转而得到的面。
3.根据权利要求2所述的半导体衬底,所述角度为68±10°。
4.根据权利要求2所述的半导体衬底,所述角度为38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°。
5.一种外延片,具有:权利要求1~4中任意一项所述的所述半导体衬底;以及在所述半导体衬底的所述主面上采用HVPE法进行外延晶体生长而形成的由β-Ga2O3系单晶构成的外延层。
6.一种外延片的制造方法,其包含如下工序,即:在由β-Ga2O3系单晶构成且以平行于β-Ga2O3系单晶的[0 1 0]轴的面为主面的半导体衬底上,采用HVPE法进行外延晶体生长从而形成由β-Ga2O3系单晶构成的外延层。
7.根据权利要求6所述的外延片的制造方法,所述外延层的生长率为1.2μm/h以上。
8.根据权利要求6或7所述的外延片的制造方法,所述半导体衬底的所述主面是以β-Ga2O3系单晶的[0 1 0]轴为旋转轴在从(100)面朝向(101)面的方向以38°以上90°以下的范围内的角度进行旋转而得到的面。
9.根据权利要求8所述的外延片的制造方法,所述角度为68±10°。
10.根据权利要求8所述的外延片的制造方法,所述角度为38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°。
CN201580024046.XA 2014-05-09 2015-05-11 半导体衬底、外延片及其制造方法 Active CN106471163B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014097751A JP6253150B2 (ja) 2014-05-09 2014-05-09 エピタキシャルウエハ及びその製造方法
JP2014-097751 2014-05-09
PCT/JP2015/063523 WO2015170774A1 (ja) 2014-05-09 2015-05-11 半導体基板、並びにエピタキシャルウエハ及びその製造方法

Publications (2)

Publication Number Publication Date
CN106471163A true CN106471163A (zh) 2017-03-01
CN106471163B CN106471163B (zh) 2020-03-24

Family

ID=54392621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580024046.XA Active CN106471163B (zh) 2014-05-09 2015-05-11 半导体衬底、外延片及其制造方法

Country Status (6)

Country Link
US (1) US10676841B2 (zh)
EP (1) EP3141635B1 (zh)
JP (1) JP6253150B2 (zh)
CN (1) CN106471163B (zh)
TW (1) TWI721945B (zh)
WO (1) WO2015170774A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394079A (zh) * 2021-06-18 2021-09-14 中国电子科技集团公司第四十六研究所 一种采用卤化物气相外延法生长氧化镓外延层的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ga2O3系単結晶膜の成長方法、及び結晶積層構造体
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
WO2023032140A1 (ja) * 2021-09-03 2023-03-09 三菱電機株式会社 結晶積層構造体、半導体装置、及び、結晶積層構造体の製造方法
WO2024048710A1 (ja) * 2022-08-31 2024-03-07 株式会社Flosfia 結晶膜および結晶膜の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186475A1 (en) * 2002-03-08 2003-10-02 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film
CN101967680A (zh) * 2010-11-04 2011-02-09 山东大学 一种在氧化镁衬底上制备单斜晶型氧化镓单晶薄膜的方法
WO2013035472A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 エピタキシャル成長用基板及び結晶積層構造体
JP2013227202A (ja) * 2012-03-30 2013-11-07 Mitsubishi Chemicals Corp 周期表第13族金属窒化物半導体結晶の製造方法、および、当該製造方法によって得られた周期表第13族金属窒化物半導体結晶を用いた半導体発光デバイス
JP2013229554A (ja) * 2012-03-30 2013-11-07 Mitsubishi Chemicals Corp 周期表第13族金属窒化物半導体結晶の製造方法、それに用いるノズルおよび製造装置
CN103489967A (zh) * 2013-09-05 2014-01-01 大连理工大学 一种氧化镓外延膜的制备方法及氧化镓外延膜
CN103781948A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 晶体层叠结构体及其制造方法
CN105992841A (zh) * 2013-09-30 2016-10-05 株式会社田村制作所 β-Ga2O3系单晶膜的生长方法和晶体层叠结构体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4680762B2 (ja) 2005-12-14 2011-05-11 株式会社光波 発光素子及びその製造方法
US20070134833A1 (en) 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
KR100969127B1 (ko) * 2010-02-18 2010-07-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
WO2013035842A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
EP2765610B1 (en) * 2011-09-08 2018-12-26 Tamura Corporation Ga2o3 semiconductor element

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186475A1 (en) * 2002-03-08 2003-10-02 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film
CN101967680A (zh) * 2010-11-04 2011-02-09 山东大学 一种在氧化镁衬底上制备单斜晶型氧化镓单晶薄膜的方法
WO2013035472A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 エピタキシャル成長用基板及び結晶積層構造体
CN103781948A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 晶体层叠结构体及其制造方法
JP2013227202A (ja) * 2012-03-30 2013-11-07 Mitsubishi Chemicals Corp 周期表第13族金属窒化物半導体結晶の製造方法、および、当該製造方法によって得られた周期表第13族金属窒化物半導体結晶を用いた半導体発光デバイス
JP2013229554A (ja) * 2012-03-30 2013-11-07 Mitsubishi Chemicals Corp 周期表第13族金属窒化物半導体結晶の製造方法、それに用いるノズルおよび製造装置
CN103489967A (zh) * 2013-09-05 2014-01-01 大连理工大学 一种氧化镓外延膜的制备方法及氧化镓外延膜
CN105992841A (zh) * 2013-09-30 2016-10-05 株式会社田村制作所 β-Ga2O3系单晶膜的生长方法和晶体层叠结构体

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ETSUO MORI,ET AL.: "vapor phase epitaxial growth of Ga2O3", 《UNIVERSITY OF TOKYO FACULTY-OF-TECHNOLOGY SYNTHESIS EXPERIMENT STATION ANNUAL REPORT》 *
KOHEI SASAKI,ET AL.: "MBE grown Ga2O3 and its power device applications", 《JOURNAL OF CRYSTAL GROWTH》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394079A (zh) * 2021-06-18 2021-09-14 中国电子科技集团公司第四十六研究所 一种采用卤化物气相外延法生长氧化镓外延层的方法

Also Published As

Publication number Publication date
JP6253150B2 (ja) 2017-12-27
EP3141635A1 (en) 2017-03-15
TW201606114A (zh) 2016-02-16
JP2015214448A (ja) 2015-12-03
EP3141635A4 (en) 2018-01-10
CN106471163B (zh) 2020-03-24
US10676841B2 (en) 2020-06-09
TWI721945B (zh) 2021-03-21
US20170145590A1 (en) 2017-05-25
WO2015170774A1 (ja) 2015-11-12
EP3141635B1 (en) 2023-05-03

Similar Documents

Publication Publication Date Title
CN106471163A (zh) 半导体衬底、外延片及其制造方法
Razeghi et al. A review of the growth, doping, and applications of Beta-Ga2O3 thin films
Yankovich et al. Stable p-type conduction from Sb-decorated head-to-head basal plane inversion domain boundaries in ZnO nanowires
CN105992841B (zh) β-Ga2O3系单晶膜的生长方法和晶体层叠结构体
CN103781947B (zh) 晶体层叠结构体
CN107653490A (zh) 晶体层叠结构体
CN108368641A (zh) 半导体基板、以及外延晶片及其制造方法
CN107534062A (zh) 高耐压肖特基势垒二极管
Verrier et al. Tunable morphology and doping of ZnO nanowires by chemical bath deposition using aluminum nitrate
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
Liu et al. State-of-the-art β-Ga2O3 field-effect transistors for power electronics
Zhang et al. Fabrication and properties of p-type K doped Zn1− xMgxO thin film
CN109643645A (zh) 化合物半导体及其制造方法以及氮化物半导体
Bosi et al. Thermodynamic and kinetic effects on the nucleation and growth of ε/κ-or β-Ga2O3 by metal–organic vapor phase epitaxy
Bilousov et al. Reduced workfunction intermetallic seed layers allow growth of porous n-GaN and low resistivity, ohmic electron transport
Zhang et al. Preparation of InN films at different substrate temperatures and the effect of operating temperatures on the carrier transmission characteristics of p-NiO/n-InN heterojunction
Zhang et al. Unlocking the single-domain heteroepitaxy of orthorhombic κ-Ga2O3 via phase engineering
Seo et al. Heteroepitaxial Growth of Single-Crystalline β-Ga2O3 on GaN/Al2O3 Using MOCVD
Xu et al. Realization of Ag-S codoped p-type ZnO thin films
JP6875708B2 (ja) 結晶積層構造体、及びそれを製造する方法
WO2006054580A1 (ja) CdTe系化合物半導体単結晶
CN103695866B (zh) 采用简单化学气相沉积法制备Sb掺杂p型ZnO薄膜的方法
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant