CN108368641A - 半导体基板、以及外延晶片及其制造方法 - Google Patents

半导体基板、以及外延晶片及其制造方法 Download PDF

Info

Publication number
CN108368641A
CN108368641A CN201680073555.6A CN201680073555A CN108368641A CN 108368641 A CN108368641 A CN 108368641A CN 201680073555 A CN201680073555 A CN 201680073555A CN 108368641 A CN108368641 A CN 108368641A
Authority
CN
China
Prior art keywords
semiconductor substrate
less
angle
monocrystalline
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680073555.6A
Other languages
English (en)
Other versions
CN108368641B (zh
Inventor
后藤健
熊谷义直
村上尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Tokyo University of Agriculture and Technology NUC
Tokyo University of Agriculture
Original Assignee
Tamura Corp
Tokyo University of Agriculture
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Tokyo University of Agriculture filed Critical Tamura Corp
Publication of CN108368641A publication Critical patent/CN108368641A/zh
Application granted granted Critical
Publication of CN108368641B publication Critical patent/CN108368641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一种能够通过HVPE法以高的生长率生长包括β‑Ga2O3系单晶的外延层或者能够生长表面形态良好的包括β‑Ga2O3系单晶的外延层的、包括β‑Ga2O3系单晶的半导体基板、具有该半导体基板和外延层的外延晶片及其外延晶片的制造方法。作为一实施方式，提供一种半导体基板(11)，其被用作通过HVPE法进行外延晶体生长用的基底基板，包括β‑Ga2O3系单晶，以与β‑Ga2O3系单晶的[100]轴平行的面为主面(12)。

Description

半导体基板、以及外延晶片及其制造方法
技术领域
本发明涉及半导体基板、以及外延晶片及其制造方法。
背景技术
以往，已知在β-Ga2O3系基板上，通过利用MBE(Molecular Beam Epitaxy：分子束外延)法进行外延晶体生长来形成β-Ga2O3单晶膜的技术(例如，参照专利文献1)。
根据专利文献1，通过将β-Ga2O3系基板的主面的面方位设为规定的面方位，能够利用MBE法以高的生长率生长β-Ga2O3单晶膜。
现有技术文献
专利文献
专利文献1:国际公开第2013/035464号
发明内容
发明要解决的问题
本发明的目的之一在于，提供一种能够通过HVPE法以高的生长率生长包括β-Ga2O3系单晶的外延层的、包括β-Ga2O3系单晶的半导体基板、具有该半导体基板和外延层的外延晶片及其外延晶片的制造方法。
另外，本发明的另一目的在于，提供一种能够通过HVPE法生长表面形态良好的包括β-Ga2O3系单晶的外延层的、包括β-Ga2O3系单晶的半导体基板、具有该半导体基板和外延层的外延晶片及其外延晶片的制造方法。
用于解决问题的方案
为了达到上述目的，本发明的一个方面提供下述[1]～[7]的半导体基板、[8]的外延晶片或者[9]～[16]的外延晶片的制造方法。
[1]一种半导体基板，被用作通过HVPE法进行外延晶体生长用的基底基板，包括β-Ga2O3系单晶，以与β-Ga2O3系单晶的[100]轴平行的面为主面。
[2]根据上述[1]所述的半导体基板，以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为30°以上且90°以下或者-150°以上且-90°以下。
[3]根据上述[2]所述的半导体基板，上述半导体基板的平均位错密度为1×104/cm2以下，上述角度θ为54.3°以上且65.7°以下或者-125.7°以上且-114.3°以下。
[4]根据上述[2]所述的半导体基板，上述半导体基板的平均位错密度为1×103/cm2以下，上述角度θ为41.6°以上且78.4°以下或者-138.4°以上且-101.6°以下。
[5]根据上述[1]所述的半导体基板，以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为-0.33°以上且0.33°以下、大于45°且90°以下或者小于-45°且-90°以上。
[6]根据上述[1]所述的半导体基板，以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为-30°以上且30°以下。
[7]根据上述[6]所述的半导体基板，上述角度θ为0.3°以上且15°以下或者-15°以上且-0.3°以下。
[8]一种外延晶片，具有：上述[1]～[7]中的任意一项所述的上述半导体基板；以及外延层，其通过利用HVPE法进行外延晶体生长而形成在上述半导体基板的上述主面上，包括β-Ga2O3系单晶。
[9]一种外延晶片的制造方法，包含如下工序：在包括β-Ga2O3系单晶并以与β-Ga2O3系单晶的[100]轴平行的面为主面的半导体基板上，使包括β-Ga2O3系单晶的外延层通过HVPE法进行外延生长。
[10]根据上述[9]所述的外延晶片的制造方法，以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为30°以上且90°以下或者-150°以上且-90°以下。
[11]根据上述[10]所述的外延晶片的制造方法，上述半导体基板的平均位错密度为1×104/cm2以下，上述角度θ为54.3°以上且65.7°以下或者-125.7°以上且-114.3°以下。
[12]根据上述[10]所述的外延晶片的制造方法，上述半导体基板的平均位错密度为1×103/cm2以下，上述角度θ为41.6°以上且78.4°以下或者-138.4°以上且-101.6°以下。
[13]根据上述[9]所述的外延晶片的制造方法，以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为-0.33°以上且0.33°以下、大于45°且90°以下或者小于-45°且-90°以上。
[14]根据上述[9]所述的外延晶片的制造方法，上述外延层的生长率为2.5μm/h以上。
[15]根据上述[7]所述的外延晶片的制造方法，以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为-30°以上且30°以下。
[16]根据上述[8]所述的外延晶片的制造方法，上述角度θ为0.3°以上且15°以下或者-15°以上且-0.3°以下。
发明效果
根据本发明，能够提供一种能够通过HVPE法以高的生长率生长包括β-Ga2O3系单晶的外延层的、包括β-Ga2O3系单晶的半导体基板、具有该半导体基板和外延层的外延晶片及其外延晶片的制造方法。
另外，根据本发明，能够提供一种能够通过HVPE法生长表面形态良好的包括β-Ga2O3系单晶的外延层的、包括β-Ga2O3系单晶的半导体基板、具有该半导体基板和外延层的外延晶片及其外延晶片的制造方法。
附图说明
图1是第1实施方式所涉及的外延晶片的垂直截面图。
图2是实施方式所涉及的气相生长装置的垂直截面图。
图3A是通过光学显微镜观察外延层的表面的观察图像。
图3B是通过光学显微镜观察外延层的表面的观察图像。
图3C是通过光学显微镜观察外延层的表面的观察图像。
图3D是通过光学显微镜观察外延层的表面的观察图像。
图4A是通过光学显微镜观察外延层的表面的观察图像。
图4B是通过光学显微镜观察外延层的表面的观察图像。
图4C是通过光学显微镜观察外延层的表面的观察图像。
图4D是通过光学显微镜观察外延层的表面的观察图像。
图5A是通过光学显微镜观察外延层的表面的观察图像。
图5B是通过光学显微镜观察外延层的表面的观察图像。
图5C是通过光学显微镜观察外延层的表面的观察图像。
图6的(a)是通过光学显微镜观察外延层的表面的观察图像，图6的(b)是图6的(a)的切断线A-A处的外延层的垂直截面的示意图。
图7A是外延晶片的上表面的扫描透射电子显微镜(STEM)的亮视场像。
图7B是外延晶片的垂直截面的扫描透射电子显微镜的亮视场像。
图8A是示出位错线与主面所成的角度φ和出现在主面上的位错的间隔D2之间的关系的概念图。
图8B是示出位错线与主面所成的角度φ和出现在主面上的位错的间隔D2之间的关系的概念图。
图9是绘制出表示角度θ与V字槽的长度L的计算值之间的关系的数据的坐标图。
图10A是示出使角度θ向正的方向(前往半导体基板的a轴方向的右旋的旋转方向)增加时的V字槽的形状的变化的示意图。
图10B是示出使角度θ向正的方向增加时的V字槽的形状的变化的示意图。
图10C是示出使角度θ向正的方向增加时的V字槽的形状的变化的示意图。
图10D是示出使角度θ向正的方向增加时的V字槽的形状的变化的示意图。
图10E是示出使角度θ向正的方向增加时的V字槽的形状的变化的示意图。
图10F是示出使角度θ向正的方向增加时的V字槽的形状的变化的示意图。
图11A是示出使角度θ向负的方向(前往半导体基板的a轴方向的左旋的旋转方向)增加时的V字槽的形状的变化的示意图。
图11B是示出使角度θ向负的方向增加时的V字槽的形状的变化的示意图。
图11C是示出使角度θ向负的方向增加时的V字槽的形状的变化的示意图。
图11D是示出使角度θ向负的方向增加时的V字槽的形状的变化的示意图。
图11E是示出使角度θ向负的方向增加时的V字槽的形状的变化的示意图。
图11F是示出使角度θ向负的方向增加时的V字槽的形状的变化的示意图。
图12A是角度θ为0.06°的半导体基板上的外延层的CMP前的表面的通过光学显微镜观察的观察图像。
图12B是角度θ为0.06°的半导体基板上的外延层的CMP后的表面的通过光学显微镜观察的观察图像。
图13A是绘制出表示表3所示的从(001)面向[100]轴方向的偏移角度与β-Ga2O3层的生长率之间的关系的数据的坐标图。
图13B是绘制出表示表3所示的从(001)面向[010]轴方向的偏移角度与β-Ga2O3层的生长率之间的关系的数据的坐标图。
图14A是绘制出表示表4所示的角度θ与外延层的生长率之间的关系的数据的坐标图。
图14B是将图14A的0°≤θ≤5.5°的范围放大的坐标图。
图15是第2实施方式所涉及的横型晶体管的垂直截面图。
具体实施方式
〔第1实施方式〕
(晶体层叠结构体的构成)
图1是第1实施方式所涉及的外延晶片(epitaxial wafer)10的垂直截面图。外延晶片10具有：半导体基板11；以及外延层13，其通过利用HVPE(Halide Vapor PhaseEpitaxy：卤化物气相外延)法进行外延晶体生长而形成在半导体基板11的主面12上。
半导体基板11是包括β-Ga2O3系单晶的基板。在此，β-Ga2O3系单晶是指β-Ga2O3单晶或者以添加有Al、In等元素的β-Ga2O3单晶为母晶的晶体。例如，添加有Al和In的β-Ga2O3单晶的组成由β-(GaxAlyIn(1-x-y))2O3(0<x≤1，0≤y≤1，0<x+y≤1)表示。在添加了Al的情况下，β-Ga2O3单晶的带隙变宽，在添加了In的情况下，其带隙变窄。另外，半导体基板11也可以含有Sn等导电型杂质。
β-Ga2O3系晶体具有属于单斜晶系的β-gallia结构，不含杂质的β-Ga2O3晶体的典型的晶格常数是α＝γ＝90°、β＝103.8°。
半导体基板11例如是通过将利用FZ(Floating Zone：浮区)法、EFG(Edge DefinedFilm Fed Growth：限边馈膜生长)法等熔体生长法培育出的Ga2O3系单晶的块状晶体切片，对表面进行研磨而形成的。
半导体基板11的主面12是与构成半导体基板11的β-Ga2O3系单晶的[100]轴平行的面。这是基于本发明的发明人的如下发现而设定的：在β-Ga2O3系单晶基板的主面的面方位与[100]轴平行时，根据主面与β-Ga2O3系单晶的(100)面所成的角度，能够控制β-Ga2O3系单晶层的通过HVPE法进行外延生长的生长率、β-Ga2O3系单晶层的表面形态(morphology)。
在该主面12与[100]轴平行的半导体基板11中，通过将前往半导体基板11的a轴方向的右旋的旋转方向设为正的角度，而将主面12与构成半导体基板11的β-Ga2O3系单晶的(001)面所成的角度(以下，称为角度θ)设为-30°以上且30°以下，能够提高利用HVPE法的外延层13的生长率。而且，通过将角度θ设为0.3°以上且15°以下或者-15°以上且-0.3°以下，能够进一步提高利用HVPE法的外延层13的生长率。
另外，通过将前往半导体基板11的a轴方向的右旋的旋转方向设为正的角度，而将该角度θ设为30°以上且90°以下或者-150°以上且-90°以下，能够使得由HVPE法形成的外延层13的表面形态良好。
而且，通过将角度θ设为接近60°或者-120°的值，能够使得外延层13的表面形态更为良好。例如，在半导体基板11的平均位错密度为1×104/cm2以下时，将角度θ设定为54.3°以上且65.7°以下或者-125.7°以上且-114.3°以下。另外，在半导体基板11的平均位错密度为1×103/cm2以下时，将角度θ设定为41.6°以上且78.4°以下或者-138.4°以上且-101.6°以下。
此外，β-Ga2O3系单晶由于其对称性，以[100]轴为旋转轴使(001)面向正的方向进行了旋转时一致的面与向负的方向进行了旋转时一致的面是等价的。即，无论上述的角度θ是正是负，主面12的面方位都是等价的。
与半导体基板11同样，外延层13包括β-Ga2O3系单晶。另外，外延层13也可以含有Si等导电型杂质。
(气相生长装置的结构)
以下，对本实施方式所涉及的外延层13的生长所使用的气相生长装置的结构的一例进行说明。
图2是实施方式所涉及的气相生长装置2的垂直截面图。气相生长装置2是HVPE法所用的气相生长装置，具有：反应腔20，其具有第1气体导入口21、第2气体导入口22、第3气体导入口23以及排气口24；以及第1加热单元26和第2加热单元27，其设置在反应腔20的周围，对反应腔20内的规定的区域进行加热。
HVPE法与PLD法等相比，成膜率较高。另外，膜厚的面内分布的均匀性较高，能够生长大口径的膜。因此，适于晶体的大量生产。
反应腔20具有：原料反应区域R1，其中配置容纳有Ga原料的反应容器25，生成镓的原料气体；以及晶体生长区域R2，其中配置半导体基板11，进行外延层13的生长。反应腔20例如包括石英玻璃。
在此，反应容器25例如是石英玻璃，容纳于反应容器25的Ga原料是金属镓。
第1加热单元26和第2加热单元27能够分别对反应腔20的原料反应区域R1和晶体生长区域R2进行加热。第1加热单元26和第2加热单元27例如是电阻加热式或辐射加热式的加热装置。
第1气体导入口21是使用作为惰性气体的载流气体(N2气体、Ar气体或者He气体)将含Cl气体导入反应腔20的原料反应区域R1内用的口，上述含Cl气体是Cl2气体或者HCl气体。
第2气体导入口22是使用作为惰性气体的载流气体(N2气体、Ar气体或者He气体)将作为氧的原料气体的O2气体、H2O气体等含氧气体和用于向外延层13添加Si等掺杂物的氯化物系气体(例如，四氯化硅等)导入反应腔20的晶体生长区域R2用的口。
第3气体导入口23是将作为惰性气体的载流气体(N2气体、Ar气体或者He气体)导入反应腔20的晶体生长区域R2用的口。
(外延层的生长)
以下，对本实施方式所涉及的外延层13的生长工序的一例进行说明。
首先，使用第1加热单元26对反应腔20的原料反应区域R1进行加热，将原料反应区域R1的气氛温度保持在规定的温度。
接着，使用载流气体从第1气体导入口21将含Cl气体导入，在原料反应区域R1中，在上述的气氛温度下使反应容器25内的金属镓与含Cl气体反应，生成氯化镓系气体。
此时，优选上述的原料反应区域R1内的气氛温度是使得通过反应容器25内的金属镓与含Cl气体的反应生成的氯化镓系气体之中GaCl气体的分压成为最高的温度。在此，氯化镓系气体中含有GaCl气体、GaCl2气体、GaCl3气体、(GaCl3)2气体等。
GaCl气体是氯化镓系气体所含有的气体之中能够将Ga2O3晶体的生长驱动力保持至最高温度的气体。为了得到高纯度、高质量的Ga2O3晶体，高生长温度下的生长是有效的，因此，在高温中生成生长驱动力高的GaCl气体的分压高的氯化镓系气体对外延层13的生长来说是优选的
此外，若使外延层13生长时的气氛中含有氢，则外延层13的表面的平坦性和晶体生长驱动力会下降，因此，优选将不含氢的Cl2气体用作含Cl气体。
另外，为了提高氯化镓系气体之中的GaCl气体的分压比，优选在通过第1加热单元26将原料反应区域R1的气氛温度保持在300℃以上的状态下使反应容器25内的金属镓与含Cl气体反应。
另外，例如，在850℃以上的气氛温度下，GaCl气体的分压比会压倒性变高(GaCl气体的平衡分压比GaCl2气体大4个数量级，比GaCl3气体大8个数量级)，因此，GaCl气体以外的气体对Ga2O3晶体的生长几乎没有贡献。
此外，考虑到第1加热单元26的寿命、包括石英玻璃等的反应腔20的耐热性，优选在将原料反应区域R1的气氛温度保持在1000℃以下的状态下使反应容器25内的金属镓与含Cl气体反应。
接着，在晶体生长区域R2中，将在原料反应区域R1中生成的氯化镓系气体与从第2气体导入口22导入的含氧气体混合，将半导体基板11暴露于该混合气体，在半导体基板11上使外延层13进行外延生长。此时，将容纳反应腔20的炉内的晶体生长区域R2的压力保持在例如1atm。
在此，在形成含有Si、Al等添加元素的外延层13的情况时，通过气体导入口22，将添加元素的原料气体(例如，四氯化硅(SiCl4)等的氯化物系气体)也与氯化镓系气体及含氧气体一起导入晶体生长区域R2。
此外，若使外延层13生长时的气氛中含有氢，则外延层13的表面的平坦性和晶体生长驱动力会下降，因此优选将不含氢的O2气体用作含氧气体。
另外，为了抑制GaCl气体的平衡分压的上升，使外延层13高效地生长，优选在晶体生长区域R2中的O2气体的供应分压与GaCl气体的供应分压之比为0.5以上的状态下使外延层13生长。
另外，为了生长高质量的外延层13，优选将生长温度设为900℃以上。
此外，外延层13例如含有5×1016(atoms/cm3)以下的Cl。这是由于外延层13是通过使用含Cl气体的HVPE法形成的。通常，在通过HVPE法以外的方法形成Ga2O3单晶膜的情况时，不使用含Cl气体，因此，Ga2O3单晶膜中不会含有Cl，至少不会含有1×1016(atoms/cm3)以上的Cl。
(外延层的表面形态的评价)
以下，示出主面12与构成半导体基板11的β-Ga2O3单晶的(001)面所成的角度θ和外延层13的表面形态之间的关系的评价结果。
图3A～3D、图4A～4D、图5A～5C是通过光学显微镜观察的外延层13的表面的观察图像。在各图的左上，示出有每个外延层13的基底即半导体基板11的角度θ的值。
图3A～3D、图4A～4D、图5A～5C所示的外延层13是在包括β-Ga2O3单晶的半导体基板11上生长的包括β-Ga2O3单晶的层。
图3A～3D、图4A～4D、图5A～5C示出：角度θ从0°越接近90°，出现在外延层13的表面上的V字状的槽的长度越短，表面形态越良好。
在此，使用图6的(a)、(b)来说明致使外延层13的表面形态劣化的V字状的槽。
图6的(a)是通过光学显微镜观察的外延层13的表面的观察图像，图6的(b)是图6的(a)的切断线A-A处的外延层13的垂直截面的示意图。图6的(b)中的“L”、“T”分别表示V字槽的长度、外延层13的厚度(V字槽的深度)。此外，图6的(a)所示的半导体基板11的角度θ为大约+0.75°。
可以认为V字槽是由于半导体基板11的位错传播到外延层13而形成的。本申请的发明人发现，成为外延层13的V字槽的产生起点的、半导体基板11的位错的位错线15出现在使[010]轴向前往半导体基板11的a轴方向的左旋的旋转方向(图6的(b)中的逆时针方向)旋转了大约60°的位置。
图7A、7B分别是外延晶片10的上表面和垂直截面的扫描透射电子显微镜(STEM)的亮视场像。图7A、7B所示的半导体基板11的角度θ为大约-0.8°。在这些图像中，能够确认到半导体基板11中的位错线15。
此外，如后所述，V字槽的底部的直线14与半导体基板11的主面12所成的角度等于角度θ。图7A所示的外延晶片10中的角度θ小至-0.8°，在放大倍率较大的图7B的STEM像中，V字槽的底部的直线14看上去与主面12是一致的。另外，如图6的(b)所示，V字槽的侧面大致垂直于主面12，但在主面12附近的非常薄的区域中有时会倾斜。图7A所示的半导体基板11和外延层13为了进行STEM观察而被加工得较薄，图7A中示出了主面12附近的倾斜的V字槽的侧面。
通过将角度θ设定为60°，半导体基板11的位错线15成为与主面12平行，主面12不出现位错。因此，几乎不会发生位错从半导体基板11向外延层13的传播。另外，在角度θ为-120°时，位错线15也与主面12平行，因此V字槽的长度L大致为0。
另外，即使位错线15不是与主面12完全平行，也会是越接近平行，则出现在主面12上的位错(出现在主面12与位错线15的交点)的间隔越大。
图8A、8B是示出位错线15与主面12所成的角度φ和出现在主面12上的位错的间隔D2之间的关系的概念图。在该概念图中，假设位错线15是按固定的间隔排列的。
若将位错线15的间隔设为D1，则出现在主面12上的位错的间隔D2与D1/sinφ相等。因此，若使间隔D1固定而使角度φ变化，则在φ＝90°时(角度θ为大约150°或者-30°时)位错线15变为与主面12垂直，间隔D2变为与间隔D1相等，因此成为最小。并且，角度φ越接近0°(角度θ大约60°或者-120°)，则位错线15越接近与主面12平行，间隔D2越增加。
例如，若设半导体基板11的平均位错密度为1×104/cm2，则位错线15的间隔D1的平均值为100μm。在该情况下，若φ的绝对值小于大约5.7°，则出现在主面12上的位错的间隔D2会大于1000μm。即，出现在主面12上的位错的平均个数不到1个/mm2。
以下的表1，示出出现在主面12上的位错的平均个数不到1个/mm2时的半导体基板11的平均位错密度与角度φ之间的关系。
[表1]
由于角度θ为大约60°或者-120°时，φ＝0°，因此，根据表1，在半导体基板11的平均位错密度为1×105/cm2以下时，通过将角度θ设定为58.2°以上且61.8°以下或者-121.8°以上且-118.2°以下，能够使出现在主面12上的位错的平均个数不到1个/mm2。
另外，在半导体基板11的平均位错密度为1×104/cm2以下时，通过将角度θ设定为54.3°以上且65.7°以下或者-125.7°以上且-114.3°以下，能够使出现在主面12上的位错的平均个数不到1个/mm2。
另外，在半导体基板11的平均位错密度为1×103/cm2以下时，通过将角度θ设定为41.6°以上且78.4°以下或者-138.4°以上且-101.6°以下，能够使出现在主面12上的位错的平均个数不到1个/mm2。
另外，在半导体基板11的平均位错密度为1×102/cm2以下时，通过将角度θ设定为-30°、150°以外，能够使出现在主面12上的位错的平均个数不到1个/mm2。
另外，V字槽的底部的直线14是与构成半导体基板11的β-Ga2O3单晶的[010]轴平行的。图6的(b)的截面是与构成半导体基板11的β-Ga2O3系单晶的b轴平行的，因此，出现在该截面上的半导体基板11的(001)面与[010]轴一致。因此，如图6的(b)所示，半导体基板11的主面12与[010]轴所成的角度θ等于主面12与(001)面所成的角(V字槽的底部的直线14与主面12所成的角)。因此，在计算上，角度θ越接近90°，则V字槽的长度L越短。
图9是绘制出表示以前往半导体基板11的a轴方向的右旋的旋转方向为正的角度θ与V字槽的长度L的关系的数据的坐标图。图9的纵轴的V字槽的长度L是将外延层13的厚度T设为10μm时通过算式L＝T/tanθ算出的计算值。
根据图9所示的曲线，随着θ远离0°，V字槽的长度L急剧下降，且在30°附近，曲率大致变为0，V字槽的长度L的减少变平缓。因此，为了减小V字槽的长度L，优选角度θ为30°以上且90°以下以及与其等价的-150°以上且-90°以下。
下面的表2示出以前往半导体基板11的a轴方向的右旋的旋转方向为正的角度θ与V字槽的长度L的实测值及计算值之间的关系。
[表2]
表2所示的V字槽的长度L的实测值之中，角度θ为60°时的值大致为0，这是由于：如上所述，位错线15变为与主面12平行，主面12不出现位错，因而位错不会传播至外延层13。计算值是在假定为位错已传播至外延层13的基础上通过计算得出的，因此不会为0。
另外，角度θ为45°、75°时的V字槽的长度L的实测值小于计算值并大致为0，这是由于：在V字槽的长度L小于外延层13的厚度T的情况下，在生长过程中生长晶体被埋入V字槽中而致使槽变浅，长度L短至无法通过光学显微镜进行计测的程度。当长度L为大约0.5μm以下时，就难以通过光学显微镜进行判别。另外，角度θ为-135°、-105°时，V字槽的长度L也短至无法通过光学显微镜进行计测的程度，实测值大致为0。
另外，角度θ为90°时的V字槽的长度L的实测值也大致为0，可以认为这是由于：半导体基板11的[010]轴变为与主面12垂直，因而V字槽的底部的直线14变为与主面12垂直。另外，角度θ为-90°时，半导体基板11的[010]轴也变为与主面12垂直，因此V字槽的长度L的实测值大致为0。
通过这样将角度θ设定为45°以上且90°以下或者-135°以上且-90°以下，能够使得V字槽的长度L短至难以通过光学显微镜进行观测的程度。
另外，根据表2，在角度θ小(θ＝0.06、0.33)时，V字槽的长度L的实测值小于计算值，这是由于：在外延层13的生长过程中，V字槽中被埋入生长晶体而变浅了。
从L的实测值通过计算求出的θ＝0.06、0.33时的V字槽的深度(从外延层13的表面到V字槽的最下部的长度)的值分别为0.52μm、2.01μm，小于表2所示的外延层13的厚度。这表示：在θ＝0.06、0.33时，V字槽在晶体生长过程中被埋入了。
图10A～10F是示出使角度θ向正的方向(前往半导体基板11的a轴方向的右旋的旋转方向)增加时的V字槽的形状的变化的示意图。
图11A～11F是示出使角度θ向负的方向(前往半导体基板11的a轴方向的左旋的旋转方向)增加时的V字槽的形状的变化的示意图。
图10A和图11A表示出V字槽浅且其最下部与半导体基板11的主面12分离的状态。如上所述，角度θ为大于0°且0.33°以下的情况以及角度θ为小于0°且-0.33°以上的情况下的状态属于该图10A和图11A所示的状态。因此，通过对外延层13的表面实施CMP(ChemicalMechanical Polishing：化学机械抛光)等研磨处理，能够将V字槽除去。另一方面，在V字槽的最下部到达了半导体基板11的主面12的情况下，无法保留外延层13的一部分而将V字槽除去。
此外，在θ＝0°时，V字槽的底部的直线14变为与主面12平行，因此，V字槽的长度L会非常大(理论上为无限大)。该情况下的V字槽也是在外延层13的生长过程中被埋入生长晶体而变浅。
另外，如上所述，在V字槽的长度L小于外延层13的厚度T的情况下，在生长过程中生长晶体被埋入V字槽而致使槽变浅。即，在角度θ为大于45°且90°以下的情况下以及角度θ为小于-45°且-90°以上的情况下，V字槽变浅。因此，图10D、10F以及图11D所示的V字槽由于被埋入生长晶体而变浅了，其最下部与半导体基板11的主面12是分离的。
因此，在角度θ为-0.33°以上且0.33°以下的情况下、角度θ为大于45°且90°以下的情况下、或者角度θ为小于-45°且-90°以上的情况下，通过对外延层13的表面实施研磨处理，能够将V字槽除去。
图12A、12B是角度θ为0.06°的半导体基板11上的外延层13的表面的通过光学显微镜观察的观察图像，图12A是CMP前的图像，图12B是CMP后的图像。图12A、12B示出：在保留了外延层13的一部分的状态下，除去了V字槽。
此外，在半导体基板11和外延层13分别包括β-Ga2O3单晶以外的β-Ga2O3系单晶的情况下，也能得到同样的评价结果。
(外延层的生长率的评价)
下面的表3示出从β-Ga2O3基板的主面的(001)面向[100]轴方向和[010]轴方向的偏移角度与利用HVPE法的β-Ga2O3基板上的β-Ga2O3层的生长率之间的关系。
[表3]
表3例如示出：以从(001)面向[100]轴方向倾斜了-0.04°且向[010]轴方向倾斜了0.78°的面为主面的β-Ga2O3基板上的β-Ga2O3层的生长率为6.0μm/h。
图13A是绘制出表示表3所示的从(001)面向[100]轴方向的偏移角度与β-Ga2O3层的生长率之间的关系的数据的坐标图。图8B是绘制出表示表3所示的从(001)面向[010]轴方向的偏移角度与β-Ga2O3层的生长率之间的关系的数据的坐标图。
如图13A所示，从(001)面向[100]轴方向的偏移角度与生长率之间的关系没有规则性，生长率对向[100]轴方向的偏移角度的明确的依赖性未得以确认。
另一方面，如图13B所示，在从(001)面向[010]轴方向的偏移角度与生长率之间的关系中，偏移角度为0°附近时生长率最低，随着远离0°，生长率增加。
下面的表4示出包括β-Ga2O3单晶的半导体基板11的角度θ即从(001)面向[010]轴方向的偏移角度与包括β-Ga2O3单晶的外延层13的生长率之间的关系。
[表4]
图14A是绘制出表示表4所示的角度θ与外延层13的生长率之间的关系的数据的坐标图。图14B是将图14A的0°≤θ≤5.5°的范围放大的坐标图。
如图14A、14B所示，外延层13的生长率在角度θ为0°以上且30°以下时比较高(2.5μm/h以上)，在角度θ为0.3°以上且15°以下时特别高(4.0μm/h以上)。另外，由于构成半导体基板11的β-Ga2O3系单晶的对称性，角度θ为负时的θ的绝对值与外延层13的生长率之间的关系和角度θ为正时θ与外延层13的生长率之间的关系是相同的。因此可以说，在角度θ为-30°以上且30°以下时外延层13的生长率比较高，在角度θ为0.3°以上且15°以下或者-15°以上且-0.3°以下时特别高。
此外，在半导体基板11和外延层13分别包括β-Ga2O3单晶以外的β-Ga2O3系单晶的情况下，也能得到同样的表示角度θ与外延层13的生长率之间的关系的评价结果。
〔第2实施方式〕
第2实施方式是关于包含第1实施方式所涉及的外延晶片10的半导体元件的实施方式。作为该半导体元件的一例，对具有MESFET(Metal Semiconductor Field EffectTransistor：金属半导体场效应晶体管)结构的横型晶体管进行说明。
(半导体元件的结构)
图15是第2实施方式所涉及的横型晶体管40的垂直截面图。横型晶体管40包含：形成在半导体基板11上的外延层13；以及外延层13上的栅极电极41、源极电极42及漏极电极43。栅极电极41配置在源极电极42与漏极电极43之间。
源极电极42及漏极电极43与外延层13的上表面(与半导体基板11接触的面的相反侧的面)接触而形成欧姆接合。另外，栅极电极41与外延层13的上表面接触而形成肖特基接合，在外延层13中的栅极电极41下形成耗尽层。根据该耗尽区域的厚度，横型晶体管40作为常截止型的晶体管或者常导通型的晶体管发挥功能。
半导体基板11包括含有Mg、Be、Zn、Fe等p型掺杂物的Ga2O3系晶体，具有高电阻。
外延层13含有Si、Sn等n型掺杂物。与源极电极42及漏极电极43的接触部附近的n型掺杂物的浓度高于其它部分的n型掺杂物的浓度。外延层13的厚度例如为0.1～1μm。
栅极电极41、源极电极42以及漏极电极43例如包括：Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等金属；含有这些金属之中的2种以上金属的合金；ITO等导电性化合物；或者导电性聚合物。作为导电性聚合物，使用对聚噻吩衍生物(PEDOT：聚(3、4)-乙烯二氧噻吩)掺杂了聚苯乙烯磺酸(PSS)而成的物质、对聚吡咯衍生物掺杂了TCNA而成的物质等。另外，栅极电极41也可以具有包括2种不同金属的2层结构，例如Al/Ti、Au/Ni、Au/Co。
在横型晶体管40中，通过对施加到栅极电极41的偏置电压进行控制，能够使外延层13内的栅极电极41下的耗尽层的厚度变化，控制漏极电流。
上述的横型晶体管40是包含第1实施方式所涉及的外延晶片10的半导体元件的一例，除此之外，还能使用外延晶片10制造各种半导体元件。
例如，能够制造将外延层13用作沟道层的MISFET(Metal InsulatorSemiconductor Field Effect Transistor：金属绝缘体半导体场效应晶体管)或HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)、欧姆电极和肖特基电极分别连接到半导体基板11和外延层13的肖特基二极管等。根据要制造的半导体元件的种类，适当设定半导体基板11和外延层13所含的掺杂物的种类、浓度。
在包含横型晶体管40的半导体元件的制造中，使用外延层13的不存在V字状的槽的区域和形成在该区域上的晶体层。即，外延层13的表面形态越优异，则从1枚晶片可得到的半导体元件的数量越增加。
(实施方式的效果)
根据上述实施方式，通过将半导体基板11的角度θ设为0°以上且30°以下，更优选地设为0.3°以上且15°以下，能够进一步提高利用HVPE法的外延层13的生长率。由此，能够效率良好地形成外延层13。另外，通过使外延层13以高的生长率生长，能够抑制杂质从半导体基板11的扩散，提高质量。
另外，通过将半导体基板11的角度θ设为30°以上且90°以下，能够使得由HVPE法形成的外延层13的表面形态良好。由此，外延层13的能够用于形成半导体元件的面积增加，能够提高半导体元件的制造成品率。
以上说明了本发明的实施方式，但本发明不限于上述实施方式，能在不脱离发明的主旨的范围内进行各种变形实施。
另外，上面所述的实施方式并不限定权利要求书所涉及的发明。另外，应当注意，实施方式中所说明的特征的所有组合对用于解决发明的问题的方案来说并非都是必须的
工业上的可利用性
提供一种能够通过HVPE法以高的生长率生长包括β-Ga2O3系单晶的外延层或者能够生长表面形态良好的包括β-Ga2O3系单晶的外延层的、包括β-Ga2O3系单晶的半导体基板、具有该半导体基板和外延层的外延晶片及其外延晶片的制造方法。
附图标记说明
10…外延晶片，11…半导体基板，12…主面，13…外延层。

Claims (16)

1.一种半导体基板，被用作通过HVPE法进行外延晶体生长用的基底基板，其特征在于，
包括β-Ga2O3系单晶，以与β-Ga2O3系单晶的[100]轴平行的面为主面。
2.根据权利要求1所述的半导体基板，
以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为30°以上且90°以下或者-150°以上且-90°以下。
3.根据权利要求2所述的半导体基板，
上述半导体基板的平均位错密度为1×104/cm2以下，
上述角度θ为54.3°以上且65.7°以下或者-125.7°以上且-114.3°以下。
4.根据权利要求2所述的半导体基板，
上述半导体基板的平均位错密度为1×103/cm2以下，
上述角度θ为41.6°以上且78.4°以下或者-138.4°以上且-101.6°以下。
5.根据权利要求1所述的半导体基板，
以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为-0.33°以上且0.33°以下、大于45°且90°以下或者小于-45°且-90°以上。
6.根据权利要求1所述的半导体基板，
以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为-30°以上且30°以下。
7.根据权利要求6所述的半导体基板，
上述角度θ为0.3°以上且15°以下或者-15°以上且-0.3°以下。
8.一种外延晶片，具有：
权利要求1～7中的任意一项所述的上述半导体基板；以及
外延层，其通过利用HVPE法进行外延晶体生长而形成在上述半导体基板的上述主面上，包括β-Ga2O3系单晶。
9.一种外延晶片的制造方法，包含如下工序：
在包括β-Ga2O3系单晶并以与β-Ga2O3系单晶的[100]轴平行的面为主面的半导体基板上，使包括β-Ga2O3系单晶的外延层通过HVPE法进行外延生长。
10.根据权利要求9所述的外延晶片的制造方法，
以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为30°以上且90°以下或者-150°以上且-90°以下。
11.根据权利要求10所述的外延晶片的制造方法，
上述半导体基板的平均位错密度为1×104/cm2以下，
上述角度θ为54.3°以上且65.7°以下或者-125.7°以上且-114.3°以下。
12.根据权利要求10所述的外延晶片的制造方法，
上述半导体基板的平均位错密度为1×103/cm2以下，
上述角度θ为41.6°以上且78.4°以下或者-138.4°以上且-101.6°以下。
13.根据权利要求9所述的外延晶片的制造方法，
以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为-0.33°以上且0.33°以下、大于45°且90°以下或者小于-45°且-90°以上。
14.根据权利要求9所述的外延晶片的制造方法，
上述外延层的生长率为2.5μm/h以上。
15.根据权利要求14所述的外延晶片的制造方法，
以前往a轴方向的右旋的旋转方向为正的角度的、上述主面与β-Ga2O3系单晶的(001)面所成的角度θ为-30°以上且30°以下。
16.根据权利要求15所述的外延晶片的制造方法，
上述角度θ为0.3°以上且15°以下或者-15°以上且-0.3°以下。
CN201680073555.6A 2015-12-16 2016-11-16 半导体基板、以及外延晶片及其制造方法 Active CN108368641B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015245570A JP6744523B2 (ja) 2015-12-16 2015-12-16 半導体基板、並びにエピタキシャルウエハ及びその製造方法
JP2015-245570 2015-12-16
PCT/JP2016/083986 WO2017104341A1 (ja) 2015-12-16 2016-11-16 半導体基板、並びにエピタキシャルウエハ及びその製造方法

Publications (2)

Publication Number Publication Date
CN108368641A true CN108368641A (zh) 2018-08-03
CN108368641B CN108368641B (zh) 2021-04-27

Family

ID=59056523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680073555.6A Active CN108368641B (zh) 2015-12-16 2016-11-16 半导体基板、以及外延晶片及其制造方法

Country Status (6)

Country Link
US (1) US10985016B2 (zh)
EP (1) EP3396030A4 (zh)
JP (1) JP6744523B2 (zh)
CN (1) CN108368641B (zh)
TW (1) TWI625767B (zh)
WO (1) WO2017104341A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110836330A (zh) * 2018-08-15 2020-02-25 北京北方华创微电子装备有限公司 含氯化合物的输送方法及装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987257B (zh) * 2018-07-12 2021-03-30 南京南大光电工程研究院有限公司 利用卤化物气相外延法在Si衬底上生长Ga2O3薄膜的方法
JP7540187B2 (ja) 2020-04-07 2024-08-27 トヨタ自動車株式会社 酸化ガリウム半導体の製造方法
JP2022148550A (ja) * 2021-03-24 2022-10-06 Tdk株式会社 酸化ガリウム基板の分割方法
JP7083139B1 (ja) 2021-08-06 2022-06-10 株式会社タムラ製作所 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法
WO2023032140A1 (ja) * 2021-09-03 2023-03-09 三菱電機株式会社 結晶積層構造体、半導体装置、及び、結晶積層構造体の製造方法
KR20240045295A (ko) 2021-11-01 2024-04-05 미츠비시 가스 가가쿠 가부시키가이샤 β-Ga2O3/β-Ga2O3 적층체의 제조 방법
KR102546042B1 (ko) 2021-12-22 2023-06-22 주식회사루미지엔테크 HVPE법에 따른 Ga2O3 결정막 증착방법, 증착장치 및 이를 사용한 Ga2O3 결정막 증착 기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1754013A (zh) * 2003-02-24 2006-03-29 学校法人早稻田大学 β－Ga2O3单晶生长方法、薄膜单晶生长方法、Ga2O3发光器件及其制造方法
CN103781948A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 晶体层叠结构体及其制造方法
CN103781947A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 外延生长用基板和晶体层叠结构体
CN104364883A (zh) * 2012-06-01 2015-02-18 株式会社田村制作所 半导体层叠结构体和半导体元件
TW201522680A (zh) * 2013-09-30 2015-06-16 Tamura Seisakusho Kk β－ＧａＯ系單晶膜的成長方法及結晶積層構造體
CN104726935A (zh) * 2013-12-24 2015-06-24 株式会社田村制作所 Ga2O3系晶体膜的成膜方法和晶体层叠结构体
WO2015170774A1 (ja) * 2014-05-09 2015-11-12 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4462289B2 (ja) * 2007-05-18 2010-05-12 ソニー株式会社 半導体層の成長方法および半導体発光素子の製造方法
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP6013383B2 (ja) 2014-02-28 2016-10-25 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1754013A (zh) * 2003-02-24 2006-03-29 学校法人早稻田大学 β－Ga2O3单晶生长方法、薄膜单晶生长方法、Ga2O3发光器件及其制造方法
CN103781948A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 晶体层叠结构体及其制造方法
CN103781947A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 外延生长用基板和晶体层叠结构体
CN104364883A (zh) * 2012-06-01 2015-02-18 株式会社田村制作所 半导体层叠结构体和半导体元件
TW201522680A (zh) * 2013-09-30 2015-06-16 Tamura Seisakusho Kk β－ＧａＯ系單晶膜的成長方法及結晶積層構造體
CN104726935A (zh) * 2013-12-24 2015-06-24 株式会社田村制作所 Ga2O3系晶体膜的成膜方法和晶体层叠结构体
WO2015170774A1 (ja) * 2014-05-09 2015-11-12 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110836330A (zh) * 2018-08-15 2020-02-25 北京北方华创微电子装备有限公司 含氯化合物的输送方法及装置
CN110836330B (zh) * 2018-08-15 2022-05-27 北京北方华创微电子装备有限公司 含氯化合物的输送方法及装置

Also Published As

Publication number Publication date
EP3396030A1 (en) 2018-10-31
EP3396030A4 (en) 2019-07-24
US20200243332A1 (en) 2020-07-30
TW201730931A (zh) 2017-09-01
JP6744523B2 (ja) 2020-08-19
CN108368641B (zh) 2021-04-27
US10985016B2 (en) 2021-04-20
WO2017104341A1 (ja) 2017-06-22
JP2017109902A (ja) 2017-06-22
TWI625767B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN108368641A (zh) 半导体基板、以及外延晶片及其制造方法
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
Baldini et al. Recent progress in the growth of β-Ga2O3 for power electronics applications
JP6422159B2 (ja) α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP5018423B2 (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
CN103781948B (zh) 晶体层叠结构体及其制造方法
CN110071170B (zh) 晶体层叠结构体
JP6436538B2 (ja) ε−Ｇａ２Ｏ３単結晶、ε−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
US8536582B2 (en) Stable power devices on low-angle off-cut silicon carbide crystals
CN107534062B (zh) 高耐压肖特基势垒二极管
CN106471163B (zh) 半导体衬底、外延片及其制造方法
CN112309832B (zh) 可转移氧化镓单晶薄膜的制备方法
CN109563641A (zh) GaN结晶生长方法和C面GaN基板
JP7523072B2 (ja) ＧａＮ結晶および基板
JP2019048766A (ja) α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP2020073424A (ja) α−Ｇａ２Ｏ３単結晶、その製造装置、および、それを用いた半導体素子
JP2024121016A (ja) ＧａＮ結晶および基板
JP2022047720A (ja) 結晶膜の成長方法および結晶性酸化物膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant