JP6744523B2 - 半導体基板、並びにエピタキシャルウエハ及びその製造方法 - Google Patents

半導体基板、並びにエピタキシャルウエハ及びその製造方法 Download PDF

Info

Publication number
JP6744523B2
JP6744523B2 JP2015245570A JP2015245570A JP6744523B2 JP 6744523 B2 JP6744523 B2 JP 6744523B2 JP 2015245570 A JP2015245570 A JP 2015245570A JP 2015245570 A JP2015245570 A JP 2015245570A JP 6744523 B2 JP6744523 B2 JP 6744523B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
single crystal
angle
less
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015245570A
Other languages
English (en)
Other versions
JP2017109902A (ja
Inventor
後藤　健
健 後藤
熊谷　義直
義直 熊谷
尚 村上
尚 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Tamura Corp
Original Assignee
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY, Tamura Corp filed Critical NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Priority to JP2015245570A priority Critical patent/JP6744523B2/ja
Priority to PCT/JP2016/083986 priority patent/WO2017104341A1/ja
Priority to EP16875325.9A priority patent/EP3396030A4/en
Priority to US16/061,486 priority patent/US10985016B2/en
Priority to CN201680073555.6A priority patent/CN108368641B/zh
Priority to TW105139624A priority patent/TWI625767B/zh
Publication of JP2017109902A publication Critical patent/JP2017109902A/ja
Application granted granted Critical
Publication of JP6744523B2 publication Critical patent/JP6744523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体基板、並びにエピタキシャルウエハ及びその製造方法に関する。
従来、β−Ｇａ２Ｏ３系基板上に、ＭＢＥ（Molecular Beam Epitaxy）法によるエピタキシャル結晶成長によりβ−Ｇａ２Ｏ３単結晶膜を形成する技術が知られている（例えば、特許文献１参照）。
特許文献１によれば、β−Ｇａ２Ｏ３系基板の主面の面方位を所定の面方位とすることにより、ＭＢＥ法により、β−Ｇａ２Ｏ３単結晶膜を高い成長レートで成長させることができる。
国際公開第２０１３／０３５４６４号
本発明の目的の１つは、ＨＶＰＥ法によりβ−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層を高い成長レートで成長させることができる、β−Ｇａ２Ｏ３系単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供することにある。
また、本発明の他の目的は、ＨＶＰＥ法により表面モフォロジーの良好なβ−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層を成長させることができる、β−Ｇａ２Ｏ３系単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供することにある。
本発明の一態様は、上記目的を達成するために、下記［１］〜［７］の半導体基板、［８］のエピタキシャルウエハ、又は［９］〜［１６］のエピタキシャルウエハの製造方法を提供する。
［１］ＨＶＰＥ法によるエピタキシャル結晶成長用の下地基板として用いられる半導体基板であって、β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［１００］軸に平行な面を主面とする、半導体基板。
［２］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ２Ｏ３系単結晶の（００１）面とのなす角度θが、３０°以上９０°以下又は−１５０°以上−９０°以下である、前記［１］に記載の半導体基板。
［３］前記半導体基板の平均転位密度が１×１０４／ｃｍ２以下であり、前記角度θが、５４．３°以上６５．７°以下、又は−１２５．７°以上−１１４．３°以下である、前記［２］に記載の半導体基板。
［４］前記半導体基板の平均転位密度が１×１０３／ｃｍ２以下であり、前記角度θが、４１．６°以上７８．４°以下、又は−１３８．４°以上−１０１．６°以下である、前記［２］に記載の半導体基板。
［５］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ２Ｏ３系単結晶の（００１）面とのなす角度θが−０．３３°以上０．３３°以下、４５°より大きく９０°以下、又は−４５°より小さく−９０°以上である、前記［１］に記載の半導体基板。
［６］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ２Ｏ３系単結晶の（００１）面とのなす角度θが、−３０°以上３０°以下である、前記［１］に記載の半導体基板。
［７］前記角度θが、０．３°以上１５°以下又は−１５°以上−０．３°以下である、前記［６］に記載の半導体基板。
［８］前記［１］〜［７］のいずれか１項に記載の前記半導体基板と、前記半導体基板の前記主面上にＨＶＰＥ法によるエピタキシャル結晶成長により形成された、β−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層と、を有するエピタキシャルウエハ。
［９］β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［１００］軸に平行な面を主面とする半導体基板上に、β−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層をＨＶＰＥ法によりエピタキシャル成長させる工程を含む、エピタキシャルウエハの製造方法。
［１０］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ２Ｏ３系単結晶の（００１）面とのなす角度θが、３０°以上９０°以下又は−１５０°以上−９０°以下である、前記［９］に記載のエピタキシャルウエハの製造方法。
［１１］前記半導体基板の平均転位密度が１×１０４／ｃｍ２以下であり、前記角度θが、５４．３°以上６５．７°以下、又は−１２５．７°以上−１１４．３°以下である、前記［１０］に記載のエピタキシャルウエハの製造方法。
［１２］前記半導体基板の平均転位密度が１×１０３／ｃｍ２以下であり、前記角度θが、４１．６°以上７８．４°以下、又は−１３８．４°以上−１０１．６°以下である、前記［１０］に記載のエピタキシャルウエハの製造方法。
［１３］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ２Ｏ３系単結晶の（００１）面とのなす角度θが−０．３３°以上０．３３°以下、４５°より大きく９０°以下、又は−４５°より小さく−９０°以上である、前記［９］に記載のエピタキシャルウエハの製造方法。
［１４］前記エピタキシャル層の成長レートが２．５μｍ／ｈ以上である、前記［９］に記載のエピタキシャルウエハの製造方法。
［１５］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ２Ｏ３系単結晶の（００１）面とのなす角度θが、−３０°以上３０°以下である、前記［７］に記載のエピタキシャルウエハの製造方法。
［１６］前記角度θが、０．３°以上１５°以下又は−１５°以上−０．３°以下である、前記［８］に記載のエピタキシャルウエハの製造方法。
本発明によれば、ＨＶＰＥ法によりβ−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層を高い成長レートで成長させることができる、β−Ｇａ２Ｏ３系単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供することができる。
また、本発明によれば、ＨＶＰＥ法により表面モフォロジーの良好なβ−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層を成長させることができる、β−Ｇａ２Ｏ３系単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供することができる。
図１は、第１の実施の形態に係るエピタキシャルウエハの垂直断面図である。 図２は、実施の形態に係る気相成長装置の垂直断面図である。 図３（ａ）〜（ｄ）は、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図４（ａ）〜（ｄ）は、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図５（ａ）〜（ｃ）は、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図６（ａ）は、光学顕微鏡によるエピタキシャル層の表面の観察画像であり、図６（ｂ）は、図６（ａ）の切断線Ａ−Ａにおけるエピタキシャル層の垂直断面の模式図である。 図７（ａ）、（ｂ）は、それぞれエピタキシャルウエハの上面及び垂直断面の走査透過電子顕微鏡（ＳＴＥＭ）の明視野像である。 図８（ａ）、（ｂ）は、転位線と主面のなす角度φと主面に現れる転位の間隔Ｄ２との関係を示す概念図である。 図９は、角度θとＶ字溝の長さＬの計算値との関係を表すデータをプロットしたグラフである。 図１０（ａ）〜（ｆ）は、角度θを正の方向（半導体基板のａ軸方向へ進む右ねじの回転方向）へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１１（ａ）〜（ｆ）は、角度θを負の方向（半導体基板のａ軸方向へ進む左ねじの回転方向）へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１２（ａ）、（ｂ）は、角度θが０．０６°である半導体基板上のエピタキシャル層の表面の光学顕微鏡による観察画像であり、図１２（ａ）がＣＭＰ前の画像、図１２（ｂ）がＣＭＰ後の画像である。 図１３（ａ）は、表３に示される（００１）面からの［１００］軸方向へのオフセット角度と、β−Ｇａ２Ｏ３層の成長レートとの関係を表すデータをプロットしたグラフである。図１３（ｂ）は、表３に示される（００１）面からの［０１０］軸方向へのオフセット角度と、β−Ｇａ２Ｏ３層の成長レートとの関係を表すデータをプロットしたグラフである。 図１４（ａ）は、表４に示される角度θとエピタキシャル層の成長レートとの関係を表すデータをプロットしたグラフである。図１４（ｂ）は、図１４（ａ）の０°≦θ≦５．５°の範囲を拡大したグラフである。 図１５は、第２の実施の形態に係る横型トランジスタの垂直断面図である。
〔第１の実施の形態〕
（結晶積層構造体の構成）
図１は、第１の実施の形態に係るエピタキシャルウエハ１０の垂直断面図である。エピタキシャルウエハ１０は、半導体基板１１と、半導体基板１１の主面１２上にＨＶＰＥ（Halide Vapor Phase Epitaxy）法によるエピタキシャル結晶成長により形成されたエピタキシャル層１３を有する。
半導体基板１１は、β−Ｇａ２Ｏ３系単結晶からなる基板である。ここで、β−Ｇａ２Ｏ３系単結晶とは、β−Ｇａ２Ｏ３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたβ−Ｇａ２Ｏ３単結晶を母結晶とする結晶をいう。例えば、Ａｌ及びＩｎが添加されたβ−Ｇａ２Ｏ３単結晶の組成は、β−（ＧａｘＡｌｙＩｎ（１−ｘ−ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）で表される。Ａｌを添加した場合にはβ−Ｇａ２Ｏ３単結晶のバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。また、半導体基板１１は、Ｓｎ等の導電型不純物を含んでもよい。
β−Ｇａ２Ｏ３系結晶は単斜晶系に属するβ−ガリア構造を有し、不純物を含まないβ−Ｇａ２Ｏ３結晶の典型的な格子定数はａ０＝１２．２３Å、ｂ０＝３．０４Å、ｃ０＝５．８０Å、α＝γ＝９０°、β＝１０３．８°である。
半導体基板１１は、例えば、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法等の融液成長法により育成したＧａ２Ｏ３系単結晶のバルク結晶をスライスし、表面を研磨することにより形成される。
半導体基板１１の主面１２は、半導体基板１１を構成するβ−Ｇａ２Ｏ３系単結晶の［１００］軸に平行な面である。これは、β−Ｇａ２Ｏ３系単結晶基板の主面の面方位が［１００］軸に平行であるときに、主面とβ−Ｇａ２Ｏ３系単結晶の（１００）面とのなす角度により、β−Ｇａ２Ｏ３系単結晶層のＨＶＰＥ法によるエピタキシャル成長のレートやβ−Ｇａ２Ｏ３系単結晶層の表面モフォロジーを制御できるという本発明者らの発見に基づいて設定されたものである。
この主面１２が［１００］軸に平行な半導体基板１１において、主面１２と、半導体基板１１を構成するβ−Ｇａ２Ｏ３系単結晶の（００１）面とのなす角度（以下、角度θと呼ぶ）を半導体基板１１のａ軸方向へ進む右ねじの回転方向を正の角度として、−３０°以上３０°以下とすることにより、ＨＶＰＥ法によるエピタキシャル層１３の成長レートを高くすることができる。さらに、角度θを０．３°以上１５°以下又は−１５°以上−０．３°以下とすることにより、ＨＶＰＥ法によるエピタキシャル層１３の成長レートをより高くすることができる。
また、この角度θを半導体基板１１のａ軸方向へ進む右ねじの回転方向を正の角度として、３０°以上９０°以下又は−１５０°以上−９０°以下とすることにより、ＨＶＰＥ法により形成されるエピタキシャル層１３の表面モフォロジーを良好にすることができる。
さらに、角度θを６０°又は−１２０°に近い値に設定することにより、エピタキシャル層１３の表面モフォロジーをより良好にすることができる。例えば、半導体基板１１の平均転位密度が１×１０４／ｃｍ２以下であるときは、角度θを５４．３°以上６５．７°以下、又は−１２５．７°以上−１１４．３°以下に設定する。また、半導体基板１１の平均転位密度が１×１０３／ｃｍ２以下であるときは、角度θを４１．６°以上７８．４°以下、又は−１３８．４°以上−１０１．６°以下に設定する。
なお、β−Ｇａ２Ｏ３系単結晶は、その対称性から、［１００］軸を回転軸として（００１）面を正の方向に回転させたときに一致する面と負の方向に回転させたときに一致する面は等価になる。すなわち、上記の角度θが正負どちらであっても、主面１２の面方位は等価である。
エピタキシャル層１３は、半導体基板１１と同様に、β−Ｇａ２Ｏ３系単結晶からなる。また、エピタキシャル層１３は、Ｓｉ等の導電型不純物を含んでもよい。
（気相成長装置の構造）
以下に、本実施の形態に係るエピタキシャル層１３の成長に用いる気相成長装置の構造の一例について説明する。
図２は、実施の形態に係る気相成長装置２の垂直断面図である。気相成長装置２は、ＨＶＰＥ法用の気相成長装置であり、第１のガス導入ポート２１、第２のガス導入ポート２２、第３のガス導入ポート２３、及び排気ポート２４を有する反応チャンバー２０と、反応チャンバー２０の周囲に設置され、反応チャンバー２０内の所定の領域を加熱する第１の加熱手段２６及び第２の加熱手段２７を有する。
ＨＶＰＥ法は、ＰＬＤ法等と比較して、成膜レートが高い。また、膜厚の面内分布の均一性が高く、大口径の膜を成長させることができる。このため、結晶の大量生産に適している。
反応チャンバー２０は、Ｇａ原料が収容された反応容器２５が配置され、ガリウムの原料ガスが生成される原料反応領域Ｒ１と、半導体基板１１が配置され、エピタキシャル層１３の成長が行われる結晶成長領域Ｒ２を有する。反応チャンバー２０は、例えば、石英ガラスからなる。
ここで、反応容器２５は、例えば、石英ガラスであり、反応容器２５に収容されるＧａ原料は金属ガリウムである。
第１の加熱手段２６と第２の加熱手段２７は、反応チャンバー２０の原料反応領域Ｒ１と結晶成長領域Ｒ２をそれぞれ加熱することができる。第１の加熱手段２６及び第２の加熱手段２７は、例えば、抵抗加熱式や輻射加熱式の加熱装置である。
第１のガス導入ポート２１は、Ｃｌ２ガス又はＨＣｌガスであるＣｌ含有ガスを、不活性ガスであるキャリアガス（Ｎ２ガス、Ａｒガス又はＨｅガス）を用いて反応チャンバー２０の原料反応領域Ｒ１内に導入するためのポートである。
第２のガス導入ポート２２は、酸素の原料ガスであるＯ２ガスやＨ２Ｏガス等の酸素含有ガス及びエピタキシャル層１３にＳｉ等のドーパントを添加するための塩化物系ガス（例えば、四塩化ケイ素等）を、不活性ガスであるキャリアガス（Ｎ２ガス、Ａｒガス又はＨｅガス）を用いて反応チャンバー２０の結晶成長領域Ｒ２へ導入するためのポートである。
第３のガス導入ポート２３は、不活性ガスであるキャリアガス（Ｎ２ガス、Ａｒガス又はＨｅガス）を反応チャンバー２０の結晶成長領域Ｒ２へ導入するためのポートである。
（エピタキシャル層の成長）
以下に、本実施の形態に係るエピタキシャル層１３の成長工程の一例について説明する。
まず、第１の加熱手段２６を用いて反応チャンバー２０の原料反応領域Ｒ１を加熱し、原料反応領域Ｒ１の雰囲気温度を所定の温度に保つ。
次に、第１のガス導入ポート２１からＣｌ含有ガスを、キャリアガスを用いて導入し、原料反応領域Ｒ１において、上記の雰囲気温度下で反応容器２５内の金属ガリウムとＣｌ含有ガスを反応させ、塩化ガリウム系ガスを生成する。
このとき、上記の原料反応領域Ｒ１内の雰囲気温度は、反応容器２５内の金属ガリウムとＣｌ含有ガスの反応により生成される塩化ガリウム系ガスのうち、ＧａＣｌガスの分圧が最も高くなるような温度であることが好ましい。ここで、塩化ガリウム系ガスには、ＧａＣｌガス、ＧａＣｌ２ガス、ＧａＣｌ３ガス、（ＧａＣｌ３）２ガス等が含まれる。
ＧａＣｌガスは、塩化ガリウム系ガスに含まれるガスのうち、Ｇａ２Ｏ３結晶の成長駆動力を最も高い温度まで保つことのできるガスである。高純度、高品質のＧａ２Ｏ３結晶を得るためには、高い成長温度での成長が有効であるため、高温において成長駆動力の高いＧａＣｌガスの分圧が高い塩化ガリウム系ガスを生成することが、エピタキシャル層１３の成長のために好ましい。
なお、エピタキシャル層１３を成長させる際の雰囲気に水素が含まれていると、エピタキシャル層１３の表面の平坦性及び結晶成長駆動力が低下するため、水素を含まないＣｌ２ガスをＣｌ含有ガスとして用いることが好ましい。
また、塩化ガリウム系ガスのうちのＧａＣｌガスの分圧比を高くするため、第１の加熱手段２６により原料反応領域Ｒ１の雰囲気温度を３００℃以上に保持した状態で反応容器２５内の金属ガリウムとＣｌ含有ガスを反応させることが好ましい。
また、例えば、８５０℃以上の雰囲気温度下では、ＧａＣｌガスの分圧比が圧倒的に高くなる（ＧａＣｌガスの平衡分圧がＧａＣｌ２ガスより４桁大きく、ＧａＣｌ３ガスより８桁大きい）ため、ＧａＣｌガス以外のガスはＧａ２Ｏ３結晶の成長にほとんど寄与しない。
なお、第１の加熱手段２６の寿命や、石英ガラス等からなる反応チャンバー２０の耐熱性を考慮して、原料反応領域Ｒ１の雰囲気温度を１０００℃以下に保持した状態で反応容器２５内の金属ガリウムとＣｌ含有ガスを反応させることが好ましい。
次に、結晶成長領域Ｒ２において、原料反応領域Ｒ１で生成された塩化ガリウム系ガスと、第２のガス導入ポート２２から導入された酸素含有ガスとを混合させ、その混合ガスに半導体基板１１を曝し、半導体基板１１上にエピタキシャル層１３をエピタキシャル成長させる。このとき、反応チャンバー２０を収容する炉内の結晶成長領域Ｒ２における圧力を、例えば、１ａｔｍに保つ。
ここで、Ｓｉ、Ａｌ等の添加元素を含むエピタキシャル層１３を形成する場合には、ガス導入ポート２２より、添加元素の原料ガス（例えば、四塩化ケイ素（ＳｉＣｌ４）等の塩化物系ガス）も塩化ガリウム系ガス及び酸素含有ガスに併せて結晶成長領域Ｒ２に導入する。
なお、エピタキシャル層１３を成長させる際の雰囲気に水素が含まれていると、エピタキシャル層１３の表面の平坦性及び結晶成長駆動力が低下するため、酸素含有ガスとして水素を含まないＯ２ガスを用いることが好ましい。
また、ＧａＣｌガスの平衡分圧の上昇を抑え、エピタキシャル層１３を効率的に成長させるためには、結晶成長領域Ｒ２におけるＯ２ガスの供給分圧のＧａＣｌガスの供給分圧に対する比が０．５以上である状態でエピタキシャル層１３を成長させることが好ましい。
また、高品質のエピタキシャル層１３を成長させるために、成長温度を９００℃以上にすることが好ましい。
なお、エピタキシャル層１３は、例えば、５×１０１６（ａｔｏｍｓ／ｃｍ３）以下のＣｌを含む。これは、エピタキシャル層１３がＣｌ含有ガスを用いるＨＶＰＥ法により形成されることに起因する。通常、ＨＶＰＥ法以外の方法によりＧａ２Ｏ３単結晶膜を形成する場合には、Ｃｌ含有ガスを用いないため、Ｇａ２Ｏ３単結晶膜中にＣｌが含まれることはなく、少なくとも、１×１０１６（ａｔｏｍｓ／ｃｍ３）以上のＣｌが含まれることはない。
（エピタキシャル層の表面モフォロジーの評価）
以下に、主面１２と半導体基板１１を構成するβ−Ｇａ２Ｏ３単結晶の（００１）面とのなす角度θと、エピタキシャル層１３の表面モフォロジーとの関係の評価結果を示す。
図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）、図５（ａ）〜（ｃ）は、光学顕微鏡によるエピタキシャル層１３の表面の観察画像である。各図の左上には、各々のエピタキシャル層１３の下地である半導体基板１１の角度θの値が示されている。
図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）、図５（ａ）〜（ｃ）に示されるエピタキシャル層１３は、β−Ｇａ２Ｏ３単結晶からなる半導体基板１１上に成長したβ−Ｇａ２Ｏ３単結晶からなる層である。
図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）、図５（ａ）〜（ｃ）は、角度θが０°から９０°に近づくほど、エピタキシャル層１３の表面に現れるＶ字状の溝の長さが短くなり、表面モフォロジーが良好になることを示している。
ここで、エピタキシャル層１３の表面モフォロジーを劣化させるＶ字状の溝について、図６（ａ）、（ｂ）を用いて説明する。
図６（ａ）は、光学顕微鏡によるエピタキシャル層１３の表面の観察画像であり、図６（ｂ）は、図６（ａ）の切断線Ａ−Ａにおけるエピタキシャル層１３の垂直断面の模式図である。図６（ｂ）中の「Ｌ」、「Ｔ」は、それぞれＶ字溝の長さ、エピタキシャル層１３の厚さ（Ｖ字溝の深さ）を表す。なお、図６（ａ）に示される半導体基板１１の角度θはおよそ＋０．７５°である。
Ｖ字溝は半導体基板１１の転位がエピタキシャル層１３に伝播することにより形成されるものと考えられる。本願発明者らは、エピタキシャル層１３のＶ字溝の発生の起点となる半導体基板１１の転位の転位線１５が、半導体基板１１のａ軸方向へ進む左ねじの回転方向（図６（ｂ）における反時計回り方向）へ［０１０］軸をおよそ６０°回転させた位置に生じることを見出した。
図７（ａ）、（ｂ）は、それぞれエピタキシャルウエハ１０の上面及び垂直断面の走査透過電子顕微鏡（ＳＴＥＭ）の明視野像である。図７（ａ）、（ｂ）に示される半導体基板１１の角度θはおよそ−０．８°である。これらの画像において、半導体基板１１中の転位線１５を確認することができる。
なお、後述するように、Ｖ字溝の底の直線１４と半導体基板１１の主面１２とのなす角度は角度θに等しい。図７（ａ）に示されるエピタキシャルウエハ１０における角度θは−０．８°と小さく、拡大倍率の大きい図７（ｂ）のＳＴＥＭ像においては、Ｖ字溝の底の直線１４は主面１２に一致しているように見える。また、Ｖ字溝の側面は、図６（ｂ）に示されるように、主面１２に対してほぼ垂直であるが、主面１２の近傍のごく薄い領域においては傾斜することがある。図７（ａ）に示される半導体基板１１及びエピタキシャル層１３は、ＳＴＥＭ観察のために薄く加工されており、図７（ａ）には、主面１２の近傍の傾斜したＶ字溝の側面が示されている。
角度θを６０°に設定することにより、半導体基板１１の転位線１５が主面１２と平行になり、主面１２に転位が現れない。このため、半導体基板１１からエピタキシャル層１３への転位の伝播がほとんど生じない。また、角度θが−１２０°のときにも、転位線１５が主面１２と平行になるため、Ｖ字溝の長さＬがほぼ０になる。
また、転位線１５が主面１２と完全に平行でなくても、平行に近づくほど、主面１２に表れる転位（主面１２と転位線１５の交点に表れる）の間隔が大きくなる。
図８（ａ）、（ｂ）は、転位線１５と主面１２のなす角度φと主面１２に現れる転位の間隔Ｄ２との関係を示す概念図である。この概念図においては、転位線１５が一定の間隔で並んでいるものとする。
転位線１５の間隔をＤ１とすれば、主面１２に現れる転位の間隔Ｄ２は、Ｄ１／ｓｉｎφと等しい。このため、間隔Ｄ１が一定であるとして角度φを変化させると、φ＝９０°のとき（角度θがおよそ１５０°又は−３０°のとき）転位線１５が主面１２に対して垂直になり、間隔Ｄ２は間隔Ｄ１と等しくなるために最も小さくなる。そして、角度φが０°（角度θがおよそ６０°又は−１２０°）に近づくほど、転位線１５が主面１２に対して平行に近づき、間隔Ｄ２が増加する。
例えば、半導体基板１１の平均転位密度が１×１０４／ｃｍ２であるとすると、転位線１５の間隔Ｄ１の平均値は１００μｍとなる。この場合、φの絶対値がおよそ５．７°よりも小さければ、主面１２に現れる転位の間隔Ｄ２が１０００μｍよりも大きくなる。すなわち、主面１２に現れる転位の平均個数が１個／ｍｍ２未満になる。
以下の表１に、主面１２に現れる転位の平均個数が１個／ｍｍ２未満となるときの、半導体基板１１の平均転位密度と角度φとの関係を示す。
角度θがおよそおよそ６０°又は−１２０°のときにφ＝０°となるため、表１によれば、半導体基板１１の平均転位密度が１×１０５／ｃｍ２以下であるときは、角度θを５８．２°以上６１．８°以下、又は−１２１．８°以上−１１８．２°以下に設定することにより、主面１２に現れる転位の平均個数を１個／ｍｍ２未満とすることができる。
また、半導体基板１１の平均転位密度が１×１０４／ｃｍ２以下であるときは、角度θを５４．３°以上６５．７°以下、又は−１２５．７°以上−１１４．３°以下に設定することにより、主面１２に現れる転位の平均個数を１個／ｍｍ２未満とすることができる。
また、半導体基板１１の平均転位密度が１×１０３／ｃｍ２以下であるときは、角度θを４１．６°以上７８．４°以下、又は−１３８．４°以上−１０１．６°以下に設定することにより、主面１２に現れる転位の平均個数を１個／ｍｍ２未満とすることができる。
また、半導体基板１１の平均転位密度が１×１０２／ｃｍ２以下であるときは、角度θを−３０°、１５０°以外に設定することにより、主面１２に現れる転位の平均個数を１個／ｍｍ２未満とすることができる。
また、Ｖ字溝の底の直線１４は、半導体基板１１を構成するβ−Ｇａ２Ｏ３単結晶の［０１０］軸に平行である。図６（ｂ）の断面は半導体基板１１を構成するβ−Ｇａ２Ｏ３系単結晶のｂ軸に平行であるため、この断面に現れる半導体基板１１の（００１）面は［０１０］軸に一致する。このため、半導体基板１１の主面１２と［０１０］軸とのなす角度θは、図６（ｂ）に示されるように、主面１２と（００１）面とのなす角（Ｖ字溝の底の直線１４と主面１２のなす角）に等しい。このため、計算上、角度θが９０°に近づくほど、Ｖ字溝の長さＬが短くなる。
図９は、半導体基板１１のａ軸方向へ進む右ねじの回転方向を正とする角度θとＶ字溝の長さＬの関係を表すデータをプロットしたグラフである。図９の縦軸のＶ字溝の長さＬは、エピタキシャル層１３の厚さＴを１０μｍとしたときの、Ｌ＝Ｔ／ｔａｎθの式により算出した計算値である。
図９に示される曲線によれば、θが０°から離れるに従ってＶ字溝の長さＬが急激に低下し、３０°のあたりで曲率がほぼ０となって、Ｖ字溝の長さＬの減少が緩やかになる。このため、Ｖ字溝の長さＬを小さくするためには、角度θが、３０°以上９０°以下、及びこれに等価な−１５０°以上−９０°以下であることが好ましい。
次の表２に、半導体基板１１のａ軸方向へ進む右ねじの回転方向を正とする角度θと、Ｖ字溝の長さＬの実測値及び計算値との関係を示す。
表２に示されているＶ字溝の長さＬの実測値のうち、角度θが６０°のときの値がほぼ０になっているのは、上述のように、転位線１５が主面１２と平行になり、主面１２に転位が現れないため、転位がエピタキシャル層１３まで伝播しないためである。計算値は、転位がエピタキシャル層１３まで伝播していると仮定した上での計算によるものであるため、０にはならない。
また、角度θが４５°、７５°のときのＶ字溝の長さＬの実測値が計算値よりも小さくほぼ０になっているが、これは、Ｖ字溝の長さＬがエピタキシャル層１３の厚さＴよりも小さくなる場合には、成長過程においてＶ字溝に成長結晶が埋め込まれて溝が浅くなり、長さＬが光学顕微鏡で計測できないほど短くなるためである。長さＬがおよそ０．５μｍ以下になると、光学顕微鏡での判別が困難になる。また、角度θが−１３５°、−１０５°のときにも、Ｖ字溝の長さＬが光学顕微鏡で計測できないほど短く、実測値がほぼ０になる。
また、角度θが９０°のときのＶ字溝の長さＬの実測値もほぼ０になっているが、これは、半導体基板１１の［０１０］軸が主面１２に対して垂直になるために、Ｖ字溝の底の直線１４が主面１２に対して垂直になるためと考えられる。また、角度θが−９０°のときにも、半導体基板１１の［０１０］軸が主面１２に対して垂直になるため、Ｖ字溝の長さＬの実測値がほぼ０になる。
このように、角度θは４５°以上９０°以下又は−１３５°以上−９０°以下に設定することにより、Ｖ字溝の長さＬを光学顕微鏡で観測困難なほど短くすることができる。
また、表２によれば、角度θが小さい（θ＝０．０６、０．３３）ときに、Ｖ字溝の長さＬの実測値が計算値よりも小さくなっているが、これは、エピタキシャル層１３の成長過程においてＶ字溝に成長結晶が埋め込まれて浅くなっているためである。
θ＝０．０６、０．３３のときのＶ字溝の深さ（エピタキシャル層１３の表面からＶ字溝の最下部までの長さ）をＬの実測値から計算により求めた値は、それぞれ０．５２μｍ、２．０１μｍであり、表２に示されるエピタキシャル層１３の厚さよりも小さい。このことは、θ＝０．０６、０．３３のときにＶ字溝が結晶成長過程において埋め込まれていることを示している。
図１０（ａ）〜（ｆ）は、角度θを正の方向（半導体基板１１のａ軸方向へ進む右ねじの回転方向）へ増加させたときのＶ字溝の形状の変化を示す模式図である。
図１１（ａ）〜（ｆ）は、角度θを負の方向（半導体基板１１のａ軸方向へ進む左ねじの回転方向）へ増加させたときのＶ字溝の形状の変化を示す模式図である。
図１０（ａ）及び図１１（ａ）は、Ｖ字溝が浅く、その最下部が半導体基板１１の主面１２から離れている状態を表している。上述のように、角度θが０°より大きく、０．３３°以下である場合、及び角度θが０°より小さく、−０．３３°以上である場合の状態は、この図１０（ａ）及び図１１（ａ）に示される状態に該当する。このため、エピタキシャル層１３の表面にＣＭＰ（Chemical Mechanical Polishing）等の研磨処理を施すことにより、Ｖ字溝を除去することができる。一方、Ｖ字溝の最下部が半導体基板１１の主面１２に達している場合には、エピタキシャル層１３の一部を残してＶ字溝を除去することはできない。
なお、θ＝０°のときには、Ｖ字溝の底の直線１４が主面１２と平行になるため、Ｖ字溝の長さＬが非常に大きく（理論上は無限大）になる。この場合のＶ字溝も、エピタキシャル層１３の成長過程において成長結晶が埋め込まれて、浅くなる。
また、上述のように、Ｖ字溝の長さＬがエピタキシャル層１３の厚さＴよりも小さくなる場合には、成長過程においてＶ字溝に成長結晶が埋め込まれて溝が浅くなる。すなわち、角度θが４５°より大きく、９０°以下である場合、及び角度θが−４５°より小さく、−９０°以上である場合には、Ｖ字溝が浅くなる。このため、図１０（ｄ）、（ｆ）及び図１１（ｄ）に示されるＶ字溝は、成長結晶が埋め込まれて浅くなり、その最下部が半導体基板１１の主面１２から離れている。
したがって、角度θが−０．３３°以上０．３３°以下である場合、４５°より大きく９０°以下である場合、又は−４５°より小さく−９０°以上である場合には、エピタキシャル層１３の表面に研磨処理を施すことにより、Ｖ字溝を除去することができる。
図１２（ａ）、（ｂ）は、角度θが０．０６°である半導体基板１１上のエピタキシャル層１３の表面の光学顕微鏡による観察画像であり、図１２（ａ）がＣＭＰ前の画像、図１２（ｂ）がＣＭＰ後の画像である。図１２（ａ）、（ｂ）は、エピタキシャル層１３の一部を残した状態でＶ字溝が除去されたことを示している。
なお、半導体基板１１とエピタキシャル層１３が、それぞれβ−Ｇａ２Ｏ３単結晶以外のβ−Ｇａ２Ｏ３系単結晶からなる場合であっても、同様の評価結果が得られる。
（エピタキシャル層の成長レートの評価）
次の表３に、β−Ｇａ２Ｏ３基板の主面の（００１）面からの［１００］軸方向及び［０１０］軸方向へのオフセット角度と、ＨＶＰＥ法によるβ−Ｇａ２Ｏ３基板上のβ−Ｇａ２Ｏ３層の成長レートとの関係を示す。
表３は、例えば、（００１）面から［１００］軸方向に−０．０４°、［０１０］軸方向に０．７８°傾いた面を主面とするβ−Ｇａ２Ｏ３基板上のβ−Ｇａ２Ｏ３層の成長レートが６．０μｍ／ｈであることを示している。
図１３（ａ）は、表３に示される（００１）面からの［１００］軸方向へのオフセット角度と、β−Ｇａ２Ｏ３層の成長レートとの関係を表すデータをプロットしたグラフである。図８（ｂ）は、表３に示される（００１）面からの［０１０］軸方向へのオフセット角度と、β−Ｇａ２Ｏ３層の成長レートとの関係を表すデータをプロットしたグラフである。
図１３（ａ）に示されるように、（００１）面からの［１００］軸方向へのオフセット角度と成長レートとの関係には規則性がなく、成長レートの［１００］軸方向へのオフセット角度への明確な依存性は確認されなかった。
一方、図１３（ｂ）に示されるように、（００１）面からの［０１０］軸方向へのオフセット角度と成長レートとの関係においては、オフセット角度が０°付近のときに成長レートが最も低く、０°から離れるに従って成長レートが増加する。
次の表４に、β−Ｇａ２Ｏ３単結晶からなる半導体基板１１の角度θ、すなわち（００１）面からの［０１０］軸方向へのオフセット角度と、β−Ｇａ２Ｏ３単結晶からなるエピタキシャル層１３の成長レートとの関係を示す。
図１４（ａ）は、表４に示される角度θとエピタキシャル層１３の成長レートとの関係を表すデータをプロットしたグラフである。図１４（ｂ）は、図１４（ａ）の０°≦θ≦５．５°の範囲を拡大したグラフである。
図１４（ａ）、（ｂ）に示されるように、エピタキシャル層１３の成長レートは、角度θが０°以上３０°以下であるときに比較的高く（２．５μｍ／ｈ以上）、角度θが０．３°以上１５°以下であるときに特に高い（４．０μｍ／ｈ以上）。また、半導体基板１１を構成するβ−Ｇａ２Ｏ３系単結晶の対称性から、角度θが負であるときのθの絶対値とエピタキシャル層１３の成長レートの関係は、角度θが正であるときのθとエピタキシャル層１３の成長レートの関係と同じである。このため、角度θが−３０°以上３０°以下であるときにエピタキシャル層１３の成長レートが比較的高く、角度θが０．３°以上１５°以下又は−１５°以上−０．３°以下であるときに特に高いといえる。
なお、半導体基板１１とエピタキシャル層１３が、それぞれβ−Ｇａ２Ｏ３単結晶以外のβ−Ｇａ２Ｏ３系単結晶からなる場合であっても、同様の角度θとエピタキシャル層１３の成長レートとの関係を示す評価結果が得られる。
〔第２の実施の形態〕
第２の実施の形態は、第１の実施の形態に係るエピタキシャルウエハ１０を含む半導体素子についての形態である。この半導体素子の一例として、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）構造を有する横型トランジスタについて説明する。
（半導体素子の構造）
図１５は、第２の実施の形態に係る横型トランジスタ４０の垂直断面図である。横型トランジスタ４０は、半導体基板１１上に形成されたエピタキシャル層１３と、エピタキシャル層１３上のゲート電極４１、ソース電極４２、及びドレイン電極４３を含む。ゲート電極４１は、ソース電極４２とドレイン電極４３との間に配置される。
ソース電極４２及びドレイン電極４３は、エピタキシャル層１３の上面（半導体基板１１に接している面の反対側の面）に接触してオーミック接合を形成する。また、ゲート電極４１はエピタキシャル層１３の上面に接触してショットキー接合を形成し、エピタキシャル層１３中のゲート電極４１下に空乏層が形成される。この空乏領域の厚さにより、横型トランジスタ４０は、ノーマリーオフ型のトランジスタ又はノーマリーオン型のトランジスタとして機能する。
半導体基板１１は、Ｍｇ、Ｂｅ、Ｚｎ、Ｆｅ等のｐ型ドーパントを含むＧａ２Ｏ３系結晶からなり、高い電気抵抗を有する。
エピタキシャル層１３は、Ｓｉ、Ｓｎ等のｎ型ドーパントを含む。ソース電極４２及びドレイン電極４３との接触部付近におけるｎ型ドーパントの濃度は、他の部分におけるｎ型ドーパントの濃度よりも高い。エピタキシャル層１３の厚さは、例えば、０．１〜１μｍである。
ゲート電極４１、ソース電極４２、及びドレイン電極４３は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、ＩＴＯ等の導電性化合物、又は導電性ポリマーからなる。導電性ポリマーとしては、ポリチオフェン誘導体（ＰＥＤＯＴ：ポリ(3,4)-エチレンジオキシチオフェン）にポリスチレンスルホン酸（PSS）をドーピングしたものや、ポリピロール誘導体にＴＣＮＡをドーピングしたもの等が用いられる。また、ゲート電極４１は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
横型トランジスタ４０においては、ゲート電極４１に印加するバイアス電圧を制御することにより、エピタキシャル層１３内のゲート電極４１下の空乏層の厚さを変化させ、ドレイン電流を制御することができる。
上記の横型トランジスタ４０は、第１の実施の形態に係るエピタキシャルウエハ１０を含む半導体素子の一例であり、その他にも、エピタキシャルウエハ１０を用いて様々な半導体素子を製造することができる。
例えば、エピタキシャル層１３をチャネル層として用いるＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）、半導体基板１１とエピタキシャル層１３にオーミック電極とショットキー電極がそれぞれ接続されるショットキーダイオード等を製造することができる。製造する半導体素子の種類によって、半導体基板１１とエピタキシャル層１３に含まれるドーパントの種類や濃度を適宜設定する。
横型トランジスタ４０を含む半導体素子の製造には、エピタキシャル層１３のＶ字状の溝が存在しない領域、及びその領域上に形成された結晶層が用いられる。すなわち、エピタキシャル層１３の表面モフォロジーが優れているほど、１枚のウエハから得られる半導体素子の数が増える。
（実施の形態の効果）
上記実施の形態によれば、半導体基板１１の角度θを０°以上３０°以下、より好ましくは０．３°以上１５°以下とすることにより、ＨＶＰＥ法によるエピタキシャル層１３の成長レートをより高くすることができる。これにより、効率よくエピタキシャル層１３を形成することができる。また、エピタキシャル層１３を高い成長レートで成長させることにより、半導体基板１１からの不純物の拡散を抑制し、品質を高めることができる。
また、半導体基板１１の角度θを３０°以上９０°以下とすることにより、ＨＶＰＥ法により形成されるエピタキシャル層１３の表面モフォロジーを良好にすることができる。これにより、エピタキシャル層１３の半導体素子の形成に用いることのできる面積が増え、半導体素子の製造歩留まりを向上させることができる。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１０…エピタキシャルウエハ、 １１…半導体基板、１２…主面、 １３…エピタキシャル層

Claims (7)

  1. ＨＶＰＥ法によるエピタキシャル結晶成長用の下地基板として用いられる半導体基板であって、
    β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［１００］軸に平行な面を主面とし、
    前記半導体基板の平均転位密度が１×１０ ４ ／ｃｍ ２ 以下であり、
    ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ ２ Ｏ ３ 系単結晶の（００１）面とのなす角度θが、５４．３°以上６５．７°以下、又は−１２５．７°以上−１１４．３°以下である、
    半導体基板。
  2. ＨＶＰＥ法によるエピタキシャル結晶成長用の下地基板として用いられる半導体基板であって、
    β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［１００］軸に平行な面を主面とし、
    前記半導体基板の平均転位密度が１×１０ ３ ／ｃｍ ２ 以下であり、
    ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ ２ Ｏ ３ 系単結晶の（００１）面とのなす角度θが、４１．６°以上７８．４°以下、又は−１３８．４°以上−１０１．６°以下である、
    半導体基板。
  3. ＨＶＰＥ法によるエピタキシャル結晶成長用の下地基板として用いられる半導体基板であって、
    β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［１００］軸に平行な面を主面とし、
    ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ ２ Ｏ ３ 系単結晶の（００１）面とのなす角度θが、０．３°以上１５°以下又は−１５°以上−０．３°以下である、
    半導体基板。
  4. 請求項１〜３のいずれか１項に記載の前記半導体基板と、
    前記半導体基板の前記主面上にＨＶＰＥ法によるエピタキシャル結晶成長により形成された、β−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層と、
    を有するエピタキシャルウエハ。
  5. β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［１００］軸に平行な面を主面とする半導体基板上に、β−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層をＨＶＰＥ法によりエピタキシャル成長させる工程を含み、
    前記半導体基板の平均転位密度が１×１０ ４ ／ｃｍ ２ 以下であり、
    ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ ２ Ｏ ３ 系単結晶の（００１）面とのなす角度θが、５４．３°以上６５．７°以下、又は−１２５．７°以上−１１４．３°以下である、
    エピタキシャルウエハの製造方法。
  6. β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［１００］軸に平行な面を主面とする半導体基板上に、β−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層をＨＶＰＥ法によりエピタキシャル成長させる工程を含み、
    前記半導体基板の平均転位密度が１×１０ ３ ／ｃｍ ２ 以下であり、
    ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ ２ Ｏ ３ 系単結晶の（００１）面とのなす角度θが、４１．６°以上７８．４°以下、又は−１３８．４°以上−１０１．６°以下である、
    エピタキシャルウエハの製造方法。
  7. β−Ｇａ２Ｏ３系単結晶からなり、β−Ｇａ２Ｏ３系単結晶の［１００］軸に平行な面を主面とする半導体基板上に、β−Ｇａ２Ｏ３系単結晶からなるエピタキシャル層をＨＶＰＥ法によりエピタキシャル成長させる工程を含み、
    前記エピタキシャル層の成長レートが２．５μｍ／ｈ以上であり、
    ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β−Ｇａ ２ Ｏ ３ 系単結晶の（００１）面とのなす角度θが、０．３°以上１５°以下又は−１５°以上−０．３°以下である、
    エピタキシャルウエハの製造方法。
JP2015245570A 2015-12-16 2015-12-16 半導体基板、並びにエピタキシャルウエハ及びその製造方法 Active JP6744523B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015245570A JP6744523B2 (ja) 2015-12-16 2015-12-16 半導体基板、並びにエピタキシャルウエハ及びその製造方法
PCT/JP2016/083986 WO2017104341A1 (ja) 2015-12-16 2016-11-16 半導体基板、並びにエピタキシャルウエハ及びその製造方法
EP16875325.9A EP3396030A4 (en) 2015-12-16 2016-11-16 SEMICONDUCTOR SUBSTRATE AND EPITACTIC WAFER AND METHOD FOR THE PRODUCTION THEREOF
US16/061,486 US10985016B2 (en) 2015-12-16 2016-11-16 Semiconductor substrate, and epitaxial wafer and method for producing same
CN201680073555.6A CN108368641B (zh) 2015-12-16 2016-11-16 半导体基板、以及外延晶片及其制造方法
TW105139624A TWI625767B (zh) 2015-12-16 2016-12-01 半導體基板、以及磊晶晶圓及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015245570A JP6744523B2 (ja) 2015-12-16 2015-12-16 半導体基板、並びにエピタキシャルウエハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017109902A JP2017109902A (ja) 2017-06-22
JP6744523B2 true JP6744523B2 (ja) 2020-08-19

Family

ID=59056523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015245570A Active JP6744523B2 (ja) 2015-12-16 2015-12-16 半導体基板、並びにエピタキシャルウエハ及びその製造方法

Country Status (6)

Country Link
US (1) US10985016B2 (ja)
EP (1) EP3396030A4 (ja)
JP (1) JP6744523B2 (ja)
CN (1) CN108368641B (ja)
TW (1) TWI625767B (ja)
WO (1) WO2017104341A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023074836A1 (ja) 2021-11-01 2023-05-04 三菱瓦斯化学株式会社 β－Ｇａ２Ｏ３／β－Ｇａ２Ｏ３積層体の製造方法
KR102546042B1 (ko) 2021-12-22 2023-06-22 주식회사루미지엔테크 HVPE법에 따른 Ga2O3 결정막 증착방법, 증착장치 및 이를 사용한 Ga2O3 결정막 증착 기판

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987257B (zh) * 2018-07-12 2021-03-30 南京南大光电工程研究院有限公司 利用卤化物气相外延法在Si衬底上生长Ga2O3薄膜的方法
CN110836330B (zh) * 2018-08-15 2022-05-27 北京北方华创微电子装备有限公司 含氯化合物的输送方法及装置
JP2022148550A (ja) * 2021-03-24 2022-10-06 Tdk株式会社 酸化ガリウム基板の分割方法
JP7083139B1 (ja) 2021-08-06 2022-06-10 株式会社タムラ製作所 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法
JP7158627B1 (ja) * 2021-09-03 2022-10-21 三菱電機株式会社 結晶積層構造体、半導体装置、及び、結晶積層構造体の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630986B2 (ja) * 2003-02-24 2011-02-09 学校法人早稲田大学 β−Ｇａ２Ｏ３系単結晶成長方法
JP4462289B2 (ja) * 2007-05-18 2010-05-12 ソニー株式会社 半導体層の成長方法および半導体発光素子の製造方法
WO2013035472A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 エピタキシャル成長用基板及び結晶積層構造体
EP2754736A4 (en) 2011-09-08 2015-06-24 Tamura Seisakusho Kk CRYSTALLINE LAMINATE STRUCTURE AND MANUFACTURING METHOD THEREOF
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP2013251439A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
JP6013383B2 (ja) 2014-02-28 2016-10-25 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板の製造方法
JP6253150B2 (ja) 2014-05-09 2017-12-27 株式会社タムラ製作所 エピタキシャルウエハ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023074836A1 (ja) 2021-11-01 2023-05-04 三菱瓦斯化学株式会社 β－Ｇａ２Ｏ３／β－Ｇａ２Ｏ３積層体の製造方法
KR102546042B1 (ko) 2021-12-22 2023-06-22 주식회사루미지엔테크 HVPE법에 따른 Ga2O3 결정막 증착방법, 증착장치 및 이를 사용한 Ga2O3 결정막 증착 기판
KR20230095885A (ko) 2021-12-22 2023-06-29 주식회사루미지엔테크 HVPE법에 따른 Ga2O3 결정막 증착방법, 증착장치 및 이를 사용한 Ga2O3 결정막 증착 기판

Also Published As

Publication number Publication date
EP3396030A1 (en) 2018-10-31
EP3396030A4 (en) 2019-07-24
US20200243332A1 (en) 2020-07-30
JP2017109902A (ja) 2017-06-22
CN108368641B (zh) 2021-04-27
CN108368641A (zh) 2018-08-03
US10985016B2 (en) 2021-04-20
TWI625767B (zh) 2018-06-01
WO2017104341A1 (ja) 2017-06-22
TW201730931A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
JP6744523B2 (ja) 半導体基板、並びにエピタキシャルウエハ及びその製造方法
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
Baldini et al. Recent progress in the growth of β-Ga2O3 for power electronics applications
JP5018423B2 (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
US10711369B2 (en) Method for producing silicon carbide single crystal and silicon carbide single crystal substrate
CN107534062B (zh) 高耐压肖特基势垒二极管
CN106471163B (zh) 半导体衬底、外延片及其制造方法
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
JP2020073425A (ja) 結晶積層構造体、及びそれを製造する方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6744523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250