TW201606114A - 半導體基板、以及磊晶晶圓及其製造方法 - Google Patents

半導體基板、以及磊晶晶圓及其製造方法 Download PDF

Info

Publication number
TW201606114A
TW201606114A TW104114927A TW104114927A TW201606114A TW 201606114 A TW201606114 A TW 201606114A TW 104114927 A TW104114927 A TW 104114927A TW 104114927 A TW104114927 A TW 104114927A TW 201606114 A TW201606114 A TW 201606114A
Authority
TW
Taiwan
Prior art keywords
single crystal
semiconductor substrate
gas
epitaxial
growth
Prior art date
Application number
TW104114927A
Other languages
English (en)
Other versions
TWI721945B (zh
Inventor
Ken Goto
Akinori Koukitu
Yoshinao Kumagai
Hisashi Murakami
Original Assignee
Tamura Seisakusho Kk
Univ Tokyo Nat Univ Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Seisakusho Kk, Univ Tokyo Nat Univ Corp filed Critical Tamura Seisakusho Kk
Publication of TW201606114A publication Critical patent/TW201606114A/zh
Application granted granted Critical
Publication of TWI721945B publication Critical patent/TWI721945B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Abstract

本發明的問題在於提供一種半導體基板、具有此半 導體基板與磊晶層之磊晶晶圓、以及此磊晶晶圓的製造方法，該半導體基板可藉由HVPE(氫化物氣相磊晶)法來使由β-Ga2O3單晶所構成之磊晶層以高成長速率成長，且該半導體基板是由β-Ga2O3單晶所構成。 為了解決上述問題，作為一實施型態，提供一種半導體基板11，是作為依據HVPE法而實行的磊晶結晶成長用的基底基板來使用，該半導體基板11是由β-Ga2O3系單晶所構成，且將平行於β-Ga2O3系單晶的[010]軸之面設為主面。

Description

半導體基板、以及磊晶晶圓及其製造方法
本發明是關於一種半導體基板、以及磊晶晶圓及其製造方法。
以往，已知有在β-Ga2O3系基板上，藉由依據MBE(MolecularBeam Epitaxy，分子束磊晶)法而實行的磊晶結晶成長來形成β-Ga2O3單晶膜的技術(例如，參照專利文獻1)。
若依據專利文獻1，則藉由將β-Ga2O3系基板的主面的晶面方向設為預定的晶面方向，可藉由MBE法來使β-Ga2O3單晶膜以高成長速率成長。
〔先前技術文獻〕 (專利文獻)
專利文獻1：國際公開第2013/035464號
本發明的目的之一在於提供一種半導體基板、具有此半導體基板與磊晶層之磊晶晶圓、以及此磊晶晶圓 的製造方法，該半導體基板可藉由HVPE(氫化物氣相磊晶)法來使由β-Ga2O3單晶所構成之磊晶層以高成長速率成長，且該半導體基板是由β-Ga2O3單晶所構成。
本發明之一態樣，為了達成上述目的，提供下述〔1〕~〔4〕之半導體基板。
〔1〕一種半導體基板，是作為依據HVPE法而實行的磊晶結晶成長用的基底基板來使用，該半導體基板是由β-Ga2O3系單晶所構成，且將平行於β-Ga2O3系單晶的[010]軸之面設為主面。
〔2〕如前述〔1〕所述之半導體基板，其中，前述主面，是將β-Ga2O3系單晶的[010]軸作為旋轉軸，並在由(100)面朝向(101)面之方向，以38°以上且90°以下的範圍內的角度來旋轉後之面。
〔3〕如前述〔2〕所述之半導體基板，其中，前述角度是68±10°。
〔4〕如前述〔2〕所述之半導體基板，其中，前述角度是38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°。
又，本發明之另一態樣，為了達成上述目的，提供下述〔5〕之磊晶晶圓。
〔5〕一種磊晶晶圓，具有：如前述〔1〕~〔4〕中任1項所述之前述半導體基板；及，磊晶層，其是在前述 半導體基板的前述主面上，藉由依據HVPE法而實行的磊晶結晶成長所形成，且是由β-Ga2O3系單晶所構成。
又，本發明之另一態樣，為了達成上述目的，提供下述〔6〕~〔10〕之磊晶晶圓的製造方法。
〔6〕一種磊晶晶圓的製造方法，包含：在半導體基板上，藉由依據HVPE法而實行的磊晶結晶成長來形成由β-Ga2O3系單晶所構成之磊晶層的步驟，該半導體基板是由β-Ga2O3系單晶所構成，且將平行於β-Ga2O3系單晶的[010]軸之面設為主面。
〔7〕如前述〔6〕所述之磊晶晶圓的製造方法，其中，前述磊晶層的成長速率是1.2μm/h以上。
〔8〕如前述〔6〕或〔7〕所述之磊晶晶圓的製造方法，其中，前述半導體基板的前述主面，是將β-Ga2O3系單晶的[010]軸作為旋轉軸，並在由(100)面朝向(101)面之方向，以38°以上且90°以下的範圍內的角度來旋轉後之面。
〔9〕如前述〔8〕所述之磊晶晶圓的製造方法，其中，前述角度是68±10°。
〔10〕如前述〔8〕所述之磊晶晶圓的製造方法，其中，前述角度是38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°。
若依據本發明，則可提供一種半導體基板、具有此半導體基板與磊晶層之磊晶晶圓、以及此磊晶晶圓 的製造方法，該半導體基板可藉由HVPE法來使由β-Ga2O3單晶所構成之磊晶層以高成長速率成長，且該半導體基板是由β-Ga2O3單晶所構成。
2‧‧‧氣相成長裝置
10‧‧‧磊晶晶圓
11‧‧‧半導體基板
12‧‧‧磊晶層
20‧‧‧反應腔體
21‧‧‧第1氣體導入口
22‧‧‧第2氣體導入口
23‧‧‧第3氣體導入口
24‧‧‧排氣口
25‧‧‧反應容器
26‧‧‧第1加熱手段
27‧‧‧第2加熱手段
30‧‧‧β-Ga2O3單晶基板
31、32、33、34‧‧‧面
40‧‧‧水平式電晶體
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極
R1‧‧‧原料反應區域
R2‧‧‧結晶成長區域
t‧‧‧厚度
第1圖是第1實施型態之磊晶晶圓的垂直剖面圖。
第2圖是實施型態之氣相成長裝置的垂直剖面圖。
第3A圖是顯示用於評估之β-Ga2O3單晶基板的主面的一部分的斜視圖。
第3B圖是顯示用於評估之β-Ga2O3單晶基板的主面的一部分的側視圖。
第4A圖是θ=38°時的β-Ga2O3單晶基板的SEM(掃描式電子顯微鏡)觀察圖像。
第4B圖是θ=38°時的β-Ga2O3單晶基板的SEM觀察圖像。
第5A圖是θ=68°時的β-Ga2O3單晶基板的SEM觀察圖像。
第5B圖是θ=68°時的β-Ga2O3單晶基板的SEM觀察圖像。
第6A圖是θ=98°時的β-Ga2O3單晶基板的SEM觀察圖像。
第6B圖是θ=98°時的β-Ga2O3單晶基板的SEM觀察圖像。
第7圖是藉由評估所得到之圖表，其顯示依據HVPE法而實行的β-Ga2O3單晶的成長速率與基底面的晶面方位之關係。
第8圖是第2實施型態的水平式電晶體的垂直剖面圖。
〔第1實施型態〕
(結晶積層構造體的構成)
第1圖是第1實施型態之磊晶晶圓10的垂直剖面圖。磊晶晶圓10具有半導體基板11與磊晶層12，該磊晶層12是藉由依據HVPE(Halide Vapor Phase Epitaxy，氫化物氣相磊晶)法而實行的磊晶結晶成長，形成於半導體基板11的主面上。
半導體基板11是由β-Ga2O3系單晶所構成之基板。此處，β-Ga2O3系單晶意謂將β-Ga2O3單晶、或添加有Al(鋁)、In(銦)等元素而成之β-Ga2O3單晶作為母結晶之結晶。例如，添加有Al及In之β-Ga2O3單晶的組成，是以β-(GaxAlyIn(1-x-y))2O3(0<x≦1，0≦y≦1，0<x+y≦1)來表示。添加有Al時，β-Ga2O3單晶的能帶間隙會加寬，添加有In時能帶間隙則會變窄。又，半導體基板11可包含Si(矽)等導電型雜質。
半導體基板11是藉由例如將Ga2O3系單晶的塊材結晶切片並研磨表面來形成，該Ga2O3系單晶是藉由FZ(Floating Zone，懸浮區熔)法和EFG(Edge Defined Film Fed Growth，限邊饋膜生長)法等熔融液成長法來培養。
半導體基板11的主面是平行於構成半導體基板11之β-Ga2O3系單晶的[010]軸之面。這是基於本案發明人的發現所設定者，該發現是當β-Ga2O3系單晶基板的主面的晶面方向是(010)時，β-Ga2O3系單晶層的依據HVPE法而實行的磊晶成長的成長速率會變得極低。
本案發明人發現，β-Ga2O3系單晶基板的主面的晶面方向，是垂直於(010)面即不適合此依據HVPE法而實行的β-Ga2O3系單晶層成長之面時，亦即，平行於[010]軸之面時，β-Ga2O3系單晶層的依據HVPE法而實行的磊晶成長的成長速率會變高。
較佳是，半導體基板11的主面，是將β-Ga2O3系單晶的[010]軸作為旋轉軸，並在由(100)面朝向(101)面之方向，以38°以上且90°以下的範圍內的角度來旋轉後之面。
進一步較佳是，半導體基板11的主面，是將β-Ga2O3系單晶的[010]軸作為旋轉軸，並在由(100)面朝向(101)面之方向旋轉68±10°後之面。此處，「±」是表示容許誤差，例如，68±10°是表示58°以上且78°以下的範圍內的任意角度。
又，半導體基板11的主面，亦可是將β-Ga2O3系單晶的[010]軸作為旋轉軸，並在由(100)面朝向(101) 面之方向旋轉38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°後之面。
磊晶層12，與半導體基板11同樣地是由β-Ga2O3系單晶所構成。又，磊晶層12可包含Si等導電型雜質。
(氣相成長裝置的構造)
以下，針對本實施型態之磊晶層12的成長所使用之氣相成長裝置的構造的一例來說明。
第2圖是實施型態之氣相成長裝置2的垂直剖面圖。氣相成長裝置2是HVPE法用之氣相成長裝置，其具有：反應腔體20，其具有第1氣體導入口21、第2氣體導入口22、第3氣體導入口23、及排氣口24；及，第1加熱手段26和第2加熱手段27，其設置於反應腔體20的周圍，會加熱反應腔體20內的預定區域。
相較於PLD(脈衝雷射沉積)法等，HVPE法的成膜速率高。又，膜厚的面內分佈均勻性高，可成長大口徑的膜。因此，適合結晶的大量生產。
反應腔體20，具有：原料反應區域R1，其配置了收納有Ga(鎵)原料之反應容器25，並生成鎵原料氣體；及，結晶成長區域R2，其配置有半導體基板11，並進行磊晶層12的成長。反應腔體20是由例如石英玻璃所構成。
此處，例如，反應容器25是石英玻璃，收納於反應容器25中之Ga原料是金屬鎵。
第1加熱手段26與第2加熱手段27可分別加熱反應腔體20的原料反應區域R1與結晶成長區域R2。第1加熱手段26和第2加熱手段27，例如是電阻加熱式或輻射加熱式等之加熱裝置。
第1氣體導入口21是使用載體氣體以將含Cl(氯)氣體導入至反應腔體20的原料反應區域R1內之口，該含Cl氣體是Cl2氣體或HCl氣體，該載體氣體是惰性氣體(N2氣體、Ar氣體或He氣體)。
第2氣體導入口22是使用載體氣體以將含氧氣體和氯化物系氣體向反應腔體20的結晶成長區域R2導入之口，該含氧氣體是氧的原料氣體也就是O2氣體和H2O氣體等，該氯化物系氣體(例如，四氯化矽等)是用以對磊晶層12添加Si等雜質，該載體氣體是惰性氣體(N2氣體、Ar氣體或He氣體)。
第3氣體導入口23是用以將載體氣體向反應腔體20的結晶成長區域R2導入之口，該載體氣體是惰性氣體(N2氣體、Ar氣體或He氣體)。
(磊晶層的成長)
以下，針對本實施型態之磊晶層12的成長步驟的一例來說明。
首先，使用第1加熱手段26來加熱反應腔體20的原料反應區域R1，並將原料反應區域R1的氣氛溫度保持在預定的溫度。
其次，從第1氣體導入口21使用載體氣體將含Cl氣體導入，在原料反應區域R1中，於上述氣氛溫度來使反應容器25內的金屬鎵與含Cl氣體反應而生成氯化鎵系氣體。
此時，上述原料反應區域R1內的氣氛溫度，較佳是下述溫度：在藉由反應容器25內的金屬鎵與含Cl氣體之反應所生成的氯化鎵系氣體中，GaCl(氯化鎵)氣體的分壓會成為最高之溫度。此處，在氯化鎵系氣體中，包含GaCl氣體、GaCl2氣體、GaCl3氣體、(GaCl3)2氣體等。
在氯化鎵系氣體所含有的氣體之中，GaCl氣體是可保持住Ga2O3結晶的成長驅動力至最高溫之氣體。由於為了得到高純度、高品質的Ga2O3結晶，利用高成長溫度之成長是有效的，故為了磊晶層的成長，較佳是生成GaCl氣體的分壓高之氯化鎵系氣體，該GaCl氣體在高溫的成長驅動力高。
並且，由於若在使磊晶層12成長時的氣氛中包含氫，則磊晶層12的表面平坦性及結晶成長驅動力會低下，故較佳是將不含氫之Cl2氣體作為含Cl氣體來使用。
又，為了要增加氯化鎵系氣體中的GaCl氣體的分壓比，較佳是在藉由第1加熱手段26而將原料反應區域R1的氣氛溫度保持在300℃以上的狀態下，來使反應容器25內的金屬鎵與含Cl氣體反應。
又，由於在例如850℃以上的氣氛溫度，GaCl氣體的分壓比會變得壓倒性地高(GaCl氣體的平衡分壓會 比GaCl2氣體大4階(order)，比GaCl3氣體大8階)，故GaCl氣體以外的氣體對Ga2O3結晶的成長會幾乎沒有貢獻。
並且，考慮第1加熱手段26的壽命和由石英玻璃等所構成之反應腔體20的耐熱性等，則較佳是在將原料反應區域R1的氣氛溫度保持在1000℃以下的狀態下，來使反應容器25內的金屬鎵與含Cl氣體反應。
其次，使在原料反應區域R1中所生成的氯化鎵系氣體、與從第2氣體導入口22所導入之含氧氣體，在結晶成長區域R2中混合，並將半導體基板11暴露於此混合氣體，而在半導體基板11上使磊晶層12磊晶成長。此時，將收納反應腔體20之爐內的結晶成長區域R2中的壓力保持在例如1atm。
此處，要形成包含Si、Al等添加元素之磊晶層12時，添加元素之原料氣體(例如，四氯化矽(SiCl4)等氯化物系氣體)亦合併於氯化鎵系氣體及含氧氣體中而由氣體導入口22導入至結晶成長區域R2。
並且，由於若在使磊晶層12成長時的氣氛中包含氫，則磊晶層12的表面平坦性及結晶成長驅動力會低下，故較佳是將不含氫之O2氣體作為含氧氣體來使用。
又，為了要抑制GaCl氣體的平衡分壓的低下以使磊晶層12有效率地成長，較佳是在結晶成長區域R2中的O2氣體的供給分壓相對於GaCl氣體的供給分壓之比是0.5以上的狀態下，來使磊晶層12成長。
又，為了使高品質的磊晶層12成長，較佳是將成長溫度設為90℃以上。
並且，磊晶層12會包含例如5×1016(atoms/cm3)以下的Cl。這是起因於磊晶層12是藉由使用含Cl氣體之HVPE法所形成。一般而言，由於在藉由HVPE法以外的方法來形成Ga2O3單晶膜時不會使用含Cl氣體，故在Ga2O3單晶膜中不會包含Cl，至少不會包含1×1016(atoms/cm3)以上的Cl。
(半導體基板的主面的晶面方向)
以下，顯示半導體基板11的主面的晶面方向與磊晶層12的成長速率的關係的評估結果。此評估是使用β-Ga2O3單晶基板來進行，該β-Ga2O3單晶基板在主面也就是(010)面上形成有線寬與線距圖形(line-and-space pattern)之凹凸。
第3A圖、第3B圖是顯示用於評估之β-Ga2O3單晶基板30的主面的一部分之斜視圖與側視圖。將β-Ga2O3單晶基板30的主面的凸部的頂面設為面31，將凹部的底面設為面32，將凸部的側面設為面33、34。
面31、32的晶面方向是(010)。面33、34是垂直於面31、32之面，且是將[010]軸作為旋轉軸而由(100)面朝向(101)面之方向僅旋轉角度θ後之面。並且，面34的晶面方向是從角度θ再進一步旋轉180°，即相等於面33的晶面方向。
藉由HVPE法在β-Ga2O3單晶基板30上使β-Ga2O3單晶磊晶成長，並觀察垂直於面33、34之方向的β-Ga2O3單晶的成長，藉此來評估平行於[010]軸之面的晶面方向與β-Ga2O3單晶的成長速率之關係。
第4A圖、第4B圖是θ=38°時的β-Ga2O3單晶基板30的SEM(Scanning Electron Microscope，掃描式電子顯微鏡)觀察圖像。第4A圖是從垂直於主面之方向所觀察的圖像，第4B圖是從斜上方所觀察的圖像。
第5A圖、第5B圖是θ=68°時的β-Ga2O3單晶基板30的SEM觀察圖像。第5A圖是從垂直於主面之方向所觀察的圖像，第5B圖是從斜上方所觀察的圖像。
第6A圖、第6B圖是θ=98°時的β-Ga2O3單晶基板30的SEM觀察圖像。第6A圖是從垂直於主面之方向所觀察的圖像，第6B圖是從斜上方所觀察的圖像。
第4B圖、第5B圖、第6B圖所示之厚度t，表示向垂直於面33、34之方向所成長之β-Ga2O3單晶的厚度。
第7圖是藉由評估所得到之圖表，其顯示依據HVPE法而實行的β-Ga2O3單晶的成長速率與基底面的晶面方位之關係。第7圖的橫軸顯示面33的角度θ，縱軸顯示垂直於面33、34之方向的β-Ga2O3單晶的成長速率(厚度t每單位時間的增加量)。
第7圖中的虛線顯示對應於(010)面、(001)面、(-101)面、(-201)面之角度θ，例如，顯示了θ=53.8°時，面33會與(101)面一致，面34會與(-10-1)面一致。
第7圖中的繪圖符號◆是依據使用上述β-Ga2O3單晶基板30之評估方法的測定值。繪圖符號◇是未使用β-Ga2O3單晶基板30而在具有對應晶面方向之平坦主面之β-Ga2O3單晶基板上，使Ga2O3單晶成長，並觀察垂直於主面之方向的成長所得到的測定值。
以下表1顯示第7圖所示之各測定點的數值。
並且，在將(010)面設為主面之β-Ga2O3單晶基板上，使β-Ga2O3單晶以相同成長條件成長時，垂直於主面之方向的β-Ga2O3單晶的成長速率是0.3μm/h。
第7圖如同表1所示，在0≦θ≦180°全範圍中，平行於[010]軸之面上的β-Ga2O3單晶的成長速率明顯比(010)面上的成長速率來得高。例如，在第7圖、表1所示的平行於[010]軸之面上的β-Ga2O3單晶的成長速率中，即使是最低成長速率也就是1.20μm/h(θ=126.2)，也是(010)面上的成長速率也就是0.3μm/h的4倍。據此，可以說β-Ga2O3單晶基板的主面是平行於[010]軸之面時，β-Ga2O3單晶的依據HVPE法而實行的磊晶成長的成長速率會變高。
又，如第7圖、表1所示，在38°≦θ≦90°的範圍中，β-Ga2O3單晶的成長速率會特別高。
更且，認為在38°≦θ≦90°的範圍中，角度θ在接近68°附近之程度，β-Ga2O3單晶的成長速率會有變高的傾向，而推測在68±10°的範圍中可得到特別高的成長速率。
又，由於若β-Ga2O3單晶基板的主面的傾斜度是約±1°以內，則成長速率不會有太大變化，故由實測值，可以說在θ=38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°時，β-Ga2O3單晶的成長速率會變高。
以上的評估是藉由在β-Ga2O3單晶基板上使β-Ga2O3單晶成長來進行，但在使用其他β-Ga2O3系單晶取代β-Ga2O3單晶作為基板材料及成長結晶來進行評估之情況下，和使用包含雜質之β-Ga2O3系單晶來進行評估之情況下，也皆會得到同樣的結果。
因此，可以說為了增加磊晶層12的依據HVPE法而實行的磊晶成長的成長速率，磊晶晶圓10的半導體基板11的主面較佳是平行於[010]軸之面。
又，可以說半導體基板11的主面進一步較佳是將β-Ga2O3系單晶的[010]軸作為旋轉軸，並在由(100)面朝向(101)面之方向，以38°以上且90°以下的範圍內的角度來旋轉後之面。
更且，可以說半導體基板11的主面進一步較佳是將β-Ga2O3系單晶的[010]軸作為旋轉軸，並在由(100)面朝向(101)面之方向，旋轉68±10°後之面。
又，可以說半導體基板11的主面亦較佳是將β-Ga2O3系單晶的[010]軸作為旋轉軸，並在由(100)面朝向(101)面之方向，旋轉38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°後之面。
〔第2實施型態〕
第2實施型態是針對包含第1實施型態之磊晶晶圓10之半導體元件之型態。作為此半導體元件的一例，以下針對具有MESFET(Metal Semiconductor Field Effect Transistor，金屬半導體場效電晶體)構造之水平式電晶體來說明。
(半導體元件的構造)
第8圖是第2實施型態之水平式電晶體40的垂直剖面圖。水平式電晶體40，包含：磊晶層12，其形成於半導體基板11上；與閘極電極41、源極電極42、及汲極電極43，其位於磊晶層12上。閘極電極41配置於源極電極42與汲極電極43之間。
源極電極42和汲極電極43，接觸於磊晶層12的頂面(與半導體基板11相接之面的相反側之面)而形成歐姆接面(Ohmic junction)。又，閘極電極41接觸於磊晶層12的頂面而形成肖特基接面(Schottky junction)，在磊晶層12中的閘極電極41下方形成空乏層。依據此空乏區域的厚度，水平式電晶體40會作為常閉(normally-off)型電晶體或常開(normally-on)型電晶體而作動。
半導體基板11是由包含Mg(鎂)、Be(鈹)、Zn(鋅)、Fe(鐵)等p型雜質之Ga2O3系單晶所構成，且具有高電阻。
磊晶層12包含Si、Sn等n型雜質。在與源極電極42和汲極電極43之接觸部附近的n型雜質濃度，會比其他部份的n型雜質濃度來得高。磊晶層12的厚度例如是0.1~1μm。
閘極電極41、源極電極42、及汲極電極43，是由例如Au(金)、Al、Ti(鈦)、Sn、Ge(鍺)、In、Ni(鎳)、Co(鈷)、Pt(鉑)、W(鎢)、Mo(鉬)、Cr(鉻)、Cu(銅)、Pb(鉛)等金屬、包含這些金屬中2種以上之合金、ITO(氧化銦錫)等導電性化合物、或導電性聚合物所構成。作為導電性聚合物，可使用在聚噻吩衍生物(PEDOT：poly(3,4)-ethylene dioxythiophene，聚二氧乙烯噻吩)中摻雜有聚苯乙烯磺酸(PSS)者，和在聚吡咯衍生物中摻雜有TCNA(tetracyano tetraazanaphthalene，四氰基四氮雜萘)者等。又，閘極電極41可具有由2種不同金屬所構成之2層構造，例如Al/Ti、Au/Ni、Au/Co。
在水平式電晶體40中，藉由控制施加於閘極電極41之偏壓，可使磊晶層12內的閘極電極41下方的空乏層厚度變化，而控制汲極電流。
上述水平式電晶體40是包含第1實施型態的磊晶晶圓10之半導體元件的一例，除此之外，尚可使用磊晶晶圓10來製造各種半導體元件。
例如，可製造將磊晶層12作為通道層來使用之MISFET(Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣體半導體場效電晶體)和HEMT(High Electron Mobility Transistor，高電子移動性電晶體)、肖特基二極體(其歐姆電極與肖特基電極分別連接至半導體基板11與磊晶層12)等。依據所製 造之半導體元件的種類來適當設定半導體基板11與磊晶層12所包含的雜質的種類和濃度。
(實施型態的效果)
若依據上述實施型態，則可提供一種半導體基板，其可藉由HVPE法來使由β-Ga2O3單晶所構成之磊晶層以高成長速率成長，且是由β-Ga2O3單晶所構成。
又，藉由在此半導體基板上使磊晶層磊晶成長，可效率良好地製造磊晶晶圓。又，由於藉由使磊晶層以高成長速率來成長可抑制來自半導體基板的雜質擴散，故此磊晶晶圓具有高品質的磊晶層。
更且，藉由使用此磊晶晶圓，可效率良好地製造高品質的半導體元件。
以上，說明了本發明的實施型態，但本發明並非限於上述實施型態，在不超出本發明精神的範圍內，可進行各種變化實施。
又，上述所記載之實施型態並非用以限定申請專利範圍之發明。又，應注意並非實施型態中所說明之特徵的組合的全部，皆對於用以解決發明問題的手段為必須。
10‧‧‧磊晶晶圓
11‧‧‧半導體基板
12‧‧‧磊晶層

Claims (10)

  1. 一種半導體基板，是作為依據HVPE法而實行的磊晶結晶成長用的基底基板來使用，該半導體基板是由β-Ga2O3系單晶所構成，且將平行於β-Ga2O3系單晶的[010]軸之面設為主面。
  2. 如請求項1所述之半導體基板，其中，前述主面，是將β-Ga2O3系單晶的[010]軸作為旋轉軸，並在由(100)面朝向(101)面之方向，以38°以上且90°以下的範圍內的角度來旋轉後之面。
  3. 如請求項2所述之半導體基板，其中，前述角度是68±10°。
  4. 如請求項2所述之半導體基板，其中，前述角度是38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°。
  5. 一種磊晶晶圓，具有：如請求項1~4中任1項所述之前述半導體基板；及，磊晶層，其是在前述半導體基板的前述主面上，藉由依據HVPE法而實行的磊晶結晶成長所形成，且是由β-Ga2O3系單晶所構成。
  6. 一種磊晶晶圓的製造方法，包含：在半導體基板上，藉由依據HVPE法而實行的磊晶 結晶成長來形成由β-Ga2O3系單晶所構成之磊晶層的步驟，該半導體基板是由β-Ga2O3系單晶所構成，且將平行於β-Ga2O3系單晶的[010]軸之面設為主面。
  7. 如請求項6所述之磊晶晶圓的製造方法，其中，前述磊晶層的成長速率是1.2μm/h以上。
  8. 如請求項6或7所述之磊晶晶圓的製造方法，其中，前述半導體基板的前述主面，是將β-Ga2O3系單晶的[010]軸作為旋轉軸，並在由(100)面朝向(101)面之方向，以38°以上且90°以下的範圍內的角度來旋轉後之面。
  9. 如請求項8所述之磊晶晶圓的製造方法，其中，前述角度是68±10°。
  10. 如請求項8所述之磊晶晶圓的製造方法，其中，前述角度是38±1°、53.8±1°、68±1°、76.3±1°、77.3±1°、83±1°、或90±1°。
TW104114927A 2014-05-09 2015-05-11 半導體基板、以及磊晶晶圓及其製造方法 TWI721945B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014097751A JP6253150B2 (ja) 2014-05-09 2014-05-09 エピタキシャルウエハ及びその製造方法
JP2014-097751 2014-05-09

Publications (2)

Publication Number Publication Date
TW201606114A true TW201606114A (zh) 2016-02-16
TWI721945B TWI721945B (zh) 2021-03-21

Family

ID=54392621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114927A TWI721945B (zh) 2014-05-09 2015-05-11 半導體基板、以及磊晶晶圓及其製造方法

Country Status (6)

Country Link
US (1) US10676841B2 (zh)
EP (1) EP3141635B1 (zh)
JP (1) JP6253150B2 (zh)
CN (1) CN106471163B (zh)
TW (1) TWI721945B (zh)
WO (1) WO2015170774A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
CN113394079A (zh) * 2021-06-18 2021-09-14 中国电子科技集团公司第四十六研究所 一种采用卤化物气相外延法生长氧化镓外延层的方法
WO2023032140A1 (ja) * 2021-09-03 2023-03-09 三菱電機株式会社 結晶積層構造体、半導体装置、及び、結晶積層構造体の製造方法
WO2024048710A1 (ja) * 2022-08-31 2024-03-07 株式会社Flosfia 結晶膜および結晶膜の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008839B2 (en) * 2002-03-08 2006-03-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film
JP4680762B2 (ja) 2005-12-14 2011-05-11 株式会社光波 発光素子及びその製造方法
US20070134833A1 (en) 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
KR100969127B1 (ko) * 2010-02-18 2010-07-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN101967680B (zh) * 2010-11-04 2012-02-01 山东大学 一种在氧化镁衬底上制备单斜晶型氧化镓单晶薄膜的方法
WO2013035842A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
US9142623B2 (en) 2011-09-08 2015-09-22 Tamura Corporation Substrate for epitaxial growth, and crystal laminate structure
EP2765610B1 (en) * 2011-09-08 2018-12-26 Tamura Corporation Ga2o3 semiconductor element
US9716004B2 (en) * 2011-09-08 2017-07-25 Tamura Corporation Crystal laminate structure and method for producing same
JP2013227202A (ja) * 2012-03-30 2013-11-07 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法、および、当該製造方法によって得られた周期表第１３族金属窒化物半導体結晶を用いた半導体発光デバイス
JP2013229554A (ja) * 2012-03-30 2013-11-07 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法、それに用いるノズルおよび製造装置
CN103489967B (zh) * 2013-09-05 2016-07-13 大连理工大学 一种氧化镓外延膜的制备方法及氧化镓外延膜
JP5984069B2 (ja) 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体

Also Published As

Publication number Publication date
JP6253150B2 (ja) 2017-12-27
EP3141635A1 (en) 2017-03-15
JP2015214448A (ja) 2015-12-03
EP3141635A4 (en) 2018-01-10
CN106471163B (zh) 2020-03-24
US10676841B2 (en) 2020-06-09
TWI721945B (zh) 2021-03-21
US20170145590A1 (en) 2017-05-25
WO2015170774A1 (ja) 2015-11-12
CN106471163A (zh) 2017-03-01
EP3141635B1 (en) 2023-05-03

Similar Documents

Publication Publication Date Title
US10535728B2 (en) Crystalline multilayer oxide thin films structure in semiconductor device
JP6744523B2 (ja) 半導体基板、並びにエピタキシャルウエハ及びその製造方法
TWI721945B (zh) 半導體基板、以及磊晶晶圓及其製造方法
TWI727849B (zh) β-Ga2O3系單晶膜的成長方法及結晶積層構造體
TWI684662B (zh) 結晶積層構造體
TWI660406B (zh) 半導體元件及結晶積層構造體
TWI707057B (zh) 高耐壓肖特基能障二極體
Yamada et al. Impact of substrate off-angle on the m-plane GaN Schottky diodes
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
JP5668602B2 (ja) 半絶縁性窒化物半導体層の成長方法及び成長装置
US20120104557A1 (en) Method for manufacturing a group III nitride crystal, method for manufacturing a group III nitride template, group III nitride crystal and group III nitride template
US20230223446A1 (en) Laminate, semiconductor device, and method for manufacturing laminate
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
JP7158627B1 (ja) 結晶積層構造体、半導体装置、及び、結晶積層構造体の製造方法
WO2024095640A1 (ja) 炭化珪素基板、エピタキシャル基板、半導体装置の製造方法および炭化珪素基板の製造方法
JP2022047720A (ja) 結晶膜の成長方法および結晶性酸化物膜