TWI707057B - 高耐壓肖特基能障二極體 - Google Patents

高耐壓肖特基能障二極體 Download PDF

Info

Publication number
TWI707057B
TWI707057B TW105107936A TW105107936A TWI707057B TW I707057 B TWI707057 B TW I707057B TW 105107936 A TW105107936 A TW 105107936A TW 105107936 A TW105107936 A TW 105107936A TW I707057 B TWI707057 B TW I707057B
Authority
TW
Taiwan
Prior art keywords
layer
single crystal
schottky barrier
gas
withstand voltage
Prior art date
Application number
TW105107936A
Other languages
English (en)
Other versions
TW201706440A (zh
Inventor
佐佐木公平
後藤健
東脇正高
纐纈明伯
熊谷義直
村上尙
Original Assignee
日商田村製作所股份有限公司
國立研究開發法人情報通信研究機構
國立大學法人東京農工大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商田村製作所股份有限公司, 國立研究開發法人情報通信研究機構, 國立大學法人東京農工大學 filed Critical 日商田村製作所股份有限公司
Publication of TW201706440A publication Critical patent/TW201706440A/zh
Application granted granted Critical
Publication of TWI707057B publication Critical patent/TWI707057B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/34—Edge-defined film-fed crystal-growth using dies or slits
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明的問題在於提供一種耐電壓特性優異的Ga2O3系的高耐壓肖特基能障二極體。

作為解決手段的本發明的一實施型態，提供一種高耐壓肖特基能障二極體1，其具有：第1層10，其由第一Ga2O3系單晶所構成，且其實效供體濃度在1×1013cm-3以上且在6.0×1017cm-3以下，其中，該第一Ga2O3系單晶含有第一IV族元素和濃度5×1016cm-3以下的氯；第2層12，其由含有第二IV族元素之第二Ga2O3系單晶所構成，且其實效供體濃度高於第1層10的實效供體濃度，並積層於第1層10上；陽極電極14，其被形成於第1層10上；及，陰極電極15，其被形成於第2層12上。

Description

高耐壓肖特基能障二極體
本發明關於高耐壓肖特基能障二極體。
先前已知有一種藉由將MBE(Molecular Beam Epitaxy，分子束磊晶)法或EFG(Edge-defined Film-fed Growth，限邊饋膜生長)法作為對Ga2O3系單晶進行摻雜的方法，而在結晶成長的同時添加雜質之方法(例如參照專利文獻1、2)；或是一種在培育Ga2O3系單晶後，藉由離子植入法來添加雜質(摻雜劑)的方法(例如參照專利文獻3)。又，已知有一種由Ga2O3系化合物半導體所構成的肖特基能障二極體(例如參照專利文獻4)。
[先前技術文獻]
(專利文獻)
專利文獻1：日本特開2013-56803號公報。
專利文獻2：日本特開2013-82587號公報。
專利文獻3：日本特開2013-58637號公報。
專利文獻4：日本特開2013-102081號公報。
然而，在MBE法中，容易在磊晶結晶成長中產生雜質偏析(impurity segregation)，因此在深度方向和面內方向(in-plane direction)的雜質濃度分佈的均勻性不佳。
又，在EFG法中，由於在原料中含有濃度1×1017cm-3程度的不純物(雜質)，因此無法進行該濃度以下的摻雜。
又，在離子植入法中，不純物離子的植入深度被限定在1μm程度。又，由於離子束會對結晶造成傷害，因此會使結晶性劣化。
因此，在先前技術中，無法形成一種Ga2O3系單晶，其含有目標濃度之供體且供體濃度分佈的均勻性高，而難以製造出一種耐電壓特性優異的Ga2O3系的肖特基能障二極體。
因此，本發明的其中一個目的在於提供一種耐電壓特性優異的Ga2O3系的高耐壓肖特基能障二極體。
本發明的一態樣，為了達成上述目的而提供下述[1]~[6]之高耐壓肖特基能障二極體。
[1]一種高耐壓肖特基能障二極體，其具有：第1層，其由第一Ga2O3系單晶所構成，且其實效供體濃度在1×1013cm-3以上且在6.0×1017cm-3以下，其中， 該第一Ga2O3系單晶含有第一IV族元素和濃度5×1016cm-3以下的氯(Cl)；第2層，其由含有第二IV族元素之第二Ga2O3系單晶所構成，且其實效供體濃度高於前述第1層的實效供體濃度，並積層於前述第1層上；陽極電極，其被形成於前述第1層上；及，陰極電極，其被形成於前述第2層上。
[2]如前述[1]所述之高耐壓肖特基能障二極體，其中，前述第1層的實效供體濃度在2.0×1016cm-3以下。
[3]如前述[2]所述之高耐壓肖特基能障二極體，其中，前述第1層的實效供體濃度在1.4×1016cm-3以下。
[4]如前述[1]~[3]中任一項所述之高耐壓肖特基能障二極體，其中，前述第一IV族元素為矽(Si)。
[5]如前述[1]~[3]中任一項所述之高耐壓肖特基能障二極體，其中，前述第一Ga2O3系單晶為Ga2O3單晶。
[6]如前述[1]~[3]中任一項所述之高耐壓肖特基能障二極體，其中，前述陰極電極的與前述第2層接觸之層是由鈦(Ti)所構成。
根據本發明，能夠提供一種耐電壓特性優異的Ga2O3系的高耐壓肖特基能障二極體。
1‧‧‧高耐壓肖特基能障二極體
2‧‧‧氣相成長裝置
10‧‧‧第1層(Ga2O3系單晶膜)
11、13‧‧‧面
12‧‧‧第2層(Ga2O3系基板)
14‧‧‧陽極
15‧‧‧陽極
20‧‧‧反應腔室
21‧‧‧第1氣體導入埠
22‧‧‧第2氣體導入埠
23‧‧‧第3氣體導入埠
24‧‧‧第4氣體導入埠
25‧‧‧排氣埠
26‧‧‧反應容器
27‧‧‧第1加熱手段
28‧‧‧第2加熱手段
R1‧‧‧原料反應區域
R2‧‧‧結晶成長區域
第1圖是實施型態之高耐壓肖特基能障二極體1的垂直剖面圖。
第2圖是鹵化物氣相磊晶法用之氣相成長裝置的垂直剖面圖。
第3圖是表示GaCl的平衡分壓與O2/GaCl供給分壓比之關係之圖表，該分壓比是藉由熱平衡計算而得到，且為Ga2O3結晶成長的環境溫度在1000℃時的結果。
第4圖是表示7種肖特基能障二極體的Ga2O3單晶膜的實效供體濃度在深度方向的輪廓之圖表，該輪廓是由電容量-電壓測量結果所算出。
第5圖是表示7種肖特基能障二極體的順向特性之圖表。
第6圖是表示7種肖特基能障二極體的逆向特性之圖表。
[實施型態]
(高耐壓肖特基能障二極體的構成)
第1圖是實施型態之高耐壓肖特基能障二極體1的垂直剖面圖。高耐壓肖特基能障二極體1是縱型的肖特基能障二極體，其具有：第1層10、積層於第1層10上之第2層12、形成於第1層10上之陽極電極14、及形成於第2層12上之陰極電極15。
第1層10是由Ga2O3系單晶所構成，該Ga2O3系單晶含有作為供體之矽(Si)、錫(Sn)等IV族元素。此外，由於已知Sn容易偏析，當使用Sn作為供體時，有第1層10的電特性在面內的均勻性惡化而降低製造良率的風險。因此，更佳是使用Si來作為供體。第1層10的實效供體濃度(Nd-Na)在1×1013cm-3以上且6.0×1017cm-3以下，且較佳為2.0×1016cm-3以下，更佳為1.4×1016cm-3以下。此處，所謂Nd-Na，是供體濃度Nd與受體濃度Na的差值，相當於在實效上發揮功能的供體的濃度。
當第1層10的Nd-Na在6.0×1017cm-3以下、2.0×1016cm-3以下、1.4×1016cm-3以下、及2.0×1015cm-3以下的情況下，分別能夠將高耐壓能障二極體1的耐壓(耐電壓)作成16V以上、310V以上、360V以上、及440V以上。此處，基於一般性的元件評價基準，將耐電壓定義成：當在高耐壓肖特基能障二極體1的陽極電極14與陰極電極15間流動之逆向漏洩電流的電流密度到達10-3A/cm2時的施加電壓的大小。
此外，為了得到更高的耐電壓特性，亦可設置有電場集中緩和構造，該電場集中緩和構造是將絕緣膜形成於第1層10的表面的陽極電極14的端部上之場板(field plate)構造、及將受體離子植入至第1層10的內部以及第1層10的表面上的陽極電極14的端部上和周邊部之保護環(guard ring)構造等。
又，第1層10含有濃度5×1016cm-3以下的氯。這是因為，Ga2O3系單晶膜是藉由HVPE法所形成，且該HVPE法使用含氯之氣體。通常，當藉由HVPE法以外的方法來形成Ga2O3系單晶膜時，不會使用含氯之氣體，因此在Ga2O3系單晶膜中不含氯，或者至少不會含有1×1016cm-3以上的氯。
第1層10的厚度，為了確保讓高耐壓肖特基能障二極體1具有足夠的耐電壓特性，較佳為30nm以上。高耐壓肖特基能障二極體1的耐電壓，是由第1層10的厚度和實效供體濃度(Nd-Na)來決定。例如，當第1層10的Nd-Na為6.0×1017cm-3時，若厚度在30nm以上，則能夠將耐電壓作成21V。此外，第1層10的厚度上限並未特別限定，但由於厚度方向的電阻會隨著厚度增加而增加，因此較佳為在能夠得到被要求的耐電壓特性的範圍中盡可能作得較薄。
此處，所謂Ga2O3系單晶，是指Ga2O3單晶或是添加有Al、In等元素而成之Ga2O3單晶。例如，亦可為添加有Al和In而成之Ga2O3單晶也就是(GaxA1yIn(1-x-y))2O3(0<x≦1，0≦y<1，0<x+y≦1)單晶。在添加Al的情況下能隙變寬，而在添加In的情況下能隙變窄。此外，上述Ga2O3單晶，例如具有β型之結晶構造。
第2層12是由第二Ga2O3系單晶所構成，該第二Ga2O3系含有作為供體之Si、Sn等IV族元素。第2 層12的Nd-Na，比第1層10的Nd-Na更高，例如為1×1018cm-3以上且在1.0×1020cm-3以下。第2層12的厚度，例如為50~1000μm。
由於高耐壓肖特基能障二極體1的耐電壓，幾乎不依存於第1層10和第2層12的主面面晶面方位，因此第1層10和第2層12的主面的晶面方位並未特別限定，例如由結晶成長速度的觀點來看，會作成(001)、(010)、(110)、(210)、(310)、(610)、(910)、(101)、(102)、(201)、(401)、(-101)、(-201)、(-102)或是(-401)。
陽極電極14，被形成於第1層10中的位於與第2層12相反的一側之面也就是面11上，且與第1層10進行肖特基接觸。
陽極電極14，由鉑(Pt)、鎳(Ni)等金屬所構成。陽極電極14，亦可具有積層不同金屬膜而成之多層構造，例如Pt/Au或Pt/Al。
陰極電極15，被形成於第2層12中的位於與第1層10相反的一側之面也就是面13上，且與第2層12進行歐姆接觸。
陰極電極15，由鈦(Ti)等金屬所構成。陰極電極15，亦可具有積層不同金屬膜而成之多層構造，例如Ti/Au或Ti/Al。為了使陰極電極15與第2層12確實地進行歐姆接觸，較佳為陰極電極15的與第2層12接觸之層是由Ti所構成。
在高耐壓肖特基能障二極體1中，藉由在陽極電極14與陰極電極15之間施加順向電壓(陽極電極14側為正電位)，自第1層10觀察到的陽極電極14與第1層10之界面的能量障壁降低，而有電流自陽極電極14流向陰極電極15。另一方面，當在陽極電極14與陰極電極15之間施加逆向電壓(陽極電極14側為負電位)時，因為有肖特基障壁，不會有電流流動。
在高耐壓肖特基能障二極體1的典型構成中，第2層12是Ga2O3系基板，第1層10是在第2層12上磊晶成長而成的Ga2O3系單晶膜。此外，在第2層12為Ga2O3系基板的情況下，由於不是藉由HVPE法來形成，因此實質上不含有氯。
又，作為高耐壓肖特基能障二極體1的其他構成，可能有第1層10與第2層12均為磊晶膜之構成。在此情況下，例如第1層10和第2層12，是藉由在由Ga2O3系單晶所構成的基底基板上進行磊晶成長後，再從該基底基板分離出來而形成。在此情況下，第2層12的厚度，例如為0.1~50μm。
(高耐壓肖特基能障二極體的製造方法)
以下，對高耐壓肖特基能障二極體1的製造方法之一例進行說明。在此例中，是在作為第2層12之Ga2O3系基板上，磊晶成長出作為第1層10之Ga2O3系單晶膜。
首先，對藉由FZ(Floating Zone，浮動帶域)法或EFG(Edge Defined Film Fed Growth，限 邊饋膜生長)法等之融液成長法所培育出來的Ga2O3系單晶的塊狀結晶進行切片，並研磨表面，藉此形成作為第2層12之Ga2O3系基板。
接著，藉由HVPE(Halide Vapor Phase Epitaxy，鹵化物氣相磊晶)法，在Ga2O3系基板上磊晶成長出作為第1層10之Ga2O3系單晶膜。
第2圖是HVPE法用之氣相成長裝置2的垂直剖面圖。氣相成長裝置2，具有：反應腔室20，其具有第1氣體導入埠21、第2氣體導入埠22、第3氣體導入埠23、第4氣體導入埠24及排氣埠25；以及，第1加熱手段27和第2加熱手段28，其被設置於反應腔室20的周圍，並對反應腔室20內的規定區域進行加熱。
HVPE法，相較於MBE法等，其成膜速率較高。又，膜厚的面內分佈的均勻性較高，而能夠成長出大口徑之膜。因此，適合用於結晶的大量生產。
反應腔室20，具有：原料反應區域R1，其配置有收容Ga原料之反應容器26，並產生鎵的原料氣體；及，結晶成長區域R2，其配置有Ga2O3系基板，並進行Ga2O3系單晶膜之成長。反應腔室20，例如由石英玻璃所構成。
此處，反應容器26，例如為石英玻璃，而被收容於反應容器26中之Ga原料為金屬鎵。
第1加熱手段27與第2加熱手段28，能夠分別對反應腔室20的原料反應區域R1與結晶成長區域R2進 行加熱。第1加熱手段27與第2加熱手段28，例如為電阻加熱式或輻射加熱式之加熱裝置。
第1氣體導入埠21，是用來將Cl2氣體或HCL氣體也就是含氯氣體，利用非活性氣體(惰性氣體)也就是載體氣體(N2氣體、Ar氣體或He氣體)來導入至反應腔室20的原料反應區域R1內之埠。第2氣體導入埠22，是用來將氧氣的原料氣體也就是O2氣體或H2O氣體等之含氧氣體，利用非活性氣體也就是載體氣體(N2氣體、Ar氣體或He氣體)來導入至反應腔室20的結晶成長區域R2內之埠。第3氣體導入埠23，是用來將非活性氣體也就是載體氣體(N2氣體、Ar氣體或He氣體)導入至反應腔室20的結晶成長區域R2內之埠。第4氣體導入埠24，是用來將對於Ga2O3系單晶膜而言是雜質的矽(Si)等的原料氣體(例如四氯化矽等)，利用非活性氣體也就是載體氣體(N2氣體、Ar氣體或He氣體)來導入至反應腔室20的結晶成長區域R2內之埠。
針對Ga2O3系單晶膜的成長，能夠使用日本特願2014-088589所揭示之Ga2O3系單晶膜的成長技術。以下，對本實施型態之Ga2O3系單晶膜的成長步驟的一例進行說明。
首先，使用第1加熱手段27對反應腔室20的原料反應區域R1進行加熱，並將原料反應區域R1的環境溫度保持於規定溫度。
接著，利用載體氣體自第1氣體導入埠21導入含氯氣體，於原料反應區域R1中，在上述環境溫度下使反應容器26內之金屬鎵與含氯氣體進行反應，而產生氯化鎵系氣體。
此時，上述原料反應區域R1內的環境溫度，較佳為能夠使得在由反應容器26內之金屬鎵與含氯氣體的反應所產生之氯化鎵系氣體中，是GaCl氣體的分壓變成最高的溫度。此處，在氯化鎵系氣體中，含有GaCl氣體、GaCl2氣體、GaCl3氣體、(GaCl3)2氣體等。
GaCl氣體，是在氯化鎵系氣體所含之氣體中，能夠將Ga2O3結晶的成長驅動力保持到最高溫度之氣體。為了得到高純度、高品質的Ga2O3結晶，在較高成長溫度下的成長是有效的，因此產生在高溫中成長驅動力較高的GaCl氣體的分壓較高之氯化鎵系氣體，對於Ga2O3系單晶膜的成長是較佳的。
藉由在約300℃以上的環境溫度下使金屬鎵與含氯氣體進行反應，能夠提高氯化鎵系氣體中的GaCl氣體的分壓比。因此，較佳為在藉由第1加熱手段27將原料反應區域R1的環境溫度保持在300℃以上的狀態下，使反應容器26內之金屬鎵與含氯氣體進行反應。
此外，例如，在850℃的環境溫度下，GaCl氣體的分壓比會壓倒性地變高(GaCl氣體的平衡分壓比GaCl2氣體大了4個數量級，且比GaCl3氣體大了8個數 量級)，因此GaCl氣體以外之氣體幾乎不會對Ga2O3結晶的成長作出貢獻。
又，考慮到第1加熱手段27的壽命或是由石英玻璃等所構成之反應腔室20的耐熱性，較佳為在將原料反應區域R1的環境溫度保持在1000℃以下的狀態下，使反應容器26內之金屬鎵與含氯氣體進行反應。
又，若在使Ga2O3系單晶膜成長時的環境中含有氫氣，則Ga2O3系單晶膜的表面平坦性和結晶成長驅動力會降低，因此較佳為使用不含氫之Cl2氣體來作為含氯氣體。
接著，在結晶成長區域R2中，使在原料反應區域R1中所產生之氯化鎵系氣體、自第2氣體導入埠22所導入之含氧氣體、及自第4氣體導入埠24所導入之Si等之雜質的原料氣體混合，並將Ga2O3系基板曝露於該混合氣體中，而在Ga2O3系基板上磊晶成長出含雜質之Ga2O3系單晶膜。此時，收容反應腔室20之爐內的結晶成長區域R2中的壓力，例如保持在1atm。
此處，作為雜質的原料氣體，為了抑制非預期的其他不純物混入，較佳為使用氯化物系氣體，例如將Si、Ge、Sn或Pb作為雜質的情況下，分別使用SiCl4、GeCl4、SnCl4、PbCl2等之氯化物系氣體。又，氯化物系氣體，並不限於僅與氯化合者，例如亦可使用SiHCl3等之矽烷系氣體。
Si等之雜質，是與Ga2O3系單晶之成長並行地進行摻雜(in situ doping，原位摻雜)
此外，若在使Ga2O3系單晶膜成長時的環境中含有氫氣，則Ga2O3系單晶膜的表面平坦性和結晶成長驅動力會降低，因此較佳為使用不含氫之O2氣體來作為含氧氣體。
又，GaCl氣體的平衡分壓越小，則GaCl氣體越會被消費於Ga2O3結晶的成長中，而使Ga2O3有效率地進行成長。例如，若O2氣體的供給分壓相對於GaCl氣體的供給分壓之比值(O2/GaCl供給分壓比)成為0.5以上，則GaCl氣體的平衡分壓會急劇降低。因此，為了有效率地使Ga2O3系單晶膜進行成長，較佳為在結晶成長區域R2中的O2/GaCl供給分壓比在0.5以上的狀態下使Ga2O3系單晶膜進行成長。
第3圖是表示GaCl的平衡分壓與O2/GaCl供給分壓比之關係之圖表，該分壓比是藉由熱平衡計算所得到，且為Ga2O3結晶成長的環境溫度在1000℃時之結果。在本計算中，將GaCl氣體的供給分壓值固定在1×10-3atm，並利用例如N2等之非活性氣體來作為載體氣體且將爐內壓力設為1atm，並改變O2氣體的供給分壓值。
第3圖的橫軸表示O2/GaCl供給分壓比，縱軸表示GaCl氣體的平衡分壓(atm)。GaCl氣體的平衡 分壓越小，表示GaCl氣體越會被消費於Ga2O3結晶的成長中，亦即，Ga2O3結晶有效率地成長。
第3圖表示若O2/GaCl供給分壓比變成0.5以上，則GaCl氣體的平衡分壓便會急劇降低。
又，為了使Ga2O3系單晶膜成長，要求成長溫度在900℃以上。在低於900℃的情況下，有無法得到單晶的風險。
此外，以HVPE法成長出來的非摻雜的Ga2O3系單晶膜，如日本特願2014-088589所揭示，其殘留載體濃度在1×1013cm-3以下。因此，藉由改變IV族元素的摻雜濃度，Ga2O3系單晶膜的Nd-Na能夠在1×1013cm-3以上的範圍中進行變化。
在Ga2O3系基板上成長出Ga2O3系單晶膜後，藉由CMP(Chemical Mechanical Polishing，化學機械研磨)使Ga2O3系單晶膜的表面平坦化。例如，藉由在深度方向研磨2μm程度，表面粗糙度(RMS)會成為1nm以下。利用平坦化處理來縮小表面粗糙度，當對陽極電極施加逆向電壓時，便能藉此使電場不容易集中於局部，而提高肖特基能障二極體的耐電壓。此外，在剛成長完成時的RMS便為1nm以下的情況下，亦可不進行平坦化處理。
又，較佳為針對Ga2O3系基板中的位於與Ga2O3系單晶膜相反的一側之面，亦施行研磨處理。有時會因為Ga2O3系單晶膜的HVPE成長中之原料氣體繞 到裏側(背面側)，而在基板背面產生預期之外的附著物，所以在未進行研磨處理的情況下，有與陽極電極的接觸電阻增加的風險。在進行過研磨處理的情況下，便能夠除去該等附著物，而能夠穩定地形成接觸電阻低的陽極電極。此外，朝向深度方向的研磨量沒有特別限定，至少研磨1μm以上便能夠達成本目的。
接著，在作為第1層10之Ga2O3系單晶膜的面11上及作為第2層12之Ga2O3系基板的面13上，分別形成陽極電極14與陰極電極15。
此外，在第2層12為磊晶層的情況下，與上述第1層10的形成方法同樣地藉由HVPE法來形成於基底基板上。此基底基板，在形成陰極電極15前，自第2層12分離。
(實施型態的功效)
根據上述實施型態，藉由使用HVPE法來一邊成長Ga2O3系單晶一邊添加雜質，便能夠得到含有目的濃度之供體，且供體濃度分佈的均勻性高之第1層10，或是得到具有上述特徵之第1層10和第2層12。藉此，能夠得到耐電壓特性優異的高耐壓肖特基能障二極體1。
[實施例]
以下，作為實施例來描述上述實施型態之高耐壓肖特基能障二極體1的一型態的製造和評價結果。本實施例中，是在作為第2層12之主面的晶面方位為(001)之 Ga2O3基板上，磊晶成長出作為第1層10之Ga2O3單晶膜。
首先，使用EFG法培育出摻雜有Sn之Ga2O3單晶，並施行切片與研磨加工，而製作出複數片Ga2O3基板。Ga2O3基板的Nd-Na，作成約2.5×1018cm-3。Ga2O3基板的厚度，作成約650μm。
接著，使用HVPE法，在複數片Ga2O3基板上成長出厚度10μm程度的摻雜有Si之Ga2O3單晶膜。Ga2O3單晶膜的Si濃度，作成約2.0×1015cm-3、1.4×1016cm-3、2.0×1016cm-3、1.0×1017cm-3、1.5×1017cm-3、2.9×1017cm-3或是6.0×1017cm-3。
HVPE成長後，針對自Ga2O3單晶膜的表面起到深度2~3μm程度的部分，施行CMP處理，使其平坦化。又，對於Ga2O3基板中的位於Ga2O3單晶膜的相反一側之面，亦針對自表面起到深度50μm程度的部分，施行研削、研磨、CMP處理，使其平坦化。
接著，在Ga2O3基板上，藉由蒸鍍來形成陽極電極，該陽極電極積層了厚度20nm的Ti膜與厚度230nm的Au膜。
接著，在Ga2O3基板上，形成圓形的陽極電極，該陽極電極積層了厚度15nm的Pt膜、厚度5nm的Ti膜及厚度250nm的Au膜。關於陽極電極的直徑，將電流-電壓(I-V)測量用的電極作成200μm，並將電容量-電壓(C-V)測量用的電極作成400μm。
藉由上述步驟，得到具有不同Si濃度之7種肖特基能障二極體。
第4圖是表示7種肖特基能障二極體之Ga2O3單晶膜的Nd-Na在深度方向的輪廓之圖表，上述輪廓是由C-V測量結果所算出。7種肖特基能障二極體的Ga2O3單晶膜的Nd-Na，分別為約2.0×1015cm-3、1.4×1016cm-3、2.0×1016cm-3、1.0×1017cm-3、1.5×1017cm-3、2.9×1017cm-3、6.0×1017cm-3。
第5圖是表示7種肖特基能障二極體的順向特性之圖表。第5圖中的虛線的斜率，表示肖特基能障二極體的理想因子(ideality factor)n為1(理想值)時，電壓低於起始電壓(turn-on voltage)之一側的I-V特性的斜率。根據第5圖，Nd-Na在2.0×1016cm-3以下之肖特基能障二極體中，肖特基的理想因子為1.01~1.03的程度，形成理想的肖特基接觸。另一方面，Nd-Na在1×1017cm-3以上之肖特基能障二極體中，因為漏洩電流的影響，理想因子為1.2的程度。
第6圖是表示7種肖特基能障二極體的逆向特性之圖表。伴隨供體濃度降低，逆向漏洩電流減少，且耐電壓增加。耐電壓，是各輪廓中在電流密度為10-3A/cm2時的電壓大小。
根據第6圖，Nd-Na為2.0×1015cm-3之肖特基能障二極體中的耐電壓約為440V，Nd-Na為1.4×1016cm-3之肖特基能障二極體中的耐電壓約為360V， Nd-Na為2.0×1016cm-3之肖特基能障二極體中的耐電壓約為310V，Nd-Na為1.0×1017cm-3之肖特基能障二極體中的耐電壓約為74V，Nd-Na為1.5×1017cm-3之肖特基能障二極體中的耐電壓約為46V，Nd-Na為2.9×1017cm-3之肖特基能障二極體中的耐電壓約為36V，Nd-Na為6.0×1017cm-3之肖特基能障二極體中的耐電壓約為16V。
此外，上述評價中，是使用主面的晶面方位為(001)之Ga2O3基板來作為Ga2O3系基板，但即便是在使用其他Ga2O3系基板來取代Ga2O3基板之情況下，以及主面的晶面方位不同的情況下，仍然會得到同樣的評價結果。又，即便在形成其他Ga2O3系單晶膜來取代Ga2O3單晶膜的情況下，仍然會得到同樣的評價結果。
又，上述評價中，是將Ga2O3單晶膜的Nd-Na作成2.0×1015~6.0×1017cm-3，但若使用Nd-Na更低的Ga2O3單晶膜，便能夠得到更高的耐電壓。
以上，說明了本發明的實施型態，但本發明並不限定於上述實施型態，在不脫離發明主旨的範圍內可以有各種變化的實施方式。
又，上述記載的實施型態並不是用來限定申請專利範圍的發明。又，應注意的是，用於解決發明的問題的手段中，並不一定需要實施型態中所說明過的特徵的全部組合。
1‧‧‧高耐壓肖特基能障二極體
10‧‧‧第1層(Ga2O3系單晶膜)
11、13‧‧‧面
12‧‧‧第2層(Ga2O3系基板)
14‧‧‧陽極電極
15‧‧‧陰極電極

Claims (6)

  1. 一種高耐壓肖特基能障二極體，其具有：第1層，其由第一Ga2O3系單晶所構成，且其實效供體濃度(Nd-Na)在1×1013cm-3以上且在6.0×1017cm-3以下，其中，該第一Ga2O3系單晶含有第一IV族元素和濃度5×1016cm-3以下的氯，且該氯是來自於使用含氯氣體的鹵化物氣相磊晶(HVPE)法；第2層，其由含有第二IV族元素之第二Ga2O3系單晶所構成，且其實效供體濃度高於前述第1層的實效供體濃度，並積層於前述第1層上；陽極電極，其被形成於前述第1層上；及，陰極電極，其被形成於前述第2層上；其中，前述第1層的深度方向和面內方向的前述實效供體濃度(Nd-Na)的分佈，相較於藉由分子束磊晶(MBE)法來得到的含有前述第一IV族元素之Ga2O3系單晶膜的深度方向和面內方向的實效供體濃度(Nd-Na)的分佈，具有更高的均勻性。
  2. 如請求項1所述之高耐壓肖特基能障二極體，其中，前述第1層的實效供體濃度(Nd-Na)在2.0×1016cm-3以下。
  3. 如請求項2所述之高耐壓肖特基能障二極體，其中，前述第1層的實效供體濃度(Nd-Na)在1.4× 1016cm-3以下。
  4. 如請求項1~3中任一項所述之高耐壓肖特基能障二極體，其中，前述第一IV族元素為矽。
  5. 如請求項1~3中任一項所述之高耐壓肖特基能障二極體，其中，前述第一Ga2O3系單晶為Ga2O3單晶。
  6. 如請求項1~3中任一項所述之高耐壓肖特基能障二極體，其中，前述陰極電極的與前述第2層接觸之層是由鈦所構成。
TW105107936A 2015-03-20 2016-03-15 高耐壓肖特基能障二極體 TWI707057B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-058519 2015-03-20
JP2015058519A JP6758569B2 (ja) 2015-03-20 2015-03-20 高耐圧ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
TW201706440A TW201706440A (zh) 2017-02-16
TWI707057B true TWI707057B (zh) 2020-10-11

Family

ID=56979258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107936A TWI707057B (zh) 2015-03-20 2016-03-15 高耐壓肖特基能障二極體

Country Status (6)

Country Link
US (1) US10199512B2 (zh)
EP (2) EP3933935A1 (zh)
JP (1) JP6758569B2 (zh)
CN (1) CN107534062B (zh)
TW (1) TWI707057B (zh)
WO (1) WO2016152536A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152208B2 (en) * 2016-09-15 2021-10-19 Flosfia Inc. Semiconductor film, method of forming semiconductor film, complex compound for doping, and method of doping
JP6856193B2 (ja) * 2016-09-30 2021-04-07 株式会社タムラ製作所 ショットキーバリアダイオードの製造方法
WO2019147602A1 (en) * 2018-01-29 2019-08-01 Northwestern University Amphoteric p-type and n-type doping of group iii-vi semiconductors with group-iv atoms
JP7191322B2 (ja) * 2018-12-26 2022-12-19 国立研究開発法人物質・材料研究機構 半導体基板の製造方法
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
CN110197854B (zh) * 2019-06-20 2023-02-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
JP7306640B2 (ja) * 2019-08-28 2023-07-11 信越化学工業株式会社 結晶性酸化物膜
JP7442428B2 (ja) 2020-12-11 2024-03-04 株式会社デンソー 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201338155A (zh) * 2011-11-09 2013-09-16 田村製作所股份有限公司 肖特基能障二極體

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2149153A4 (en) * 2007-05-17 2011-11-30 Canterprise Ltd CONTACT AND METHOD FOR ITS MANUFACTURE
US8436366B2 (en) * 2009-04-15 2013-05-07 Sumitomo Electric Industries, Ltd. Substrate composed of silicon carbide with thin film, semiconductor device, and method of manufacturing a semiconductor device
CN103608498B (zh) * 2011-07-20 2018-04-10 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
CN107653490A (zh) * 2011-09-08 2018-02-02 株式会社田村制作所 晶体层叠结构体
JP2013056803A (ja) 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ｇａ２Ｏ３系単結晶膜の製造方法
US9461124B2 (en) 2011-09-08 2016-10-04 Tamura Corporation Ga2O3 semiconductor element
JP5948581B2 (ja) 2011-09-08 2016-07-06 株式会社Flosfia Ｇａ２Ｏ３系半導体素子
JP5807282B2 (ja) * 2011-09-08 2015-11-10 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP5864998B2 (ja) 2011-10-11 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の成長方法
JPWO2013054580A1 (ja) * 2011-10-13 2015-03-30 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
JP6053103B2 (ja) * 2012-04-12 2016-12-27 富士電機株式会社 ワイドバンドギャップ半導体装置およびその製造方法
JP5991140B2 (ja) 2012-10-29 2016-09-14 Ｊｆｅスチール株式会社 容器用鋼板、その製造に用いられる処理液、および、容器用鋼板の製造方法
WO2015025500A1 (ja) * 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
US10985284B2 (en) * 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201338155A (zh) * 2011-11-09 2013-09-16 田村製作所股份有限公司 肖特基能障二極體

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hisashi Murakami, Homoepitaxial growth of β-Ga2O3 layers by halide vapor phase epitaxy, Applied Physics Express, Volume 8, Number 1, 015503 *
Hisashi Murakami, Homoepitaxial growth of β-Ga2O3 layers by halide vapor phase epitaxy, Applied Physics Express, Volume 8, Number 1, 015503。

Also Published As

Publication number Publication date
CN107534062A (zh) 2018-01-02
EP3933935A1 (en) 2022-01-05
JP2016178250A (ja) 2016-10-06
US20180254355A1 (en) 2018-09-06
EP3273487A4 (en) 2018-11-14
WO2016152536A1 (ja) 2016-09-29
EP3273487A1 (en) 2018-01-24
JP6758569B2 (ja) 2020-09-23
CN107534062B (zh) 2021-08-10
TW201706440A (zh) 2017-02-16
US10199512B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
TWI707057B (zh) 高耐壓肖特基能障二極體
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
US8901570B2 (en) Epitaxial silicon carbide single crystal substrate and process for producing the same
TWI684662B (zh) 結晶積層構造體
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
US10985016B2 (en) Semiconductor substrate, and epitaxial wafer and method for producing same
CN106471163B (zh) 半导体衬底、外延片及其制造方法
WO2021210476A1 (ja) 半導体膜及びその製造方法
JP6601738B2 (ja) 結晶積層構造体、及びその製造方法
CN117941041A (zh) 晶体层叠构造体、半导体装置及晶体层叠构造体的制造方法