CN117941041A - 晶体层叠构造体、半导体装置及晶体层叠构造体的制造方法 - Google Patents

晶体层叠构造体、半导体装置及晶体层叠构造体的制造方法 Download PDF

Info

Publication number
CN117941041A
CN117941041A CN202180101847.7A CN202180101847A CN117941041A CN 117941041 A CN117941041 A CN 117941041A CN 202180101847 A CN202180101847 A CN 202180101847A CN 117941041 A CN117941041 A CN 117941041A
Authority
CN
China
Prior art keywords
single crystal
main surface
gas
crystal substrate
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180101847.7A
Other languages
English (en)
Inventor
汤田洋平
绵引达郎
熊谷义直
后藤健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117941041A publication Critical patent/CN117941041A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

目的在于提供一种能够提高器件特性的技术。晶体层叠构造体具备具有第1主面的Ga2O3单晶体基板。另外，晶体层叠构造体具备设置于Ga2O3单晶体基板的第1主面上并在与Ga2O3单晶体基板相反的一侧具有第2主面的作为外延生长层的Ga2O3单晶体层。Ga2O3单晶体基板的第1主面的面取向是(011)面。另外，Ga2O3单晶体层的第2主面是(011)面。

Description

晶体层叠构造体、半导体装置及晶体层叠构造体的制造方法
技术领域
本公开涉及晶体层叠构造体、半导体装置及晶体层叠构造体的制造方法。
背景技术
近年来，为了实现半导体元件的高耐压化，在半导体元件中使用的材料正在转变为宽带隙半导体(还称为宽能带隙半导体)。在使用了作为该宽带隙半导体的一种的氧化镓的肖特基势垒二极管中，相比于使用了硅(Si)以及碳化硅(SiC)等的肖特基势垒二极管，能够提高反向耐压。关于这样的使用了氧化镓的肖特基势垒二极管，提出了各种技术(例如专利文献1以及2)。
现有技术文献
专利文献1：日本特开2020-096197号公报
专利文献2：日本特开2016-029735号公报
发明内容
然而，在使用了氧化镓的半导体元件中，在氧化镓的外延生长层内的缺陷密度变高时，存在导致器件特性降低这样的问题。
因此，本公开是鉴于如上所述的问题点而完成的，目的在于提供一种能够提高器件特性的技术。
本公开所涉及的晶体层叠构造体具备：Ga2O3单晶体基板，具有第1主面；以及作为外延生长层的Ga2O3单晶体层，设置于所述Ga2O3单晶体基板的所述第1主面上，在与所述Ga2O3单晶体基板相反的一侧具有第2主面，所述Ga2O3单晶体基板的所述第1主面以及所述Ga2O3单晶体层的所述第2主面各自的面取向是(011)面。
根据本公开，Ga2O3单晶体基板的第1主面以及Ga2O3单晶体层的第2主面各自的面取向是(011)面。根据这样的结构，能够提高器件特性。
本公开的目的、特征、方案以及优点通过以下的详细的说明和附图而会变得更加清楚。
附图说明
图1是概略性地例示实施方式1所涉及的Ga2O3单晶体层叠构造体的剖面图。
图2是示出实施方式1所涉及的面取向的立体图。
图3是用于说明实施方式1所涉及的面取向的概略图。
图4是概略性地例示实施方式1所涉及的气相生长装置的剖面图。
图5是概略性地例示实施方式2所涉及的半导体装置的剖面图。
图6是概略性地例示实施方式3所涉及的半导体装置的剖面图。
具体实施方式
以下，一边参照所附的附图，一边说明本实施方式。此外，附图是概略地示出的图，在以下的附图中适当地省略结构或者简化结构。另外，在不同的附图中分别示出的结构的大小以及位置的相互关系未必被准确地记载，而能够被适当变更。
另外，在以下示出的说明中，对同样的构成要素附加相同的符号来图示，关于它们的名称和功能也是同样的。因此，为了避免重复，有时省略关于同样的构成要素等的详细说明。
<实施方式1>
图1是概略性地例示作为本实施方式1所涉及的晶体层叠构造体的Ga2O3单晶体层叠构造体的剖面图。Ga2O3单晶体层叠构造体具备Ga2O3单晶体基板1以及形成于Ga2O3单晶体基板1的主面上的Ga2O3外延生长层2。关于Ga2O3外延生长层2的形成方法，只要是利用外延生长来形成Ga2O3单晶体层(还称为Ga2O3单晶体膜)的方法，就没有特别限定。
Ga2O3单晶体基板1是由具有β型的晶体构造的Ga2O3系单晶体构成的基板。在以下的说明中，将β-Ga2O3设为Ga2O3单晶体基板1的材料的基础。但是，Ga2O3单晶体基板1的材料不限于此，例如也可以是添加由铜(Cu)、银(Ag)、锌(Zn)、镉(Cd)、铝(Al)、铟(In)、硅(Si)、锗(Ge)、锡(Sn)、铁(Fe)或者镁(Mg)构成的群中的1种以上而得到的以Ga为主成分的氧化物。
作为其一个例子，在Ga2O3单晶体基板1的材料中，能够使用利用(AlxInyGa1-x-y)2O3(其中，0≤x<1、0≤y<1、0≤x+y<1)来表示的镓氧化物。在添加了Al的情况下，Ga2O3单晶体基板1的带隙变宽，在添加了In的情况下，Ga2O3单晶体基板1的带隙变窄。另外，Ga2O3单晶体基板1的材料也可以包含Si等导电型杂质。Ga2O3单晶体基板1也可以是由于仅氧欠缺而呈现n型的传导性的基板、由于仅n型杂质而呈现n型的传导性的基板、以及由于氧欠缺和n型杂质这两方而呈现n型的传导性的基板中的任意基板。
例如将利用FZ(Floating Zone，区熔)法、EFG(Edge-Defined Film-Fed Growth，导模法)法等熔体生长法来生成的Ga2O3系单晶体的块状晶体进行切片并对表面进行研磨，从而形成Ga2O3单晶体基板1。Ga2O3单晶体基板1的电子载流子浓度是由在制作Ga2O3单晶体基板1时形成的氧缺陷的量、以及Si、Sn等杂质的量来决定的。通过杂质量的控制及其活性化率的控制，能够控制Ga2O3单晶体基板1中的电子载流子浓度。
Ga2O3单晶体基板1具有第1主面，在图1的例子中第1主面是上表面。第1主面的面取向优选为是(011)面，第1主面相对(011)面的偏移角度最优选为是0°。然而，第1主面的面取向是除了(021)面以及(012)面以外的(021)面至(012)面之间的面取向即可。以下，使用图2以及图3来说明这个情况。
图2是示出β-Ga2O3的面取向的立体图。β-Ga2O3的晶体是单斜晶系，所以(100)面是与由b轴和c轴所形成的面(即bc面)平行的面。
图3是示出沿着a轴的晶格矢量而在3个晶格矢量的原点的跟前观察a面、即(100)面时的偏移角度的概略图。附加到c轴的星号意味着将向附图的纵深方向倾斜的c轴作为惯例性的附图内的方向来表示。
在将从原点向a面沿着a轴方向前进的右旋的旋转方向(在图3中与逆时针转动的方向对应)设为正方向的情况下，第1主面的面取向是从(011)面向正方向旋转18.8292°以下的面取向即可。换言之，第1主面相对(011)面的偏移角度是作为第1主面的面取向而不会出现(012)面的角度即可。另外，第1主面的面取向是从(011)面向负方向旋转13.2504°以下的面取向即可。换言之，第1主面相对(011)面的偏移角度是作为第1主面的面取向而不会出现(021)面的角度即可。
Ga2O3外延生长层2与Ga2O3单晶体基板1同样地，由具有β型的晶体构造的Ga2O3系单晶体构成。Ga2O3外延生长层2与Ga2O3单晶体基板1同样地，也可以包含Si等导电型杂质。另外，Ga2O3外延生长层2与Ga2O3单晶体基板1同样地，也可以是由于仅氧欠缺而呈现n型的传导性的层、由于仅n型杂质而呈现n型的传导性的层、以及由于氧欠缺和n型杂质这两方而呈现n型的传导性的层中的任意层。此外，例如能够通过控制外延生长中的杂质的供给量或者氧缺陷来调节Ga2O3外延生长层2的电子载流子浓度。
Ga2O3外延生长层2设置于Ga2O3单晶体基板1的第1主面上，在与Ga2O3单晶体基板1相反的一侧具有第2主面。在图1的例子中，第2主面是上表面。
Ga2O3外延生长层2的第2主面的面取向优选为是(011)面，第2主面相对(011)面的偏移角度最优选为是0°。然而，第2主面的面取向是除了(021)面以及(012)面以外的(021)面至(012)面之间的面取向即可。即，第2主面的面取向是从(011)面向正方向旋转18.8292°以下的面取向即可，第2主面相对(011)面的偏移角度是作为第2主面的面取向而不会出现(012)面的角度即可。另外，第2主面的面取向是从(011)面向负方向旋转13.2504°以下的面取向即可，换言之第2主面相对(011)面的偏移角度是作为第2主面的面取向而不会出现(021)面的角度即可。
一般而言，在形成Ga2O3单晶体基板时，已知由于各种要因而在单晶体基板中形成缺陷。例如，在以(001)面为主面的Ga2O3单晶体基板中，会在该主面上出现以滑移面为起因的缺陷。另外，在该单晶体基板上形成有外延生长层的情况下，该缺陷被外延生长层继承，也会出现在外延生长层的主面。
对此，在如本实施方式1那样第1主面以及第2主面各自的面取向是(011)面及其附近的结构中，抑制以滑移面为起因的缺陷出现在第1主面以及第2主面，所以能够降低缺陷密度。通过使作为对器件的特性直接带来影响的因子的缺陷密度降低，从而能够降低器件的泄漏电流或者提高反向耐压等，所以能够提高器件特性。
<制造方法>
主要说明本实施方式1所涉及的Ga2O3单晶体层叠构造体的制造方法中的Ga2O3外延生长层2的外延生长。以下，说明在Ga2O3外延生长层2的形成方法中使用HVPE(HalideVapor Phase Epitaxy，卤化物气相外延)法的情况，但不限于此。例如，在Ga2O3外延生长层2的形成方法中也可以使用MBE(Molecular Beam Epitaxy，分子束外延)法、PLD(PulsedLaser Deposition，脉冲激光沉积)法、MOCVD(Metal Organic Chemical VaporDeposition，金属有机化学气相沉积)法、或者雾化CVD法等。
但是，在MBE法中，通过向真空槽内供给镓蒸气和氧系气体，从而能够在Ga2O3单晶体基板1上进行外延生长，但生长率比较低，在较厚的层的形成中需要较长的时间，所以不适合大量生产。在PLD法中，作为向基板的原料供给源的根源是点源，在根源正上方与其以外的场所之间生长率不同，所以膜厚的面内分布易于变得不均匀，不适合面积大的膜的生长。另外，在PLD法中，生长率比较低，所以不适合大量生产。在雾化CVD法中，大口径化比较容易，但包含于使用原料的杂质在外延生长中会被取入到Ga2O3单晶体层，所以难以得到高纯度的Ga2O3外延生长层。
对此，在HVPE法中，相比于MBE法、PLD法等，Ga2O3外延生长层的成膜率高，膜厚的面内分布的均匀性高，能够实现大口径化，所以适合大量生产。
图3是概略性地例示HVPE法用的气相生长装置的剖面图。HVPE法用的气相生长装置具备反应腔20、以及设置于反应腔20的周围并对反应腔20内进行加热的第1加热单元26及第2加热单元27。
反应腔20具有原料反应区域R1和晶体生长区域R2。在原料反应区域R1中，配置有收容镓原料的反应容器25，生成氯化镓系气体。在本实施方式1中，收容于反应容器25的镓原料是镓金属体，但不限于此。
在晶体生长区域R2中，配置有Ga2O3单晶体基板1，通过在原料反应区域R1中生成的镓的原料气体即氯化镓系气体、和氧的原料气体即含氧气体，进行Ga2O3外延生长层2的生长。反应腔20的材质例如是石英玻璃等，但不特别限定于此。
第1加热单元26以及第2加热单元27能够对反应腔20的原料反应区域R1以及晶体生长区域R2分别进行加热。第1加热单元26以及第2加热单元27各自例如是电阻加热式或辐射加热式的加热装置，但不特别限定于这些。
反应腔20具有第1气体导入端口21、第2气体导入端口22、第3气体导入端口23、以及排气端口24。
第1气体导入端口21是如下端口：用于使用惰性的载气，将包含Cl2气体或者HCl气体的含氯气体导入到反应腔20的原料反应区域R1内。惰性的载气例如是氮气(N2)、氩气(Ar)或者氦气(He)等，以下是同样的。
第2气体导入端口22是如下端口：用于使用惰性的载气，将包含氧气(O2)或者水蒸气气体(H2O)的含氧气体、和用于对Ga2O3外延生长层2添加Si等杂质的添加元素的原料气体导入到反应腔20的晶体生长区域R2。
第3气体导入端口23是用于将惰性的载气导入到反应腔20的晶体生长区域R2的端口。
排气端口24是用于将在反应腔20的晶体生长区域R2中未使用的气体等向反应腔20外进行排气的端口。
接下来，说明使用HVPE法来形成本实施方式1所涉及的Ga2O3外延生长层2的例子。
首先，通过使用第1加热单元26对反应腔20的原料反应区域R1进行加热，从而将原料反应区域R1的环境温度保持为预先决定的温度。
接下来，从第1气体导入端口21使用载气来导入含氯气体，在原料反应区域R1中，在保持为预先决定的温度的环境温度下使反应容器25内的镓金属体和含氯气体进行反应，生成氯化镓系气体。生成的氯化镓系气体包含GaCl气体以及除了GaCl气体以外的其他氯化镓系气体，作为其他氯化镓系气体，例如设想GaCl2气体、GaCl3气体、(GaCl3)2气体等。
GaCl气体相比于其他氯化镓系气体，能够保持为可提高Ga2O3系单晶体的生长驱动力、换言之可提高生长速度的温度。另外，为了形成高纯度、高质量的Ga2O3外延生长层2，有效的是高温下的生长。根据以上，优选为生成GaCl气体的分压高的氯化镓系气体。
为了将其实现，原料反应区域R1内的环境温度优选为是GaCl气体的分压比高于其他氯化镓系气体的分压比那样的温度。具体而言，优选为利用第1加热单元26将原料反应区域R1的环境温度保持为GaCl气体的分压比变高的300℃以上的状态，使反应容器25内的镓金属体和含氯气体进行反应。例如，在原料反应区域R1的环境温度是850℃的情况下，GaCl气体的分压比压倒性地变高，其他氯化镓系气体对Ga2O3系单晶体的生长几乎不会作出贡献。
另外，优选为考虑第1加热单元26的寿命和由石英玻璃等构成的反应腔20的耐热性，在将原料反应区域R1的环境温度保持为1000℃以下的状态下，使反应容器25内的镓金属体和含氯气体进行反应。
但是，如果在使Ga2O3外延生长层2生长的环境中不含氢，则Ga2O3外延生长层2的晶体生长驱动力提高，能够提高生长速度。因此，氯化镓系气体也可以是通过镓原料和不含氢的含氯气体的反应而生成的例如不含氢的Cl2气体等，含氧气体也可以是不含氢的O2气体等。
根据以上的制造方法，Ga2O3外延生长层2的生长速度能够成为每1小时1μm以上、即1μm/h以上。
接下来，在晶体生长区域R2中，使在原料反应区域R1中生成的氯化镓系气体和从第2气体导入端口22导入的含氧气体混合，使Ga2O3单晶体基板1暴露于其混合气体。由此，在Ga2O3单晶体基板1上使Ga2O3外延生长层2外延生长。此时，收容反应腔20的炉内的晶体生长区域R2中的压力被保持为例如1atm。
在形成作为添加元素而包含Si或者Al等的Ga2O3外延生长层2的情况下，除了氯化镓系气体以及含氧气体以外，还将添加元素的原料气体从第2气体导入端口22导入到晶体生长区域R2。例如，在形成作为添加元素而包含Si的Ga2O3外延生长层2的情况下，作为添加元素的原料气体，使用四氯化硅(SiCl4)等氯化物系气体。
此外，根据使Ga2O3外延生长层2高效地生长的观点，优选为晶体生长区域R2中的O2气体的供给分压相对GaCl气体的供给分压的比是0.5以上，生长温度是900℃以上。另外，如果仅关注Ga2O3外延生长层2的高效的生长，则更优选为生长温度是约1000℃以上。此外，生长温度例如与反应腔20内的环境温度和Ga2O3单晶体基板1的温度中的至少任一个相当。
另外，在使用HVPE法来形成的Ga2O3外延生长层2中，包含大致5×1016atoms/cm3以下的浓度的氯。这是由于使用含氯气体来形成Ga2O3外延生长层2而引起的。在通过HVPE法以外的不使用含氯气体的方法来形成的Ga2O3外延生长层2中，通常不会包含1×1016atoms/cm3以上的氯。
另外，使用HVPE法来形成的Ga2O3外延生长层2的残留载流子浓度成为1×1013/cm3以下。因此，如果将Si等IV族元素作为杂质掺杂，则例如能够在1×1013～1×1020/cm3的范围、即包括3×1015/cm3的范围中控制Ga2O3外延生长层2的载流子浓度。此外，例如能够通过C-V(capacitance-voltage，电容-电压)法来测定载流子浓度。
<实施方式1的总结>
根据以上那样的本实施方式1，Ga2O3单晶体基板1的第1主面以及Ga2O3外延生长层2的第2主面各自的面取向是(011)面及其附近。根据这样的结构，能够降低第1主面以及第2主面的缺陷密度，能够降低器件的泄漏电流以及提高反向耐压等，所以能够提高器件特性。
另外，如果通过使用氯化镓系气体和含氧气体的HVPE法来形成Ga2O3外延生长层2，则能够提高成膜率以及膜厚的面内分布的均匀性，能够实现大口径化。
另外，在氯化镓系气体中，如果使GaCl气体的分压比高于其他氯化镓系气体的分压比，则能够形成高纯度、高质量的Ga2O3外延生长层2，能够提高其生长驱动力。
另外，在作为氧的原料而利用H2O的情况下，能够提高Ga2O3外延生长层2的表面平坦性。
<实施方式2>
图4是概略性地例示本实施方式2所涉及的半导体装置的结构的剖面图。本实施方式2所涉及的半导体装置是具备实施方式1所涉及的Ga2O3单晶体层叠构造体的肖特基势垒二极管(SBD)。然而，本实施方式2所涉及的半导体装置不限定于SBD，也可以是其他半导体二极管，还可以是这些以外的半导体装置。
图4的半导体装置具备上述Ga2O3单晶体基板1及Ga2O3外延生长层2、阳极电极3、以及阴极电极4。阳极电极3是设置于Ga2O3外延生长层2的上表面上并与Ga2O3外延生长层2电气性地肖特基接合的肖特基电极。阴极电极4是设置于Ga2O3单晶体基板1的与Ga2O3外延生长层2相反的一侧的面即下表面上并与Ga2O3单晶体基板1电气性地欧姆接合的欧姆电极。
包含n型杂质的Ga2O3单晶体基板1的电子载流子浓度成为氧欠缺和n型杂质的合计的浓度。Ga2O3单晶体基板1的电子载流子浓度例如可以是1×1017cm-3以上并且1×1019cm-3以下。另外，为了降低Ga2O3单晶体基板1和阴极电极4的接触电阻，Ga2O3单晶体基板1的杂质浓度也可以是比上述数值范围高的浓度。
Ga2O3外延生长层2配设于Ga2O3单晶体基板1的上表面上。Ga2O3外延生长层2的电子载流子浓度优选为低于Ga2O3单晶体基板1的电子载流子浓度，例如可以是1×1015cm-3以上并且1×1017cm-3以下。
阳极电极3配设于Ga2O3外延生长层2的上表面上。阳极电极3与Ga2O3外延生长层2肖特基接合，所以优选为由功函数比Ga2O3外延生长层2的功函数大的金属材料构成。
作为这样的金属材料，例如可以是铂(Pt)、镍(Ni)、金(Au)、或者钯(Pd)。阳极电极3可以是层叠有多个金属材料的层叠构造。例如，也可以通过与Ga2O3外延生长层2接触地配设由适合与Ga2O3外延生长层2进行肖特基接合的金属材料构成的第1层，并在第1层的上表面上配设由其他金属材料构成的第2层，从而构成阳极电极3。
阴极电极4配设于Ga2O3单晶体基板1的下表面上。阴极电极4由于与Ga2O3单晶体基板1进行欧姆接合，所以优选为由功函数比Ga2O3单晶体基板1的功函数小的金属材料构成。另外，优选为通过形成于Ga2O3单晶体基板1之后的热处理，用与Ga2O3单晶体基板1的接触电阻变小那样的金属材料来构成阴极电极4。
作为这样的金属材料，例如可以是钛(Ti)。另外，阴极电极4也可以与阳极电极3同样地，是层叠有多个金属材料的层叠构造。例如，在易于氧化的金属材料接触Ga2O3单晶体基板1的下表面的情况下，也可以构成在该金属材料的下表面上还形成有不易氧化的金属材料的层叠构造的阴极电极4。另外，例如也可以通过配设与Ga2O3单晶体基板1接触并由适合欧姆接合的Ti构成的第1层，并在第1层的下表面上配设由金(Au)或者银(Ag)构成的第2层，从而构成阴极电极4。另外，阴极电极4既可以配设于Ga2O3单晶体基板1的下表面的整体，也可以配设于Ga2O3单晶体基板1的下表面的一部分。
根据以上那样的实施方式2，通过利用实施方式1的层叠晶体构造体，能够实现提高器件特性的半导体装置。
<实施方式3>
图5是概略性地例示本实施方式3所涉及的半导体装置的结构的剖面图。本实施方式3所涉及的半导体装置是具备实施方式1所涉及的Ga2O3单晶体层叠构造体的横型肖特基栅极晶体管。然而，本实施方式3所涉及的半导体装置不限定于横型肖特基栅极晶体管，也可以是具有栅极绝缘膜的其他半导体开关元件，还可以是这些以外的半导体装置。
图5的半导体装置具备上述的Ga2O3单晶体基板1及Ga2O3外延生长层2、源电极5、漏电极6、以及栅电极7。源电极5以及漏电极6是在Ga2O3外延生长层2的上表面上相互分离地设置、并与Ga2O3外延生长层2电气性地欧姆接合的欧姆电极。栅电极7是设置于Ga2O3外延生长层2的上表面上且源电极5与漏电极6之间、并与Ga2O3外延生长层2电气性地肖特基接合的肖特基电极。
本实施方式3所涉及的半导体装置由于电流流动的方向是横向，所以Ga2O3外延生长层2的电子载流子浓度高于Ga2O3单晶体基板1的电子载流子浓度。这点是与实施方式2所示的纵型的半导体元件不同的点，这样的Ga2O3外延生长层2能够通过调节其n型杂质的浓度来形成。
包含n型杂质的Ga2O3单晶体基板1的电子载流子浓度成为氧欠缺和n型杂质的合计的浓度。Ga2O3单晶体基板1的电子载流子浓度例如可以是1×1012cm-3以上并且1×1015cm-3以下。另外，Ga2O3单晶体基板1的电子载流子浓度对电流的流动不作出贡献，所以杂质浓度也可以是比上述数值范围低的浓度。即，为了使Ga2O3单晶体基板1特意地半绝缘化，也可以对Ga2O3单晶体基板1添加铁(Fe)等。
另一方面，Ga2O3外延生长层2的杂质浓度以及电子载流子浓度优选为是比Ga2O3单晶体基板1高的浓度，其电子载流子浓度例如可以是1×1015cm-3以上并且1×1017cm-3以下。
源电极5以及漏电极6由于与Ga2O3外延生长层2欧姆接合，所以优选为由功函数比Ga2O3外延生长层2的功函数小的金属材料构成。另外，优选为通过形成于Ga2O3外延生长层2之后的热处理，用与Ga2O3外延生长层2的接触电阻变小那样的金属材料来构成源电极5以及漏电极6。作为这样的金属材料，例如可以是钛(Ti)。另外，源电极5以及漏电极6与在实施方式2中说明的阴极电极4同样地，也可以是层叠构造。
栅电极7由于与Ga2O3外延生长层2进行肖特基接合，所以优选为由功函数比Ga2O3外延生长层2的功函数大的金属材料构成。作为这样的金属材料，例如可以是铂(Pt)、镍(Ni)、金(Au)、或者钯(Pd)。另外，栅电极7与在实施方式2中说明的阳极电极3同样地，也可以是层叠构造。
此外，能够自由地组合各实施方式以及各变形例，或者将各实施方式以及各变形例适当进行变形、省略。
上述说明在所有的方面只是例示而并非是限定性的说明。应理解能够设想未例示的无数的变形例。
符号的说明
1：Ga2O3单晶体基板；2：Ga2O3外延生长层；3：阳极电极；4：阴极电极；5：源电极；6：漏电极；7：栅电极。

Claims (14)

1.一种晶体层叠构造体，具备：
Ga2O3单晶体基板，具有第1主面；以及
作为外延生长层的Ga2O3单晶体层，设置于所述Ga2O3单晶体基板的所述第1主面上，在与所述Ga2O3单晶体基板相反的一侧具有第2主面，
所述Ga2O3单晶体基板的所述第1主面以及所述Ga2O3单晶体层的所述第2主面各自的面取向是(011)面。
2.根据权利要求1所述的晶体层叠构造体，其中，
所述Ga2O3单晶体层含氯。
3.根据权利要求1所述的晶体层叠构造体，其中，
所述Ga2O3单晶体层的残留载流子浓度是3×1015/cm3以下。
4.根据权利要求2所述的晶体层叠构造体，其中，
所述Ga2O3单晶体层的氯的浓度是5×1016atoms/cm3以下。
5.一种晶体层叠构造体的制造方法，具备：
准备具有第1主面的Ga2O3单晶体基板的工序；以及
通过氯化镓系气体和含氧气体而在所述Ga2O3单晶体基板的所述第1主面上形成在与所述Ga2O3单晶体基板相反的一侧具有第2主面的作为外延生长层的Ga2O3单晶体层的工序，
所述Ga2O3单晶体基板的所述第1主面以及所述Ga2O3单晶体层的所述第2主面各自的面取向是(011)面。
6.根据权利要求5所述的晶体层叠构造体的制造方法，其中，
在900℃以上的生长温度下形成所述Ga2O3单晶体层，
通过镓原料和不含氢的含氯气体的反应来生成所述氯化镓系气体，
所述氯化镓系气体以及所述含氧气体分别不含氢。
7.根据权利要求6所述的晶体层叠构造体的制造方法，其中，
所述含氧气体是O2气体。
8.根据权利要求6或者7所述的晶体层叠构造体的制造方法，其中，
所述含氯气体是Cl2气体。
9.根据权利要求5所述的晶体层叠构造体的制造方法，其中，
通过镓金属体和包含Cl2气体或者HCl气体的含氯气体的反应来生成所述氯化镓系气体。
10.根据权利要求6至9中的任意一项所述的晶体层叠构造体的制造方法，其中，
在300℃以上的环境温度下生成所述氯化镓系气体。
11.根据权利要求6至10中的任意一项所述的晶体层叠构造体的制造方法，其中，
所述氯化镓系气体包含GaCl气体和除了GaCl气体以外的其他氯化镓系气体，
GaCl气体的分压比高于所述其他氯化镓系气体的分压比。
12.根据权利要求5至11中的任意一项所述的晶体层叠构造体的制造方法，其中，
所述Ga2O3单晶体层的生长速度是1μm/h以上。
13.一种半导体装置，具备：
权利要求1至4中的任意一项所述的晶体层叠构造体；
肖特基电极，设置于所述Ga2O3单晶体层的所述第2主面上；以及
欧姆电极，设置于所述Ga2O3单晶体基板的与所述Ga2O3单晶体层相反的一侧的面上，
所述Ga2O3单晶体层的载流子浓度低于所述Ga2O3单晶体基板的载流子浓度。
14.根据权利要求13所述的半导体装置，其中，
所述半导体装置还具备：
在所述Ga2O3单晶体层的所述第2主面上相互分离地设置的源电极以及漏电极；以及
栅电极，设置于所述Ga2O3单晶体层的所述第2主面上并且所述源电极与所述漏电极之间。
CN202180101847.7A 2021-09-03 2021-09-03 晶体层叠构造体、半导体装置及晶体层叠构造体的制造方法 Pending CN117941041A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/032392 WO2023032140A1 (ja) 2021-09-03 2021-09-03 結晶積層構造体、半導体装置、及び、結晶積層構造体の製造方法

Publications (1)

Publication Number Publication Date
CN117941041A true CN117941041A (zh) 2024-04-26

Family

ID=83691984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180101847.7A Pending CN117941041A (zh) 2021-09-03 2021-09-03 晶体层叠构造体、半导体装置及晶体层叠构造体的制造方法

Country Status (5)

Country Link
US (1) US20240352619A1 (zh)
JP (1) JP7158627B1 (zh)
CN (1) CN117941041A (zh)
DE (1) DE112021008176T5 (zh)
WO (1) WO2023032140A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086458A (ja) * 2012-10-19 2014-05-12 Tamura Seisakusho Co Ltd 酸化ガリウム系基板の製造方法
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
JP6253150B2 (ja) * 2014-05-09 2017-12-27 株式会社タムラ製作所 エピタキシャルウエハ及びその製造方法
JP6204436B2 (ja) 2015-10-21 2017-09-27 株式会社タムラ製作所 ショットキーバリアダイオード
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
JP7142047B2 (ja) 2020-03-05 2022-09-26 株式会社タムラ製作所 ショットキーバリアダイオード

Also Published As

Publication number Publication date
US20240352619A1 (en) 2024-10-24
WO2023032140A1 (ja) 2023-03-09
JP7158627B1 (ja) 2022-10-21
JPWO2023032140A1 (zh) 2023-03-09
DE112021008176T5 (de) 2024-06-27

Similar Documents

Publication Publication Date Title
US10043664B2 (en) Multilayer structure, method for manufacturing same, semiconductor device, and crystalline film
JP6436538B2 (ja) ε−Ｇａ２Ｏ３単結晶、ε−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP5018423B2 (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
US6559038B2 (en) Method for growing p-n heterojunction-based structures utilizing HVPE techniques
JP5818853B2 (ja) ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
US6849862B2 (en) III-V compound semiconductor device with an AlxByInzGa1-x-y-zN1-a-bPaAsb non-continuous quantum dot layer
TWI707057B (zh) 高耐壓肖特基能障二極體
US6555452B2 (en) Method for growing p-type III-V compound material utilizing HVPE techniques
US6476420B2 (en) P-N homojunction-based structures utilizing HVPE growth III-V compound layers
CN106471163B (zh) 半导体衬底、外延片及其制造方法
US6599133B2 (en) Method for growing III-V compound semiconductor structures with an integral non-continuous quantum dot layer utilizing HVPE techniques
JP2016145144A (ja) ダイヤモンド積層構造、ダイヤモンド半導体形成用基板、ダイヤモンド半導体装置およびダイヤモンド積層構造の製造方法
US6479839B2 (en) III-V compounds semiconductor device with an AlxByInzGa1-x-y-zN non continuous quantum dot layer
US6559467B2 (en) P-n heterojunction-based structures utilizing HVPE grown III-V compound layers
US6472300B2 (en) Method for growing p-n homojunction-based structures utilizing HVPE techniques
US20020017650A1 (en) III-V compound semiconductor device with an InGaN1-x-yPxASy non-continuous quantum dot layer
JP2019048766A (ja) α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP6842128B2 (ja) α−Ｇａ２Ｏ３単結晶の製造装置
CN117941041A (zh) 晶体层叠构造体、半导体装置及晶体层叠构造体的制造方法
JP3757544B2 (ja) Ｉｉｉ族窒化物半導体発光素子
US20020047135A1 (en) P-N junction-based structures utilizing HVPE grown III-V compound layers
JP2010157574A (ja) 酸化亜鉛系半導体、酸化亜鉛系半導体の製造方法および製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination