JP5612216B2 - 結晶積層構造体及びその製造方法 - Google Patents

結晶積層構造体及びその製造方法 Download PDF

Info

Publication number
JP5612216B2
JP5612216B2 JP2013532498A JP2013532498A JP5612216B2 JP 5612216 B2 JP5612216 B2 JP 5612216B2 JP 2013532498 A JP2013532498 A JP 2013532498A JP 2013532498 A JP2013532498 A JP 2013532498A JP 5612216 B2 JP5612216 B2 JP 5612216B2
Authority
JP
Japan
Prior art keywords
crystal
plane
substrate
main surface
crystal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013532498A
Other languages
English (en)
Other versions
JPWO2013035464A1 (ja
Inventor
公平 佐々木
公平 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP2013532498A priority Critical patent/JP5612216B2/ja
Application granted granted Critical
Publication of JP5612216B2 publication Critical patent/JP5612216B2/ja
Publication of JPWO2013035464A1 publication Critical patent/JPWO2013035464A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、結晶積層構造体及びその製造方法に関し、特にβ−Ｇａ２Ｏ３系基板及びβ−Ｇａ２Ｏ３系結晶膜を含む結晶積層構造体及びその製造方法に関する。
従来、β−Ｇａ２Ｏ３単結晶からなる素子基板にＧａ含有酸化物を積層した半導体素子が知られている（例えば、特許文献１参照）。
この種の半導体素子は、β−Ｇａ２Ｏ３単結晶基板の主面にＭＢＥ（Molecular Beam Epitaxy）法等の物理的気相成長法やＣＶＤ（Chemical Vapor Deposition）法等の化学的気相成長法により、ｎ型やｐ型の導電性を示す層を積層することで形成される。
また、β−Ｇａ２Ｏ３単結晶基板の主面としては、劈開性が強く、平坦な面が容易に得られる（１００）面が多く用いられている（例えば、特許文献２参照）。
特開２００５−２３５９６１号公報 特開２００８−１５６１４１号公報
一般に、異相が混入しない品質の高い結晶をエピタキシャル成長により形成するためには、成長温度をある程度高く設定することが求められる。しかし、（１００）面を主面とするβ−Ｇａ２Ｏ３単結晶基板上に結晶をエピタキシャル成長させる場合、結晶の成長温度を高くするほど成長速度が低下する傾向がある。これは、結晶の原料が基板上から再蒸発することによると考えられ、原料が無駄に消費されてしまうという問題もある。
従って、本発明の目的は、β−Ｇａ２Ｏ３系基板上に結晶を効率よくエピタキシャル成長させて高品質なβ−Ｇａ２Ｏ３系結晶膜を得ることができる結晶積層構造体及びその製造方法を提供することにある。
本発明の一態様は、上記目的を達成するために、下記の［１］〜［３］の結晶積層構造体、及び［４］〜［６］の結晶積層構造体の製造方法を提供する。
［１］（１００）面からｂ軸あるいはｃ軸を回転軸として５０°以上９０°以下回転させた面を主面として有するβ−Ｇａ２Ｏ３系基板と、前記β−Ｇａ２Ｏ３系基板の前記主面上にエピタキシャル結晶成長により形成されたβ−Ｇａ２Ｏ３系結晶膜と、を含む結晶積層構造体。
［２］前記主面は、（０１０）面、（００１）面、（−２０１）面、（１０１）面、及び（３１０）面のいずれかの面である、前記［１］に記載の結晶積層構造体。
［３］前記β−Ｇａ２Ｏ３系結晶膜は、（Ａｌ１−ｘＧａｘ）２Ｏ３結晶（０＜ｘ≦１）である、前記［１］又は［２］に記載の結晶積層構造体。
［４］（１００）面からｂ軸あるいはｃ軸を回転軸として５０°以上９０°以下回転させた面を主面として有するβ−Ｇａ２Ｏ３系基板の前記主面上にβ−Ｇａ２Ｏ３系結晶をエピタキシャル成長させ、β−Ｇａ２Ｏ３系結晶膜を形成する工程を含む、結晶積層構造体の製造方法。


［５］前記主面は、（０１０）面、（００１）面、（−２０１）面、（１０１）面、及び（３１０）面のいずれかの面である、前記［４］に記載の結晶積層構造体の製造方法。
［６］前記エピタキシャル成長の成長温度は７００℃以上である、
前記［４］又は［５］に記載の結晶積層構造体の製造方法。
本発明によれば、β−Ｇａ２Ｏ３系基板上に結晶を効率よくエピタキシャル成長させて高品質なβ−Ｇａ２Ｏ３系結晶膜を得ることができる結晶積層構造体及びその製造方法を提供することができる。
第１の実施の形態に係る結晶積層構造体の断面図 結晶積層構造体の形成に用いられるＭＢＥ装置の断面図 第２の実施の形態に係る高電子移動度トランジスタの断面図 第３の実施の形態に係るＭＥＳＦＥＴの断面図 第４の実施の形態に係るショットキーバリアダイオードの断面図 β−Ｇａ２Ｏ３単結晶基板上におけるβ−Ｇａ２Ｏ３結晶の成長速度を示すグラフ β−Ｇａ２Ｏ３単結晶基板の主面の（１００）面からの回転角度と、β−Ｇａ２Ｏ３結晶の成長速度との関係を示すグラフ
〔第１の実施の形態〕
本実施の形態によれば、β−Ｇａ２Ｏ３系基板上にβ−Ｇａ２Ｏ３系結晶を効率よくエピタキシャル成長させて、異相が混入しない高品質なβ−Ｇａ２Ｏ３系結晶膜を形成することができる。（１００）面を主面とするβ−Ｇａ２Ｏ３系基板上にβ−Ｇａ２Ｏ３系結晶をエピタキシャル成長させる従来の方法によれば、高品質な結晶を成長させるために求められる成長温度、例えば７００℃以上の成長温度では十分な成長速度が得られず、結晶を効率的に成長させることができない。しかし、本発明者等は、（１００）面から５０°以上９０°以下回転させた面を主面として有するβ−Ｇａ２Ｏ３系基板をエピタキシャル結晶成長の下地として用いることにより、高品質なβ−Ｇａ２Ｏ３系結晶を十分な速度で成長させられることを見出した。以下、その実施の形態の一例について詳細に説明する。
（結晶積層構造体の構成）
図１は、第１の実施の形態に係る結晶積層構造体の断面図である。結晶積層構造体２は、β−Ｇａ２Ｏ３系基板１及びβ−Ｇａ２Ｏ３系基板１の主面１０上に形成されたβ−Ｇａ２Ｏ３系結晶膜２０を含む。
β−Ｇａ２Ｏ３系基板１の主面１０は、（１００）面から５０°以上９０°以下回転させた面である。すなわち、β−Ｇａ２Ｏ３系基板１において主面１０と（１００）面のなす角θ（０＜θ≦９０°）が５０°以上である。（１００）面から５０°以上９０°以下回転させた面として、例えば、（０１０）面、（００１）面、（−２０１）面、（１０１）面、及び（３１０）面が存在する。
β−Ｇａ２Ｏ３系基板１の主面１０が、（１００）面から５０°以上９０°以下回転させた面である場合、β−Ｇａ２Ｏ３系基板１上にβ−Ｇａ２Ｏ３系結晶をエピタキシャル成長させるときに、β−Ｇａ２Ｏ３系結晶の原料のβ−Ｇａ２Ｏ３系基板１からの再蒸発を効果的に抑えることができる。具体的には、β−Ｇａ２Ｏ３系結晶を成長温度５００℃で成長させたときに再蒸発する原料の割合を０％としたとき、β−Ｇａ２Ｏ３系基板１の主面１０が、（１００）面から５０°以上９０°以下回転させた面である場合、再蒸発する原料の割合を４０％以下に抑えることができる。そのため、供給する原料の６０％以上をβ−Ｇａ２Ｏ３系結晶の形成に用いることができ、β−Ｇａ２Ｏ３系結晶の成長速度や製造コストの観点から好ましい。
β−Ｇａ２Ｏ３系基板１は、例えば、β−Ｇａ２Ｏ３単結晶からなる。β−Ｇａ２Ｏ３結晶は単斜晶系の結晶構造を有し、その典型的な格子定数はａ＝１２．２３Å、ｂ＝３．０４Å、ｃ＝５．８０Å、α＝γ＝９０°、β＝１０３．７°である。
β−Ｇａ２Ｏ３結晶においては、ｃ軸を軸として（１００）面を５２．５°回転させると（３１０）面と一致し、９０°回転させると（０１０）面と一致する。また、ｂ軸を軸として（１００）面を５３．８°回転させると（１０１）面と一致し、７６．３°回転させると（００１）面と一致し、５３．８°回転させると（−２０１）面と一致する。
なお、このβ−Ｇａ２Ｏ３系基板１は、上記のようにβ−Ｇａ２Ｏ３単結晶からなることを基本とするが、Ｃｕ、Ａｇ、Ｚｎ、Ｃｄ、Ａｌ、Ｉｎ、Ｓｉ、Ｇｅ及びＳｎからなる群から選ばれる１種以上の元素を添加した、Ｇａを主成分とする酸化物であってもよい。これらの元素を添加することにより、格子定数あるいはバンドギャップエネルギー、電気伝導特性を制御することができる。例えば、β−Ｇａ２Ｏ３結晶にＡｌ及びＩｎを添加した（ＧａｘＡｌｙＩｎ（１−ｘ−ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）結晶からなるβ−Ｇａ２Ｏ３系基板１を用いることができる。Ａｌを加えた場合にはバンドギャップが広がり、Ｉｎを加えた場合にはバンドギャップが狭くなる。
β−Ｇａ２Ｏ３結晶に上記の元素を添加した場合、格子定数が僅かに変化する場合があるが、その場合であっても（０１０）面、（００１）面、（−２０１）面、（１０１）面、及び（３１０）面は、（１００）面から５０°以上９０°以下回転させた面に該当する。
β−Ｇａ２Ｏ３系結晶膜２０は、β−（Ａｌ１−ｘＧａｘ）２Ｏ３結晶（０＜ｘ≦１）からなり、例えばβ−Ｇａ２Ｏ３結晶（ｘ＝１の場合）からなる。また、β−Ｇａ２Ｏ３系結晶膜２０は、導電型不純物を含んでもよい。
（結晶積層構造体の製造方法）
まず、例えば、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growt）法等により、β−Ｇａ２Ｏ３系基板１のためのインゴットを製造する。
ＦＺ法では、例えば赤外線加熱単結晶製造装置を用いてインゴットを製造する。具体的には、まず種結晶の一端をシードチャックに保持し、棒状の多結晶素材の上端部を素材チャックに保持する。上部回転軸の上下位置を調節して種結晶の上端と多結晶素材の下端を接触させる。ハロゲンランプの光を種結晶の上端と多結晶素材の下端との部位に集光するように、上部回転軸および下部回転軸の上下位置を調節する。これらの調整をして、種結晶の上端と多結晶素材の下端の部位を加熱して、その加熱部位を溶解し、溶解滴を形成する。このとき、種結晶のみを回転させておく。ついで、多結晶素材と種結晶とが十分になじむように当該部を反対方向に回転させながら溶解し、多結晶素材および種結晶を互いに反対方向に引っ張りながら、適度の長さ及び太さの単結晶を形成することでインゴットを作製する。
ＥＦＧ法では、ルツボに原料となるβ−Ｇａ２Ｏ３粉末等を所定量入れ、加熱して溶解し、β−Ｇａ２Ｏ３融液を生成する。ルツボ内に配置されたスリットダイに形成するスリットによりβ−Ｇａ２Ｏ３融液を毛細管現象によりスリットダイ上面に上昇させ、種結晶にβ−Ｇａ２Ｏ３融液を接触させて冷却し、任意の形状の断面を有するインゴットを作製する。
なお、これらの製法によりβ−Ｇａ２Ｏ３インゴットを製造する際に、所望の導電型不純物を添加してもよい。
上記のように作成されたβ−Ｇａ２Ｏ３インゴットを、例えば、ワイヤーソーによって（１００）面から５０°以上９０°以下回転させた面が断面となるようにスライスし、厚さ１ｍｍのβ−Ｇａ２Ｏ３系基板１を得る。その後、研削研磨工程において、β−Ｇａ２Ｏ３系基板１を６００ｎｍ程度の厚さになるまで研削、研磨する。
次に、メタノール、アセトン、メタノールをこの順序で３分間ずつ用いる有機洗浄、超純水を用いた流水洗浄、１５分間のフッ酸浸漬洗浄、５分間の硫酸過水浸漬洗浄、超純水を用いた流水洗浄をβ−Ｇａ２Ｏ３系基板１に施し、さらに、８００℃１０分間の条件下でサーマルクリーニングを施す。これにより、β−Ｇａ２Ｏ３系基板１が、主面１０上にβ−Ｇａ２Ｏ３系結晶膜２０をエピタキシャル成長させることができる状態になる。
β−Ｇａ２Ｏ３系基板１の主面１０上にβ−Ｇａ２Ｏ３系結晶膜２０を形成する方法としては、ＰＬＤ（Pulsed Laser Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法等があるが、本実施の形態では、一例としてＭＢＥ法を用いる工程について説明する。
ＭＢＥ法は、単体あるいは化合物の固体をセルと呼ばれる蒸発源で加熱し、加熱により生成された蒸気を分子線として基板表面に供給する結晶成長方法である。
図２は、結晶積層構造体２の形成に用いられるＭＢＥ装置の断面図である。このＭＢＥ装置３は、真空槽３０と、この真空槽３０内に支持され、β−Ｇａ２Ｏ３系基板１を保持する基板ホルダ３１と、基板ホルダ３１に保持された加熱装置３２と、β−Ｇａ２Ｏ３系結晶膜２０の原料をそれぞれ収納する複数のセル３３（３３ａ、３３ｂ、３３ｃ、３３ｄ）と、複数のセル３３をそれぞれ加熱するためのヒータ３４（３４ａ、３４ｂ、３４ｃ、３４ｄ）と、真空槽３０内に酸素ガスを供給するガス供給パイプ３５と、真空槽３０内の空気を排出するための真空ポンプ３６とを備えている。基板ホルダ３１は、シャフト３１０を介して図示しないモータにより回転可能に構成されている。
第１のセル３３ａ、第２のセル３３ｂには、それぞれＧａ原料、Ａｌ原料が充填されている。第３のセル３３ｃには、ドナーとしてドーピングされるＳｉ、Ｓｎ等のｎ型不純物の原料が充填されている。第４のセル３３ｄには、アクセプタとしてドーピングされるＭｇ、Ｚｎ等のｐ型不純物の原料が充填されている。第１〜第４のセル３３ａ〜３３ｄには、それぞれ図示しないシャッターが設けられており、それぞれが収納する原料を用いない場合にはこのシャッターを閉じることができるように構成されている。
まず、β−Ｇａ２Ｏ３系基板１をＭＢＥ装置３の基板ホルダ３１に取り付ける。次に、真空ポンプ３６を作動させ、真空槽３０内の気圧を１０−１０Ｔｏｒｒ程度まで減圧する。そして、加熱装置３２によってβ−Ｇａ２Ｏ３系基板１を加熱する。なお、β−Ｇａ２Ｏ３系基板１の加熱は、加熱装置３２の黒鉛ヒータ等の発熱源の輻射熱が基板ホルダ３１を介してβ−Ｇａ２Ｏ３系基板１に熱伝導することにより行われる。
β−Ｇａ２Ｏ３系基板１が所定の温度に加熱された後、ガス供給パイプ３５から真空槽３０内に、酸素系ガスを供給する。
真空槽３０内に酸素系ガスを供給した後、真空槽３０内のガス圧が安定するのに必要な時間（例えば５分間）経過後、基板ホルダ３１を回転させながらヒータ３４ａ、３４ｂによりセル３３ａ、３３ｂを加熱し、Ｇａ蒸気及びＡｌ蒸気の供給を開始する。β−Ｇａ２Ｏ３系結晶膜２０としてＡｌを含まないＧａ２Ｏ３結晶膜を形成する場合には、第１のセル３３ａを加熱し、Ｇａ蒸気の供給を開始する。
また、β−Ｇａ２Ｏ３系結晶膜２０にｎ型の導電性を付与する場合には、第３のヒータ３４ｃを加熱して第３のセル３３ｃからドナーとなるＳｉ、Ｓｎ等のｎ型不純物の蒸気を供給する。また、ｐ型の導電性を付与する場合には、第４のヒータ３４ｄを加熱して第４のセル３３ｄからアクセプタとなるＭｇ、Ｚｎ等のｐ型不純物の蒸気を供給する。
セル３３から発生した各蒸気は、分子線としてβ−Ｇａ２Ｏ３系基板１の表面に照射される。Ｇａ及びＡｌの等価ビーム圧（Beam Equivalent Pressure：ＢＥＰ）は、例えば、それぞれ１．５×１０−５Ｐａ、５×１０−７Ｐａである。また、Ａｌ蒸気を発生させない場合は、例えば、Ｇａの等価ビーム圧は、例えば、３×１０−５Ｐａである。
これにより、β−Ｇａ２Ｏ３系基板１の主面１０上にβ−Ｇａ２Ｏ３系結晶がエピタキシャル成長し、β−Ｇａ２Ｏ３系結晶膜２０が形成される。β−Ｇａ２Ｏ３系結晶の成長温度及び成長時間は、例えば、それぞれ７００℃、１時間である。
また、必要に応じて、不活性雰囲気中でのアニール処理をβ−Ｇａ２Ｏ３系結晶膜２０に施してもよい。アニール処理は、ランプアニール装置等の熱処理用装置内で実施される。また、ＭＢＥ装置１内でアニール処理が実施されてもよい。
〔第２の実施の形態〕
第２の実施の形態として、第１の実施の形態に係るβ−Ｇａ２Ｏ３系基板１及びβ−Ｇａ２Ｏ３系結晶膜２０を含む半導体装置の１つである高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）について説明する。
図３は、第２の実施の形態に係る高電子移動度トランジスタの断面図である。この高電子移動度トランジスタ４は、第１の実施の形態に係るβ−Ｇａ２Ｏ３系基板１及びβ−Ｇａ２Ｏ３系結晶膜２０を含む。さらに、高電子移動度トランジスタ４は、β−Ｇａ２Ｏ３系結晶膜２０上のｎ型β−（ＡｌＧａ）２Ｏ３層４１、ｎ型β−（ＡｌＧａ）２Ｏ３層４１上のゲート電極４２、ソース電極４３、及びドレイン電極４４を含む。ゲート電極４２は、ソース電極４３とドレイン電極４４との間に配置される。
ゲート電極４２はｎ型β−（ＡｌＧａ）２Ｏ３層４１の表面４１ａに接触してショットキー接合を形成する。また、ソース電極４３及びドレイン電極４４は、ｎ型β−（ＡｌＧａ）２Ｏ３層４１の表面４１ａに接触してオーミック接合を形成する。
本実施の形態においては、β−Ｇａ２Ｏ３系基板１は、Ｍｇ等のII族の元素を含み、高い電気抵抗を有する。
本実施の形態においては、β−Ｇａ２Ｏ３系結晶膜２０はｉ型であり、電子走行層として機能する。このｉ型のβ−Ｇａ２Ｏ３系結晶膜２０は、β−Ｇａ２Ｏ３系基板１の主面１０上にβ−Ｇａ２Ｏ３系単結晶をエピタキシャル成長させることにより形成される。
ｎ型β−（ＡｌＧａ）２Ｏ３層４１は、Ｓｉ、Ｓｎ等のドナーが添加された電子供給層であり、β−Ｇａ２Ｏ３系結晶膜２０上にエピタキシャル成長により形成される。
β−Ｇａ２Ｏ３系結晶膜２０とｎ型β−（ＡｌＧａ）２Ｏ３層４１とはバンドギャップの大きさが異なるので、その界面ではバンドの不連続が生じ、ｎ型β−（ＡｌＧａ）２Ｏ３層４１のドナーから発生した電子がβ−Ｇａ２Ｏ３系結晶膜２０側に集まって界面近傍の領域に分布し、二次元電子ガスと呼ばれる電子層が形成される。
このように、ｎ型β−（ＡｌＧａ）２Ｏ３層４１には、ゲート電極４２とのショットキー接合により発生する第１の空乏層と、二次元電子ガスの形成による第２の空乏層とが発生する。ｎ型β−（ＡｌＧａ）２Ｏ３層４１は、第１の空乏層と第２の空乏層とが接するような厚さを有する。
そして、ゲート電極４２に電圧を加えることにより、第１及び第２の空乏層の厚さを変化させて二次元電子ガスの濃度を調節し、ドレイン電流を制御する。
β−Ｇａ２Ｏ３系結晶膜２０の厚さは、特に限定されないが、０．１ｎｍ以上であることが好ましい。また、ｎ型β−（ＡｌＧａ）２Ｏ３層４１の厚さは、ドーピング濃度に応じて０．１〜１０μｍに設定される。
〔第３の実施の形態〕
第３の実施の形態として、第１の実施の形態に係るβ−Ｇａ２Ｏ３系基板１及びβ−Ｇａ２Ｏ３系結晶膜２０を含む半導体装置の１つであるＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）について説明する。
図４は、第３の実施の形態に係るＭＥＳＦＥＴの断面図である。このＭＥＳＦＥＴ５は、第１の実施の形態に係るβ−Ｇａ２Ｏ３系基板１及びβ−Ｇａ２Ｏ３系結晶膜２０を含む。さらに、ＭＥＳＦＥＴ５は、β−Ｇａ２Ｏ３系結晶膜２０上のゲート電極５２、ソース電極５３、及びドレイン電極５４を含む。ゲート電極５２は、ソース電極５３とドレイン電極５４との間に配置される。
ゲート電極４２はβ−Ｇａ２Ｏ３系結晶膜２０の表面２１ａに接触してショットキー接合を形成する。また、ソース電極５３及びドレイン電極５４は、β−Ｇａ２Ｏ３系結晶膜２０の表面２１ａに接触してオーミック接合を形成する。
本実施の形態においては、β−Ｇａ２Ｏ３系基板１は、Ｍｇ等のII族の元素を含み、高い電気抵抗を有する。
本実施の形態においては、β−Ｇａ２Ｏ３系結晶膜２０はｎ型であり、ソース電極５３及びドレイン電極５４との接触部付近におけるドナー濃度が他の部分におけるドナー濃度よりも高い。
ゲート電極５２に印加するバイアス電圧を制御することにより、β−Ｇａ２Ｏ３系結晶膜２０内のゲート電極５２下の空乏層の厚さを変化させ、ドレイン電流を制御することが可能である。
〔第４の実施の形態〕
第４の実施の形態として、第１の実施の形態に係るβ−Ｇａ２Ｏ３系基板１及びβ−Ｇａ２Ｏ３系結晶膜２０を含む半導体装置の１つであるショットキーバリアダイオードについて説明する。
図５は、第４の実施の形態に係るショットキーバリアダイオードの断面図である。このショットキーバリアダイオード６は、第１の実施の形態に係るβ−Ｇａ２Ｏ３系基板１及びβ−Ｇａ２Ｏ３系結晶膜２０を含む。さらに、ショットキーバリアダイオード６は、β−Ｇａ２Ｏ３系結晶膜２０上のショットキー電極６２、β−Ｇａ２Ｏ３系基板１のβ−Ｇａ２Ｏ３系結晶膜２０と反対側の表面１１上のオーミック電極６３を含む。
ショットキー電極６２はβ−Ｇａ２Ｏ３系結晶膜２０の表面２１ａに接触してショットキー接合を形成する。また、オーミック電極６３は、β−Ｇａ２Ｏ３系基板１の表面１１に接触してオーミック接合を形成する。
本実施の形態においては、β−Ｇａ２Ｏ３系基板１及びβ−Ｇａ２Ｏ３系結晶膜２０はｎ型であり、β−Ｇａ２Ｏ３系結晶膜２０のドナー濃度はβ−Ｇａ２Ｏ３系基板１のドナー濃度よりも低い。
ショットキーダイオード６に対して順方向の電圧（ショットキー電極６２側が正電位）を印加すると、β−Ｇａ２Ｏ３系基板１からβ−Ｇａ２Ｏ３系結晶膜２０へ移動する電子が増加する。これにより、ショットキー電極６２からオーミック電極６３へ順方向電流が流れる。
一方、ショットキーダイオード６に対して逆方向の電圧（ショットキー電極層６２側が負電位）を印加すると、ショットキーダイオード６を流れる電流はほぼゼロとなる。
（実施の形態の効果）
上記の実施の形態によれば、（１００）面から５０°以上９０°以下回転させた面を主面として有するβ−Ｇａ２Ｏ３系基板をエピタキシャル結晶成長の下地として用いることにより、β−Ｇａ２Ｏ３系結晶を十分な速度で成長させ、高品質なβ−Ｇａ２Ｏ３系結晶膜を形成することができる。また、その高品質なβ−Ｇａ２Ｏ３系結晶膜を用いて、動作特性に優れた高性能の半導体装置を形成することができる。
また、β−Ｇａ２Ｏ３系結晶の原料の無駄な消費を抑えることができるため、β−Ｇａ２Ｏ３系結晶膜及びβ−Ｇａ２Ｏ３系結晶膜を含む半導体装置の製造コストを抑えることができる。
本実施例において、主面の面方位が異なる複数のβ−Ｇａ２Ｏ３系基板上におけるそれぞれのβ−Ｇａ２Ｏ３系結晶の成長速度を評価した。
まず、ＦＺ法によって製造したβ−Ｇａ２Ｏ３インゴットをワイヤーソーを用いてスライスし、厚さ１ｍｍのβ−Ｇａ２Ｏ３単結晶基板を形成した。ここで、β−Ｇａ２Ｏ３系基板１としての（−２０１）面、（１０１）面、（００１）面、（３１０）面、及び（０１０）面をそれぞれ主面とする５種のβ−Ｇａ２Ｏ３単結晶基板と、比較例としての（１００）面を主面とするβ−Ｇａ２Ｏ３単結晶基板を形成した。
次に、研削研磨工程において厚さが６００μｍ程度になるまで各β−Ｇａ２Ｏ３単結晶基板を研削、研磨した。
次に、メタノール、アセトン、メタノールをこの順序で３分間ずつ用いる有機洗浄、超純水を用いた流水洗浄、１５分間のフッ酸浸漬洗浄、５分間の硫酸過水浸漬洗浄、超純水を用いた流水洗浄を各β−Ｇａ２Ｏ３単結晶基板に施し、さらに、８００℃１０分間の条件下でサーマルクリーニングを施した。
次に、酸素系ガス雰囲気下でＭＢＥ法により各β−Ｇａ２Ｏ３単結晶基板上にβ−Ｇａ２Ｏ３結晶を成長させ、β−Ｇａ２Ｏ３系結晶膜２０としてのβ−Ｇａ２Ｏ３結晶膜を形成した。Ｇａの等価ビーム圧は、３×１０−５Ｐａとした。
β−Ｇａ２Ｏ３結晶の成長温度及び成長時間は、それぞれ７００℃、１時間であった。また、（１００）面及び（０１０）面を主面とするβ−Ｇａ２Ｏ３単結晶基板上には、成長温度５００℃の条件下でもβ−Ｇａ２Ｏ３結晶を成長させた。
図６は、各β−Ｇａ２Ｏ３単結晶基板上におけるそれぞれのβ−Ｇａ２Ｏ３結晶の成長速度を示すグラフである。
図６に示されるように、十分な品質のβ−Ｇａ２Ｏ３結晶が成長する７００℃での結晶成長を行った場合、（１００）面を主面とするβ−Ｇａ２Ｏ３単結晶基板上においては、成長速度は約３０ｎｍ／ｈｏｕｒであった。一方、（−２０１）面（１０１）面、（００１）面、（３１０）面、及び（０１０）面を主面とするβ−Ｇａ２Ｏ３単結晶基板上においては、成長速度は約９０〜１３０ｎｍ／ｈｏｕｒであった。
この結果から、実施の形態に係るβ−Ｇａ２Ｏ３系基板１としての（−２０１）面（１０１）面、（００１）面、（３１０）面、及び（０１０）面を主面とするβ−Ｇａ２Ｏ３系基板上のβ−Ｇａ２Ｏ３結晶の成長速度は、（１００）面を主面とするβ−Ｇａ２Ｏ３単結晶基板上のβ−Ｇａ２Ｏ３結晶の成長速度よりも著しく大きいことがわかる。なお、一般的に、基板の主面の面方位を変えただけで結晶の成長速度がこれほど向上することは稀有であり、当業者の予想の範疇を超えた結果であるといえる。
また、（１００）面を主面とするβ−Ｇａ２Ｏ３単結晶基板上に、成長温度７００℃でβ−Ｇａ２Ｏ３結晶を成長させた場合、成長速度が成長温度５００℃でβ−Ｇａ２Ｏ３結晶を成長させた場合の約１／５であることが確認された。これは、β−Ｇａ２Ｏ３結晶の原料が基板上から再蒸発することによると考えられる。
一方、（３１０）面及び（０１０）面を主面とするβ−Ｇａ２Ｏ３単結晶基板上に、成長温度７００℃でβ−Ｇａ２Ｏ３結晶を成長させた場合は、成長速度が成長温度５００℃でβ−Ｇａ２Ｏ３結晶を成長させた場合とほぼ同じであることが確認された。（０１０）面を主面とするβ−Ｇａ２Ｏ３単結晶基板を用いた場合は、β−Ｇａ２Ｏ３結晶の原料の基板上からの再蒸発が抑えられるものと考えられる。（−２０１）面（１０１）面、及び（００１）面を主面とするβ−Ｇａ２Ｏ３単結晶基板を用いた場合も同様であると考えられる。
図７は、β−Ｇａ２Ｏ３単結晶基板の主面の（１００）面からの回転角度と、β−Ｇａ２Ｏ３結晶の成長速度との関係を示すグラフである。図７中の■は、ｃ軸を軸として主面を回転させたときの、成長温度が５００℃の場合の成長速度の値を示す。●は、ｃ軸を軸として主面を回転させたときの、成長温度が７００℃の場合の成長速度の値を示す。◆は、ｂ軸を軸として主面を回転させたときの、成長温度が７００℃の場合の成長速度の値を示す。
図７から、成長温度７００℃でβ−Ｇａ２Ｏ３結晶を成長させた場合、β−Ｇａ２Ｏ３単結晶基板の主面の（１００）面からの回転角度が５０°以上である場合に、主面が（１００）面である場合と比較して、成長速度が大きく向上していることがわかる。また、成長温度５００℃でβ−Ｇａ２Ｏ３結晶を成長させた場合は、β−Ｇａ２Ｏ３結晶の成長速度は、β−Ｇａ２Ｏ３単結晶基板の主面の（１００）面からの回転角度にほとんど依存しないことがわかる。
以上、本発明の実施の形態及び実施例を説明したが、上記の実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
β−Ｇａ２Ｏ３系基板上に結晶を効率よくエピタキシャル成長させて高品質なβ−Ｇａ２Ｏ３系結晶膜を得ることができる結晶積層構造体及びその製造方法を提供する。
１…β−Ｇａ２Ｏ３系基板、２…結晶積層構造体、４…高電子移動度トランジスタ、５…ＭＥＳＦＥＴ、６…ショットキーバリアダイオード、１０…主面、２０…β−Ｇａ２Ｏ３系結晶膜

Claims (6)

  1. （１００）面からｂ軸あるいはｃ軸を回転軸として５０°以上９０°以下回転させた面を主面として有するβ−Ｇａ２Ｏ３系基板と、
    前記β−Ｇａ２Ｏ３系基板の前記主面上にエピタキシャル結晶成長により形成されたβ−Ｇａ２Ｏ３系結晶膜と、
    を含む結晶積層構造体。
  2. 前記主面は、（０１０）面、（００１）面、（−２０１）面、（１０１）面、及び（３１０）面のいずれかの面である、
    請求項１に記載の結晶積層構造体。
  3. 前記β−Ｇａ２Ｏ３系結晶膜は、（Ａｌ１−ｘＧａｘ）２Ｏ３結晶（０＜ｘ≦１）である、
    請求項１又は２に記載の結晶積層構造体。
  4. （１００）面からｂ軸あるいはｃ軸を回転軸として５０°以上９０°以下回転させた面を主面として有するβ−Ｇａ２Ｏ３系基板の前記主面上にβ−Ｇａ２Ｏ３系結晶をエピタキシャル成長させ、β−Ｇａ２Ｏ３系結晶膜を形成する工程を含む、
    結晶積層構造体の製造方法。
  5. 前記主面は、（０１０）面、（００１）面、（−２０１）面、（１０１）面、及び（３１０）面のいずれかの面である、
    請求項４に記載の結晶積層構造体の製造方法。
  6. 前記エピタキシャル成長の成長温度は７００℃以上である、
    請求項４又は５に記載の結晶積層構造体の製造方法。
JP2013532498A 2011-09-08 2012-08-02 結晶積層構造体及びその製造方法 Active JP5612216B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013532498A JP5612216B2 (ja) 2011-09-08 2012-08-02 結晶積層構造体及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011196430 2011-09-08
JP2011196430 2011-09-08
PCT/JP2012/069709 WO2013035464A1 (ja) 2011-09-08 2012-08-02 結晶積層構造体及びその製造方法
JP2013532498A JP5612216B2 (ja) 2011-09-08 2012-08-02 結晶積層構造体及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014179414A Division JP5952360B2 (ja) 2011-09-08 2014-09-03 Ｇａ含有酸化物層成長用β−Ｇａ２Ｏ３系単結晶基板

Publications (2)

Publication Number Publication Date
JP5612216B2 true JP5612216B2 (ja) 2014-10-22
JPWO2013035464A1 JPWO2013035464A1 (ja) 2015-03-23

Family

ID=47831916

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013532498A Active JP5612216B2 (ja) 2011-09-08 2012-08-02 結晶積層構造体及びその製造方法
JP2014179414A Active JP5952360B2 (ja) 2011-09-08 2014-09-03 Ｇａ含有酸化物層成長用β−Ｇａ２Ｏ３系単結晶基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014179414A Active JP5952360B2 (ja) 2011-09-08 2014-09-03 Ｇａ含有酸化物層成長用β−Ｇａ２Ｏ３系単結晶基板

Country Status (5)

Country Link
US (1) US9716004B2 (ja)
EP (1) EP2754736A4 (ja)
JP (2) JP5612216B2 (ja)
CN (2) CN103781948B (ja)
WO (1) WO2013035464A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142482A (ko) * 2020-08-13 2020-12-22 한국세라믹기술원 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP2013251439A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
JP2013251440A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
WO2014147709A1 (ja) * 2013-03-18 2014-09-25 富士通株式会社 電子デバイスとその製造方法、及びネットワークシステム
JP5865867B2 (ja) 2013-05-13 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の育成方法、並びにβ−Ｇａ２Ｏ３系単結晶基板の製造方法
CN103489967B (zh) * 2013-09-05 2016-07-13 大连理工大学 一种氧化镓外延膜的制备方法及氧化镓外延膜
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
JP6143145B2 (ja) * 2014-03-25 2017-06-07 国立研究開発法人物質・材料研究機構 β−Ｇａ２Ｏ３単結晶層の製造方法、β―Ｇａ２Ｏ３単結晶層付きサファイア基板、β―Ｇａ２Ｏ３自立単結晶及びその製造方法
JP6253150B2 (ja) * 2014-05-09 2017-12-27 株式会社タムラ製作所 エピタキシャルウエハ及びその製造方法
JP5749839B1 (ja) 2014-06-30 2015-07-15 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板
JP5816343B1 (ja) * 2014-06-30 2015-11-18 株式会社タムラ製作所 酸化ガリウム基板及びその製造方法
JP2016031953A (ja) 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP6013410B2 (ja) * 2014-08-07 2016-10-25 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP6505995B2 (ja) * 2014-08-07 2019-04-24 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP5828568B1 (ja) 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
JP5907465B2 (ja) * 2014-08-29 2016-04-26 株式会社タムラ製作所 半導体素子及び結晶積層構造体
EP3042986A1 (en) * 2015-01-09 2016-07-13 Forschungsverbund Berlin e.V. Method for growing beta phase of gallium oxide (ß-Ga2O3) single crystals from the melt contained within a metal crucible by controlling the partial pressure of oxygen.
JP6195125B2 (ja) * 2015-02-25 2017-09-13 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
JP6376600B2 (ja) 2015-03-20 2018-08-22 株式会社タムラ製作所 結晶積層構造体の製造方法
JP6758569B2 (ja) * 2015-03-20 2020-09-23 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
JP6535204B2 (ja) * 2015-04-23 2019-06-26 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の形成方法
CN104952912A (zh) * 2015-07-08 2015-09-30 西安电子科技大学 基于MgO衬底的多层氧化镓薄膜及其生长方法
CN105118853A (zh) * 2015-07-08 2015-12-02 西安电子科技大学 基于MgO衬底的氧化镓薄膜及其生长方法
CN105118851A (zh) * 2015-07-08 2015-12-02 西安电子科技大学 基于蓝宝石衬底的多层氧化镓薄膜及其生长方法
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
JP2016117643A (ja) * 2015-12-25 2016-06-30 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板
JP2016197737A (ja) * 2016-06-29 2016-11-24 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
WO2018004009A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia ｐ型酸化物半導体及びその製造方法
CN106876483B (zh) * 2017-01-23 2019-10-11 西安电子科技大学 高击穿电压肖特基二极管及制作方法
CN106876484B (zh) * 2017-01-23 2019-10-11 西安电子科技大学 高击穿电压氧化镓肖特基二极管及其制作方法
CN106847881B (zh) * 2017-01-23 2019-08-13 西安电子科技大学 金属氧化物半导体场效应晶体管及其制作方法
JP6967238B2 (ja) 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード
JP6991503B2 (ja) 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
JP6933339B2 (ja) 2017-10-18 2021-09-08 矢崎総業株式会社 半導体装置および半導体ウェーハ
JP2019012836A (ja) * 2018-09-05 2019-01-24 株式会社タムラ製作所 半導体素子
CN109411328B (zh) * 2018-09-19 2021-05-11 北京镓族科技有限公司 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法
JP6706705B2 (ja) * 2019-03-28 2020-06-10 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
CN110911270B (zh) * 2019-12-11 2022-03-25 吉林大学 一种高质量氧化镓薄膜及其同质外延生长方法
CN112837758A (zh) * 2020-12-31 2021-05-25 杭州富加镓业科技有限公司 一种基于深度学习和导模法的导电型氧化镓的质量预测方法、制备方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004269338A (ja) * 2003-03-12 2004-09-30 Univ Waseda 薄膜単結晶の成長方法
JP2005340308A (ja) * 2004-05-24 2005-12-08 Koha Co Ltd 半導体素子の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679097B2 (ja) 2002-05-31 2005-08-03 株式会社光波 発光素子
JP4630986B2 (ja) * 2003-02-24 2011-02-09 学校法人早稲田大学 β−Ｇａ２Ｏ３系単結晶成長方法
JP4020314B2 (ja) * 2003-05-15 2007-12-12 学校法人早稲田大学 Ｇａ２Ｏ３系発光素子およびその製造方法
US7393411B2 (en) 2003-02-24 2008-07-01 Waseda University β-Ga2O3 single crystal growing method, thin-film single crystal growing method, Ga2O3 light-emitting device, and its manufacturing method
JP2005235961A (ja) 2004-02-18 2005-09-02 Univ Waseda Ｇａ２Ｏ３系単結晶の導電率制御方法
JP4476691B2 (ja) * 2004-05-13 2010-06-09 日本軽金属株式会社 酸化ガリウム単結晶複合体及びその製造方法並びに酸化ガリウム単結晶複合体を用いた窒化物半導体膜の製造方法
JP2006032736A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 半導体素子の製造方法
JP2006032738A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP4680762B2 (ja) * 2005-12-14 2011-05-11 株式会社光波 発光素子及びその製造方法
JP2008156141A (ja) 2006-12-21 2008-07-10 Koha Co Ltd 半導体基板及びその製造方法
JP2008282943A (ja) * 2007-05-10 2008-11-20 Nippon Light Metal Co Ltd 酸化ガリウム単結晶のウェットエッチング方法
JP2008303119A (ja) * 2007-06-08 2008-12-18 Nippon Light Metal Co Ltd 高機能性Ｇａ２Ｏ３単結晶膜及びその製造方法
FR2924270B1 (fr) * 2007-11-27 2010-08-27 Picogiga Internat Procede de fabrication d'un dispositif electronique
JP2009200222A (ja) 2008-02-21 2009-09-03 Nippon Light Metal Co Ltd 紫外線センサ及びその製造方法
JP2010010572A (ja) 2008-06-30 2010-01-14 Nippon Light Metal Co Ltd 発光素子およびその製造方法
JP2011146652A (ja) 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子
US20120045661A1 (en) * 2010-08-19 2012-02-23 Raveen Kumaran Rare-earth-doped aluminum-gallium-oxide films in the corundum-phase and related methods
DE112012001618T5 (de) 2011-04-08 2014-03-27 Koha Co., Ltd. Gestapelter Halbleiterkörper, Verfahren zum Herstellen desselben und Halbleiterelement
US9142623B2 (en) * 2011-09-08 2015-09-22 Tamura Corporation Substrate for epitaxial growth, and crystal laminate structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004269338A (ja) * 2003-03-12 2004-09-30 Univ Waseda 薄膜単結晶の成長方法
JP2005340308A (ja) * 2004-05-24 2005-12-08 Koha Co Ltd 半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142482A (ko) * 2020-08-13 2020-12-22 한국세라믹기술원 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법
KR102201924B1 (ko) * 2020-08-13 2021-01-11 한국세라믹기술원 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법
US11476116B2 (en) 2020-08-13 2022-10-18 Korea Institute Of Ceramic Engineering And Technology Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technology

Also Published As

Publication number Publication date
CN103781948A (zh) 2014-05-07
WO2013035464A1 (ja) 2013-03-14
CN103781948B (zh) 2017-11-17
US9716004B2 (en) 2017-07-25
JP5952360B2 (ja) 2016-07-13
US20140217554A1 (en) 2014-08-07
JP2014221719A (ja) 2014-11-27
EP2754736A4 (en) 2015-06-24
JPWO2013035464A1 (ja) 2015-03-23
CN107653490A (zh) 2018-02-02
EP2754736A1 (en) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5952360B2 (ja) Ｇａ含有酸化物層成長用β−Ｇａ２Ｏ３系単結晶基板
JP6108366B2 (ja) Ｇａ２Ｏ３系半導体素子
US10249767B2 (en) Ga2O3-based semiconductor element
JP6082711B2 (ja) Ｇａ含有酸化物層成長用β−Ｇａ２Ｏ３系単結晶基板
JP6142358B2 (ja) Ｇａ２Ｏ３系半導体素子
WO2013122084A1 (ja) 酸化物半導体及びこれを含む半導体接合素子
WO2013035841A1 (ja) Ｇａ2Ｏ3系ＨＥＭＴ
JP2013056804A (ja) β−Ｇａ２Ｏ３系単結晶膜の製造方法及び結晶積層構造体
Sasaki et al. Ga 2 O 3-based semiconductor element
Sasaki et al. Ga 2 O 3 semiconductor element

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140903

R150 Certificate of patent or registration of utility model

Ref document number: 5612216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250