JP2013251440A - 半導体積層構造体及び半導体素子 - Google Patents

半導体積層構造体及び半導体素子 Download PDF

Info

Publication number
JP2013251440A
JP2013251440A JP2012125980A JP2012125980A JP2013251440A JP 2013251440 A JP2013251440 A JP 2013251440A JP 2012125980 A JP2012125980 A JP 2012125980A JP 2012125980 A JP2012125980 A JP 2012125980A JP 2013251440 A JP2013251440 A JP 2013251440A
Authority
JP
Japan
Prior art keywords
substrate
layer
crystal
nitride semiconductor
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012125980A
Other languages
English (en)
Inventor
Yoshihiro Yamashita
佳弘 山下
Masaru Yamaoka
優 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Koha Co Ltd
Original Assignee
Tamura Corp
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Koha Co Ltd filed Critical Tamura Corp
Priority to JP2012125980A priority Critical patent/JP2013251440A/ja
Priority to PCT/JP2013/064627 priority patent/WO2013180057A1/ja
Priority to TW102119389A priority patent/TW201409749A/zh
Publication of JP2013251440A publication Critical patent/JP2013251440A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】Ｇａ２Ｏ３基板とＧａ２Ｏ３基板上の結晶品質の高い窒化物半導体層とを有する半導体積層構造体、及びその半導体積層構造体を含む半導体素子を提供する。
【解決手段】一実施の形態において、（１０１）面から［１０−１］方向へ傾斜した面を主面２ａとするβ−Ｇａ２Ｏ３結晶からなるβ−Ｇａ２Ｏ３基板２と、β−Ｇａ２Ｏ３基板２の主面２ａ上にエピタキシャル結晶成長により形成されたＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層４と、を有する半導体積層構造体１を提供する。
【選択図】図２

Description

本発明は、半導体積層構造体及び半導体素子に関する。
従来、Ｇａ２Ｏ３基板と、Ｇａ２Ｏ３基板上に成長させたＧａＮ層とを有する光デバイス用基板が知られている（例えば、特許文献１参照）。特許文献１においては、（１００）面を主面とするＧａ２Ｏ３基板上にＧａＮ層を成長させる。
特開２００９−２２７５４５号公報
Ｇａ２Ｏ３基板と、その上に成長させたＧａＮ層とを有する積層構造体において、ＧａＮ層上に形成したデバイスのリーク電流の低減及びデバイス特性の信頼性の向上を図るためには、Ｇａ２Ｏ３基板上に高品質のＧａＮ結晶を成長させることが重要である。
したがって、本発明の目的は、Ｇａ２Ｏ３基板とＧａ２Ｏ３基板上の結晶品質の高い窒化物半導体層とを有する半導体積層構造体、及びその半導体積層構造体を含む半導体素子を提供することにある。
本発明の一態様は、上記目的を達成するために、［１］〜［５］の半導体積層構造体を提供する。
［１］（１０１）面から［１０−１］方向へ傾斜した面を主面とするβ−Ｇａ２Ｏ３結晶からなる基板と、前記基板の前記主面上にエピタキシャル結晶成長により形成されたＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層と、を有する半導体積層構造体。
［２］前記主面は、（１０１）面から［１０−１］方向へ０．５°〜２．５°、［０１０］方向へ−１．０°〜１．０°のオフ角で傾斜した面である、前記［１］に記載の半導体積層構造体。
［３］前記主面は、（１０１）面から［１０−１］方向へ１．０°〜２．０°、［０１０］方向へ−０．５°〜０．５°のオフ角で傾斜した面である、前記［２］に記載の半導体積層構造体。
［４］前記基板と前記窒化物半導体層の間にＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなるバッファ層を有する、前記［１］〜［３］のいずれか１つに記載の半導体積層構造体。
［５］前記窒化物半導体層は、ＧａＮ結晶からなる、前記［１］〜［４］のいずれか１つに記載の半導体積層構造体。
また、本発明の他の態様は、上記目的を達成するために、［６］の半導体素子を提供する。
［６］前記［１］〜［５］のいずれか１つに記載の半導体積層構造体を含む、半導体素子。
本発明によれば、Ｇａ２Ｏ３基板とＧａ２Ｏ３基板上の結晶品質の高い窒化物半導体層とを有する半導体積層構造体、及びその半導体積層構造体を含む半導体素子を提供することができる。
図１は、第１の実施の形態に係る半導体積層構造体の垂直断面図である。 図２は、β−Ｇａ２Ｏ３結晶の単位格子と、β−Ｇａ２Ｏ３基板の主面との方位関係を示す概念図である。 図３（ａ）は、本実施の形態に係る窒化物半導体層の一例の表面写真である。図３（ｂ）は、比較例に係る窒化物半導体層の表面写真である。 図４（ａ）、（ｂ）は、β−Ｇａ２Ｏ３基板の主面のオフ角の大きさと、窒化物半導体層の表面ピットの密度との関係を表すグラフである。 図５は、第２の実施の形態に係るＬＥＤ素子の垂直断面図である。
〔第１の実施の形態〕
（半導体積層構造体の構造）
図１は、第１の実施の形態に係る半導体積層構造体１の垂直断面図である。半導体積層構造体１は、β−Ｇａ２Ｏ３基板２と、β−Ｇａ２Ｏ３基板２の主面２ａ上にエピタキシャル結晶成長により形成された窒化物半導体層４を有する。また、図１に示されるように、β−Ｇａ２Ｏ３基板２と窒化物半導体層４の格子不整合を緩和するために、β−Ｇａ２Ｏ３基板２と窒化物半導体層４との間にバッファ層３を設けることが好ましい。
β−Ｇａ２Ｏ３基板２は、β−Ｇａ２Ｏ３結晶からなる。β−Ｇａ２Ｏ３基板２は、Ｓｉ等の導電型不純物を含んでもよい。β−Ｇａ２Ｏ３基板２の厚さは、例えば、４００μｍである。
バッファ層３は、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる。バッファ層３は、β−Ｇａ２Ｏ３基板２上にアイランド状に形成されてもよいし、膜状に形成されてもよい。バッファ層３は、Ｓｉ等の導電型不純物を含んでもよい。
また、バッファ層３は、ＡｌｘＧａｙＩｎｚＮ結晶の中でも、特にＡｌＮ結晶（ｘ＝１、ｙ＝ｚ＝０）からなることが好ましい。バッファ層３がＡｌＮ結晶からなる場合、β−Ｇａ２Ｏ３基板２と窒化物半導体層４との密着性がより高まる。バッファ層３の厚さは、例えば、１〜５ｎｍである。
バッファ層３は、例えば、β−Ｇａ２Ｏ３基板２の主面２ａ上に３７０〜５００℃程度の成長温度でＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶をエピタキシャル成長させることにより、形成される。
窒化物半導体層４は、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなり、特に、高い品質の結晶が得られやすいＧａＮ結晶（ｙ＝１、ｘ＝ｚ＝０）からなることが好ましい。窒化物半導体層４の厚さは、例えば、５μｍである。窒化物半導体層４は、Ｓｉ等の導電型不純物を含んでもよい。
窒化物半導体層４は、例えば、β−Ｇａ２Ｏ３基板２の主面２ａ上にバッファ層３を介して、１０００°程度の成長温度でＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶をエピタキシャル成長させることにより、形成される。
β−Ｇａ２Ｏ３基板２の主面２ａは、（１０１）面から［１０−１］方向に傾斜した面、すなわち法線ベクトルが（１０１）面の法線ベクトルから［１０−１］方向に傾斜した面である。
また、β−Ｇａ２Ｏ３基板２の主面２ａは、（１０１）面から［１０−１］方向に０．５°〜２．５°、［０１０］方向に−１．０°〜１．０°のオフ角で傾斜した面、すなわち法線ベクトルが（１０１）面の法線ベクトルから［１０−１］方向に０．５°〜２．５°、［０１０］方向に−１．０°〜１．０°傾斜した面、であることが好ましい。
さらに、β−Ｇａ２Ｏ３基板２の主面２ａは、（１０１）面から［１０−１］方向に１．０°〜２．０°、［０１０］方向に−０．５°〜０．５°のオフ角で傾斜した面、すなわち法線ベクトルが（１０１）面の法線ベクトルから［１０−１］方向に１．０°〜２．０°、［０１０］方向に−０．５°〜０．５°傾斜した面、であることがより好ましい。
この様な（１０１）面から傾斜した面であるβ−Ｇａ２Ｏ３基板２の主面２ａ上にＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶をエピタキシャル成長させることにより、結晶品質の高い窒化物半導体層４を得ることができる。
図２は、β−Ｇａ２Ｏ３結晶の単位格子と、β−Ｇａ２Ｏ３基板２の主面２ａとの方位関係を示す概念図である。図２のθは、（１０１）面からの［１０−１］方向へのオフ角を表す。なお、図２においては、（１０１）面からの［０１０］方向へのオフ角は０°であるとする。
図２中の単位格子２ｂがβ−Ｇａ２Ｏ３結晶の単位格子である。β−Ｇａ２Ｏ３結晶は単斜晶系に属するβ−ガリア構造を有し、不純物を含まないβ−Ｇａ２Ｏ３結晶の典型的な格子定数はａ０＝１２．２３Å、ｂ０＝３．０４Å、ｃ０＝５．８０Å、α＝γ＝９０°、β＝１０３．７°である。ここで、ａ０、ｂ０、ｃ０は、それぞれ［１００］方向、［０１０］方向、［００１］方向の軸の長さを表す。
従来、（１０１）面を主面とするβ−Ｇａ２Ｏ３基板上に窒化物半導体層を形成する場合に、窒化物半導体層の結晶品質を高めるβ−Ｇａ２Ｏ３基板のオフ方向及びオフ角は知られていない。
オフ角のない（１０１）面上に窒化物半導体層を形成すると、窒化物半導体層のオフ角が大きくなり、表面に波状のモフォロジ（ステップバンチング）が顕著に表れ、結晶の表面ピット（表面に生じる孔）の発生密度が高くなる。その結果、窒化物半導体上に形成した構造、例えばｐ−ｎ接合を有する発光素子デバイス構造、におけるリーク電流が増加し、信頼性の低下を招く結果となる。
本発明者は、（１０１）面を主面とするβ−Ｇａ２Ｏ３基板と、その主面上に成長したＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶との（１０１）面からのオフ角の差が、［１０−１］方向に１．５°、［０１０］方向に０°であることを突き止めた。そして、このオフ角の差が窒化物半導体層の低い結晶品質の原因であり、このオフ角の差に対応する大きさのオフ角をβ−Ｇａ２Ｏ３基板の主面に設けることにより、窒化物半導体層の結晶品質を改善できることを見出した。
図３（ａ）は、本実施の形態に係る窒化物半導体層４の一例の表面写真である。図３（ｂ）は、比較例に係る窒化物半導体層の表面写真である。
図３（ａ）に示される窒化物半導体層４は、厚さ６μｍのＳｉドープのＧａＮ結晶からなり、（１０１）面から［１０−１］方向に１．５°、［０１０］方向に０°のオフ角で傾斜した面を主面２ａとするβ−Ｇａ２Ｏ３基板２上に、成長温度４５０℃でＡｌＮ結晶を成長させてバッファ層３を形成し、その上に成長温度１０５０℃でＳｉドープのＧａＮ結晶を成長させることにより得られたものである。
図３（ｂ）に示される窒化物半導体層は、厚さ６μｍのＳｉドープのＧａＮ結晶からなり、オフ角のない（１０１）面を主面とするβ−Ｇａ２Ｏ３基板上に、成長温度４５０℃でＡｌＮ結晶を成長させてバッファ層を形成し、その上に成長温度１０５０℃でＳｉドープのＧａＮ結晶を成長させることにより得られたものである。
図３（ａ）に示される窒化物半導体層４と図３（ｂ）に示される比較例の窒化物半導体層との製造条件の差は、β−Ｇａ２Ｏ３基板の主面のオフ角の有無だけであるが、図３（ａ）の窒化物半導体層４の表面のモフォロジにはステップバンチングが見られず、一方、図３（ｂ）の窒化物半導体層の表面のモフォロジにはステップバンチングが見られる。また、図３（ａ）の窒化物半導体層４の表面のピット密度は３．７５個／ｃｍ２であり、図３（ｂ）の窒化物半導体層の表面には、１３４８個／ｃｍ２であった。
これらの結果は、図３（ａ）に示される本実施の形態の窒化物半導体層４は、図３（ｂ）に示される比較例の窒化物半導体層よりも結晶品質が高いことを示している。
図４（ａ）、（ｂ）は、β−Ｇａ２Ｏ３基板２の主面２ａのオフ角の大きさと、窒化物半導体層４の表面ピットの密度との関係を表すグラフである。図４（ａ）、（ｂ）の横軸は、それぞれ（１０１）面からの［１０−１］方向へのオフ角、（１０１）面からの［０１０］方向へのオフ角を表す。図４（ａ）、（ｂ）の縦軸は、窒化物半導体層４の表面のピット密度を表す。
図４（ａ）、（ｂ）の測定に用いた窒化物半導体層４は、厚さ６μｍのＳｉドープのＧａＮ結晶からなり、β−Ｇａ２Ｏ３基板２上に、成長温度４５０℃でＡｌＮ結晶を成長させてバッファ層３を形成し、その上に成長温度１０５０℃でＳｉドープのＧａＮ結晶を成長させることにより得られたものである。
図４（ａ）は、（１０１）面からの［０１０］方向へのオフ角を０°に固定し、［１０−１］方向へのオフ角を−２．０°から４．０°まで変化させたときの窒化物半導体層４の表面のピット密度の変化を表す。
図４（ａ）に示されるように、窒化物半導体層４の表面ピットの密度は、（１０１）面からの［１０−１］方向へのオフ角が１．５°であるときに最小値をとる。
図４（ａ）は、（１０１）面からの［１０−１］方向へのオフ角が１．５±０．５°、すなわち１．０°〜２．０°のときにピット密度が特に小さくなることを示している。また、（１０１）面からの［１０−１］方向へのオフ角が１．５±１．０°、すなわち０．５°〜２．５°のときにピット密度がオフ角がない（０°）のときのおよそ１／５以下となることを示している。
ここで、例えば、半導体積層構造体１を用いてＬＥＤチップを製造することを想定すると、（１０１）面からの［１０−１］方向へのオフ角が０．５°〜２．５°のときは、窒化物半導体層４のピット密度がおよそ２００個／ｃｍ２以下であり、３００μｍ角程度の小型のＬＥＤチップを製造するときに現実的な歩留まりで製造することができる。さらに、（１０１）面からの［１０−１］方向へのオフ角が１．０°〜２．０°のときは、窒化物半導体層４のピット密度がおよそ２０個／ｃｍ２以下であり、１ｍｍ角程度の大型のＬＥＤチップを製造するときに現実的な歩留まりで製造することができる。なお、ＬＥＤチップが大きいほど許容できるピット密度が小さくなるのは、ウエハ状態でのピット密度が同じであったとしても、チップサイズに切り出したときに、チップサイズが大きい方が、チップ内にピットが含まれる確率が高まるためである。
図４（ｂ）は、（１０１）面からの［１０−１］方向へのオフ角を１．５°に固定し、［０１０］方向へのオフ角を−３．０°から３．０°まで変化させたときの窒化物半導体層４の表面ピットの密度の変化を表す。
図４（ｂ）に示されるように、窒化物半導体層４の表面ピットの密度は、（１０１）面からの［０１０］方向へのオフ角が０．０°であるときに最小値をとる。
図４（ｂ）は、（１０１）面からの［０１０］方向へのオフ角が０．０±１．０°、すなわち−１．０°〜１．０°のときにピット密度が小さく、（１０１）面からの［０１０］方向へのオフ角が０．０±０．５°、すなわち−０．５°〜０．５°のときにピット密度が特に小さくなることを示している。
図４（ａ）、（ｂ）から、β−Ｇａ２Ｏ３基板２の主面２ａは、結晶品質の高い窒化物半導体層４を得るために、（１０１）面から［１０−１］方向に０．５°〜２．５°、［０１０］方向に−１．０°〜１．０°のオフ角で傾斜した面であることが好ましく、（１０１）面から［１０−１］方向に１．０°〜２．０°、［０１０］方向に−０．５°〜０．５°のオフ角で傾斜した面であることがより好ましいといえる。また、窒化物半導体層４がＧａＮ結晶以外のＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる場合も、図４（ａ）、（ｂ）に示したものと同様の結果が得られる。
〔第２の実施の形態〕
（半導体素子の構造）
第２の実施の形態は、第１の実施の形態の半導体積層構造体１を含む半導体素子についての形態である。以下に、その半導体素子の一例として、ＬＥＤ素子について説明する。
図５は、第２の実施の形態に係るＬＥＤ素子１０の垂直断面図である。ＬＥＤ素子１０は、β−Ｇａ２Ｏ３基板１１と、β−Ｇａ２Ｏ３基板１１上のバッファ層１２と、バッファ層１２上のｎ型クラッド層１３と、ｎ型クラッド層１３上の発光層１４と、発光層１４上のｐ型クラッド層１５と、ｐ型クラッド層１５上のコンタクト層１６と、コンタクト層１６上のｐ型電極１７と、β−Ｇａ２Ｏ３基板１１のバッファ層１２と反対側の面上のｎ型電極１８とを有する。
また、バッファ層１２、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、及びコンタクト層１６から構成される積層体の側面は、絶縁膜１９に覆われる。
ここで、β−Ｇａ２Ｏ３基板１１、バッファ層１２、及びｎ型クラッド層１３は、第１の実施の形態の半導体積層構造体１を構成するβ−Ｇａ２Ｏ３基板２、バッファ層３、及び窒化物半導体層４にそれぞれ相当する。β−Ｇａ２Ｏ３基板１１、バッファ層１２、及びｎ型クラッド層１３の厚さは、例えば、それぞれ４００μｍ、５ｎｍ、５μｍである。
発光層１４は、例えば、３層の多重量子井戸構造と、その上の厚さ１０ｎｍのＧａＮ結晶膜からなる。各多重量子井戸構造は、厚さ８ｎｍのＧａＮ結晶膜と厚さ２ｎｍのＩｎＧａＮ結晶膜からなる。発光層１４は、例えば、成長温度７５０℃で各結晶膜をｎ型クラッド層１３上にエピタキシャル成長させることにより形成される。
ｐ型クラッド層１５は、例えば、厚さ１５０ｎｍの、濃度５．０×１０１９／ｃｍ３のＭｇを含むＧａＮ結晶膜である。ｐ型クラッド層１５は、例えば、成長温度１０００℃でＭｇを含むＧａＮ結晶を発光層１４上にエピタキシャル成長させることにより形成される。
コンタクト層１６は、例えば、厚さ１０ｎｍの、濃度１．５×１０２０／ｃｍ３のＭｇを含むＧａＮ結晶膜である。コンタクト層１６は、例えば、成長温度１０００℃でＭｇを含むＧａＮ結晶をｐ型クラッド層１５上にエピタキシャル成長させることにより形成される。
バッファ層１２、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、及びコンタクト層１６の形成においては、Ｇａ原料としてＴＭＧ(トリメチルガリウム)ガス、Ｉｎ原料としてＴＭＩ(トリメチルインジウム)ガス、Ｓｉ原料として（Ｃ２Ｈ５）２ＳｉＨ２(ジエチルシラン)ガス、Ｍｇ原料としてＣｐ２Ｍｇ(ビスシクロペンタジエニルマグネシウム)ガス、Ｎ原料としてＮＨ３(アンモニア)ガスを用いることができる。
絶縁膜１９は、ＳｉＯ２等からなる絶縁材料からなり、例えば、スパッタリングにより形成される。
ｐ型電極１７及びｎ型電極１８は、それぞれコンタクト層１６及びβ−Ｇａ２Ｏ３基板１１にオーミック接合する電極であり、例えば、蒸着装置により形成される。
ＬＥＤ素子１０は、ウエハ状態のβ−Ｇａ２Ｏ３基板１１上に、バッファ層１２、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、コンタクト層１６、ｐ型電極１７、及びｎ型電極１８を形成した後、これらをダイシングによって、例えば、３００μｍ角のチップサイズに分離することにより得られる。
ＬＥＤ素子１０は、例えば、β−Ｇａ２Ｏ３基板１１側から光を取り出すＬＥＤチップであり、キャンタイプのステムにＡｇペーストを用いて実装される。
以下に、本実施の形態のＬＥＤ素子１０の特性について、オフ角のない（１０１）面を主面とするβ−Ｇａ２Ｏ３基板を含むＬＥＤ素子を比較例として用いた実験結果を通して説明する。比較例としてのＬＥＤ素子のβ−Ｇａ２Ｏ３基板以外の構成は、本実施の形態のＬＥＤ素子１０と同じである。
まず、ＬＥＤ素子１０及び比較例のＬＥＤ素子をキャンタイプのステムにＡｇペーストを用いてそれぞれ実装し、電極間に２．０Ｖの順方向の電圧を印加したときの電流値（リーク電流の大きさ）を測定した。
その結果、比較例のＬＥＤ素子における電流値が１１．９０μＡであったのに対して、ＬＥＤ素子１０における電流値は０．０９μＡであった。この結果から、ＬＥＤ素子１０において、リーク電流の発生が抑えられていることが確認された。
次に、ＬＥＤ素子１０及び比較例のＬＥＤ素子に１００ｍＡの順方向の電流を流し、発光出力の変化を調べることにより信頼性の評価を行った。
その結果、ＬＥＤ素子１０の１０００時間後の初期状態に対する相対発光出力は１０１．４％であり、ほとんど変化がみられなかった。一方、比較例のＬＥＤ素子は、約２４時間後に不灯となってしまった。
これらの評価結果は、ＬＥＤ素子１０のｎ型クラッド層１３の結晶品質が比較例のＬＥＤ素子のｎ型クラッド層の結晶品質よりも高いことによると考えられる。
ＬＥＤ素子１０のｎ型クラッド層１３は、特別なオフ角で傾斜した面を主面とするβ−Ｇａ２Ｏ３基板１１上に形成されるため、第１の実施の形態に示されるように、優れた結晶品質を有する。また、優れた結晶品質を有するｎ型クラッド層１３上にエピタキシャル結晶成長により形成される発光層１４、ｐ型クラッド層１５、及びコンタクト層１６も優れた結晶品質を有する。このため、ＬＥＤ素子１０は、リーク特性及び信頼性に優れる。
（実施の形態の効果）
第１及び第２の実施の形態によれば、（１０１）面から傾斜した面を主面とするβ−Ｇａ２Ｏ３基板上にＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶をエピタキシャル成長させることにより、結晶品質の高い窒化物半導体層を得ることができる。具体的には、例えば、窒化物半導体層のステップバンチングが抑制され、表面ピットの密度が大きく低減される。
また、このような結晶品質の高い窒化物半導体層を用いることにより、リーク特性及び信頼性に優れる半導体素子を形成することができる。
本発明は、上記の実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、第２の実施の形態においては、第１の実施の形態の半導体積層構造体を含む半導体素子として、ＬＥＤ素子を一例として挙げたが、半導体素子はこれに限定されるものではなく、トランジスタ等の他の素子であってもよい。
また、上記の実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１…半導体積層構造体、 ２…β−Ｇａ２Ｏ３基板、 ３…バッファ層、 ４…窒化物半導体層、 １０…ＬＥＤ素子

Claims (6)

  1. （１０１）面から［１０−１］方向へ傾斜した面を主面とするβ−Ｇａ２Ｏ３結晶からなる基板と、
    前記基板の前記主面上にエピタキシャル結晶成長により形成されたＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層と、
    を有する半導体積層構造体。
  2. 前記主面は、（１０１）面から［１０−１］方向へ０．５°〜２．５°、［０１０］方向へ−１．０°〜１．０°のオフ角で傾斜した面である、
    請求項１に記載の半導体積層構造体。
  3. 前記主面は、（１０１）面から［１０−１］方向へ１．０°〜２．０°、［０１０］方向へ−０．５°〜０．５°のオフ角で傾斜した面である、
    請求項２に記載の半導体積層構造体。
  4. 前記基板と前記窒化物半導体層の間にＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなるバッファ層を有する、
    請求項１〜３のいずれか１項に記載の半導体積層構造体。
  5. 前記窒化物半導体層は、ＧａＮ結晶からなる、
    請求項１〜４のいずれか１項に記載の半導体積層構造体。
  6. 請求項１〜５のいずれか１項に記載の半導体積層構造体を含む、半導体素子。
JP2012125980A 2012-06-01 2012-06-01 半導体積層構造体及び半導体素子 Pending JP2013251440A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012125980A JP2013251440A (ja) 2012-06-01 2012-06-01 半導体積層構造体及び半導体素子
PCT/JP2013/064627 WO2013180057A1 (ja) 2012-06-01 2013-05-27 半導体積層構造体および半導体素子
TW102119389A TW201409749A (zh) 2012-06-01 2013-05-31 半導體積層構造體及半導體元件（一）

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012125980A JP2013251440A (ja) 2012-06-01 2012-06-01 半導体積層構造体及び半導体素子

Publications (1)

Publication Number Publication Date
JP2013251440A true JP2013251440A (ja) 2013-12-12

Family

ID=49673251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012125980A Pending JP2013251440A (ja) 2012-06-01 2012-06-01 半導体積層構造体及び半導体素子

Country Status (3)

Country Link
JP (1) JP2013251440A (ja)
TW (1) TW201409749A (ja)
WO (1) WO2013180057A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017114A (ja) * 2015-06-29 2017-01-19 株式会社タムラ製作所 窒化物半導体テンプレート及び紫外線ｌｅｄ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5734362B2 (ja) * 2013-07-12 2015-06-17 株式会社タムラ製作所 半導体積層構造体及び半導体素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831940B2 (ja) * 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
CN103781948B (zh) * 2011-09-08 2017-11-17 株式会社田村制作所 晶体层叠结构体及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017114A (ja) * 2015-06-29 2017-01-19 株式会社タムラ製作所 窒化物半導体テンプレート及び紫外線ｌｅｄ

Also Published As

Publication number Publication date
TW201409749A (zh) 2014-03-01
WO2013180057A1 (ja) 2013-12-05

Similar Documents

Publication Publication Date Title
TWI688120B (zh) 氮化物半導體發光元件
JP5362085B1 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6472459B2 (ja) オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ
WO2013180058A1 (ja) 半導体積層構造体及び半導体素子
US8772800B2 (en) Semiconductor light-emitting device
JP5421442B1 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2014199935A (ja) 半導体積層体及びその製造方法、並びに半導体素子
WO2015146069A1 (ja) 発光ダイオード素子
JP2010010675A (ja) 半導体装置の製造方法およびその構造
JP2004048076A (ja) 半導体素子およびその製造方法
WO2013180057A1 (ja) 半導体積層構造体および半導体素子
JP2014207328A (ja) 半導体発光素子
JP5734362B2 (ja) 半導体積層構造体及び半導体素子
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2009231609A (ja) 半導体発光素子の製造方法
JP2016082200A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP2015019061A (ja) 半導体積層構造体及び半導体素子
JP5996489B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
TWI422067B (zh) 固態半導體製作方法
KR100781772B1 (ko) 발광 다이오드 및 이의 제조 방법
JP2015017033A (ja) 半導体積層構造体及び半導体素子
JP2015017034A (ja) 半導体積層構造体及び半導体素子
JP2014068018A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP5996499B2 (ja) 半導体発光素子及び半導体発光素子の製造方法