CN103781948B - 晶体层叠结构体及其制造方法 - Google Patents

晶体层叠结构体及其制造方法 Download PDF

Info

Publication number
CN103781948B
CN103781948B CN201280043330.8A CN201280043330A CN103781948B CN 103781948 B CN103781948 B CN 103781948B CN 201280043330 A CN201280043330 A CN 201280043330A CN 103781948 B CN103781948 B CN 103781948B
Authority
CN
China
Prior art keywords
crystal
face
substrate
interarea
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280043330.8A
Other languages
English (en)
Other versions
CN103781948A (zh
Inventor
佐佐木公平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to CN201710964931.7A priority Critical patent/CN107653490A/zh
Publication of CN103781948A publication Critical patent/CN103781948A/zh
Application granted granted Critical
Publication of CN103781948B publication Critical patent/CN103781948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

本发明提供能够使晶体高效地外延生长在β‑Ga2O3系基板上得到高品质的β‑Ga2O3系晶体膜的晶体层叠结构体及其制造方法。提供晶体层叠结构体2，包含：具有从（100）面旋转50°～90°的面作为主面10的β‑Ga2O3系基板1；和通过外延晶体生长形成在β‑Ga2O3系基板1的主面10上的β‑Ga2O3系晶体膜2。

Description

晶体层叠结构体及其制造方法
技术领域
本发明涉及晶体层叠结构体及其制造方法，特别涉及包含β-Ga2O3系基板和β-Ga2O3系晶体膜的晶体层叠结构体及其制造方法。
背景技术
以往，已知在由β-Ga2O3单晶构成的元件基板上层叠了含Ga氧化物的半导体元件（例如，参照专利文献1）。
这种半导体元件通过在β-Ga2O3单晶基板的主面上利用MBE（Molecular BeamEpitaxy）法等物理气相生长法、CVD（Chemical Vapor Deposition）法等化学气相生长法层叠显示n型或p型导电性的层而形成。
另外，作为β-Ga2O3单晶基板的主面，大多使用劈开性强、容易得到平坦的面的（100）面（例如，参照专利文献2）。
现有技术文献
专利文献
专利文献1:日本特开2005-235961号公报
专利文献2:日本特开2008-156141号公报
发明内容
通常，为了利用外延生长形成不混入异相的品质高的晶体，需要将生长温度设定为高的程度。然而，使晶体外延生长在以（100）面为主面的β-Ga2O3单晶基板上时，随着晶体生长温度的变高，生长速度有降低的趋势。其被认为是晶体的原料从基板上再蒸发所导致的，存在原料不必要地消耗的问题。
因此，本发明的目的在于提供能够使晶体高效地外延生长在β-Ga2O3系基板上得到高品质的β-Ga2O3系晶体膜的晶体层叠结构体及其制造方法。
本发明的一个方式，为了实现上述目的，提供下述的［1］～［3］的晶体层叠结构体、以及［4］～［6］的晶体层叠结构体的制造方法。
［1］一种晶体层叠结构体，包含：具有从（100）面旋转50°～90°而成的面作为主面的β-Ga2O3系基板，和通过外延晶体生长形成在上述β-Ga2O3系基板的上述主面上的β-Ga2O3系晶体膜。
［2］如上述［1］所述的晶体层叠结构体，其中，上述主面是（010）面、（001）面、（-201）面、（101）面、以及（310）面中的任一面。
［3］如上述［1］或［2］所述的晶体层叠结构体，其中，上述β-Ga2O3系晶体膜是（Al1- xGax）2O3晶体（0＜x≤1）。
［4］一种晶体层叠结构体的制造方法，包括使β-Ga2O3系晶体外延生长在具有从（100）面旋转50°～90°而成的面作为主面的β-Ga2O3系基板的上述主面上而形成β-Ga2O3系晶体膜的工序。
［5］如上述［4］所述的晶体层叠结构体的制造方法，其中，上述主面是（010）面、（001）面、（-201）面、（101）面、以及（310）面中的任一面。
［6］如上述［4］或［5］所述的晶体层叠结构体的制造方法，其中，上述外延生长的生长温度为700℃以上。
根据本发明，能够提供使晶体高效地外延生长在β-Ga2O3系基板上得到高品质的β-Ga2O3系晶体膜的晶体层叠结构体及其制造方法。
附图说明
图1是第1实施方式涉及的晶体层叠结构体的截面图。
图2是用于晶体层叠结构体的形成的MBE装置的截面图。
图3是第2实施方式涉及的高电子迁移率晶体管的截面图。
图4是第3实施方式涉及的MESFET的截面图。
图5是第4实施方式涉及的肖特基势垒二极管的截面图。
图6是表示β-Ga2O3单晶基板上的β-Ga2O3晶体的生长速度的图。
图7是表示β-Ga2O3单晶基板的主面从（100）面旋转的角度与β-Ga2O3晶体的生长速度的关系的图。
具体实施方式
〔第1实施方式〕
根据本实施方式，能够使β-Ga2O3系晶体高效地外延生长在β-Ga2O3系基板上，形成不混入异相的高品质的β-Ga2O3系晶体膜。根据使β-Ga2O3系晶体外延生长在以（100）面为主面的β-Ga2O3系基板上的以往方法，若为使高品质的晶体生长所需的生长温度、例如700℃以上的生长温度则无法得到充分的生长速度，无法使晶体高效地生长。然而，本发明人等通过将具有从（100）面旋转50°～90°的面作为主面的β-Ga2O3系基板用作外延晶体生长的基底，发现可使高品质的β-Ga2O3系晶体以充分的速度生长。以下，对其实施方式的一个例子进行详细说明。
（晶体层叠结构体的构成）
图1是第1实施方式涉及的晶体层叠结构体的截面图。晶体层叠结构体2包含β-Ga2O3系基板1和形成于β-Ga2O3系基板1的主面10上的β-Ga2O3系晶体膜20。
β-Ga2O3系基板1的主面10是从（100）面旋转50°～90°的面。即，β-Ga2O3系基板1中，主面10与（100）面所成的角θ（0＜θ≤90°）为50°以上。作为从（100）面旋转50°～90°的面，例如，存在（010）面、（001）面、（-201）面、（101）面、以及（310）面。
β-Ga2O3系基板1的主面10为从（100）面旋转50°～90°的面的情况下，使β-Ga2O3系晶体外延生长在β-Ga2O3系基板1上时，能够有效抑制β-Ga2O3系晶体的原料从β-Ga2O3系基板1再蒸发。具体而言，使β-Ga2O3系晶体以生长温度500℃生长时，将再蒸发原料的比例设为0%时，β-Ga2O3系基板1的主面10为从（100）面旋转50°～90°的面的情况下，能够将再蒸发原料的比例抑制到40%以下。因此，能够将供给的原料的60%以上用于β-Ga2O3系晶体的形成，从β-Ga2O3系晶体的生长速度、制造成本的观点出发而优选。
β-Ga2O3系基板1例如由β-Ga2O3单晶构成。β-Ga2O3晶体具有单斜晶系的晶体结构，其典型的晶格常数为 α＝γ＝90°，β＝103.7°。
对于β-Ga2O3晶体，以c轴为轴，使（100）面旋转52.5°时与（310）面一致，旋转90°时与（010）面一致。另外，以b轴为轴，使（100）面旋转53.8°时与（101）面一致，旋转76.3°时与（001）面一致，旋转53.8°时与（-201）面一致。
应予说明，该β-Ga2O3系基板1如上述那样以由β-Ga2O3单晶构成为基本，也可以是添加了选自Cu、Ag、Zn、Cd、Al、In、Si、Ge以及Sn中的1种以上元素的、以Ga为主成分的氧化物。通过添加这些元素，能够控制晶格常数或带隙能量、导电特性。例如，能够使用由向β-Ga2O3晶体中添加了Al和In的（GaxAlyIn（1-x-y））2O3（0＜x≤1，0≤y≤1，0＜x＋y≤1）晶体构成的β-Ga2O3系基板1。加入Al的情况带隙宽，加入In的情况带隙窄。
向β-Ga2O3晶体中添加上述的元素时，有时晶格常数略微变化，即使这种情况下，（010）面、（001）面、（-201）面、（101）面、以及（310）面也相当于从（100）面旋转50°～90°的面。
β-Ga2O3系晶体膜20由β-（Al1-xGax）2O3晶体（0＜x≤1）构成，例如由β-Ga2O3晶体（x＝1时）构成。另外，β-Ga2O3系晶体膜20可以含有导电型杂质。
（晶体层叠结构体的制造方法）
首先，例如，利用FZ（Floating Zone）法、EFG（Edge Defined Film Fed Growt）法等，制造用于β-Ga2O3系基板1的晶体块。
FZ法中，例如使用红外线加热单晶制造装置来制造晶体块。具体而言，首先将种晶体的一端保持在籽晶夹上，将棒状的多晶材料的上端部保持在材料夹上。调节上部旋转轴的上下位置使种晶体的上端与多晶材料的下端接触。以将卤灯的光聚集在种晶体的上端和多晶材料的下端的部位的方式，调节上部旋转轴和下部旋转轴的上下位置。进行这些调整，加热种晶体的上端和多晶材料的下端的部位，熔解其加热部位，形成熔解液滴。此时，仅旋转种晶体。接着，为了使多晶材料和种晶体充分融合，使该部分一边沿相反方向旋转一边溶解，一边将多晶材料和种晶体相互向相反方向拉伸一边形成适当的长度和粗度的单晶，从而制成晶体块。
EFG法中，向坩埚中加入规定量的原料β-Ga2O3粉末等，加热并溶解，生成β-Ga2O3熔融液。利用在配置于坩埚内的狭缝模上形成的狭缝，使β-Ga2O3熔液因毛细现象上升至狭缝模上面，使β-Ga2O3熔融液与种晶体接触并冷却，制成具有任意形状的截面的晶体块。
应予说明，利用这些制法制造β-Ga2O3晶体块时，可以添加所希望的导电型杂质。
将如上述那样制成的β-Ga2O3晶体块例如用钢丝锯以使从（100）面旋转50°～90°的面为截面的方式进行切片，得到厚度1mm的β-Ga2O3系基板1。其后，在磨削研磨工序中，将β-Ga2O3系基板1磨削、研磨至600nm左右的厚度。
接下来，对β-Ga2O3系基板1实施依次每种3分钟地使用甲醇、丙酮、甲醇的有机清洗、使用超纯水的流水清洗、15分钟的氢氟酸浸渍清洗、5分钟的硫酸过氧化氢水浸渍清洗、使用超纯水的流水清洗，并且，在800℃的条件下实施10分钟的热清洁。由此，β-Ga2O3系基板1变成能够使β-Ga2O3系晶体膜20外延生长在主面10上的状态。
作为在β-Ga2O3系基板1的主面10上形成β-Ga2O3系晶体膜20的方法，有PLD（PulsedLaser Deposition）法、CVD（Chemical Vapor Deposition）法、溅射法、分子束外延（MBE；Molecular Beam Epitaxy）法等，在本实施方式中，作为一个例子对使用MBE法的工序进行说明。
MBE法是对单体或化合物的固体用称为束源炉的蒸发源进行加热，将利用加热而生成的蒸气作为分子束供给到基板表面的晶体生长方法。
图2是用于晶体层叠结构体2的形成的MBE装置的截面图。该MBE装置3具备真空槽30、支承在该真空槽30内且保持β-Ga2O3系基板1的基板支架31、保持于基板支架31的加热装置32、分别收纳β-Ga2O3系晶体膜20的原料的多个束源炉33（33a、33b、33c、33d）、用于分别加热多个束源炉33的加热器34（34a、34b、34c、34d）、向真空槽30内供给氧气的气体供给管35以及用于排出真空槽30内的空气的真空泵36。基板支架31形成介由轴310利用未图示的马达能够旋转的构成。
第1束源炉33a、第2束源炉33b中，分别填充了Ga原料、Al原料。第3束源炉33c中，填充了作为供体而被掺杂的Si、Sn等n型杂质的原料。第4束源炉33d中，填充了作为受体而被掺杂的Mg、Zn等p型杂质的原料。第1～第4束源炉33a～33d中，分别设有未图示的快门，构成为不使用各自收纳的原料时能够关闭该快门。
首先，将β-Ga2O3系基板1安装于MBE装置3的基板支架31。接下来，使真空泵36运行，将真空槽30内的气压减压至10-10Torr左右。接着，利用加热装置32加热β-Ga2O3系基板1。应予说明，β-Ga2O3系基板1的加热是通过加热装置32的石墨加热器等发热源的辐射热介由基板支架31热传导至β-Ga2O3系基板1而进行的。
β-Ga2O3系基板1被加热到规定的温度后，从气体供给管35向真空槽30内供给氧系气体。
向真空槽30内供给氧系气体后，经过真空槽30内的气压稳定所需的时间（例如5分钟）后，边旋转基板支架31边利用加热器34a、34b加热束源炉33a、33b，开始Ga蒸气和Al蒸气的供给。作为β-Ga2O3系晶体膜20形成不含Al的Ga2O3晶体膜时，加热第1束源炉33a，开始Ga蒸气的供给。
另外，对β-Ga2O3系晶体膜20赋予n型的导电性的情况下，加热第3加热器34c从第3束源炉33c供给作为供体的Si、Sn等n型杂质的蒸气。另外，赋予p型的导电性的情况下，加热第4加热器34d从第4束源炉33d供给作为受体的Mg、Zn等的p型杂质的蒸气。
由束源炉33产生的各蒸气作为分子束照射到β-Ga2O3系基板1的表面。Ga和Al的等效束压（Beam Equivalent Pressure：BEP）例如分别是1.5×10-5Pa、5×10-7Pa。另外，不产生Al蒸气的情况下，例如Ga的等效束压例如为3×10-5Pa。
由此，β-Ga2O3系晶体外延生长在β-Ga2O3系基板1的主面10上，形成β-Ga2O3系晶体膜20。β-Ga2O3系晶体的生长温度和生长时间例如分别为700℃、1小时。
另外，根据需要，可以对β-Ga2O3系晶体膜20实施非活性环境下的退火处理。退火处理在灯退火装置等热处理用装置内实施。另外，可以在MBE装置1内实施退火处理。
〔第2实施方式〕
作为第2实施方式，对作为包含第1实施方式涉及的β-Ga2O3系基板1和β-Ga2O3系晶体膜20的半导体装置的一个的高电子迁移率晶体管（High Electron MobilityTransistor：HEMT）进行说明。
图3是第2实施方式涉及的高电子迁移率晶体管的截面图。该高电子迁移率晶体管4包含第1实施方式涉及的β-Ga2O3系基板1和β-Ga2O3系晶体膜20。并且，高电子迁移率晶体管4包含β-Ga2O3系晶体膜20上的n型β-（AlGa）2O3层41、n型β-（AlGa）2O3层41上的栅电极42、源电极43以及漏电极44。栅电极42配置于源电极43与漏电极44之间。
栅电极42与n型β-（AlGa）2O3层41的表面41a接触形成肖特基接合。另外，源电极43和漏电极44与n型β-（AlGa）2O3层41的表面41a接触形成欧姆接合。
本实施方式中，β-Ga2O3系基板1含有Mg等II族的元素，具有高的电阻。
本实施方式中，β-Ga2O3系晶体膜20为i型，作为电子移动层发挥功能。该i型的β-Ga2O3系晶体膜20通过使β-Ga2O3系单晶外延生长在β-Ga2O3系基板1的主面10上而形成。
n型β-（AlGa）2O3层41是添加了Si、Sn等供体的电子供给层，通过外延生长形成在β-Ga2O3系晶体膜20上。
β-Ga2O3系晶体膜20和n型β-（AlGa）2O3层41的带隙的大小不同，所以在其界面上产生频带的不连续，由n型β-（AlGa）2O3层41的供体产生的电子集中在β-Ga2O3系晶体膜20侧地分布于界面附近的区域，形成称为二维电子气体的电子层。
这样，n型β-（AlGa）2O3层41中，产生因与栅电极42的肖特基接合而产生的第1耗尽层和二维电子气体的形成所致的第2耗尽层。n型β-（AlGa）2O3层41具有第1耗尽层与第2耗尽层相接的厚度。
而且，通过对栅电极42施加电压，从而可改变第1和第2耗尽层的厚度来调节二维电子气体的浓度，控制漏电流。
β-Ga2O3系晶体膜20的厚度没有特别限定，优选为0.1nm以上。另外，n型β-（AlGa）2O3层41的厚度根据掺杂浓度设定为0.1～10μm。
〔第3实施方式〕
作为第3实施方式，对作为包含第1实施方式涉及的β-Ga2O3系基板1和β-Ga2O3系晶体膜20的半导体装置的一个的MESFET（Metal-Semiconductor Field Effect Transistor）进行说明。
图4是第3实施方式涉及的MESFET的截面图。该MESFET5包含第1实施方式涉及的β-Ga2O3系基板1和β-Ga2O3系晶体膜20。并且，MESFET5包含β-Ga2O3系晶体膜20上的栅电极52、源电极53、以及漏电极54。栅电极52配置于源电极53与漏电极54之间。
栅电极42与β-Ga2O3系晶体膜20的表面21a接触形成肖特基接合。另外，源电极53和漏电极54与β-Ga2O3系晶体膜20的表面21a接触形成欧姆接合。
本实施方式中，β-Ga2O3系基板1含有Mg等的II族的元素，具有高的电阻。
本实施方式中，β-Ga2O3系晶体膜20为n型，与源电极53和漏电极54的接触部附近的供体浓度比其它的部分的供体浓度高。
通过控制施加在栅电极52的偏压，能够使β-Ga2O3系晶体膜20内的栅电极52下的耗尽层的厚度变化，控制漏电流。
〔第4实施方式〕
作为第4实施方式，对作为包含第1实施方式涉及的β-Ga2O3系基板1以及β-Ga2O3系晶体膜20的半导体装置的一个的肖特基势垒二极管进行说明。
图5是第4实施方式涉及的肖特基势垒二极管的截面图。该肖特基势垒二极管6包含第1实施方式涉及的β-Ga2O3系基板1和β-Ga2O3系晶体膜20。并且，肖特基势垒二极管6包含β-Ga2O3系晶体膜20上的肖特基电极62、在β-Ga2O3系基板1的与β-Ga2O3系晶体膜20相反的一侧的表面11上的欧姆电极63。
肖特基电极62与β-Ga2O3系晶体膜20的表面21a接触形成肖特基接合。另外，欧姆电极63与β-Ga2O3系基板1的表面11形成欧姆接合。
本实施方式中，β-Ga2O3系基板1和β-Ga2O3系晶体膜20为n型，β-Ga2O3系晶体膜20的供体浓度比β-Ga2O3系基板1的供体浓度低。
若对肖特基二极管6施加正方向的电压（肖特基电极62侧为正电位），则从β-Ga2O3系基板1移动至β-Ga2O3系晶体膜20的电子增加。由此，正向电流从肖特基电极62向欧姆电极63流动。
另一方面，若对肖特基二极管6施加相反方向的电压（肖特基电极层62侧为负电位），则流过肖特基二极管6的电流几乎为零。
（实施方式的效果）
根据上述的实施方式，通过将具有从（100）面旋转50°～90°的面作为主面的β-Ga2O3系基板用作外延晶体生长的基底，能够使β-Ga2O3系晶体以充分的速度生长，形成高品质的β-Ga2O3系晶体膜。另外，使用该高品质的β-Ga2O3系晶体膜，能够形成动作特性优异的高性能的半导体装置。
另外，能够抑制β-Ga2O3系晶体的原料不必要的消耗，所以能够抑制β-Ga2O3系晶体膜和包含β-Ga2O3系晶体膜的半导体装置的制造成本。实施例
本实施例中，对主面的晶面指数不同的多个β-Ga2O3系基板上的各β-Ga2O3系晶体的生长速度进行评价。
首先，使用钢丝锯将利用FZ法制造的β-Ga2O3晶体块切片，形成厚度1mm的β-Ga2O3单晶基板。这里，形成作为β-Ga2O3系基板1的分别以（-201）面、（101）面、（001）面、（310）面、以及（010）面为主面的5种β-Ga2O3单晶基板和作为比较例的以（100）面为主面的β-Ga2O3单晶基板。
接下来，在磨削研磨工序中，将各β-Ga2O3单晶基板磨削、研磨至厚度为600μm左右。
接下来，对各β-Ga2O3单晶基板实施依次每种3分钟地使用甲醇、丙酮、甲醇的有机清洗、使用超纯水的流水清洗、15分钟的氢氟酸浸渍清洗、5分钟的硫酸过氧化氢水浸渍清洗、使用超纯水的流水清洗，并且，在800℃的条件下实施热清洁10分钟。
接下来，在氧系气体环境下利用MBE法使β-Ga2O3晶体生长在各β-Ga2O3单晶基板上，形成作为β-Ga2O3系晶体膜20的β-Ga2O3晶体膜。Ga的等效束压为3×10-5Pa。
β-Ga2O3晶体的生长温度和生长时间分别为700℃、1小时。另外，在以（100）面和（010）面为主面的β-Ga2O3单晶基板上，即使在生长温度500℃的条件下β-Ga2O3晶体也生长。
图6是表示各β-Ga2O3单晶基板上的各β-Ga2O3晶体的生长速度的图。
如图6所示，在充分品质的β-Ga2O3晶体生长的700℃进行晶体生长的情况下，在以（100）面为主面的β-Ga2O3单晶基板上，生长速度约为30nm／小时。另一方面，在以（-201）面（101）面、（001）面、（310）面、以及（010）面为主面的β-Ga2O3单晶基板上，生长速度约为90～130nm／小时。
由其结果可知，实施方式涉及的作为β-Ga2O3系基板1的以（-201）面（101）面、（001）面、（310）面、以及（010）面为主面的β-Ga2O3系基板上的β-Ga2O3晶体的生长速度显著比以（100）面为主面的β-Ga2O3单晶基板上的β-Ga2O3晶体的生长速度大。应予说明，通常，仅改变基板的主面的晶面指数则晶体的生长速度相应提高的情况不常见，结果可以说是超出本领域技术人员的预料的范围。
另外，在以（100）面为主面的β-Ga2O3单晶基板上在生长温度700℃使β-Ga2O3晶体生长的情况下，可确认生长速度为在生长温度500℃使β-Ga2O3晶体生长的情况的约1／5。这被认为是由于β-Ga2O3晶体的原料从基板上再蒸发。
另一方面，在以（310）面和（010）面为主面的β-Ga2O3单晶基板上在生长温度700℃使β-Ga2O3晶体生长的情况下，可确认生长速度与在生长温度500℃使β-Ga2O3晶体生长的情况几乎相同。使用以（010）面为主面的β-Ga2O3单晶基板的情况下，认为β-Ga2O3晶体的原料从基板上的再蒸发被抑制。认为使用以（-201）面（101）面、以及（001）面为主面的β-Ga2O3单晶基板的情况也同样。
图7是表示β-Ga2O3单晶基板的主面从（100）面旋转的角度与β-Ga2O3晶体的生长速度的关系的图。图7中的■表示以c轴为轴旋转主面时的生长温度为500℃情况下的生长速度的值。●表示以c轴为轴旋转主面时的生长温度为700℃情况下的生长速度的值。◆表示以b轴为轴旋转主面时的生长温度为700℃情况下的生长速度的值。
由图7可知，在生长温度700℃使β-Ga2O3晶体生长时，β-Ga2O3单晶基板的主面从（100）面旋转的角度为50°以上的情况下，与主面为（100）面的情况相比，生长速度大幅提高。另外，在生长温度500℃使β-Ga2O3晶体生长的情况下，可知β-Ga2O3晶体的生长速度基本不依赖于β-Ga2O3单晶基板的主面从（100）面旋转的角度。
以上，说明本发明的实施方式和实施例，上述的实施方式和实施例不限定专利请求保护范围所涉及的发明。另外，应注意并非实施方式和实施例中说明的特征的全部组合是用于解决发明的课题的手段所必须的。
产业上的可利用性
提供能够使晶体高效地外延生长在β-Ga2O3系基板上得到高品质的β-Ga2O3系晶体膜的晶体层叠结构体及其制造方法。
符号说明
1…β-Ga2O3系基板，2…晶体层叠结构体，4…高电子迁移率晶体管，5…MESFET，6…肖特基势垒二极管，10…主面，20…β-Ga2O3系晶体膜。

Claims (1)

1.一种晶体层叠结构体的制造方法，包括利用MBE法使β-Ga2O3系晶体外延生长在具有从(100)面以b轴或c轴为轴旋转50°～90°而成的面作为主面的β-Ga2O3系基板的所述主面上而形成β-Ga2O3系晶体膜的工序，所述主面是(010)面、(001)面、(-201)面、(101)面、以及(310)面中的任一面，所述制造方法包括：
准备所述β-Ga2O3系基板的工序；以及
在氧系气体环境下，对含有Ga原料的第1束源炉进行加热而产生Ga蒸气，在所述主面上照射上述Ga蒸气，以700℃以上的生长温度使所述β-Ga2O3系晶体膜外延生长的工序。
CN201280043330.8A 2011-09-08 2012-08-02 晶体层叠结构体及其制造方法 Active CN103781948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710964931.7A CN107653490A (zh) 2011-09-08 2012-08-02 晶体层叠结构体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-196430 2011-09-08
JP2011196430 2011-09-08
PCT/JP2012/069709 WO2013035464A1 (ja) 2011-09-08 2012-08-02 結晶積層構造体及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710964931.7A Division CN107653490A (zh) 2011-09-08 2012-08-02 晶体层叠结构体

Publications (2)

Publication Number Publication Date
CN103781948A CN103781948A (zh) 2014-05-07
CN103781948B true CN103781948B (zh) 2017-11-17

Family

ID=47831916

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280043330.8A Active CN103781948B (zh) 2011-09-08 2012-08-02 晶体层叠结构体及其制造方法
CN201710964931.7A Pending CN107653490A (zh) 2011-09-08 2012-08-02 晶体层叠结构体

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710964931.7A Pending CN107653490A (zh) 2011-09-08 2012-08-02 晶体层叠结构体

Country Status (5)

Country Link
US (1) US9716004B2 (zh)
EP (1) EP2754736A4 (zh)
JP (2) JP5612216B2 (zh)
CN (2) CN103781948B (zh)
WO (1) WO2013035464A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP2013251439A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
JP2013251440A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
WO2014147709A1 (ja) * 2013-03-18 2014-09-25 富士通株式会社 電子デバイスとその製造方法、及びネットワークシステム
JP5865867B2 (ja) 2013-05-13 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の育成方法、並びにβ−Ｇａ２Ｏ３系単結晶基板の製造方法
CN103489967B (zh) * 2013-09-05 2016-07-13 大连理工大学 一种氧化镓外延膜的制备方法及氧化镓外延膜
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
JP6143145B2 (ja) * 2014-03-25 2017-06-07 国立研究開発法人物質・材料研究機構 β−Ｇａ２Ｏ３単結晶層の製造方法、β―Ｇａ２Ｏ３単結晶層付きサファイア基板、β―Ｇａ２Ｏ３自立単結晶及びその製造方法
JP6253150B2 (ja) * 2014-05-09 2017-12-27 株式会社タムラ製作所 エピタキシャルウエハ及びその製造方法
JP5749839B1 (ja) 2014-06-30 2015-07-15 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板
JP5816343B1 (ja) * 2014-06-30 2015-11-18 株式会社タムラ製作所 酸化ガリウム基板及びその製造方法
JP2016031953A (ja) 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP6013410B2 (ja) * 2014-08-07 2016-10-25 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP6505995B2 (ja) * 2014-08-07 2019-04-24 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP5828568B1 (ja) 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
JP5907465B2 (ja) * 2014-08-29 2016-04-26 株式会社タムラ製作所 半導体素子及び結晶積層構造体
EP3042986A1 (en) * 2015-01-09 2016-07-13 Forschungsverbund Berlin e.V. Method for growing beta phase of gallium oxide (ß-Ga2O3) single crystals from the melt contained within a metal crucible by controlling the partial pressure of oxygen.
JP6195125B2 (ja) * 2015-02-25 2017-09-13 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
JP6376600B2 (ja) 2015-03-20 2018-08-22 株式会社タムラ製作所 結晶積層構造体の製造方法
JP6758569B2 (ja) * 2015-03-20 2020-09-23 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
JP6535204B2 (ja) * 2015-04-23 2019-06-26 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の形成方法
CN104952912A (zh) * 2015-07-08 2015-09-30 西安电子科技大学 基于MgO衬底的多层氧化镓薄膜及其生长方法
CN105118853A (zh) * 2015-07-08 2015-12-02 西安电子科技大学 基于MgO衬底的氧化镓薄膜及其生长方法
CN105118851A (zh) * 2015-07-08 2015-12-02 西安电子科技大学 基于蓝宝石衬底的多层氧化镓薄膜及其生长方法
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
JP2016117643A (ja) * 2015-12-25 2016-06-30 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板
JP2016197737A (ja) * 2016-06-29 2016-11-24 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
WO2018004009A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia ｐ型酸化物半導体及びその製造方法
CN106876483B (zh) * 2017-01-23 2019-10-11 西安电子科技大学 高击穿电压肖特基二极管及制作方法
CN106876484B (zh) * 2017-01-23 2019-10-11 西安电子科技大学 高击穿电压氧化镓肖特基二极管及其制作方法
CN106847881B (zh) * 2017-01-23 2019-08-13 西安电子科技大学 金属氧化物半导体场效应晶体管及其制作方法
JP6967238B2 (ja) 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード
JP6991503B2 (ja) 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
JP6933339B2 (ja) 2017-10-18 2021-09-08 矢崎総業株式会社 半導体装置および半導体ウェーハ
JP2019012836A (ja) * 2018-09-05 2019-01-24 株式会社タムラ製作所 半導体素子
CN109411328B (zh) * 2018-09-19 2021-05-11 北京镓族科技有限公司 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法
JP6706705B2 (ja) * 2019-03-28 2020-06-10 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
CN110911270B (zh) * 2019-12-11 2022-03-25 吉林大学 一种高质量氧化镓薄膜及其同质外延生长方法
KR102201924B1 (ko) 2020-08-13 2021-01-11 한국세라믹기술원 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법
CN112837758A (zh) * 2020-12-31 2021-05-25 杭州富加镓业科技有限公司 一种基于深度学习和导模法的导电型氧化镓的质量预测方法、制备方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100370065C (zh) * 2003-02-24 2008-02-20 学校法人早稻田大学 β－Ga2O3单晶生长方法、薄膜单晶生长方法、Ga2O3发光器件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679097B2 (ja) 2002-05-31 2005-08-03 株式会社光波 発光素子
JP4020314B2 (ja) * 2003-05-15 2007-12-12 学校法人早稲田大学 Ｇａ２Ｏ３系発光素子およびその製造方法
JP4565062B2 (ja) * 2003-03-12 2010-10-20 学校法人早稲田大学 薄膜単結晶の成長方法
US7393411B2 (en) 2003-02-24 2008-07-01 Waseda University β-Ga2O3 single crystal growing method, thin-film single crystal growing method, Ga2O3 light-emitting device, and its manufacturing method
JP2005235961A (ja) 2004-02-18 2005-09-02 Univ Waseda Ｇａ２Ｏ３系単結晶の導電率制御方法
JP4476691B2 (ja) * 2004-05-13 2010-06-09 日本軽金属株式会社 酸化ガリウム単結晶複合体及びその製造方法並びに酸化ガリウム単結晶複合体を用いた窒化物半導体膜の製造方法
JP4831940B2 (ja) * 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
JP2006032736A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 半導体素子の製造方法
JP2006032738A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP4680762B2 (ja) * 2005-12-14 2011-05-11 株式会社光波 発光素子及びその製造方法
JP2008156141A (ja) 2006-12-21 2008-07-10 Koha Co Ltd 半導体基板及びその製造方法
JP2008282943A (ja) * 2007-05-10 2008-11-20 Nippon Light Metal Co Ltd 酸化ガリウム単結晶のウェットエッチング方法
JP2008303119A (ja) * 2007-06-08 2008-12-18 Nippon Light Metal Co Ltd 高機能性Ｇａ２Ｏ３単結晶膜及びその製造方法
FR2924270B1 (fr) * 2007-11-27 2010-08-27 Picogiga Internat Procede de fabrication d'un dispositif electronique
JP2009200222A (ja) 2008-02-21 2009-09-03 Nippon Light Metal Co Ltd 紫外線センサ及びその製造方法
JP2010010572A (ja) 2008-06-30 2010-01-14 Nippon Light Metal Co Ltd 発光素子およびその製造方法
JP2011146652A (ja) 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子
US20120045661A1 (en) * 2010-08-19 2012-02-23 Raveen Kumaran Rare-earth-doped aluminum-gallium-oxide films in the corundum-phase and related methods
DE112012001618T5 (de) 2011-04-08 2014-03-27 Koha Co., Ltd. Gestapelter Halbleiterkörper, Verfahren zum Herstellen desselben und Halbleiterelement
US9142623B2 (en) * 2011-09-08 2015-09-22 Tamura Corporation Substrate for epitaxial growth, and crystal laminate structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100370065C (zh) * 2003-02-24 2008-02-20 学校法人早稻田大学 β－Ga2O3单晶生长方法、薄膜单晶生长方法、Ga2O3发光器件及其制造方法

Also Published As

Publication number Publication date
CN103781948A (zh) 2014-05-07
WO2013035464A1 (ja) 2013-03-14
JP5612216B2 (ja) 2014-10-22
US9716004B2 (en) 2017-07-25
JP5952360B2 (ja) 2016-07-13
US20140217554A1 (en) 2014-08-07
JP2014221719A (ja) 2014-11-27
EP2754736A4 (en) 2015-06-24
JPWO2013035464A1 (ja) 2015-03-23
CN107653490A (zh) 2018-02-02
EP2754736A1 (en) 2014-07-16

Similar Documents

Publication Publication Date Title
CN103781948B (zh) 晶体层叠结构体及其制造方法
JP6108366B2 (ja) Ｇａ２Ｏ３系半導体素子
CN103781947B (zh) 晶体层叠结构体
EP3151285B1 (en) Ga2o3-based semiconductor element
JP6082700B2 (ja) Ｇａ２Ｏ３系結晶膜の製造方法
Wang et al. Monocrystalline perovskite wafers/thin films for photovoltaic and transistor applications
JP2013056803A (ja) β−Ｇａ２Ｏ３系単結晶膜の製造方法
WO2013035841A1 (ja) Ｇａ2Ｏ3系ＨＥＭＴ
TW201448246A (zh) 化合物半導體晶圓、光電變換元件及ｉｉｉ－ｖ族化合物半導體單晶之製造方法
CN103094073B (zh) 半绝缘碳化硅衬底钛欧姆接触电极的制备方法
JP2013056804A (ja) β−Ｇａ２Ｏ３系単結晶膜の製造方法及び結晶積層構造体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant