WO2013035841A1 - Ｇａ2Ｏ3系ＨＥＭＴ - Google Patents

Ｇａ2Ｏ3系ＨＥＭＴ Download PDF

Info

Publication number
WO2013035841A1
WO2013035841A1 PCT/JP2012/072896 JP2012072896W WO2013035841A1 WO 2013035841 A1 WO2013035841 A1 WO 2013035841A1 JP 2012072896 W JP2012072896 W JP 2012072896W WO 2013035841 A1 WO2013035841 A1 WO 2013035841A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
type
crystal film
substrate
film
Prior art date
Application number
PCT/JP2012/072896
Other languages
English (en)
French (fr)
Inventor
公平 佐々木
東脇　正高
藤田　静雄
大友　明
孝仁 大島
Original Assignee
株式会社タムラ製作所
独立行政法人情報通信研究機構
国立大学法人京都大学
国立大学法人東京工業大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所, 独立行政法人情報通信研究機構, 国立大学法人京都大学, 国立大学法人東京工業大学 filed Critical 株式会社タムラ製作所
Publication of WO2013035841A1 publication Critical patent/WO2013035841A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Definitions

  • the present invention relates to a Ga 2 O 3 -based HEMT.
  • Ga 2 O 3 based semiconductor device using a Ga 2 O 3 crystal film formed on a sapphire substrate is known (e.g., see Non-Patent Documents 1 and 2) .
  • Ga 2 O 3 crystals and sapphire crystals have completely different crystal structures, it is very difficult to heteroepitaxially grow Ga 2 O 3 crystals on a sapphire substrate. For this reason, it is difficult to form a high-quality Ga 2 O 3 based semiconductor element using a Ga 2 O 3 crystal film on a sapphire substrate.
  • an object of the present invention is to provide a high quality Ga 2 O 3 based semiconductor device.
  • one embodiment of the present invention provides Ga 2 O 3 -based HEMTs (High Electron Mobility Transistors) [1] to [6].
  • the average concentration of the group IV element in the n-type ⁇ - (Al x Ga 1-x ) 2 O 3 crystal film is 1 ⁇ 10 14 to 1 ⁇ 10 20 / cm 3 .
  • According to the present invention can provide a Ga 2 O 3 based HEMT is Ga 2 O 3 based semiconductor device with high quality.
  • Sectional view of the Ga 2 O 3 based HEMT according to the embodiment Configuration diagram schematically showing a configuration of an MBE apparatus according to an embodiment Sectional drawing of high resistance ⁇ -Ga 2 O 3 substrate, i-type ⁇ -Ga 2 O 3 single crystal film, and n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film according to the embodiment Sectional drawing of high resistance ⁇ -Ga 2 O 3 substrate, i-type ⁇ -Ga 2 O 3 single crystal film, and n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film according to the embodiment
  • a high-quality n-type ⁇ - (Al x Ga 1-x ) 2 O 3 crystal film is formed using a heteroepitaxial growth method, and the high-quality n-type ⁇ - (Al A high-quality Ga 2 O 3 -based HEMT can be formed using the x Ga 1-x ) 2 O 3 crystal film.
  • Al x Ga 1-x ) 2 O 3 crystal film is formed using a heteroepitaxial growth method, and the high-quality n-type ⁇ - (Al A high-quality Ga 2 O 3 -based HEMT can be formed using the x Ga 1-x ) 2 O 3 crystal film.
  • FIG. 1 is a cross-sectional view of a Ga 2 O 3 -based HEMT 20 according to the embodiment.
  • the Ga 2 O 3 HEMT 20 includes an i-type ⁇ -Ga 2 O 3 single crystal film 3 formed on a high resistance ⁇ -Ga 2 O 3 substrate 2 and an i-type ⁇ -Ga 2 O 3 single crystal film 3.
  • the high resistance ⁇ -Ga 2 O 3 substrate 2 includes Mg, H, Li, Na, K, Rb, CS, Fr, Be, Ca, Sr, Ba, Ra, Mn, Fe, Co, Ni, Pd, Cu, This is a ⁇ -Ga 2 O 3 substrate whose resistance is increased by adding Ag, Au, Zn, Cd, Hg, Tl, Pb, N, P or the like.
  • the main surface of the high resistance ⁇ -Ga 2 O 3 substrate 2 is preferably a surface rotated by an angle of 50 ° or more and 90 ° or less from the (100) plane. That is, the angle ⁇ (0 ⁇ ⁇ 90 °) formed by the main surface and the (100) plane in the high resistance ⁇ -Ga 2 O 3 substrate 2 is preferably 50 ° or more.
  • (010) plane, (001) plane, ( ⁇ 201) plane, (101) plane, and (310) plane exist as planes rotated from 50 ° to 90 ° from (100) plane.
  • the main surface of the high resistance ⁇ -Ga 2 O 3 substrate 2, (100) if a surface which is rotated by an angle of less than 50 ° or 90 ° from the plane, beta on the high-resistance ⁇ -Ga 2 O 3 substrate 2
  • re-evaporation of the raw material of the ⁇ -Ga 2 O 3 -based crystal from the high-resistance ⁇ -Ga 2 O 3 substrate 2 can be effectively suppressed.
  • the main surface of the high resistance ⁇ -Ga 2 O 3 substrate 2 when the ratio of the raw material re-evaporated when the ⁇ -Ga 2 O 3 based crystal is grown at a growth temperature of 500 ° C. is 0%.
  • the ratio of the re-evaporated raw material can be suppressed to 40% or less. Therefore, it is possible to use more than 60% of the raw material supplied to the formation of ⁇ -Ga 2 O 3 system crystal, from the viewpoint of the growth rate and production cost of the ⁇ -Ga 2 O 3 system crystal.
  • the (100) plane when the (100) plane is rotated 52.5 ° about the c axis, it coincides with the (310) plane, and when it is rotated 90 °, it coincides with the (010) plane.
  • the (100) plane is rotated 53.8 ° about the b axis, it coincides with the (101) plane or the ( ⁇ 201) plane depending on the rotation direction, and the (100) plane is rotated 53.8 °.
  • it is rotated 76.3 ° in the rotation direction in which the (101) plane appears, it coincides with the (001) plane.
  • the main surface of the high resistance ⁇ -Ga 2 O 3 substrate 2 may be a surface rotated by an angle of 37.5 ° or less from the (010) plane.
  • the interface between the high resistance ⁇ -Ga 2 O 3 substrate 2 and the i-type ⁇ -Ga 2 O 3 single crystal film 3 can be made sharp, and the i-type ⁇ -Ga 2 O 3 single crystal film 3 Can be controlled with high accuracy.
  • the i-type ⁇ -Ga 2 O 3 single crystal film 3 is an intrinsic semiconductor single crystal film formed on the high resistance ⁇ -Ga 2 O 3 substrate 2 by a method described later.
  • the thickness of the i-type ⁇ -Ga 2 O 3 single crystal film 3 is, for example, about 10 to 1000 nm.
  • the n-type ⁇ - (Al x Ga 1-x ) 2 O 3 single crystal film 4 is an n-type conductive film formed on the i-type ⁇ -Ga 2 O 3 single crystal film 3 by a method described later. It is a type ⁇ - (Al x Ga 1-x ) 2 O 3 (0 ⁇ x ⁇ 0.6) single crystal film.
  • the thickness of the n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film 4 is, for example, about 10 to 1000 nm.
  • the source region 24 and the drain region 25 are impurity high concentration regions formed in the n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film 4, and the source electrode 22 and the drain electrode 23 are connected to each other. Is done. Note that the source region 24 and the drain region 25 may not be included in the Ga 2 O 3 -based HEMT 20.
  • the gate electrode 21 is, for example, a metal such as Au, Al, Ti, Sn, Ge, In, Ni, Co, Pt, W, Mo, Cr, Cu, Pb, or an alloy containing two or more of these metals. It consists of a conductive compound such as ITO, or a conductive polymer.
  • a conductive polymer a polythiophene derivative (PEDOT: poly (3,4) -ethylenedioxythiophene) doped with polystyrene sulfonic acid (PSS) or a polypyrrole derivative doped with TCNA is used.
  • the gate electrode 21 may have a two-layer structure made of two different metals, such as Al / Ti, Au / Ni, and Au / Co.
  • the interface between the gate electrode 21 and the n-type ⁇ - (Al x Ga 1-x ) 2 O 3 single crystal film 4 forms a Schottky junction, and the n-type ⁇ - (Al x Ga 1-x ) 2 O 3 single crystal
  • a depletion layer is formed under the gate electrode 31 in the film 4.
  • the interface between the n-type ⁇ - (Al x Ga 1-x ) 2 O 3 single crystal film 4 and the i-type ⁇ -Ga 2 O 3 single crystal film 3 forms a heterojunction, and the i-type ⁇ in the vicinity of the interface is formed.
  • a two-dimensional electron layer is formed on the surface of the —Ga 2 O 3 single crystal film 3 and functions as a channel.
  • the production method of ⁇ -Ga 2 O 3 single crystal film and n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film includes PLD (Pulsed Laser Deposition) method, CVD (Chemical Vapor Deposition) method, There are a sputtering method, a molecular beam epitaxy (MBE) method, and the like.
  • a thin film growth method using the MBE method is employed.
  • the MBE method is a crystal growth method in which a simple substance or a compound solid is heated by an evaporation source called a cell, and vapor generated by heating is supplied as a molecular beam to a substrate surface.
  • FIG. 2 is a block diagram showing an example of an MBE apparatus used for forming a ⁇ -Ga 2 O 3 single crystal film.
  • the MBE apparatus 1 includes a vacuum chamber 10, a substrate holder 11 that is supported in the vacuum chamber 10 and holds the high resistance ⁇ -Ga 2 O 3 substrate 2, and a high resistance ⁇ -Ga that is held by the substrate holder 11.
  • the substrate holder 11 is configured to be rotatable by a motor (not shown) via a shaft 110.
  • the first cell 13a is filled with a Ga raw material of a ⁇ -Ga 2 O 3 single crystal film such as Ga powder. As for the purity of Ga of this powder, it is desirable that it is 6N or more.
  • the second cell 13b is filled with a raw material powder of a group IV element to be doped as a donor (for example, Sn powder as a raw material of Sn).
  • the third cell 13c is filled with Al raw material of a ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film such as Al powder. Shutters are provided at the openings of the first cell 13a, the second cell 13b, and the third cell 13c.
  • a high resistance ⁇ -Ga 2 O 3 substrate 2 prepared in advance is attached to the substrate holder 11, and ⁇ -Ga 2 O 3 crystal is homoepitaxially grown on the high resistance ⁇ -Ga 2 O 3 substrate 2. Then, the i-type ⁇ -Ga 2 O 3 single crystal film 3 is formed. Further, the ⁇ - (Al x Ga 1-x ) 2 O 3 crystal is heteroepitaxially grown while adding a group IV element, whereby the n-type ⁇ - (Al x Ga 1-x ) 2 O 3 single crystal film 4 is formed.
  • the high-resistance ⁇ -Ga 2 O 3 substrate 2 is produced by the following procedure, for example.
  • a semi-insulating ⁇ -Ga 2 O 3 single crystal ingot doped with Mg is manufactured by the EFG method.
  • the element to be doped is not limited to Mg.
  • the raw material powder is mixed with MgO powder.
  • 0.05 mol% or more of MgO may be added.
  • a semi-insulating ⁇ -Ga 2 O 3 single crystal ingot may be produced by the FZ method. The produced ingot is sliced into a thickness of about 1 mm, for example, so that the desired plane orientation becomes the main surface, and is made into a substrate. Then, it is processed to a thickness of about 300 to 600 ⁇ m in a grinding and polishing process.
  • the high resistance ⁇ -Ga 2 O 3 substrate 2 manufactured by the above procedure is attached to the substrate holder 11 of the MBE apparatus 1.
  • the vacuum pump 16 is operated, and the pressure in the vacuum chamber 10 is reduced to about 1 ⁇ 10 ⁇ 8 Pa.
  • the high resistance ⁇ -Ga 2 O 3 substrate 2 is heated by the heating device 12.
  • the heating of the high resistance ⁇ -Ga 2 O 3 substrate 2 is such that the radiant heat of a heat source such as a graphite heater of the heating device 12 is conducted to the high resistance ⁇ -Ga 2 O 3 substrate 2 through the substrate holder 11. Is done.
  • an oxygen-based gas is supplied from the gas supply pipe 15 into the vacuum chamber 10.
  • the first heater 14 a rotates the substrate holder 11 and the first heater 14 a rotates.
  • One cell 13a is heated to evaporate Ga and irradiate the surface of the high resistance ⁇ -Ga 2 O 3 substrate 2 as a molecular beam.
  • the first cell 13 a is heated to 900 ° C., and the beam equivalent pressure (BEP; Beam Equivalent Pressure) of Ga vapor is 1 ⁇ 10 ⁇ 4 Pa.
  • BEP Beam Equivalent Pressure
  • ⁇ -Ga 2 O 3 crystal is homoepitaxially grown on the main surface ((100) plane) of the high-resistance ⁇ -Ga 2 O 3 substrate 2, and an i-type ⁇ -Ga 2 O 3 single crystal film is formed.
  • An i-type ⁇ -Ga 2 O 3 single crystal film 3 is formed.
  • the growth temperature of the ⁇ -Ga 2 O 3 crystal is 700 ° C., for example.
  • the second cell 13b and the third cell 13c are heated, and Ga, Al and IV group elements are evaporated to form an i-type ⁇ -Ga 2 O 3 single crystal as a molecular beam. Irradiate the surface of the film 3.
  • the beam equivalent pressure of the group IV element vapor is controlled by the temperature of the second cell 13b because the group IV element of any concentration is added to the ⁇ - (Al x Ga 1 -x ) 2 O 3 crystal.
  • ⁇ - (Al x Ga 1-x ) 2 O 3 crystal is heteroepitaxially grown on the i-type ⁇ -Ga 2 O 3 single crystal film 3 while adding a group IV element, and n-type ⁇ - (Al x A Ga 1-x ) 2 O 3 single crystal film 4 is formed.
  • the i-type ⁇ -Ga 2 O 3 single crystal film 3 and the n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film 4 are formed by a PLD (Pulsed Laser Deposition) method, a CVD (Chemical Vapor Deposition) method. It may be formed by a method or the like.
  • 3A and 3B show the high resistance ⁇ -Ga 2 O 3 substrate 2, the i-type ⁇ -Ga 2 O 3 single crystal film 3 and the n-type ⁇ - (Al x Ga 1-x ) 2 according to the present embodiment.
  • 3 is a cross-sectional view of an O 3 single crystal film 4.
  • FIG. 3A shows an n-type ⁇ - (Al x Ga 1-x ) formed by continuously adding group IV elements during heteroepitaxial growth of ⁇ - (Al x Ga 1-x ) 2 O 3 crystal.
  • the 2 O 3 single crystal film 4 is represented.
  • the average concentration of the group IV element in the n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film 4 is, for example, 1 ⁇ 10 14 to 1 ⁇ 10 20 / cm 3 , and in particular, 1 ⁇ 10 6. It is preferably 17 to 1 ⁇ 10 18 / cm 3 .
  • the concentration of the group IV element can be controlled by the temperature of the second cell 13b during film formation.
  • FIG. 3B shows n-type ⁇ - (Al x Ga 1) formed by intermittently adding a group IV element at a constant period during heteroepitaxial growth of ⁇ - (Al x Ga 1-x ) 2 O 3 crystal. -x ) 2 O 3 single crystal film 4 is represented. In this case, Sn is used as a group IV element.
  • Sn vapor is intermittently generated from the second cell 13b, and Sn is intermittently generated by ⁇ - (Al x Ga 1-x ) 2 O.
  • the addition of Sn is preferably carried out intermittently once or more. In this case, electric conductivity corresponding to the amount of Sn added can be imparted to the n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film 4 without annealing.
  • Sn is intermittently added at the time of film formation, so the first layer 5 grown during the time when Sn is not added. (5a, 5b, 5c) and the second layer 6 (6a, 6b, 6c) grown at the time of adding Sn.
  • the Sn concentration of the second layer 6 can be controlled by the temperature of the second cell 13b during film formation.
  • the first layer 5 ideally does not contain Sn, but only contains a small amount of Sn diffused from the second layer 6. Therefore, the Sn concentration of the first layer 5 is lower than the Sn concentration of the second layer 6.
  • the average Sn concentration in the n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film 4 is, for example, 1 ⁇ 10 14 to 3 ⁇ 10 18 / cm 3 , and in particular, 1 ⁇ 10 17 to It is preferably 1 ⁇ 10 18 / cm 3 .
  • the thickness of the first layers 5a, 5b, and 5c is 3 to 20 nm
  • the thickness of the second layers 6a, 6b, and 6c is 0.2 to 1 nm.
  • the thickness of the first layers 5a, 5b, and 5c is larger than 20 nm
  • the distance between the second layers 6a, 6b, and 6c is too large, and the effect of Sn addition may be reduced.
  • the thickness of the second layers 6a, 6b, 6c is larger than 1 nm, the amount of Sn diffusion from the second layers 6a, 6b, 6c to the first layers 5a, 5b, 5c is too large. Therefore, the effect of intermittent Sn addition may be reduced.
  • the lowermost layer of the n-type ⁇ - (Al x Ga 1-x ) 2 O 3 single crystal film 4 (the layer in contact with the i-type ⁇ -Ga 2 O 3 single crystal film 3) is the first layer 5.
  • the second layer 6 may be used. Further, the number of layers of the first layer 5 and the second layer 6 is not limited.
  • the source region 24 and the drain region 25 are formed.
  • the ions to be implanted are not limited to Sn.
  • Ga sites when substituting Ga sites, use Ti, ZR, Hf, V, Nb, Ta, Mo, W, Ru, Rh, Ir, C, Si, Ge, Pb, Mn, As, Sb, Bi. Can do.
  • oxygen site F, Cl, Br, or I can be used.
  • the implantation concentration is, for example, 1 ⁇ 10 18 / cm 3 or more and 5 ⁇ 10 19 / cm 3 or less.
  • the implantation depth is 30 nm or more.
  • the surface of the implantation region is etched by about 10 nm with hydrofluoric acid. Sulfuric acid, nitric acid, hydrochloric acid or the like may be used.
  • annealing treatment is performed at 800 ° C. or more for 30 minutes or more in a nitrogen atmosphere to recover implantation damage.
  • the treatment temperature may be 800 ° C. or more and 950 ° C. or less, and the treatment time may be 30 minutes or more.
  • the method for forming the source region 24 and the drain region 25 is not limited to ion implantation, and a thermal diffusion method may be used.
  • a metal film such as an Sn film is brought into contact with a region where the source region 24 and the drain region 25 of the n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film 4 are to be formed, and heat treatment is performed.
  • impurities such as Sn are diffused in the n-type ⁇ - (Al x Ga 1 -x ) 2 O 3 single crystal film 4.
  • the source region 24 and the drain region 25 may not be formed.
  • the source electrode 22, the drain electrode 23, and the gate electrode 21 are formed.
  • high-quality i-type ⁇ -Ga 2 O 3 single crystal film 3 and n-type ⁇ - (Al x Ga 1-x ) 2 O 3 single crystal film 4 are formed using an epitaxial growth method. These can be used to form a high-quality Ga 2 O 3 -based HEMT 20.
  • a Ga 2 O 3 -based HEMT that is a high-quality Ga 2 O 3 -based semiconductor element is provided.
  • 1 MBE apparatus, 2 ... high resistance ⁇ -Ga 2 O 3 substrate, 3 ... i-type ⁇ -Ga 2 O 3 single crystal film, 4 ... n-type ⁇ - (Al x Ga 1-x ) 2 O 3 single crystal film, 5 (5a, 5b, 5c ) ... first layer, 6 (6a, 6b, 6c ) ... second layer, 20 ... Ga 2 O 3 system HEMT, 21 ... gate electrode, 22 ... source electrode, 23 ... Drain electrode

Abstract

　高品質のＧａ2Ｏ3系半導体素子であるＧａ2Ｏ3系ＨＥＭＴを提供する。　ｉ型β－Ｇａ2Ｏ3単結晶膜３と、ｉ型β－Ｇａ2Ｏ3単結晶膜３上に形成された、ＩＶ族元素を含むβ－（ＡｌxＧａ1-x）2Ｏ3（０＜ｘ≦０．６）結晶からなるｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４と、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４上に形成されたソース電極２２及びドレイン電極２３と、ソース電極２２とドレイン電極２３との間のｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４上に形成されたゲート電極２１と、を含むＧａ2Ｏ3系ＨＥＭＴ２０を提供する。

Description

Ｇａ2Ｏ3系ＨＥＭＴ
　本発明は、Ｇａ2Ｏ3系ＨＥＭＴに関する。
　従来のＧａ2Ｏ3系半導体素子として、サファイア基板上に形成されたＧａ2Ｏ3結晶膜を用いたＧａ2Ｏ3系半導体素子が知られている（例えば、非特許文献１、２参照）。
K. Matsuzaki et al. Thin Solid Films 496, 2006, pp.37-41. K. Matsuzaki et al. Appl. Phys. Lett. 88, 092106, 2006.
　しかしながら、Ｇａ2Ｏ3結晶とサファイア結晶は結晶構造がまったく異なるため、サファイア基板上にＧａ2Ｏ3結晶をヘテロエピタキシャル成長させることは非常に困難である。このため、サファイア基板上のＧａ2Ｏ3結晶膜を用いて高品質のＧａ2Ｏ3系半導体素子を形成することは困難である。
　したがって、本発明の目的は、高品質のＧａ2Ｏ3系半導体素子を提供することにある。
　本発明の一態様は、上記目的を達成するために、［１］～［６］のＧａ2Ｏ3系ＨＥＭＴ（High Electron Mobility Transistor）を提供する。
［１］ｉ型β－Ｇａ2Ｏ3単結晶膜と、前記ｉ型β－Ｇａ2Ｏ3単結晶膜上に形成された、ＩＶ族元素を含むβ－（ＡｌxＧａ1-x）2Ｏ3（０＜ｘ≦０．６）結晶からなるｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜と、前記ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜上に形成されたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜上に形成されたゲート電極と、を含むＧａ2Ｏ3系ＨＥＭＴ。
［２］前記ｎ型β－（ＡｌxＧａ1-x）2Ｏ3結晶膜中のＩＶ族元素の平均濃度は１×１０14～１×１０20／ｃｍ3である、前記［１］に記載のＧａ2Ｏ3系ＨＥＭＴ。
　本発明によれば、高品質のＧａ2Ｏ3系半導体素子であるＧａ2Ｏ3系ＨＥＭＴを提供することができる。
実施の形態に係るＧａ2Ｏ3系ＨＥＭＴの断面図 実施の形態に係るＭＢＥ装置の構成を概略的に示す構成図 実施の形態に係る高抵抗β－Ｇａ2Ｏ3基板、ｉ型β－Ｇａ2Ｏ3単結晶膜、及びｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜の断面図 実施の形態に係る高抵抗β－Ｇａ2Ｏ3基板、ｉ型β－Ｇａ2Ｏ3単結晶膜、及びｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜の断面図
　本発明の実施の形態によれば、ヘテロエピタキシャル成長法を用いて高品質なｎ型β－（ＡｌxＧａ1-x）2Ｏ3結晶膜を形成し、その高品質のｎ型β－（ＡｌxＧａ1-x）2Ｏ3結晶膜を用いて、高品質のＧａ2Ｏ3系ＨＥＭＴを形成することができる。以下、その実施の形態の一例について詳細に説明する。
〔実施の形態〕
（Ｇａ2Ｏ3系ＨＥＭＴの構成）
　図１は、実施の形態に係るＧａ2Ｏ3系ＨＥＭＴ２０の断面図である。Ｇａ2Ｏ3系ＨＥＭＴ２０は、高抵抗β－Ｇａ2Ｏ3基板２上に形成されたｉ型β－Ｇａ2Ｏ3単結晶膜３と、ｉ型β－Ｇａ2Ｏ3単結晶膜３上に形成されたＩＶ族元素を含むｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４と、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４上に形成されたソース電極２２及びドレイン電極２３と、ソース電極２２とドレイン電極２３の間のｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４上に形成されたゲート電極２１を含む。
　高抵抗β－Ｇａ2Ｏ3基板２は、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、ＣＳ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、又はＰ等を添加することにより高抵抗化したβ－Ｇａ2Ｏ3基板である。
　高抵抗β－Ｇａ2Ｏ3基板２の主面は、（１００）面から５０°以上９０°以下の角度だけ回転させた面であることが好ましい。すなわち、高抵抗β－Ｇａ2Ｏ3基板２において主面と（１００）面のなす角θ（０＜θ≦９０°）が５０°以上であることが好ましい。（１００）面から５０°以上９０°以下回転させた面として、例えば、（０１０）面、（００１）面、（－２０１）面、（１０１）面、及び（３１０）面が存在する。
　高抵抗β－Ｇａ2Ｏ3基板２の主面が、（１００）面から５０°以上９０°以下の角度だけ回転させた面である場合、高抵抗β－Ｇａ2Ｏ3基板２上にβ－Ｇａ2Ｏ3系結晶をエピタキシャル成長させるときに、β－Ｇａ2Ｏ3系結晶の原料の高抵抗β－Ｇａ2Ｏ3基板２からの再蒸発を効果的に抑えることができる。具体的には、β－Ｇａ2Ｏ3系結晶を成長温度５００℃で成長させたときに再蒸発する原料の割合を０％としたとき、高抵抗β－Ｇａ2Ｏ3基板２の主面が、（１００）面から５０°以上９０°以下回転させた面である場合、再蒸発する原料の割合を４０％以下に抑えることができる。そのため、供給する原料の６０％以上をβ－Ｇａ2Ｏ3系結晶の形成に用いることができ、β－Ｇａ2Ｏ3系結晶の成長速度や製造コストの観点から好ましい。
　β－Ｇａ2Ｏ3結晶は単斜晶系の結晶構造を有し、その典型的な格子定数はａ＝１２．２３Å、ｂ＝３．０４Å、ｃ＝５．８０Å、α＝γ＝９０°、β＝１０３．７°である。β－Ｇａ2Ｏ3結晶においては、ｃ軸を軸として（１００）面を５２．５°回転させると（３１０）面と一致し、９０°回転させると（０１０）面と一致する。また、ｂ軸を軸として（１００）面を５３．８°回転させると、回転方向によって（１０１）面又は（－２０１）面と一致し、（１００）面を５３．８°回転させたときに（１０１）面が現れる回転方向へ７６．３°回転させると（００１）面と一致する。
　また、高抵抗β－Ｇａ2Ｏ3基板２の主面は、（０１０）面から３７．５°以下の角度だけ回転させた面であってもよい。この場合、高抵抗β－Ｇａ2Ｏ3基板２とｉ型β－Ｇａ2Ｏ3単結晶膜３との界面を急峻にすることができると共に、ｉ型β－Ｇａ2Ｏ3単結晶膜３の厚みを高精度に制御することができる。
　ｉ型β－Ｇａ2Ｏ3単結晶膜３は、後述される方法により高抵抗β－Ｇａ2Ｏ3基板２上に形成された真性半導体単結晶膜である。ｉ型β－Ｇａ2Ｏ3単結晶膜３の厚さは、例えば、１０～１０００ｎｍ程度である。
　ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４は、後述される方法によりｉ型β－Ｇａ2Ｏ3単結晶膜３上に形成された、電気伝導性を有するｎ型β－（ＡｌxＧａ1-x）2Ｏ3（０＜ｘ≦０．６）単結晶膜である。ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４の厚さは、例えば、１０～１０００ｎｍ程度である。
　ソース領域２４とドレイン領域２５は、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４中に形成される不純物高濃度領域であり、それぞれソース電極２２とドレイン電極２３が接続される。なお、ソース領域２４とドレイン領域２５はＧａ2Ｏ3系ＨＥＭＴ２０に含まれなくてもよい。
　ゲート電極２１は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、ＩＴＯ等の導電性化合物、又は導線性ポリマーからなる。導線性ポリマーとしては、ポリチオフェン誘導体（ＰＥＤＯＴ：ポリ(3,4)-エチレンジオキシチオフェン）にポリスチレンスルホン酸（PSS）をドーピングしたものや、ポリピロール誘導体にＴＣＮＡをドーピングしたものなどが用いられる。また、ゲート電極２１は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
　ゲート電極２１とｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４の界面はショットキー接合を形成し、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４中のゲート電極３１下に空乏層が形成される。また、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４とｉ型β－Ｇａ2Ｏ3単結晶膜３の界面はヘテロ接合を形成し、この界面近傍のｉ型β－Ｇａ2Ｏ3単結晶膜３の表面に二次元的な電子層が形成され、チャネルとして働く。
（β－Ｇａ2Ｏ3単結晶膜及びｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜の製造方法）
　β－Ｇａ2Ｏ3単結晶膜及びｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜の製造方法としては、ＰＬＤ（Pulsed Laser Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法等があるが、本実施の形態では、ＭＢＥ法を用いた薄膜成長法を採用する。ＭＢＥ法は、単体あるいは化合物の固体をセルと呼ばれる蒸発源で加熱し、加熱により生成された蒸気を分子線として基板表面に供給する結晶成長方法である。
　図２は、β－Ｇａ2Ｏ3系単結晶膜の形成に用いられるＭＢＥ装置の一例を示す構成図である。このＭＢＥ装置１は、真空槽１０と、この真空槽１０内に支持され、高抵抗β－Ｇａ2Ｏ3基板２を保持する基板ホルダ１１と、基板ホルダ１１に保持された高抵抗β－Ｇａ2Ｏ3基板２を加熱するための加熱装置１２と、薄膜を構成する原子又は分子ごとに設けられた複数のセル１３（１３ａ，１３ｂ、１３ｃ）と、複数のセル１３を加熱するためのヒータ１４（１４ａ，１４ｂ、１４ｃ）と、真空槽１０内に酸素系ガスを供給するガス供給パイプ１５と、真空槽１０内の空気を排出するための真空ポンプ１６とを備えている。基板ホルダ１１は、シャフト１１０を介して図示しないモータにより回転可能に構成されている。
　第１のセル１３ａには、Ｇａ粉末等のβ－Ｇａ2Ｏ3系単結晶膜のＧａ原料が充填されている。この粉末のＧａの純度は、６Ｎ以上であることが望ましい。第２のセル１３ｂには、ドナーとしてドーピングされるＩＶ族元素の原料の粉末（例えば、Ｓｎの原料としてＳｎ粉末）が充填されている。第３のセル１３ｃには、Ａｌ粉末等のβ－（ＡｌxＧａ1-x）2Ｏ3単結晶膜のＡｌ原料が充填されている。第１のセル１３ａ、第２のセル１３ｂ、及び第３のセル１３ｃの開口部にはシャッターが設けられている。
　基板ホルダ１１には、予め作製された高抵抗β－Ｇａ2Ｏ3基板２が取り付けられ、この高抵抗β－Ｇａ2Ｏ3基板２上にβ－Ｇａ2Ｏ3結晶をホモエピタキシャル成長させることにより、ｉ型β－Ｇａ2Ｏ3単結晶膜３を形成する。さらに、ＩＶ族元素を添加しつつβ－（ＡｌxＧａ1-x）2Ｏ3結晶をヘテロエピタキシャル成長させることにより、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４を形成する。
　この高抵抗β－Ｇａ2Ｏ3基板２は、例えば、次のような手順で作製される。まず、ＥＦＧ法により、Ｍｇをドーピングした半絶縁性β－Ｇａ2Ｏ3単結晶インゴットを作製する。なお、ドーピングする元素はＭｇに限られない。例えば、Ｇａサイトを置換する場合は、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、ＣＳ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、又はＰｂを用いることができる。また、酸素サイトを置換する場合は、Ｎ、又はＰを用いることができる。Ｍｇをドーピングする場合は、原料粉末にＭｇＯ粉末を混合することにより行う。高抵抗β－Ｇａ2Ｏ3基板２に良好な絶縁性を持たせるためには、ＭｇＯを０．０５ｍｏｌ％以上添加すればよい。また、ＦＺ法により半絶縁性β－Ｇａ2Ｏ3単結晶インゴットを作製してもよい。作製したインゴットを所望の面方位が主面となるように、例えば１ｍｍ程度の厚さにスライス加工して基板化する。そして、研削研磨工程にて３００～６００μｍ程度の厚さに加工する。
　次に、上記の手順によって作製された高抵抗β－Ｇａ2Ｏ3基板２をＭＢＥ装置１の基板ホルダ１１に取り付ける。次に、真空ポンプ１６を作動させ、真空槽１０内の気圧を１×１０-8Ｐａ程度まで減圧する。そして、加熱装置１２によって高抵抗β－Ｇａ2Ｏ3基板２を加熱する。なお、高抵抗β－Ｇａ2Ｏ3基板２の加熱は、加熱装置１２の黒鉛ヒータ等の発熱源の輻射熱が基板ホルダ１１を介して高抵抗β－Ｇａ2Ｏ3基板２に熱伝導することにより行われる。
　高抵抗β－Ｇａ2Ｏ3基板２が所定の温度に加熱された後、ガス供給パイプ１５から真空槽１０内に、酸素系ガスを供給する。
　真空槽１０内に酸素系ガスを供給した後、真空槽１０内のガス圧が安定するのに必要な時間（例えば５分間）経過後、基板ホルダ１１を回転させながら第１のヒータ１４ａにより第１のセル１３ａを加熱し、Ｇａを蒸発させて分子線として高抵抗β－Ｇａ2Ｏ3基板２の表面に照射する。
　例えば、第１のセル１３ａは９００℃に加熱され、Ｇａ蒸気のビーム等価圧力(ＢＥＰ；Beam Equivalent Pressure)は１×１０-4Ｐａである。
　これにより、高抵抗β－Ｇａ2Ｏ3基板２の主面（（１００）面）上にβ－Ｇａ2Ｏ3結晶がホモエピタキシャル成長し、ｉ型のβ－Ｇａ2Ｏ3系単結晶膜であるｉ型β－Ｇａ2Ｏ3単結晶膜３が形成される。β－Ｇａ2Ｏ3結晶の成長温度は、例えば、７００℃である。
　続けて、第１のセル１３ａに加えて第２のセル１３ｂ及び第３のセル１３ｃを加熱し、Ｇａ、Ａｌ及びＩＶ族元素を蒸発させて分子線としてｉ型β－Ｇａ2Ｏ3単結晶膜３の表面に照射する。ＩＶ族元素の蒸気のビーム等価圧力は、任意の濃度のＩＶ族元素をβ－（ＡｌxＧａ1-x）2Ｏ3結晶に添加するため、第２のセル１３ｂの温度により制御される。
　これにより、ｉ型β－Ｇａ2Ｏ3単結晶膜３上にβ－（ＡｌxＧａ1-x）2Ｏ3結晶がＩＶ族元素を添加されながらヘテロエピタキシャル成長し、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４が形成される。
　なお、ｉ型β－Ｇａ2Ｏ3単結晶膜３及びｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４は、ＰＬＤ（Pulsed Laser Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法等により形成されてもよい。
　図３Ａ及び図３Ｂは、本実施の形態に係る高抵抗β－Ｇａ2Ｏ3基板２、ｉ型β－Ｇａ2Ｏ3単結晶膜３及びｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４の断面図である。
　図３Ａは、β－（ＡｌxＧａ1-x）2Ｏ3結晶をヘテロエピタキシャル成長させる間、ＩＶ族元素を連続的に添加することにより形成されるｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４を表す。
　ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４のＩＶ族元素の平均濃度は、例えば、１×１０14～１×１０20／ｃｍ3であり、特に、１×１０17～１×１０18／ｃｍ3であることが好ましい。このＩＶ族元素の濃度は、成膜時の第２のセル１３ｂの温度により制御することができる。
　図３Ｂは、β－（ＡｌxＧａ1-x）2Ｏ3結晶をヘテロエピタキシャル成長させる間、一定周期で間欠的にＩＶ族元素を添加することにより形成されるｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４を表す。この場合、ＩＶ族元素としてＳｎが用いられる。
　具体的には、第２のセル１３ｂのシャッターを操作することにより、Ｓｎ蒸気を第２のセル１３ｂから間欠的に発生させ、Ｓｎを間欠的にβ－（ＡｌxＧａ1-x）2Ｏ3結晶に添加する。Ｓｎの添加は、間欠的に１回以上実施されることが好ましい。この場合、アニール処理を施さなくても、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４にＳｎ添加量に応じた電気伝導性を付与することができる。
　図３Ｂのｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４は、成膜時に間欠的にＳｎが添加されるため、Ｓｎを添加しない時間に成長した第１の層５（５ａ、５ｂ、５ｃ）と、Ｓｎを添加する時間に成長した第２の層６（６ａ、６ｂ、６ｃ）を有する。
　第２の層６のＳｎ濃度は、成膜時の第２のセル１３ｂの温度により制御することができる。第１の層５は、理想的にはＳｎを含まず、第２の層６から拡散した微量のＳｎを含むのみである。そのため、第１の層５のＳｎ濃度は、第２の層６のＳｎ濃度よりも低い。ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４中の平均Ｓｎ濃度は、例えば、１×１０14～３×１０18／ｃｍ3であり、特に、１×１０17～１×１０18／ｃｍ3であることが好ましい。
　例えば、第１の層５ａ、５ｂ、５ｃの厚さは３～２０ｎｍ、第２の層６ａ、６ｂ、６ｃの厚さは０．２～１ｎｍである。第１の層５ａ、５ｂ、５ｃの厚さが２０ｎｍよりも大きい場合は、第２の層６ａ、６ｂ、６ｃの間隔が大きすぎてＳｎ添加の効果が薄くなるおそれがある。一方、第２の層６ａ、６ｂ、６ｃの厚さが１ｎｍよりも大きい場合は、第２の層６ａ、６ｂ、６ｃから第１の層５ａ、５ｂ、５ｃへのＳｎの拡散量が多すぎて間欠的なＳｎ添加の効果が薄くなるおそれがある。
　なお、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４の最下層（ｉ型β－Ｇａ2Ｏ3単結晶膜３に接する層）は、第１の層５であっても第２の層６であってもよい。また、第１の層５及び第２の層６の層数は限定されない。
　ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４を形成した後、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４にＳｎをイオン注入することでソース領域２４及びドレイン領域２５を形成する。注入するイオンはＳｎに限られない。例えば、Ｇａサイトを置換する場合は、Ｔｉ、ＺＲ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｉ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、Ｂｉを用いることができる。また、酸素サイトを置換する場合は、Ｆ、Ｃｌ、Ｂｒ、Ｉを用いることができる。注入濃度は、例えば、１×１０18／ｃｍ3以上５×１０19／ｃｍ3以下である。注入深さは３０ｎｍ以上である。注入後、注入領域の表面をフッ酸にて１０ｎｍ程度エッチングする。硫酸や硝酸、塩酸などを用いて行ってもよい。その後、窒素雰囲気下で８００℃以上３０ｍｉｎ以上のアニール処理を施し、注入ダメージを回復させる。アニール処理を酸素雰囲気で行う場合は、処理温度を８００℃以上９５０℃以下、処理時間を３０ｍｉｎ以上とすればよい。
　なお、ソース領域２４及びドレイン領域２５の形成方法はイオン注入に限られず、熱拡散法を用いてもよい。この場合、ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４のソース領域２４及びドレイン領域２５を形成したい領域上にＳｎ膜等の金属膜を接触させ、熱処理を施すことによりｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４中にＳｎ等の不純物を拡散させる。また、ソース領域２４及びドレイン領域２５は形成されなくてもよい。
　その後、ソース電極２２、ドレイン電極２３、ゲート電極２１を形成する。
（実施の形態の効果）
　本実施の形態によれば、エピタキシャル成長法を用いて高品質なｉ型β－Ｇａ2Ｏ3単結晶膜３及びｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜４を形成し、これらを用いて、高品質のＧａ2Ｏ3系ＨＥＭＴ２０を形成することができる。
　以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　高品質のＧａ2Ｏ3系半導体素子であるＧａ2Ｏ3系ＨＥＭＴを提供する。
１…ＭＢＥ装置、２…高抵抗β－Ｇａ2Ｏ3基板、３…ｉ型β－Ｇａ2Ｏ3単結晶膜、４…ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜、５（５ａ、５ｂ、５ｃ）…第１の層、６（６ａ、６ｂ、６ｃ）…第２の層、２０…Ｇａ2Ｏ3系ＨＥＭＴ、２１…ゲート電極、２２…ソース電極、２３…ドレイン電極

Claims (2)

  1. 　ｉ型β－Ｇａ2Ｏ3単結晶膜と、
    　前記ｉ型β－Ｇａ2Ｏ3単結晶膜上に形成された、ＩＶ族元素を含むβ－（ＡｌxＧａ1-x）2Ｏ3（０＜ｘ≦０．６）結晶からなるｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜と、
    　前記ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜上に形成されたソース電極及びドレイン電極と、
    　前記ソース電極と前記ドレイン電極との間の前記ｎ型β－（ＡｌxＧａ1-x）2Ｏ3単結晶膜上に形成されたゲート電極と、
    　を含むＧａ2Ｏ3系ＨＥＭＴ。
  2. 　前記ｎ型β－（ＡｌxＧａ1-x）2Ｏ3結晶膜中のＩＶ族元素の平均濃度は１×１０14～１×１０20／ｃｍ3である、
    　請求項１に記載のＧａ2Ｏ3系ＨＥＭＴ。
PCT/JP2012/072896 2011-09-08 2012-09-07 Ｇａ2Ｏ3系ＨＥＭＴ WO2013035841A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-196436 2011-09-08
JP2011196436 2011-09-08

Publications (1)

Publication Number Publication Date
WO2013035841A1 true WO2013035841A1 (ja) 2013-03-14

Family

ID=47832280

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/072896 WO2013035841A1 (ja) 2011-09-08 2012-09-07 Ｇａ2Ｏ3系ＨＥＭＴ

Country Status (2)

Country Link
JP (1) JPWO2013035841A1 (ja)
WO (1) WO2013035841A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031633A1 (ja) * 2014-08-29 2016-03-03 株式会社タムラ製作所 半導体素子及び結晶積層構造体
JP2016051795A (ja) * 2014-08-29 2016-04-11 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
JP2017218334A (ja) * 2016-06-03 2017-12-14 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成長方法及び結晶積層構造体
US10580648B2 (en) 2017-09-04 2020-03-03 Flosfia Inc. Semiconductor device and method of manufacturing semiconductor device
JP2020100560A (ja) * 2020-03-31 2020-07-02 株式会社タムラ製作所 結晶積層構造体
US11088242B2 (en) 2019-03-29 2021-08-10 Flosfia Inc. Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
US11152208B2 (en) 2016-09-15 2021-10-19 Flosfia Inc. Semiconductor film, method of forming semiconductor film, complex compound for doping, and method of doping

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340308A (ja) * 2004-05-24 2005-12-08 Koha Co Ltd 半導体素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340308A (ja) * 2004-05-24 2005-12-08 Koha Co Ltd 半導体素子の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K.MATSUZAKI ET AL.: "Field-induced current modulation in epitaxial film on deep- ultraviolet transparent oxide semiconductor Ga203", APPLIED PHYSICS LETTERS, vol. 88, 1 March 2006 (2006-03-01), pages 092106 *
R.KUMARAN ET AL.: "Epitaxial Nd-doped alpha-(All- xGax)203 films on sapphire for solid-state waveguide lasers", OPTICS LETTERS, vol. 35, no. 22, 15 November 2010 (2010-11-15), pages 3793 - 3795 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031633A1 (ja) * 2014-08-29 2016-03-03 株式会社タムラ製作所 半導体素子及び結晶積層構造体
JP2016051794A (ja) * 2014-08-29 2016-04-11 株式会社タムラ製作所 半導体素子及び結晶積層構造体
JP2016051795A (ja) * 2014-08-29 2016-04-11 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
CN107078063A (zh) * 2014-08-29 2017-08-18 株式会社田村制作所 半导体元件和晶体层叠结构体
US10861945B2 (en) 2014-08-29 2020-12-08 Tamura Corporation Semiconductor element and crystalline laminate structure
CN107078063B (zh) * 2014-08-29 2021-03-23 株式会社田村制作所 半导体元件和晶体层叠结构体
JP2017218334A (ja) * 2016-06-03 2017-12-14 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成長方法及び結晶積層構造体
US11152208B2 (en) 2016-09-15 2021-10-19 Flosfia Inc. Semiconductor film, method of forming semiconductor film, complex compound for doping, and method of doping
US10580648B2 (en) 2017-09-04 2020-03-03 Flosfia Inc. Semiconductor device and method of manufacturing semiconductor device
US11088242B2 (en) 2019-03-29 2021-08-10 Flosfia Inc. Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
JP2020100560A (ja) * 2020-03-31 2020-07-02 株式会社タムラ製作所 結晶積層構造体

Also Published As

Publication number Publication date
JPWO2013035841A1 (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
JP6108366B2 (ja) Ｇａ２Ｏ３系半導体素子
JP5807282B2 (ja) Ｇａ２Ｏ３系半導体素子
JP5948581B2 (ja) Ｇａ２Ｏ３系半導体素子
JP6142358B2 (ja) Ｇａ２Ｏ３系半導体素子
JP5952360B2 (ja) Ｇａ含有酸化物層成長用β−Ｇａ２Ｏ３系単結晶基板
JP5975466B2 (ja) Ｇａ２Ｏ３系半導体素子
WO2013035841A1 (ja) Ｇａ2Ｏ3系ＨＥＭＴ
JP6082700B2 (ja) Ｇａ２Ｏ３系結晶膜の製造方法
JP6216978B2 (ja) Ｇａ２Ｏ３系半導体素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12830280

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013532669

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12830280

Country of ref document: EP

Kind code of ref document: A1