JP2020100560A

JP2020100560A - 結晶積層構造体

Info

Publication number: JP2020100560A
Application number: JP2020063025A
Authority: JP
Inventors: 公平佐々木; Kohei Sasaki; 大樹脇本; Daiki Wakimoto
Original assignee: Tamura Corp; Novel Crystal Technology Inc
Current assignee: Tamura Corp; Novel Crystal Technology Inc
Priority date: 2020-03-31
Filing date: 2020-03-31
Publication date: 2020-07-02
Anticipated expiration: 2036-06-03
Also published as: JP6846754B2

Abstract

【課題】ドーパントの濃度が高い精度で制御されたＧａ２Ｏ３系結晶膜を備えた結晶積層構造体を提供する。【解決手段】アンドープＧａ２Ｏ３系結晶膜４１及びアンドープＧａ２Ｏ３系結晶膜４３と、アンドープＧａ２Ｏ３系結晶膜４１とアンドープＧａ２Ｏ３系結晶膜４３との間に位置し、１０ｎｍ以下の厚さを有するＳｉがドープされたＧａ２Ｏ３系結晶膜４２と、を備え、Ｇａ２Ｏ３系結晶膜４２は、アンドープＧａ２Ｏ３系結晶膜４１との界面から、アンドープＧａ２Ｏ３系結晶膜４３との界面に至るまで、制御された濃度でＳｉをドープされている、結晶積層構造体４を提供する。【選択図】図３

Description

本発明は、結晶積層構造体に関する。

従来のＧａ_２Ｏ_３系結晶膜の成長方法として、ＭＢＥ法により、Ｓｎをドーパントとして含むＧａ_２Ｏ_３系結晶膜を成長させる方法が知られている（例えば、特許文献１参照）。

特許文献１によれば、Ｓｉをドーパントとして用いた場合、Ｓｉ原料であるＳｉ、ＳｉＯ、又はＳｉＯ_２の蒸気の蒸気圧を制御することができず、Ｇａ_２Ｏ_３系結晶膜中のＳｉ濃度を制御することが難しい。そこで、Ｓｉの代わりにＳｎをドーパントとして用いて、Ｇａ_２Ｏ_３系結晶膜中のキャリア濃度を高い精度で制御している。

国際公開第２０１３／０８０９７２号

しかしながら、ＳｎをＧａ_２Ｏ_３系結晶膜のドーパントとして用いた場合、Ｇａ_２Ｏ_３系結晶膜の成長初期にはＳｎが膜中に取り込まれ難く（ドーピング遅れ）、成長表面にＳｎが偏析し易いという問題がある。

本発明の目的は、ドーパントの濃度が高い精度で制御されたＧａ_２Ｏ_３系結晶膜を備えた結晶積層構造体を提供することにある。

本発明の一態様は、上記目的を達成するために、［１］〜［６］の結晶積層構造体を提供する。

［１］第１のアンドープＧａ_２Ｏ_３系結晶膜及び第２のアンドープＧａ_２Ｏ_３系結晶膜と、前記第１のアンドープＧａ_２Ｏ_３系結晶膜と前記第２のアンドープＧａ_２Ｏ_３系結晶膜との間に位置し、１０ｎｍ以下の厚さを有するＳｉドープＧａ_２Ｏ_３系結晶膜と、を備え、前記ＳｉドープＧａ_２Ｏ_３系結晶膜は、前記第１のアンドープＧａ_２Ｏ_３系結晶膜との界面から、前記第２のアンドープＧａ_２Ｏ_３系結晶膜との界面に至るまで、制御された濃度で前記Ｓｉをドープされている、結晶積層構造体。
［２］前記ＳｉドープＧａ_２Ｏ_３系結晶膜の実効ドナー濃度が、１×１０^１５〜１×１０^２０／ｃｍ^３である、前記［１］に記載の結晶積層構造体。
［３］前記Ｓｉの制御された濃度は、３．０×１０^１７／ｃｍ^３〜３．５×１０^１９／ｃｍ^３である、前記［１］に記載の結晶積層構造体。
［４］前記第１のアンドープＧａ_２Ｏ_３系結晶膜が、Ｇａ_２Ｏ_３系結晶基板上に形成されている、前記［１］〜［３］のいずれか１項に記載の結晶積層構造体。
［５］前記第１のアンドープＧａ_２Ｏ_３系結晶膜と前記第２のアンドープＧａ_２Ｏ_３系結晶膜の少なくともいずれか一方が、アンドープＧａ_２Ｏ_３結晶膜である、前記［１］〜［４］のいずれか１項に記載の結晶積層構造体。
［６］前記第１のアンドープＧａ_２Ｏ_３系結晶膜と前記第２のアンドープＧａ_２Ｏ_３系結晶膜の少なくともいずれか一方が、アンドープ（ＡｌＧａ）_２Ｏ_３結晶膜である、前記［１］〜［４］のいずれか１項に記載の結晶積層構造体。

本発明によれば、ドーパントの濃度が高い精度で制御されたＧａ_２Ｏ_３系結晶膜を備えた結晶積層構造体を提供することができる。

図１は、第１の実施の形態に係るＧａ_２Ｏ_３系結晶基板及びＧａ_２Ｏ_３系結晶膜の垂直断面図である。図２は、Ｇａ_２Ｏ_３系結晶膜の成長に用いられるＭＢＥ装置の構成の一例を示す。図３は、第３の実施の形態に係る結晶積層構造体の垂直断面図である。図４は、第３の実施の形態に係る結晶積層構造体の具体例の垂直断面図である。図５（ａ）は、ドーパントとして添加されたＳｉのＧａ_２Ｏ_３結晶膜及びＧａ_２Ｏ_３結晶基板中の厚さ方向の濃度分布を示す。図５（ｂ）は、ドーパントとして添加されたＳｎのＧａ_２Ｏ_３結晶膜及びＧａ_２Ｏ_３結晶基板中の厚さ方向の濃度分布を示す。図６は、Ｇａ粉末を収容したＳｉＯ_２からなる第２のセルの温度と、Ｇａ_２Ｏ_３結晶膜の実効ドナー濃度Ｎ_ｄ−Ｎ_ａとの関係を示す。

〔第１の実施の形態〕
（Ｇａ_２Ｏ_３系結晶膜）
図１は、第１の実施の形態に係るＧａ_２Ｏ_３系結晶基板及びＧａ_２Ｏ_３系結晶膜の垂直断面図である。

Ｇａ_２Ｏ_３系結晶膜１は、ＭＢＥ法を用いてＧａ_２Ｏ_３系結晶基板２上にＧａ_２Ｏ_３系単結晶をエピタキシャル成長させることにより形成される。ＭＢＥ法は、単体あるいは化合物からなる原料をセルと呼ばれる蒸発源で加熱し、加熱により生成された蒸気を分子線として基板表面に供給して、結晶をエピタキシャル成長させる結晶成長方法である。

Ｇａ_２Ｏ_３系結晶膜１は、ドーパントとしてのＳｉを含むｎ型のβ−Ｇａ_２Ｏ_３系単結晶からなる。ここで、Ｇａ_２Ｏ_３系単結晶とは、Ｇａ_２Ｏ_３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ_２Ｏ_３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ_２Ｏ_３単結晶である（Ｇａ_ｘＡｌ_ｙＩｎ_{（１−ｘ−ｙ）}）_２Ｏ_３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。

Ｇａ_２Ｏ_３系結晶基板２はβ−Ｇａ_２Ｏ_３系単結晶からなり、Ｇａ_２Ｏ_３系結晶膜１及びＧａ_２Ｏ_３系結晶基板２が適用されるデバイスの種類によって、種々のドーパントを含んでもよい。例えば、Ｇａ_２Ｏ_３系結晶膜１及びＧａ_２Ｏ_３系結晶基板２を横型の半導体素子に適用する場合には、Ｍｇ等のドーパントを添加することによりＧａ_２Ｏ_３系結晶基板２を高抵抗化してもよいし、Ｇａ_２Ｏ_３系結晶膜１及びＧａ_２Ｏ_３系結晶基板２を縦型の半導体素子に適用する場合には、Ｓｉ、Ｓｎ等のドーパントを添加することによりＧａ_２Ｏ_３系結晶基板２を低抵抗化してもよい。

Ｇａ_２Ｏ_３系結晶基板２は、例えば、ＥＦＧ法により作製された、ドーパントが添加されたβ−Ｇａ_２Ｏ_３単結晶インゴットから切り出される。また、ＦＺ法によりβ−Ｇａ_２Ｏ_３単結晶インゴットを作製してもよい。作製されたインゴットは、所望の面方位が主面となるように、例えば１ｍｍ程度の厚さにスライス加工され、基板化される。そして、研削研磨工程にて３００〜６００μｍ程度の厚さに加工される。

（Ｇａ_２Ｏ_３系結晶膜の製造方法）
図２は、Ｇａ_２Ｏ_３系結晶膜の成長に用いられるＭＢＥ装置の構成の一例を示す。このＭＢＥ装置３は、真空槽１０と、この真空槽１０内に支持され、Ｇａ_２Ｏ_３系結晶基板２を保持する基板ホルダ１１と、基板ホルダ１１に保持されたＧａ_２Ｏ_３系結晶基板２を加熱するための加熱装置１２と、Ｇａ_２Ｏ_３系結晶膜１を構成する原子の原料が充填された複数のセル１３（１３ａ、１３ｂ、１３ｃ）と、セル１３を加熱するためのヒータ１４（１４ａ、１４ｂ、１４ｃ）と、真空槽１０内に酸素系ガスを供給するガス供給パイプ１５と、真空槽１０内の空気を排出するための真空ポンプ１６とを備えている。基板ホルダ１１は、シャフト１１０を介して図示しないモータにより回転可能に構成されている。

第１のセル１３ａには、Ｇａ_２Ｏ_３系結晶膜１のＧａ原料としてのＧａが収容されている。第１のセル１３ａに収容されるＧａの形態は特に限定されず、典型的には粉末状、粒子状等の固体である。第１のセル１３ａは、例えば、ＰＢＮ（Pyrolytic Boron Nitride）からなる。

第２のセル１３ｂはＳｉＯ_２からなり、Ｇａ_２Ｏ_３系結晶膜１に添加されるＳｉの原料として用いられる。第２のセル１３ｂにはＧａが収容されている。第２のセル１３ｂに収容されるＧａの形態は特に限定されず、典型的には粉末状、粒子状等の固体である。通常、第２のセル１３ｂの最大容量の半分程度のＧａが収容される。

第３のセル１３ｃには、ＧａとＳｉ以外の原料、例えば、Ｇａ_２Ｏ_３系結晶膜１がβ−（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３単結晶からなる場合のＡｌ原料が収容されている。Ｇａ_２Ｏ_３系結晶膜１がβ−Ｇａ_２Ｏ_３単結晶からなる場合は、第３のセル１３ｃは不要である。

第１のセル１３ａ、第２のセル１３ｂ、及び第３のセル１３ｃの開口部にはシャッターが設けられている。

まず、予め作製されたＧａ_２Ｏ_３系結晶基板２をＭＢＥ装置３の基板ホルダ１１に取り付ける。次に、真空ポンプ１６を作動させ、真空槽１０内の気圧を１×１０^−８Ｐａ程度まで減圧する。そして、加熱装置１２によってＧａ_２Ｏ_３系結晶基板２を加熱する。なお、Ｇａ_２Ｏ_３系結晶基板２の加熱は、加熱装置１２の黒鉛ヒータ等の発熱源の輻射熱が基板ホルダ１１を介してＧａ_２Ｏ_３系結晶基板２に熱伝導することにより行われる。

Ｇａ_２Ｏ_３系結晶基板２が所定の温度に加熱された後、ガス供給パイプ１５から真空槽１０内に例えばオゾンガスや酸素ラジカルのような酸素系ガスを供給する。酸素系ガスのガス分圧は、例えば、５×１０^−４Ｐａである。

真空槽１０内のガス圧が安定するのに必要な時間（例えば５分間）経過後、基板ホルダ１１を回転させながら第１のヒータ１４ａにより第１のセル１３ａ、第２のセル１３ｂ、及び必要であれば第３のセル１３ｃを加熱して、Ｇａ_２Ｏ_３系結晶膜１の原料を含む蒸気を発生させ、分子線としてＧａ_２Ｏ_３系結晶基板２の表面に照射する。これにより、Ｇａ_２Ｏ_３系結晶基板２上にβ−Ｇａ_２Ｏ_３系単結晶がＳｉを添加されながらエピタキシャル成長し、Ｇａ_２Ｏ_３系結晶膜１が形成される。

第１のセル１３ａは、例えば９００℃に加熱され、第１のセル１３ａに収容されたＧａからＧａ蒸気が発生する。Ｇａ蒸気のビーム等価圧力(ＢＥＰ；Beam Equivalent Pressure)は２×１０^−４Ｐａである。

第２のセル１３ｂは、例えば６００〜９００℃に加熱され、ＳｉＯ_２からなる第２のセル１３ｂと第２のセル１３ｂに収容されたＧａから、ＳｉとＧａを含む蒸気（以下、Ｓｉ含有蒸気と呼ぶ）が発生する。第２のセル１３ｂの加熱温度により、Ｓｉ含有蒸気のビーム等価圧力を変化させ、Ｇａ_２Ｏ_３系結晶膜１中のＳｉ濃度を制御することができる。

ここで、第２のセル１３ｂと第２のセル１３ｂに収容されたＧａは、互いに接触した状態で加熱され、Ｓｉ含有蒸気を発生させる。このようにして発生させたＳｉ含有蒸気を用いることにより、Ｇａ_２Ｏ_３系結晶膜１中のＳｉ濃度を高い精度で制御し、かつＳｉの濃度分布の均一性を高めることができる。

例えば、ＳｉＯ_２からなる第２のセル１３ｂにＧａを収容しないで発生させたＳｉ蒸気や、ＰＢＮ等からなるセルにＳｉ、ＳｉＯ、ＳｉＯ_２等のＳｉ原料を収容して発生させたＳｉ蒸気を用いた場合には、Ｇａ_２Ｏ_３系結晶膜１中のＳｉ濃度を高い精度で制御することができない。また、上述のように、Ｓｎをドーパントとして用いた場合には、ドーピング遅れが生じ、Ｇａ_２Ｏ_３系結晶膜１中にＳｎが偏析するおそれがある。

なお、上記の方法により発生させたＳｉ含有蒸気を用いることによる効果は、本発明者らにより、実験的に確かめられている。

Ｇａ_２Ｏ_３系結晶膜１を構成するβ−Ｇａ_２Ｏ_３系単結晶の成長温度及び成長速度は、例えば、それぞれ５４０℃、０．０１〜１０μｍ／ｈである。

Ｇａ_２Ｏ_３系結晶膜１の実効ドナー濃度Ｎ_ｄ−Ｎ_ａ（ドナー濃度Ｎ_ｄからアクセプタ濃度Ｎ_ａを引いたもの）は、Ｇａ_２Ｏ_３系結晶膜１中のＳｉ濃度の制御により、例えば、１×１０^１５〜１×１０^２０／ｃｍ^３の範囲で制御される。

〔第２の実施の形態〕
第２の実施の形態は、Ｓｉ含有蒸気を発生させる方法において、第１の実施の形態と異なる。その他の点については第１の実施の形態と同様であるため、説明を省略又は簡略化する。

第２の実施の形態においては、第２のセル１３ｂはＳｉＯ_２からなるものでなくてもよく、例えば、ＰＢＮからなる。また、第２のセル１３ｂは、Ｓｉ又はＳｉ化合物とＧａを収容する。Ｓｉ化合物は、ＳｉＯ、ＳｉＯ_２、又はこれらの混合物である。Ｓｉ及びＳｉ化合物の形態は特に限定されず、典型的には粉末状、粒子状等の固体である。

第２のセル１３ｂに収容されたＳｉ又はＳｉ化合物とＧａは、互いに接触した状態で加熱され、Ｓｉ含有蒸気を発生させる。このように、Ｓｉ原料とＧａとを接触させた状態で加熱し、Ｓｉ含有蒸気を発生させる点において、第１の実施の形態と共通する。

〔第３の実施の形態〕
第３の実施の形態は、第１、２の実施の形態に係るＧａ_２Ｏ_３系結晶膜の成長方法を用いて形成される結晶積層構造体についての形態である。

図３は、第３の実施の形態に係る結晶積層構造体４の垂直断面図である。結晶積層構造体４は、Ｇａ_２Ｏ_３系結晶基板４０と、Ｇａ_２Ｏ_３系結晶基板４０上に形成されたアンドープＧａ_２Ｏ_３系結晶膜４１と、アンドープＧａ_２Ｏ_３系結晶膜４１上に直接形成された、Ｓｉをドーパントとして含むＧａ_２Ｏ_３系結晶膜４２と、Ｇａ_２Ｏ_３系結晶膜４２上に直接形成された第２のアンドープＧａ_２Ｏ_３系結晶膜４３と、を有する。

アンドープＧａ_２Ｏ_３系結晶膜４１、Ｇａ_２Ｏ_３系結晶膜４２、及びアンドープＧａ_２Ｏ_３系結晶膜４３からなる積層構造は、Ｇａ_２Ｏ_３系結晶基板４０上にＧａ_２Ｏ_３結晶を成長させる途中でドーパントの添加の開始及び停止を行うことにより形成される。ここで、「アンドープ」とは、意図的にドーパントを添加されていないことをいい、アンドープの結晶膜は、導電性に影響を与える程の濃度のドーパントは含まない。

なお、Ｇａ_２Ｏ_３系結晶基板４０とアンドープＧａ_２Ｏ_３系結晶膜４１との間に他のＧａ_２Ｏ_３系結晶膜が設けられてもよい。

Ｇａ_２Ｏ_３系結晶膜４２中のＳｉ濃度は、例えば、３．０×１０^１７／ｃｍ^３以上かつ３．５×１０^１９／ｃｍ^３以下である。

また、Ｇａ_２Ｏ_３系結晶膜４２の厚さは１０ｎｍ以下である。このため、Ｓｉの濃度を高い精度で制御できる第１、２の実施の形態に係るＧａ_２Ｏ_３系結晶膜の成長方法を用いることにより初めて、アンドープＧａ_２Ｏ_３系結晶膜４１、Ｇａ_２Ｏ_３系結晶膜４２、及びアンドープＧａ_２Ｏ_３系結晶膜４３からなる積層構造を形成することができる。

なお、Ｇａ_２Ｏ_３系結晶膜を形成する方法として、ＭＢＥ法以外にＰＬＤ（Pulsed Laser Deposition）法、スパッタリング法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、熱ＣＶＤ法、プラズマＣＶＤ法、ＨＶＰＥ（Halide Vapor Phase Epitaxy）法等があるが、これらの方法により結晶積層構造体４を製造することは困難である。

例えば、ＰＬＤ法とスパッタリング法では、成膜原料として用いるセラミックのＧａ_２Ｏ_３ターゲットの純度が膜の純度を決定するが、現在、世の中に高純度なＧａ_２Ｏ_３ターゲットが存在しないため、無視できない濃度の不純物の混入が避けられず、アンドープＧａ_２Ｏ_３系結晶膜４１、４３を形成することができない。

また、ＭＯＣＶＤ法、熱ＣＶＤ法、プラズマＣＶＤ法では、原料ガスから不純物が混入するため、やはりアンドープＧａ_２Ｏ_３系結晶膜４１、４３を形成することができない。ＨＶＰＥ法では、アンドープＧａ_２Ｏ_３系結晶膜４１、４３を形成することができるが、成長レートを低くすることができないため、厚さ１０ｎｍ以下のＧａ_２Ｏ_３系結晶膜４２を形成することは困難である。

図４は、結晶積層構造体４の具体例である結晶積層構造体５の垂直断面図である。結晶積層構造体５は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）の製造に適している。

結晶積層構造体５は、Ｇａ_２Ｏ_３系結晶基板４０と、Ｇａ_２Ｏ_３系結晶基板４０上に形成されたアンドープＧａ_２Ｏ_３系結晶膜５４と、アンドープＧａ_２Ｏ_３系結晶膜５４上に直接形成されたアンドープ（ＡｌＧａ）_２Ｏ_３結晶膜５１と、アンドープ（ＡｌＧａ）_２Ｏ_３結晶膜５１上に直接形成され、１０ｎｍ以下の厚さを有し、３．０×１０^１７／ｃｍ^３以上かつ３．５×１０^１９／ｃｍ^３以下の濃度のＳｉを含む（ＡｌＧａ）_２Ｏ_３結晶膜５２と、（ＡｌＧａ）_２Ｏ_３結晶膜５２上に直接形成されたアンドープ（ＡｌＧａ）_２Ｏ_３結晶膜５３と、を有する。

結晶積層構造体５においては、結晶積層構造体４のアンドープＧａ_２Ｏ_３系結晶膜４１、Ｇａ_２Ｏ_３系結晶膜４２、アンドープＧａ_２Ｏ_３系結晶膜４３として、それぞれアンドープ（ＡｌＧａ）_２Ｏ_３結晶膜５１、（ＡｌＧａ）_２Ｏ_３結晶膜５２、アンドープ（ＡｌＧａ）_２Ｏ_３結晶膜５３が用いられている。また、Ｇａ_２Ｏ_３系結晶基板４０とアンドープ（ＡｌＧａ）_２Ｏ_３結晶膜５１との間にはアンドープＧａ_２Ｏ_３系結晶膜５４が形成されている。

アンドープ（ＡｌＧａ）_２Ｏ_３結晶膜５１、（ＡｌＧａ）_２Ｏ_３結晶膜５２、及びアンドープ（ＡｌＧａ）_２Ｏ_３結晶膜５３は（ＡｌＧａ）_２Ｏ_３単結晶からなる。ここで、（ＡｌＧａ）_２Ｏ_３単結晶とは、Ａｌが添加されたＧａ_２Ｏ_３単結晶、すなわち（Ａｌ_ｚＧａ_１−ｚ）_２Ｏ_３単結晶（０≦ｚ＜１）をいう。

（実施の形態の効果）
上記第１及び第２の実施の形態によれば、ドーパントの濃度を高い精度で制御し、かつドーパントの濃度分布の均一性を高めることができる、ＭＢＥ法によるＧａ_２Ｏ_３系結晶膜の成長方法を提供することができる。また、上記第３の実施の形態によれば、第１及び第２の実施の形態に係るＧａ_２Ｏ_３系結晶膜の成長方法を用いることにより、Ｓｉが添加された薄いＧａ_２Ｏ_３系結晶膜が２枚のアンドープＧａ_２Ｏ_３系結晶膜に挟まれた積層構造を含む結晶積層構造体を提供することができる。

ドーパントとしてＳｉ又はＳｎを用いた場合の、Ｇａ_２Ｏ_３系結晶膜中のドーパントの厚さ方向の濃度分布をＳＩＭＳ分析により調べた。

本実施例では、ドーパントとしてＳｉを用いて、図３に示される結晶積層構造体４の製造を試みた。具体的には、Ｇａ_２Ｏ_３系結晶基板４０、アンドープＧａ_２Ｏ_３系結晶膜４１、Ｇａ_２Ｏ_３系結晶膜４２、アンドープＧａ_２Ｏ_３系結晶膜４３として、それぞれＳｎが添加されたＧａ_２Ｏ_３結晶基板、厚さ４０ｎｍのアンドープＧａ_２Ｏ_３結晶膜、厚さ５ｎｍのＳｉをドーパントとして含むＧａ_２Ｏ_３結晶膜、厚さ４０ｎｍのアンドープＧａ_２Ｏ_３結晶膜を有する結晶積層構造体４（試料Ａとする）の作製を試みた。

また、比較例として、上記の試料１の厚さ５ｎｍのＳｉをドーパントとして含むＧａ_２Ｏ_３結晶膜の代わりに、厚さ５ｎｍのＳｎをドーパントとして含むＧａ_２Ｏ_３結晶膜を有する結晶積層構造体（試料Ｂとする）の作製を試みた。

Ｓｉが添加されたＧａ_２Ｏ_３結晶膜を有する試料Ａは、第１の実施の形態に係るＧａ_２Ｏ_３系結晶膜の成長方法により作製した。また、Ｓｎが添加されたＧａ_２Ｏ_３結晶膜を有する試料Ｂは、第１の実施の形態に係る方法において、第２のセル１３ｂの代わりに、Ｓｎ蒸気の発生源としてＳｎＯ_２を収容したＰＢＮからなるセルを用いて作製した。

図５（ａ）は、ドーパントとしてＳｉを用いた試料Ａ中の厚さ方向のＳｉの濃度分布を示す。図５（ｂ）は、ドーパントとしてＳｎを用いた試料Ｂ中の厚さ方向のＳｎの濃度分布を示す。

図５（ａ）、（ｂ）の横軸は、Ｇａ_２Ｏ_３結晶膜表面からの深さを示している。図５（ａ）中の矢印「開」、「閉」は、それぞれＳｉＯ_２からなる第２のセル１３ｂのシャッターを開けた瞬間のＧａ_２Ｏ_３結晶膜の表面の位置と、閉じた瞬間のＧａ_２Ｏ_３結晶膜の表面の位置を示している。また、図５（ｂ）中の矢印「開」、「閉」は、それぞれＳｎＯ_２を収容したＰＢＮからなるセルのシャッターを開けた瞬間のＧａ_２Ｏ_３結晶膜の表面の位置と、閉じた瞬間のＧａ_２Ｏ_３結晶膜の表面の位置を示している。

図５（ａ）によれば、Ｇａ_２Ｏ_３結晶膜中のＳｉ濃度は、第２のセル１３ｂのシャッターを開けた瞬間に上昇し、また、閉めた瞬間に低下している。このことから、試料Ａの積層構造を設計通りに作製できていることがわかる。

一方、図５（ｂ）によれば、Ｇａ_２Ｏ_３結晶膜中のＳｎ濃度は、ドーピング遅れが生じるために、ＳｎＯ_２を収容したセルのシャッターを開けた瞬間から緩やかに濃度が増加し、また、表面偏析の影響により、シャッターを閉めた瞬間から緩やかに濃度が低下している。このことから、試料Ｂの積層構造が設計通りに作製されていないことがわかる。

上記第１の実施の形態における、Ｇａを収容したＳｉＯ_２からなる第２のセル１３ｂの加熱温度と、形成されるＧａ_２Ｏ_３系結晶膜１の実効ドナー濃度Ｎ_ｄ−Ｎ_ａとの関係を実験により調べた。

この実験においては、第２のセル１３ｂに収容するＧａとしてＧａメタルを用いて、Ｇａ_２Ｏ_３系結晶膜１、Ｇａ_２Ｏ_３系結晶基板２として、それぞれＧａ_２Ｏ_３結晶膜、Ｇａ_２Ｏ_３結晶基板を用いた。

図６は、Ｇａメタルを収容したＳｉＯ_２からなる第２のセル１３ｂの温度と、Ｇａ_２Ｏ_３結晶膜の実効ドナー濃度Ｎ_ｄ−Ｎ_ａとの関係を示す。

第２のセル１３ｂの温度が６６０℃、６８０℃、７５０℃のときの実効ドナー濃度は、第１のセル１３ａと第２のセル１３ｂを用いて形成したＧａ_２Ｏ_３結晶膜の実効ドナー濃度である。また、第２のセル１３ｂの温度が９００℃のときの実効ドナー濃度は、第１のセル１３ａを用いずに第２のセル１３ｂのみを用いて形成したＧａ_２Ｏ_３結晶膜の実効ドナー濃度である。

第１の実施の形態の方法によれば、第２のセル１３ｂのみを用いてＧａ_２Ｏ_３結晶膜を形成したときに実効ドナー濃度が最大となるため、第２のセル１３ｂの温度が９００℃のときの実効ドナー濃度である３．５×１０^１９ｃｍ^−３がＧａ_２Ｏ_３結晶膜の実効ドナー濃度の最大値とほぼ等しいと考えられる。また、第２のセル１３ｂの温度が６６０℃のときの実効ドナー濃度が３．６×１０^１７ｃｍ^−３であることから、Ｇａ_２Ｏ_３結晶膜の制御可能な実効ドナー濃度の下限値はおよそ３．０×１０^１７／ｃｍ^３又はそれよりも小さいと考えられる。なお、Ｇａ_２Ｏ_３結晶膜中のＳｉ濃度と実効ドナー濃度はほとんど等しい。

以上の実験結果から、第１、２の実施の形態の方法によれば、Ｇａ_２Ｏ_３系結晶膜の実効ドナー濃度を少なくともおよそ３．０×１０^１７／ｃｍ^３以上かつ３．５×１０^１９／ｃｍ^３以下の範囲で制御できるといえる。

なお、ＳｉＯ_２からなる第２のセル１３ｂにＧａを収容せずに加熱したところ、温度を１０００℃程度まで上げてもＧａ_２Ｏ_３結晶膜中にＳｉは取り込まれなかった。おそらく、ＳｉＯ_２の蒸気圧が低いため、第２のセル１３ｂから十分な量のフラックスが発生しなかったことによると考えられる。

このことから、ＳｉＯ_２とＧａを接触させた状態で加熱し、Ｓｉ、Ｇａ及びＯの間で何らかの化学反応を生じさせ、適度な蒸気圧のＳｉ含有蒸気を生成することが、Ｇａ_２Ｏ_３系結晶膜中のドーパントの濃度を高い精度で制御するために重要であることが確認された。

以上、本発明の実施の形態、実施例を説明したが、本発明は、上記実施の形態、実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。

また、上記に記載した実施の形態、実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１…Ｇａ_２Ｏ_３系結晶膜、２…Ｇａ_２Ｏ_３系結晶基板、３…ＭＢＥ装置、１３ｂ…第２のセル

Claims

第１のアンドープＧａ_２Ｏ_３系結晶膜及び第２のアンドープＧａ_２Ｏ_３系結晶膜と、
前記第１のアンドープＧａ_２Ｏ_３系結晶膜と前記第２のアンドープＧａ_２Ｏ_３系結晶膜との間に位置し、１０ｎｍ以下の厚さを有するＳｉドープＧａ_２Ｏ_３系結晶膜と、
を備え、
前記ＳｉドープＧａ_２Ｏ_３系結晶膜は、前記第１のアンドープＧａ_２Ｏ_３系結晶膜との界面から、前記第２のアンドープＧａ_２Ｏ_３系結晶膜との界面に至るまで、制御された濃度で前記Ｓｉをドープされている、
結晶積層構造体。
前記ＳｉドープＧａ_２Ｏ_３系結晶膜の実効ドナー濃度が、１×１０^１５〜１×１０^２０／ｃｍ^３である、
請求項１に記載の結晶積層構造体。
前記Ｓｉの制御された濃度は、３．０×１０^１７〜３．５×１０^１９／ｃｍ^３である、
請求項１に記載の結晶積層構造体。
前記第１のアンドープＧａ_２Ｏ_３系結晶膜が、Ｇａ_２Ｏ_３系結晶基板上に形成されている、
請求項１〜３のいずれか１項に記載の結晶積層構造体。
前記第１のアンドープＧａ_２Ｏ_３系結晶膜と前記第２のアンドープＧａ_２Ｏ_３系結晶膜の少なくともいずれか一方が、アンドープＧａ_２Ｏ_３結晶膜である、
請求項１〜４のいずれか１項に記載の結晶積層構造体。
前記第１のアンドープＧａ_２Ｏ_３系結晶膜と前記第２のアンドープＧａ_２Ｏ_３系結晶膜の少なくともいずれか一方が、アンドープ（ＡｌＧａ）_２Ｏ_３結晶膜である、
請求項１〜４のいずれか１項に記載の結晶積層構造体。