JP6216978B2 - Ga2O3系半導体素子 - Google Patents

Ga2O3系半導体素子 Download PDF

Info

Publication number
JP6216978B2
JP6216978B2 JP2016108036A JP2016108036A JP6216978B2 JP 6216978 B2 JP6216978 B2 JP 6216978B2 JP 2016108036 A JP2016108036 A JP 2016108036A JP 2016108036 A JP2016108036 A JP 2016108036A JP 6216978 B2 JP6216978 B2 JP 6216978B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal film
type
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016108036A
Other languages
English (en)
Other versions
JP2016189473A (ja
Inventor
公平 佐々木
公平 佐々木
東脇 正高
正高 東脇
藤田 静雄
静雄 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2016108036A priority Critical patent/JP6216978B2/ja
Publication of JP2016189473A publication Critical patent/JP2016189473A/ja
Application granted granted Critical
Publication of JP6216978B2 publication Critical patent/JP6216978B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、Ga系半導体素子に関する。
従来のGa系半導体素子として、α−Al(サファイア)基板上に形成されたβ−Ga結晶膜を用いたβ−Ga系半導体素子が知られている(例えば、非特許文献1参照)。
K. Matsuzaki et al. Appl. Phys. Lett. 88, 092106, 2006.
しかしながら、単斜晶系のβ−Ga結晶膜をコランダム構造のα−Al基板上に成長させることは困難であり、高品質なβ−Ga結晶膜を得ることはできない。このため、α−Al基板上のβ−Ga結晶膜を用いて高品質のGa系半導体素子を形成することは困難である。
したがって、本発明の目的は、高品質のGa系半導体素子を提供することにある。
本発明の一態様は、上記目的を達成するために、[1]〜[5]のGa系半導体素子を提供する。
[1] α−(AlGa1−x単結晶(0≦x<1)からなるα−(AlGa1−x単結晶膜と、チャネル層とを備えるGa 系半導体素子であって、
前記α−(AlGa1−x単結晶膜がn型ドーパントを含み、前記チャネル層が、α−(Al Ga 1−x 単結晶(0≦x<1)を含むことを特徴とするGa系半導体素子。
[2]n型ドーパントがSnである前記[1]に記載のGa系半導体素子。
[3]n型ドーパントの濃度が、1×10 18 /cm 以上5×10 19 /cm 以下である前記[2]記載のGa 系半導体素子。
[4]さらに、第1のコンタクト領域及び第2のコンタクト領域を含む前記[1]〜[3]のいずれかに記載のGa 系半導体素子。
[5]さらに、ソース電極及びドレイン電極と、ゲート電極とを備える前記[1]〜[4]のいずれかに記載のGa 系半導体素子。
本発明によれば、高品質のGa系半導体素子を提供することができる。
図1は、第1の実施の形態に係るGa系FETの断面図である。 図2は、α−(AlGa1−x単結晶膜の形成に用いられるMBE装置の一例の構成図である。 図3は、第2の実施の形態に係るGa系FETの断面図である。
本発明の実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−(AlGa1−x単結晶膜をα−Al基板上に形成し、その高品質のα−(AlGa1−x単結晶膜を用いて、高品質のGa系半導体素子を形成することができる。以下、その実施の形態の例について詳細に説明する。
〔第1の実施の形態〕
第1の実施の形態では、Ga系半導体素子としてのGa系FET(Field Effect Transistor)について説明する。
(Ga系半導体素子の構成)
図1は、第1の実施の形態に係るGa系FETの断面図である。Ga系FET10は、α−Al基板2上に形成されたp型α−(AlGa1−x単結晶膜3と、p型α−(AlGa1−x単結晶膜3上に形成されたソース電極12及びドレイン電極13と、p型α−(AlGa1−x単結晶膜3中にソース電極12及びドレイン電極13の下にそれぞれ形成されたコンタクト領域14、15と、α−Al基板2のp型α−(AlGa1−x単結晶膜3と反対側の面上の、コンタクト領域14とコンタクト領域15との間に形成されたゲート電極11とを含む。
Ga系FET10は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極11に閾値以上の電圧を印加すると、p型α−(AlGa1−x単結晶膜3のα−Al基板2との界面近傍にチャネルが形成され、ソース電極12からドレイン電極13へ電流が流れるようになる。このとき、α−Al基板2はゲート絶縁膜として機能する。
α−Al基板2は、α−Al単結晶からなる絶縁性の基板であり、0.1μm以上、500μm以下の厚さを有することが好ましい。0.1μmよりも薄い場合は、ゲートリークが生じるおそれがあり、500μmよりも厚い場合は、閾値電圧が大きくなりすぎるためである。
p型α−(AlGa1−x単結晶膜3は、Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等のp型ドーパントを含むα−(AlGa1−x(0≦x<1)の単結晶膜である。p型α−(AlGa1−x単結晶膜3は、例えば、1×1015/cm以上、1×1019/cm以下の濃度のp型ドーパントを含む。また、p型α−(AlGa1−x単結晶膜3の厚さは、例えば、0.01〜10μmである。
ゲート電極11、ソース電極12、及びドレイン電極13は、例えば、Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等の金属、これらの金属のうちの2つ以上を含む合金、又はITO等の導電性化合物からなる。また、ゲート電極21は、異なる2つの金属からなる2層構造、例えばAl/Ti、Au/Ni、Au/Co、を有してもよい。
コンタクト領域14、15は、p型α−(AlGa1−x単結晶膜3中に形成されたn型ドーパントの濃度が高い領域であり、それぞれソース電極12及びドレイン領域13が接続される。p型α−(AlGa1−x単結晶膜3中のα−Al基板2との界面近傍にチャネルを形成するためには、コンタクト領域14、15はこの界面と交わることが好ましい。その場合、コンタクト領域14、15の底部がα−Al基板2中に存在する。
コンタクト領域14、15は、例えば、1×1018/cm以上、5×1019/cm以下の濃度のn型ドーパントを含む。
(Ga系FETの製造方法)
α−(AlGa1−x単結晶膜の製造方法の一例として、分子線エピタキシー(MBE;Molecular Beam Epitaxy)法による方法を以下に説明する。MBE法は、単体あるいは化合物の固体をセルと呼ばれる蒸発源で加熱し、加熱により生成された蒸気を分子線として基板表面に供給する結晶成長方法である。
図2は、α−(AlGa1−x単結晶膜の形成に用いられるMBE装置の一例の構成図である。このMBE装置100は、真空槽107と、この真空槽107内に支持され、α−Al基板2を保持する基板ホルダ101と、基板ホルダ101に保持されたα−Al基板2を加熱するための加熱装置102と、薄膜を構成する原子又は分子ごとに設けられた複数のセル103(103a、103b、103c)と、複数のセル103を加熱するためのヒータ104(104a、104b、104c)と、真空槽107内に酸素系ガスを供給するガス供給パイプ105と、真空槽107内の空気を排出するための真空ポンプ106とを備えている。基板ホルダ101は、シャフト110を介して図示しないモータにより回転可能に構成されている。
第1のセル103aには、Ga粉末等のα−(AlGa1−x単結晶膜のGa原料が充填されている。この粉末のGaの純度は、6N以上であることが望ましい。第2のセル103bには、ドナーとしてドーピングされるp型ドーパントの原料の粉末が充填されている。第3のセル103cには、Al粉末等のα−(AlGa1−x単結晶膜のAl原料が充填されている。第1のセル103a、第2のセル103b、及び第3のセル103cの開口部にはシャッターが設けられている。
まず、α−Al基板2をMBE装置100の基板ホルダ101に取り付ける。次に、真空ポンプ106を作動させ、真空槽107内の気圧を10−10Torr程度まで減圧する。そして、加熱装置102によってα−Al基板2を加熱する。なお、α−Al基板2の加熱は、加熱装置102の黒鉛ヒータ等の発熱源の輻射熱が基板ホルダ101を介してα−Al基板2に熱伝導することにより行われる。
α−Al基板2が所定の温度に加熱された後、ガス供給パイプ105から真空槽107内に、酸素系ガスを供給する。
真空槽107内に酸素系ガスを供給した後、真空槽107内のガス圧が安定するのに必要な時間(例えば5分間)経過後、基板ホルダ101を回転させながら第1のヒータ104a、第2のヒータ104b、及び第3のヒータ104cにより第1のセル103a、第2のセル103b、及び第2のセル103cを加熱し、Ga、Al、p型ドーパントを蒸発させて分子線としてα−Al基板2の表面に照射する。
これにより、α−Al基板2の主面上にα−(AlGa1−x単結晶がMg等のp型ドーパントを添加されながらエピタキシャル成長し、p型α−(AlGa1−x単結晶膜3が形成される。なお、Mg以外のp型ドーパントとして、Ga又はAlサイトを置換する場合は、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、又はPb等を用いることができ、酸素サイトを置換する場合は、N又はP等を用いることができる。p型ドーパントの添加濃度は、第2のセル103bの温度により制御することができる。
なお、p型α−(AlGa1−x単結晶膜3は、PLD(Pulsed Laser Deposition)法、CVD(Chemical Vapor Deposition)法等により形成されてもよい。
次に、p型α−(AlGa1−x単結晶膜3内にSn等のn型ドーパントをイオン注入することにより、コンタクト領域14、15を形成する。なお、注入するイオンはSnに限られず、例えば、Ga又はAlサイトを置換する場合は、Ti、ZR、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Si、Ge、Pb、Mn、As、Sb、又はBiを用いることができる。また、酸素サイトを置換する場合は、F、Cl、Br、又はIを用いることができる。
注入濃度は、例えば、1×1018/cm以上5×1019/cm以下である。注入深さは、30nm以上であればよい。注入後、注入領域の表面をフッ酸にて10nm程度エッチングする。硫酸や硝酸、塩酸などを用いてエッチングしてもよい。その後、窒素雰囲気下で800℃以上30min以上のアニール処理を施し、注入ダメージを回復させる。アニール処理を酸素雰囲気で行う場合は、処理温度を800℃以上950℃以下、処理時間を30min以上とすればよい。
なお、コンタクト領域14、15の形成方法はイオン注入に限られず、熱拡散法を用いてもよい。この場合、p型α−(AlGa1−x単結晶膜3のコンタクト領域14、15を形成したい領域上にSn等の金属を接触させ、熱処理を施すことによりp型α−(AlGa1−x単結晶膜3中にSn等のドーパントを拡散させる。
その後、ゲート電極11、ソース電極12、及びドレイン電極13を形成する。
〔第2の実施の形態〕
第2の実施の形態は、p型α−(AlGa1−x単結晶膜3の代わりにアンドープα−(AlGa1−x単結晶膜が形成される点において第1の実施の形態と異なる。第1の実施の形態と同様の点については、説明を省略又は簡略化する。
(Ga系半導体素子の構成)
図3は、第2の実施の形態に係るGa系FETの断面図である。Ga系FET20は、α−Al基板2上に形成されたアンドープα−(AlGa1−x単結晶膜4と、アンドープα−(AlGa1−x単結晶膜4上に形成されたソース電極12及びドレイン電極13と、アンドープα−(AlGa1−x単結晶膜4中にソース電極12及びドレイン電極13の下にそれぞれ形成されたコンタクト領域24、25と、α−Al基板2のアンドープα−(AlGa1−x単結晶膜4と反対側の面上の、コンタクト領域24とコンタクト領域25との間に形成されたゲート電極11とを含む。
Ga系FET20は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極11に閾値以上の電圧を印加すると、アンドープα−(AlGa1−x単結晶膜4のα−Al基板2との界面近傍にチャネルが形成され、ソース電極12からドレイン電極13へ電流が流れるようになる。このとき、α−Al基板2はゲート絶縁膜として機能する。
アンドープα−(AlGa1−x単結晶膜4は、ドーパントを含まない高抵抗のα−(AlGa1−x(0≦x<1)の単結晶膜である。結晶欠陥等により弱い導電性を有する場合もあるが、電気抵抗が十分高いため、ゲート電極11に電圧を印加することなくソース電極12からドレイン電極13へ電流が流れることはない。また、アンドープα−(AlGa1−x単結晶膜4の厚さは、例えば、0.01〜10μmである。
アンドープα−(AlGa1−x単結晶膜4の形成方法は、例えば、第1の実施の形態のp型α−(AlGa1−x単結晶膜3の形成方法からp型ドーパントを注入する工程を省いたものである。
ゲート電極11、ソース電極12、及びドレイン電極13は、例えば、Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等の金属、これらの金属のうちの2つ以上を含む合金、又はITO等の導電性化合物からなる。また、ゲート電極21は、異なる2つの金属からなる2層構造、例えばAl/Ti、Au/Ni、Au/Co、を有してもよい。
コンタクト領域24、25は、アンドープα−(AlGa1−x単結晶膜4中に形成されたn型ドーパントの濃度が高い領域であり、それぞれソース電極12及びドレイン領域13が接続される。アンドープα−(AlGa1−x単結晶膜4中のα−Al基板2との界面近傍にチャネルを形成するためには、コンタクト領域24、25はこの界面と交わることが好ましい。その場合、コンタクト領域24、25の底部がα−Al基板2中に存在する。
コンタクト領域24、25は、例えば、1×1018/cm以上、5×1019/cm以下の濃度のn型ドーパントを含む。
(実施の形態の効果)
本実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−(AlGa1−x単結晶膜を形成し、そのα−(AlGa1−x単結晶膜を用いて、高品質のGa系半導体素子を形成することができる。また、これらのGa系半導体素子は、高品質なα−(AlGa1−x単結晶膜をチャネル層として用いるため、優れた動作性能を有する。
なお、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記実施の形態において、Ga系半導体素子をn型半導体素子として説明したが、p型半導体素子であってもよい。この場合、各部材の導電型(n型又はp型)が全て逆になる。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
2…α−Al基板、 3…p型α−(AlGa1−x単結晶膜、 4…アンドープα−(AlGa1−x単結晶膜、 10、20…Ga系FET、 11…ゲート電極、 12…ソース電極、 13…ドレイン電極、 14、15、24、25…コンタクト領域

Claims (5)

  1. α−(AlGa1−x単結晶(0≦x<1)からなるα−(AlGa1−x単結晶膜と、チャネル層とを備えるGa 系半導体素子であって、
    前記α−(AlGa1−x単結晶膜がn型ドーパントを含み、前記チャネル層が、α−(Al Ga 1−x 単結晶(0≦x<1)を含むことを特徴とするGa系半導体素子。
  2. n型ドーパントがSnである請求項1に記載のGa系半導体素子。
  3. n型ドーパントの濃度が、1×10 18 /cm 以上5×10 19 /cm 以下である請求項2記載のGa系半導体素子。
  4. さらに、第1のコンタクト領域及び第2のコンタクト領域を含む請求項1〜3のいずれかに記載のGa 系半導体素子。
  5. さらに、ソース電極及びドレイン電極と、ゲート電極とを備える請求項1〜4のいずれかに記載のGa 系半導体素子。

JP2016108036A 2016-05-31 2016-05-31 Ga2O3系半導体素子 Active JP6216978B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016108036A JP6216978B2 (ja) 2016-05-31 2016-05-31 Ga2O3系半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016108036A JP6216978B2 (ja) 2016-05-31 2016-05-31 Ga2O3系半導体素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011196438A Division JP5948581B2 (ja) 2011-09-08 2011-09-08 Ga2O3系半導体素子

Publications (2)

Publication Number Publication Date
JP2016189473A JP2016189473A (ja) 2016-11-04
JP6216978B2 true JP6216978B2 (ja) 2017-10-25

Family

ID=57240694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016108036A Active JP6216978B2 (ja) 2016-05-31 2016-05-31 Ga2O3系半導体素子

Country Status (1)

Country Link
JP (1) JP6216978B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6724057B2 (ja) * 2018-03-30 2020-07-15 Jx金属株式会社 スパッタリングターゲット部材

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5793732B2 (ja) * 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法

Also Published As

Publication number Publication date
JP2016189473A (ja) 2016-11-04

Similar Documents

Publication Publication Date Title
JP5948581B2 (ja) Ga2O3系半導体素子
JP6142358B2 (ja) Ga2O3系半導体素子
JP6108366B2 (ja) Ga2O3系半導体素子
JP5975466B2 (ja) Ga2O3系半導体素子
JP5807282B2 (ja) Ga2O3系半導体素子
JP5952360B2 (ja) Ga含有酸化物層成長用β−Ga2O3系単結晶基板
JP3811624B2 (ja) 半導体装置
WO2013035841A1 (ja) Ga2O3系HEMT
JP2013056803A (ja) β−Ga2O3系単結晶膜の製造方法
JP6216978B2 (ja) Ga2O3系半導体素子
JP2013056804A (ja) β−Ga2O3系単結晶膜の製造方法及び結晶積層構造体
Sasaki et al. Ga 2 O 3 semiconductor element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170901

R150 Certificate of patent or registration of utility model

Ref document number: 6216978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250