JP5975466B2 - Ga2O3系半導体素子 - Google Patents

Ga2O3系半導体素子 Download PDF

Info

Publication number
JP5975466B2
JP5975466B2 JP2013532672A JP2013532672A JP5975466B2 JP 5975466 B2 JP5975466 B2 JP 5975466B2 JP 2013532672 A JP2013532672 A JP 2013532672A JP 2013532672 A JP2013532672 A JP 2013532672A JP 5975466 B2 JP5975466 B2 JP 5975466B2
Authority
JP
Japan
Prior art keywords
crystal film
single crystal
type
substrate
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013532672A
Other languages
English (en)
Other versions
JPWO2013035844A1 (ja
Inventor
公平 佐々木
公平 佐々木
東脇 正高
正高 東脇
藤田 静雄
静雄 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University
National Institute of Information and Communications Technology
Tamura Corp
Original Assignee
Kyoto University
National Institute of Information and Communications Technology
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University, National Institute of Information and Communications Technology, Tamura Corp filed Critical Kyoto University
Publication of JPWO2013035844A1 publication Critical patent/JPWO2013035844A1/ja
Application granted granted Critical
Publication of JP5975466B2 publication Critical patent/JP5975466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66848Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863Lateral single gate transistors
    • H01L29/66871Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、Ga23系半導体素子に関する。
従来のGa23系半導体素子として、α−Al23(サファイア)基板上に形成されたβ−Ga23結晶膜を用いたβ−Ga23系半導体素子が知られている(例えば、非特許文献1参照)。
K. Matsuzaki et al. Appl. Phys. Lett. 88, 092106, 2006.
しかしながら、単斜晶系のβ−Ga23結晶膜をコランダム構造のα−Al23基板上に成長させることは困難であり、高品質なβ−Ga23結晶膜を得ることはできない。このため、α−Al23基板上のβ−Ga23結晶膜を用いて高品質のGa23系半導体素子を形成することは困難である。
したがって、本発明の目的は、高品質のGa23系半導体素子を提供することにある。
本発明の一態様は、上記目的を達成するために、[1]〜[2]のGa23系半導体素子を提供する。
[1]α−Al基板上に直接形成されたα−(AlGa1−x単結晶(0≦x<1)からなるα−(AlGa1−x単結晶膜と、前記α−(AlGa1−x単結晶膜上に形成されたソース電極及びドレイン電極と、前記α−(AlGa1−x単結晶膜の前記ソース電極と前記ドレイン電極との間の領域上に形成され、前記α−(AlGa1−x単結晶膜との界面にショットキー接合を形成するゲート電極と、を含むGa系半導体素子。
[2]前記α−(AlxGa1-x23単結晶膜中に形成され、前記ソース電極及び前記ドレイン電極にそれぞれ接続された、前記α−(AlxGa1-x23単結晶膜と同じ導電型の第1のコンタクト領域及び第2のコンタクト領域をさらに含む、前記[1]に記載のGa23系半導体素子。
[3]前記α−(AlxGa1-x23単結晶膜、第1のコンタクト領域、及び第2のコンタクト領域はn型である、前記[2]に記載のGa23系半導体素子。
本発明によれば、高品質のGa23系半導体素子を提供することができる。
図1は、実施の形態に係るGa23系MESFETの断面図である。 図2は、α−(AlxGa1-x23単結晶膜の形成に用いられるMBE装置の一例の構成図である。
本発明の実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−(AlxGa1-x23単結晶膜をα−Al23基板上に形成し、その高品質のα−(AlxGa1-x23単結晶膜を用いて、高品質のGa23系半導体素子を形成することができる。以下、その実施の形態の例について詳細に説明する。
〔実施の形態〕
実施の形態では、Ga23系半導体素子としてのGa23系MESFET(Metal Semiconductor Field Effect Transistor)について説明する。
(Ga23系半導体素子の構成)
図1は、実施の形態に係るGa23系MESFETの断面図である。Ga23系MESFET10は、α−Al23基板2上に形成されたn型α−(AlxGa1-x23単結晶膜3と、n型α−(AlxGa1-x23単結晶膜3上に形成されたソース電極12及びドレイン電極13と、n型α−(AlxGa1-x23単結晶膜3中にソース電極12及びドレイン電極13の下にそれぞれ形成されたコンタクト領域14、15と、n型α−(AlxGa1-x23単結晶膜3のソース電極12とドレイン電極13の間の領域上に形成されたゲート電極11とを含む。
ソース電極12とドレイン電極13は、n型α−Ga単結晶膜3を介して電気的に接続されている。また、ゲート電極11とn型α−Ga単結晶膜3の界面はショットキー接合を形成し、n型α−Ga単結晶膜3中のゲート電極11下に空乏層が形成される。この空乏領域の厚さにより、Ga系MESFET10は、ノーマリーオフ型のトランジスタ又はノーマリーオン型のトランジスタとして機能する。
n型α−(AlxGa1-x23単結晶膜3は、α−Al23基板2上に形成されたα−(AlxGa1-x23(0≦x<1)の単結晶膜である。n型α−(AlxGa1-x23単結晶膜3は、Sn、Ti、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Si、Ge、Pb、Mn、As、Sb、Bi、F、Cl、Br、I等のn型ドーパントを含む。n型α−(AlxGa1-x23単結晶膜3は、例えば、1×1015/cm3以上、1×1019/cm3以下の濃度のn型ドーパントを含む。また、n型α−(AlxGa1-x23単結晶膜3の厚さは、例えば、0.1〜10μmである。
なお、α−Al23基板2とn型α−(AlxGa1-x23単結晶膜3との間に、アンドープβ−Ga23単結晶膜等の他の膜が形成されてもよい。この場合、α−Al23基板2上にアンドープβ−Ga23単結晶膜がエピタキシャル成長により形成され、アンドープβ−Ga23単結晶膜上にn型α−(AlxGa1-x23単結晶膜3がエピタキシャル成長により形成される。
ゲート電極11、ソース電極12、及びドレイン電極13は、例えば、Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等の金属、これらの金属のうちの2つ以上を含む合金、又はITO等の導電性化合物、導電性ポリマーからなる。導電性ポリマーとしては、ポリチオフェン誘導体(PEDOT:ポリ(3,4)-エチレンジオキシチオフェン)にポリスチレンスルホン酸(PSS)をドーピングしたものや、ポリピロール誘導体にTCNAをドーピングしたもの等が用いられる。また、異なる2つの金属からなる2層構造、例えばAl/Ti、Au/Ni、Au/Co、を有してもよい。
コンタクト領域14、15は、n型α−(AlxGa1-x23単結晶膜3中に形成されたn型ドーパントの濃度が高い領域であり、それぞれソース電極12及びドレイン領域13が接続される。コンタクト領域14、15に主に含まれるn型ドーパントとn型α−(AlxGa1-x23単結晶膜3に含まれるn型ドーパントは、同じであってもよいし、異なっていてもよい。コンタクト領域14、15は、例えば、1×1018/cm3以上、5×1019/cm3以下の濃度のn型ドーパントを含む。なお、コンタクト領域14、15は、Ga23系MESFET10に含まれなくてもよい。
(Ga23系MESFETの製造方法)
α−(AlxGa1-x23単結晶膜の製造方法の一例として、分子線エピタキシー(MBE;Molecular Beam Epitaxy)法による方法を以下に説明する。MBE法は、単体あるいは化合物の固体をセルと呼ばれる蒸発源で加熱し、加熱により生成された蒸気を分子線として基板表面に供給する結晶成長方法である。
図2は、α−(AlxGa1-x23単結晶膜の形成に用いられるMBE装置の一例の構成図である。このMBE装置100は、真空槽107と、この真空槽107内に支持され、α−Al23基板2を保持する基板ホルダ101と、基板ホルダ101に保持されたα−Al23基板2を加熱するための加熱装置102と、薄膜を構成する原子又は分子ごとに設けられた複数のセル103(103a、103b、103c)と、複数のセル103を加熱するためのヒータ104(104a、104b、104c)と、真空槽107内に酸素系ガスを供給するガス供給パイプ105と、真空槽107内の空気を排出するための真空ポンプ106とを備えている。基板ホルダ101は、シャフト110を介して図示しないモータにより回転可能に構成されている。
第1のセル103aには、Ga粉末等のα−(AlxGa1-x23単結晶膜のGa原料が充填されている。この粉末のGaの純度は、6N以上であることが望ましい。第2のセル103bには、ドナーとしてドーピングされるn型ドーパントの原料の粉末が充填されている。第3のセル103cには、Al粉末等のα−(AlxGa1-x23単結晶膜のAl原料が充填されている。第1のセル103a、第2のセル103b、及び第3のセル103cの開口部にはシャッターが設けられている。
まず、α−Al23基板2をMBE装置100の基板ホルダ101に取り付ける。次に、真空ポンプ106を作動させ、真空槽107内の気圧を1×10-8Pa程度まで減圧する。そして、加熱装置102によってα−Al23基板2を加熱する。なお、α−Al23基板2の加熱は、加熱装置102の黒鉛ヒータ等の発熱源の輻射熱が基板ホルダ101を介してα−Al23基板2に熱伝導することにより行われる。
α−Al23基板2が所定の温度に加熱された後、ガス供給パイプ105から真空槽107内に、酸素系ガスを供給する。
真空槽107内に酸素系ガスを供給した後、真空槽107内のガス圧が安定するのに必要な時間(例えば5分間)経過後、基板ホルダ101を回転させながら第1のヒータ104a、第2のヒータ104b、及び第3のヒータ104cにより第1のセル103a、第2のセル103b、及び第2のセル103cを加熱し、Ga、Al、n型ドーパントを蒸発させて分子線としてα−Al23基板2の表面に照射する。
これにより、α−Al23基板2の主面上にα−(AlxGa1-x23単結晶がSn等のn型ドーパントを添加されながらエピタキシャル成長し、n型α−(AlxGa1-x23単結晶膜3が形成される。なお、Sn以外のn型ドーパントとして、Ga又はAlサイトを置換する場合は、Ti、Zr、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Si、Ge、Pb、Mn、As、Sb、Bi等を用いることができ、酸素サイトを置換する場合は、F、Cl、Br、I等を用いることができる。n型ドーパントの添加濃度は、第2のセル103bの温度により制御することができる。
なお、n型α−(AlxGa1-x23単結晶膜3は、PLD(Pulsed Laser Deposition)法、CVD(Chemical Vapor Deposition)法等により形成されてもよい。
次に、n型α−(AlxGa1-x23単結晶膜3にSn等のn型ドーパントをイオン注入することにより、コンタクト領域14、15を形成する。なお、注入するイオンはSnに限られず、例えば、Ga又はAlサイトを置換する場合は、Ti、ZR、Hf、V、Nb、Ta、Mo、W、Ru、Rh、Ir、C、Si、Ge、Pb、Mn、As、Sb、又はBiを用いることができる。また、酸素サイトを置換する場合は、F、Cl、Br、又はIを用いることができる。
注入濃度は、例えば、1×1018/cm3以上5×1019/cm3以下である。注入深さは、30nm以上であればよい。注入後、注入領域の表面をフッ酸にて10nm程度エッチングする。硫酸や硝酸、塩酸などを用いてエッチングしてもよい。その後、窒素雰囲気下で800℃以上30min以上のアニール処理を施し、注入ダメージを回復させる。アニール処理を酸素雰囲気で行う場合は、処理温度を800℃以上950℃以下、処理時間を30min以上とすればよい。
なお、コンタクト領域14、15の形成方法はイオン注入に限られず、熱拡散法を用いてもよい。この場合、n型α−(AlxGa1-x23単結晶膜3のコンタクト領域14、15を形成したい領域上にSn等の金属を接触させ、熱処理を施すことによりn型α−(AlxGa1-x23単結晶膜3中にSn等のドーパントを拡散させる。
その後、ゲート電極11、ソース電極12、及びドレイン電極13を形成する。
(実施の形態の効果)
本実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−(AlxGa1-x23単結晶膜を形成し、そのα−(AlxGa1-x23単結晶膜を用いて、高品質のGa23系半導体素子を形成することができる。また、これらのGa23系半導体素子は、高品質なα−(AlxGa1-x23単結晶膜をチャネル層として用いるため、優れた動作性能を有する。
なお、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記実施の形態において、Ga23系半導体素子をn型半導体素子として説明したが、p型半導体素子であってもよい。この場合、各部材の導電型(n型又はp型)が全て逆になる。
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
高品質のGa23系半導体素子を提供する。
2…α−Al23基板、 3…n型α−(AlxGa1-x23単結晶膜、 10…Ga23系MESFET、 11…ゲート電極、 12…ソース電極、 13…ドレイン電極、 14、15…コンタクト領域

Claims (3)

  1. α−Al基板上に直接形成されたα−(AlGa1−x単結晶(0≦x<1)からなるα−(AlGa1−x単結晶膜と、
    前記α−(AlGa1−x単結晶膜上に形成されたソース電極及びドレイン電極と、
    前記α−(AlGa1−x単結晶膜の前記ソース電極と前記ドレイン電極との間の領域上に形成され、前記α−(AlGa1−x単結晶膜との界面にショットキー接合を形成するゲート電極と、
    を含むGa系半導体素子。
  2. 前記α−(AlGa1−x単結晶膜中に形成され、前記ソース電極及び前記ドレイン電極にそれぞれ接続された、前記α−(AlGa1−x単結晶膜と同じ導電型の第1のコンタクト領域及び第2のコンタクト領域をさらに含む、
    請求項1に記載のGa系半導体素子。
  3. 前記α−(AlGa1−x単結晶膜、第1のコンタクト領域、及び第2のコンタクト領域はn型である、
    請求項2に記載のGa系半導体素子。
JP2013532672A 2011-09-08 2012-09-07 Ga2O3系半導体素子 Active JP5975466B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011196439 2011-09-08
JP2011196439 2011-09-08
PCT/JP2012/072900 WO2013035844A1 (ja) 2011-09-08 2012-09-07 Ga2O3系半導体素子

Publications (2)

Publication Number Publication Date
JPWO2013035844A1 JPWO2013035844A1 (ja) 2015-03-23
JP5975466B2 true JP5975466B2 (ja) 2016-08-23

Family

ID=47832283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013532672A Active JP5975466B2 (ja) 2011-09-08 2012-09-07 Ga2O3系半導体素子

Country Status (3)

Country Link
US (1) US20140217471A1 (ja)
JP (1) JP5975466B2 (ja)
WO (1) WO2013035844A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109707B2 (en) 2014-03-31 2018-10-23 Flosfia Inc. Crystalline multilayer oxide thin films structure in semiconductor device
EP2933825B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US9590050B2 (en) 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
JP6158757B2 (ja) * 2014-06-25 2017-07-05 日本電信電話株式会社 酸化ガリウム結晶膜形成方法
JP6281146B2 (ja) * 2014-07-22 2018-02-21 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
JP5828568B1 (ja) 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
JP6945119B2 (ja) * 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP6906217B2 (ja) * 2015-12-18 2021-07-21 株式会社Flosfia 半導体装置
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
US11410850B2 (en) 2018-09-03 2022-08-09 Uacj Corporation Aluminum oxide semiconductor manufacturing method and aluminum oxide semiconductor manufacturing device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968637A (en) * 1989-05-31 1990-11-06 Raytheon Company Method of manufacture TiW alignment mark and implant mask
JP3449116B2 (ja) * 1996-05-16 2003-09-22 ソニー株式会社 半導体装置
JP2005223274A (ja) * 2004-02-09 2005-08-18 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体素子
JP2007073732A (ja) * 2005-09-07 2007-03-22 Showa Denko Kk 化合物半導体素子
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007287451A (ja) * 2006-04-14 2007-11-01 Kochi Univ Of Technology イオンをドーピングする装置、イオンをドーピングする方法、半導体装置の製法及び薄膜トランジスタの製法
JP2013051221A (ja) * 2009-12-28 2013-03-14 Panasonic Corp 半導体装置の製造方法及びプラズマドーピング装置

Also Published As

Publication number Publication date
US20140217471A1 (en) 2014-08-07
JPWO2013035844A1 (ja) 2015-03-23
WO2013035844A1 (ja) 2013-03-14

Similar Documents

Publication Publication Date Title
JP5948581B2 (ja) Ga2O3系半導体素子
JP5975466B2 (ja) Ga2O3系半導体素子
JP6142358B2 (ja) Ga2O3系半導体素子
JP6108366B2 (ja) Ga2O3系半導体素子
JP5807282B2 (ja) Ga2O3系半導体素子
JP5952360B2 (ja) Ga含有酸化物層成長用β−Ga2O3系単結晶基板
JP3811624B2 (ja) 半導体装置
WO2013035841A1 (ja) Ga2O3系HEMT
JP5344873B2 (ja) 炭化珪素半導体装置の製造方法
JP6216978B2 (ja) Ga2O3系半導体素子
JP2013056804A (ja) β−Ga2O3系単結晶膜の製造方法及び結晶積層構造体
Sasaki et al. Ga 2 O 3 semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160712

R150 Certificate of patent or registration of utility model

Ref document number: 5975466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250