CN106847881B - 金属氧化物半导体场效应晶体管及其制作方法 - Google Patents

金属氧化物半导体场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN106847881B
CN106847881B CN201710050683.5A CN201710050683A CN106847881B CN 106847881 B CN106847881 B CN 106847881B CN 201710050683 A CN201710050683 A CN 201710050683A CN 106847881 B CN106847881 B CN 106847881B
Authority
CN
China
Prior art keywords
hydrogen ion
sample
ion injection
region
injection region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710050683.5A
Other languages
English (en)
Other versions
CN106847881A (zh
Inventor
冯倩
谢文林
韩根全
方立伟
李翔
邢翔宇
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710050683.5A priority Critical patent/CN106847881B/zh
Publication of CN106847881A publication Critical patent/CN106847881A/zh
Application granted granted Critical
Publication of CN106847881B publication Critical patent/CN106847881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种金属氧化物场效应晶体管的器件结构及制作方法,其自下而上包括衬底(1)、Ga2O3外延层(2)和低掺杂n型Ga2O3薄膜(3),薄膜上设有高掺杂n型离子注入区(4)和绝缘栅介质(7),离子注入区上设有源电极(5)和漏电极(6),绝缘栅介质上设有栅电极(8),Ga2O3外延层上设有多个氢离子注入区(9),这些氢离子注入区位于栅电极与漏电极之间的外延层中,且随着氢离子注入区与栅电极的距离增加,这些氢离子注入区的宽度随之减小,它们之间的间距随之增大。本发明通过氢离子对电子的吸引调节电场,提高了器件击穿电压,可用于作为功率器件和高压开关器件。

Description

金属氧化物半导体场效应晶体管及其制作方法
技术领域
本发明属于半导体器件技术领域,特别涉及一种金属氧化物半导体场效应晶体管,可用于制作功率器件和高压开关器件。
背景技术
金属氧化物半导体场效应管采用金属氧化物半导体结构制作,以其半导体材料不同而分为不同类型的金属氧化物半导体场效应管。Ga2O3是一种宽禁带半导体,它最稳定的结构是β型Ga2O3,属于单斜晶体,禁带宽度约为4.8eV~4.9eV。根据其他宽禁带半导体材料的击穿电场强度与其禁带宽度的关系,预计β-Ga2O3材料的击穿电场可以达到8MV/cm,是SiC和GaN材料的2倍以上。Ga2O3材料的巴利伽优值为SiC和GaN材料的4倍,这意味着采用Ga2O3材料制作的功率器件的性能高于采用SiC和GaN材料制作的功率器件。因此Ga2O3是一种性能优异的适于功率器件和高压开关器件制备的宽禁带半导体材料。
为了提高Ga2O3金属氧化物半导体场效应晶体管MOSFET功率器件的性能,就必须提高器件在耗尽状态下的击穿电压,而Ga2O3金属氧化物半导体场效应晶体管MOSFET器件的击穿主要发生在栅靠漏端,因此要提高器件的击穿电压,必须使栅漏区域的电场重新分布,尤其是降低栅靠漏端的电场。
目前所使用的金属氧化物半导体场效应晶体管MOSFET的制作方法中并没有引入重新分布栅漏区域电场的结构,所以器件内部电场分布并不均匀,在栅靠漏端容易发生击穿,进而限制了现有结构的击穿场强,故无法满足当前对于高压器件的需求。
发明内容
本发明的目的在于针对上述现有技术的不足,提出一种金属氧化物半导体场效应晶体管及其制作方法,以调节栅漏区域电场,降低漏端的电场,提高器件的击穿电压,满足高压器件的需求。
为实现上述目的,本发明的金属氧化物半导体场效应晶体管,自下而上包括衬底、Ga2O3外延层和低掺杂n型Ga2O3薄膜,薄膜上设有高掺杂n型离子注入区和绝缘栅介质层,高掺杂n型离子注入区上分别设有源电极和漏电极,在绝缘栅介质层上设有栅电极,其特征在于:
外延层中设有多个氢离子注入区,其位于栅电极与漏电极之间的低掺杂n型Ga2O3薄膜下部;
所述的多个氢离子注入区,其深度为20nm~50nm,注入浓度大于5×1018cm-3,宽度随着氢离子注入区与栅电极之间的间距增大而减小,相邻两个氢离子注入区之间的间距随着氢离子注入区与栅电极之间的间距增大而增大。
所述多个氢离子注入区的宽度随着氢离子注入区与栅电极之间的间距增大而减小,是指将与栅电极最近的氢离子注入区作为第一氢离子注入区,将以最靠近源电极的氢离子注入区作为最后一个氢离子注入区;第一氢离子注入区位于栅电极靠近漏电极的正下方,宽度为3μm;最后一个氢离子注入区距离漏电极的距离大于1μm,宽度为2μm;第一氢离子注入区之后的多个氢离子注入区,其宽度由栅电极向漏电极依次减小,直到最后一个氢离子注入区的宽度为2μm。
所述多个氢离子注入区的相邻两个氢离子注入区之间的间距随着氢离子注入区与栅电极之间的间距增大而增大,是指第一离子注入区与第二个氢离子注入区之间的间距为0.3μm~0.5μm,第二个离子注入区与第三个氢离子注入区与之间的间距为0.8μm~1.5μm,以后的间距依次比前一个间距增加0.5μm~1.0μm,以此类推,直到最后一个氢离子注入区与漏电极的距离大于1μm。
为实现上述目的,本发明制作金属氧化物半导体场效应晶体管的方法,包括如下步骤:
1)将已在衬底上外延生长有Ga2O3的样品用流动的去离子水清洗后,放入HF:H2O=1:1的溶液中腐蚀30s~60s,再用流动的去离子水清洗并用高纯氮气吹干;
2)将清洗后的样品放入PECVD设备中淀积厚度为50nm的SiO2掩膜;
3)对完成SiO2掩膜淀积的样品进行光刻,形成离子注入区,并进行硅离子注入;
4)将完成硅离子注入的样品放入等离子体反应室中,通入流量为200sccm的氧气,设置反应室压力为30Pa~40Pa,射频功率为300W,对样品进行10min的刻蚀,以去除样品表面的光刻胶掩膜,再将样品在氮气气氛中进行1000℃的热退火30min,以对注入的硅离子进行激活;
5)对完成硅离子激活的样品进行光刻,形成氢离子注入区,并进行氢离子注入;
6)将完成氢离子注入的样品放入等离子体反应室中,通入流量为200sccm的氧气,设置反应室压力为30Pa~40Pa,射频功率为300W,对样品进行10min的刻蚀,以去除样品表面的光刻胶掩膜,再将样品在氮气气氛中进行400℃的热退火5min,消除注入对材料的损伤;
7)将去除过表面掩膜的样品放入BOE溶液中,腐蚀5min,去除表面的SiO2掩膜;
8)对腐蚀后的样品进行光刻,形成源电极和漏电极区域,再放入电子束蒸发台中蒸金属Ti/Au,并依次进行金属剥离,并在氮气气氛中进行550℃的快速热退火60s,形成欧姆接触电极;
9)对形成欧姆接触电极的样品进行清洗,再放入原子层淀积设备中在温度为300℃、压力为2000Pa、H2O和TMAl的流量均为150sccm的工艺条件下,淀积厚度为20nm~30nm的Al2O3绝缘栅介质;
10)对完成绝缘栅介质淀积的样品进行光刻,形成栅电极区域,再放入电子束蒸发台中蒸金属Ni/Au,并进行金属剥离,形成栅电极;
11)对完成栅电极制作的样品进行光刻,形成源电极和漏电极腐蚀区域,再放入BOE溶液中,腐蚀30s,去除源漏电极区域的Al2O3,完成整个器件的制作。
本发明由于在Ga2O3外延层中引入宽度依次减小、间距依次增大的氢离子注入区,当场效应晶体管处于截止状态而栅漏处于反偏状态时,氢离子对栅漏电极间电子的产生吸引,就可减弱电场在栅靠漏边缘的集聚,使得器件内部的电场大致相等,实现对电场的调制作用,提高了器件的反向击穿电压。
附图说明
图1是本发明器件的剖面结构示意图;
图2是本发明制作器件的工艺流程示意图。
具体实施方式
以下结合附图对本发明进行更充分地描述。本发明可通过许多不同的形式来实施,所给的实施例不应该解释为局限于在此阐述的实施例。相反,提供这些实施例使得本公开将是彻底和完全的,并将本发明的范围充分地传达给本领域技术人员。
参照图1,本发明的器件包括衬底1、Ga2O3外延层2、低掺杂n型Ga2O3薄膜3、离子注入区4、源电极5、漏电极6、绝缘栅介质7、栅电极8和多个氢离子注入区9,其中:
衬底1的材料采用蓝宝石或MgO或MgAl2O4或Ga2O3
Ga2O3外延层2的电子浓度为1014cm-3~1016cm-3,厚度大于1μm,其位于衬底1之上;
低掺杂n型Ga2O3薄膜3的载流子浓度为1017cm-3~1018cm-3,厚度大于100nm,其位于Ga2O3外延层2上;
n型离子注入区4注入的元素分别为Si、Ge或Sn,注入浓度大于2×1019cm-3,其位于低掺杂n型Ga2O3薄膜3上;
绝缘栅介质7包括Si3N4、Al2O3、HfO2和HfSiO中的一种或多种,其厚度为20nm~30nm,其位于低掺杂n型Ga2O3薄膜3之上;
源电极5和漏电极6位于n型离子注入区4的两端,厚度为120nm~250nm,所蒸金属为Ti/Au;
栅电极8位于绝缘栅介质7上,厚度为120nm~250nm,所蒸金属为Ni/Au;
所述多个氢离子注入区9分布在Ga2O3外延层2上,且位于栅电极与漏电极之间的低掺杂n型Ga2O3薄膜下部;每个注入区的深度为20nm~50nm,注入氢离子浓度大于5×1018cm-3,宽度随着氢离子注入区与栅电极之间的间距增大而减小,相邻两个氢离子注入区之间的间距随着氢离子注入区与栅电极之间的间距增大而增大。
所述宽度随着氢离子注入区与栅电极之间的间距增大而减小,是指将与栅电极最近的氢离子注入区作为第一氢离子注入区,将以最靠近源电极的氢离子注入区作为最后一个氢离子注入区;第一氢离子注入区位于栅电极靠近漏电极的正下方,宽度为3μm;最后一个氢离子注入区距离漏电极的距离大于1μm,宽度为2μm;第一氢离子注入区之后的多个氢离子注入区,其宽度由栅电极向漏电极依次减小,直到最后一个氢离子注入区的宽度为2μm。例如,假设有五个氢离子注入区,则其宽度分别为3.0μm、2.75μm、2.5μm、2.25μm和2.0μm。
所述相邻两个氢离子注入区之间的间距随着氢离子注入区与栅电极之间的间距增大而增大,是指第一离子注入区与第二个氢离子注入区之间的间距为0.3μm~0.5μm,第二个离子注入区与第三个氢离子注入区与之间的间距为0.8μm~1.5μm,以后的间距依次比前一个间距增加0.5μm~1.0μm,以此类推,直到最后一个氢离子注入区与漏电极的距离大于1μm。例如,如果有五个离子注入区,则它们之间的间距分别为:0.5μm、1.0μm、1.5μm、2.0μm。
参照图2,本发明制作金属氧化物半导体场效应晶体管的方法,给出如下三种实施例:
实例1,制作衬底为Ga2O3,注入Si离子,绝缘栅介质为Al2O3的金属氧化物半导体场效应晶体管。
步骤1:清洗样品,如图2中的(a)所示。
1a)先对已在衬底上外延生长有Ga2O3的样品进行有机清洗,再用流动的去离子水清洗后,放入HF:H2O=1:1的溶液中进行腐蚀60s;
1b)将腐蚀后的样品再用流动的去离子水清洗,并用高纯氮气吹干。
步骤2:淀积SiO2掩膜,如图2中的(b)所示。
将清洗好的样品放入PECVD设备中,设置反应室压力为2Pa,射频功率为40W,同时通入流量为40sccm的SiH4和流量为10sccm的N2O,在n型Ga2O3薄膜上淀积厚度为50nm的SiO2掩膜。
步骤3:制作离子注入区,如图2中的(c)所示。
3a)对完成SiO2掩膜淀积的样品进行光刻,形成离子注入区;
3b)将光刻后的样品放入离子注入反应室中进行两次硅离子注入,第一次注入能量为60keV,注入剂量为3.2×1014cm-3;第二次注入能量为30keV,注入剂量为9.3×1013cm-3
步骤4:去胶退火激活,如图2中的(d)所示。
4a)将完成硅离子注入激活的样品放入等离子体反应室中,设置反应室压力为40Pa,射频功率为300W,通入流量为200sccm的氧气,刻蚀10min,以去除样品表面的光刻胶;
4b)将硅离子注入后的样品放入退火炉中,在氮气气氛中进行1000℃的热退火30min以对注入的硅离子进行激活。
步骤5:制作氢离子注入区,如图2中的(e)所示。
5a)对完成硅离子注入的样品进行光刻,形成氢离子注入区;
5b)将光刻后的样品放入离子注入反应室中进行氢离子注入,注入能量为150keV,注入剂量为5×1014cm-2
步骤6:去胶退火消除损伤,如图2中的(f)所示。
6a)将完成光刻的样品放入等离子体反应室中,设置反应室压力为40Pa,射频功率为300W,通入流量为200sccm的氧气,刻蚀10min,以去除样品表面的光刻胶。
6b)将完成去除光刻胶后的样品放入退火炉中,在氮气气氛中进行400℃的热退火50min以消除注入对材料的损伤。
步骤7:去除SiO2掩膜,如图2中的(g)所示。
将完成去除光刻胶后的样品放入BOE溶液中,腐蚀5min,去除表面的SiO2掩膜。
步骤8:制作源漏电电极,如图2中的(h)所示。
对腐蚀后的样品进行光刻,形成源电极和漏电极区域,再将其放入电子束蒸发台中蒸发金属Ti/Au,并进行剥离,其中金属Ti的厚度为50nm,金属Au的厚度为200nm,最后在氮气环境中进行温度为550℃的60s快速热退火,形成欧姆接触电极。
步骤9:淀积绝缘栅介质,如图2中的(i)所示。
将形成源漏电极的样品进行清洗后,放入原子层淀积设备中,设定温度为300℃,压力为2000Pa,H2O和TMAl的流量均为150sccm,在整个样品上再淀积30nm厚的Al2O3绝缘栅介质。
步骤10:制作栅电极,如图2中的(j)所示。
对完成Al2O3绝缘栅介质淀积的样品进行光刻,形成栅电极区域,再放入电子束蒸发台中蒸金属Ni/Au,其中金属Ni的厚度为50nm,金属Au的厚度为200nm,并进行金属剥离,形成栅电极;
步骤11:腐蚀源漏电极区域的绝缘栅介质,如图2中的(k)所示。
对完成金属剥离的样品进行光刻,形成源电极和漏电极腐蚀区域,再放入BOE溶液中,腐蚀30s,去除源漏电极区域的Al2O3,完成整个器件的制作。
实例2,制作衬底为蓝宝石,注入Sn离子,绝缘栅介质为HfO2的金属氧化物半导体场效应晶体管。
步骤一:清洗样品,如图2中的(a)所示。
本步骤与实例1的步骤1相同。
步骤二:淀积SiO2掩膜,如图2(b)所示。
本步骤与实例1的步骤2相同。
步骤三:制作离子注入区,如图2中的(c)所示。
3.1)对完成SiO2掩膜淀积的样品进行光刻,形成离子注入区;
3.2)将光刻后的样品放入离子注入反应室中进行两次Sn离子注入,第一次注入能量为60keV,注入剂量为3.2×1014cm-3;第二次注入能量为30keV,注入剂量为9.3×1013cm-3
步骤四:去胶退火激活,如图2中的(d)所示。
本步骤与实例1的步骤4相同。
步骤五:制作氢离子注入区,如图2(e)所示。
本步骤与实例1的步骤5相同。
步骤六:去胶退火消除损伤,如图2中的(f)所示。
本步骤与实例1的步骤6相同。
步骤七:去除SiO2掩膜,如图2中的(g)所示。
本步骤与实例1的步骤7相同。
步骤八:制作源漏电电极,如图2中的(h)所示。
对腐蚀后的样品进行光刻,形成源电极和漏电极区域,再将其放入电子束蒸发台中蒸发金属Ti/Au,并进行剥离,其中金属Ti的厚度为20nm,金属Au的厚度为100nm,最后在氮气环境中进行温度为550℃的60s快速热退火,形成欧姆接触电极。
步骤九:淀积绝缘栅介质,如图2中的(i)所示。
将形成源漏电极的样品进行清洗后,放入原子层淀积设备中,在生长温度为300℃,压力为2000Pa,H2O和TMAl的流量均为150sccm的工艺条件下,再淀积20nm厚的HfO2绝缘栅介质。
步骤十:制作栅电极,如图2中的(j)所示。
对完成HfO2绝缘栅介质淀积的样品进行光刻,形成栅电极区域,再放入电子束蒸发台中蒸金属Ni/Au,其中金属Ni的厚度为20nm,金属Au的厚度为100nm,并进行金属剥离,形成栅电极;
步骤十一:腐蚀源漏电极区域的绝缘栅介质,如图2中的(k)所示。
本步骤与实例1的步骤11相同。
实例3,制作衬底为MgAl2O4,注入Ge离子,绝缘栅介质为Si3N4的金属氧化物半导体场效应晶体管。
步骤A:清洗样品,如图2中的(a)所示。
本步骤与实例1的步骤1相同。
步骤B:淀积SiO2掩膜,如图2中的(b)所示。
本步骤与实例1的步骤2相同。
步骤C:制作离子注入区:即先对完成SiO2掩膜淀积的样品进行光刻,形成离子注入区;再将光刻后的样品放入离子注入反应室中进行两次Ge离子注入,第一次注入能量为60keV,注入剂量为3.2×1014cm-3;第二次注入能量为30keV,注入剂量为9.3×1013cm-3;如图2(c)所示。
步骤D:去胶退火激活,如图2中的(d)所示。
本步骤与实例1的步骤4相同。
步骤E:制作氢离子注入区,如图2中的(e)所示。
本步骤与实例1的步骤5相同。
步骤F:去胶退火消除损伤,如图2中的(f)所示。
本步骤与实例1的步骤6相同。
步骤G:去除SiO2掩膜,如图2中的(g)所示。
本步骤与实例1的步骤7相同。
步骤H:制作源漏电电极,即先对腐蚀后的样品进行光刻,形成源电极和漏电极区域,再将其放入电子束蒸发台中蒸发金属Ti/Au,并进行剥离,其中金属Ti的厚度为30nm,金属Au的厚度为150nm,最后在氮气环境中进行温度为550℃的60s快速热退火,形成欧姆接触电极,如图2中的(h)所示。
步骤I:淀积绝缘栅介质,即先将形成源漏电极的样品进行清洗后,再放入原子层淀积设备中,在生长温度为300℃,压力为2000Pa,H2O和TMAl的流量均为150sccm的工艺条件下,淀积30nm厚的Si3N4绝缘栅介质,如图2中的(i)所示。
步骤J:制作栅电极,即先对完成Si3N4绝缘栅介质淀积的样品进行光刻,形成栅电极区域,再放入电子束蒸发台中蒸金属Ni/Au,其中金属Ni的厚度为30nm,金属Au的厚度为150nm,并进行金属剥离,形成栅电极,如图2中的(j)所示。
步骤K:腐蚀源漏电极区域的绝缘栅介质,如图2中的(k)所示。
本步骤与实例1的步骤11相同。

Claims (10)

1.一种金属氧化物半导体场效应晶体管的器件结构,自下而上包括衬底(1)、Ga2O3外延层(2)和低掺杂n型Ga2O3薄膜(3),该低掺杂n型Ga2O3薄膜(3)薄膜上设有高掺杂n型离子注入区(4)和绝缘栅介质(7),离子注入区上设有源电极(5)和漏电极(6),绝缘栅介质层上设有栅电极(8),其特征在于:
外延层中设有多个氢离子注入区(9),其位于栅电极与漏电极之间的低掺杂n型Ga2O3薄膜下部;
所述的多个氢离子注入区,其深度为20nm~50nm,注入浓度大于5×1018cm-3,宽度随着氢离子注入区与栅电极之间的间距增大而减小,相邻两个氢离子注入区之间的间距随着氢离子注入区与栅电极之间的间距增大而增大。
2.根据权利要求书1所述的一种金属氧化物半导体场效应晶体管的器件结构,其特征在于:多个氢离子注入区(9)的宽度随着氢离子注入区与栅电极之间的间距增大而减小,是指将与栅电极最近的氢离子注入区作为第一氢离子注入区,将以最靠近漏电极的氢离子注入区作为最后一个氢离子注入区;第一氢离子注入区位于栅电极靠近漏电极一端的正下方,宽度为3μm;最后一个氢离子注入区距离漏电极的距离大于1μm,宽度为2μm;第一氢离子注入区之后的多个氢离子注入区,其宽度由栅电极向漏电极依次减小,直到最后一个氢离子注入区的宽度为2μm。
3.根据权利要求书1所述的一种金属氧化物半导体场效应晶体管的器件结构,其特征在于:多个氢离子注入区(9)的相邻两个氢离子注入区之间的间距随着氢离子注入区与栅电极之间的间距增大而增大,是指第一氢离子注入区与第二氢离子注入区之间的间距为0.3μm~0.5μm,第二个离子注入区与第三个氢离子注入区与之间的间距为0.8μm~1.5μm,以后的间距依次比前一个间距增加0.5μm~1.0μm,以此类推,直到最后一个氢离子注入区与漏电极的距离大于1μm。
4.根据权利要求书1所述的一种金属氧化物半导体场效应晶体管的器件结构,其特征在于:衬底(1)的材料采用蓝宝石或MgO或MgAl2O4或Ga2O3;Ga2O3外延层(2)的电子浓度为1014cm-3~1016cm-3,厚度大于1μm;
低掺杂n型Ga2O3薄膜(3)的载流子浓度1017cm-3~1018cm-3,厚度大于100nm;
n型离子注入区(4)注入的元素分别为Si、Ge或Sn,注入浓度大于2×1019cm-3
5.根据权利要求书1所述的一种金属氧化物半导体场效应晶体管的器件结构,其特征在于:绝缘栅介质(7)包括Si3N4、Al2O3、HfO2和HfSiO中的一种或多种,其厚度为20nm~30nm。
6.一种金属氧化物半导体场效应晶体管的制作方法,其特征在于,包括如下步骤:
1)将已在衬底上外延生长有Ga2O3的样品用流动的去离子水清洗后,放入HF:H2O=1:1的溶液中腐蚀30s~60s,再用流动的去离子水清洗并用高纯氮气吹干;将清洗后的样品放入PECVD设备中淀积厚度为50nm的SiO2掩膜;
2)对完成SiO2掩膜淀积的样品进行光刻,形成离子注入区,并进行硅离子注入;
3)将完成硅离子注入的样品放入等离子体反应室中,通入流量为200sccm的氧气,设置反应室压力为30Pa~40Pa,射频功率为300W,对样品进行10min的刻蚀,以去除样品表面的光刻胶掩膜,再将样品在氮气气氛中进行1000℃的热退火30min,以对注入的硅离子进行激活;
4)对完成硅离子激活的样品进行光刻,形成氢离子注入区,并进行氢离子注入;
5)将完成氢离子注入的样品放入等离子体反应室中,通入流量为200sccm的氧气,设置反应室压力为30Pa~40Pa,射频功率为300W,对样品进行10min的刻蚀,以去除样品表面的光刻胶掩膜,再将样品在氮气气氛中进行400℃的热退火5min,消除注入对材料的损伤;
7)将去除过表面光刻胶掩膜的样品放入BOE溶液中,腐蚀5min,去除表面的SiO2掩膜;
8)对腐蚀后的样品进行光刻,形成源电极和漏电极区域,再放入电子束蒸发台中蒸金属Ti/Au,并依次进行金属剥离,然后在氮气气氛中进行550℃的快速热退火60s,形成欧姆接触电极;
9)对形成欧姆接触电极的样品进行清洗,再放入原子层淀积设备中在温度为300℃、压力为2000Pa、H2O和TMAl的流量均为150sccm的工艺条件下,淀积厚度为5nm~20nm的Al2O3绝缘栅介质;
10)对完成绝缘栅介质淀积的样品进行光刻,形成栅电极区域,再放入电子束蒸发台中蒸金属Ni/Au,并进行金属剥离,形成栅电极;
11)对完成栅电极制作的样品进行光刻,形成源电极和漏电极腐蚀区域,再放入BOE溶液中,腐蚀30s,去除源漏电极区域的Al2O3,完成整个器件的制作。
7.根据权利要求书6所述的方法,其中步骤2)中淀积SiO2掩膜的工艺条件如下SiH4的流量为40sccm,N2O的流量为10sccm,反应室内压力为1Pa~2Pa,射频功率为40W。
8.根据权利要求书6所述的方法,其中步骤3)中的Si离子注入采用两次注入,第一次注入能量和注入剂量分别为:60keV和3.2×1014cm-2;第二次注入能量和注入剂量分别为:30keV和9.3×1013cm-2
9.根据权利要求书6所述的方法,其中步骤5)中的H离子注入,其注入能量为150keV,注入剂量为5×1014cm-2
10.根据权利要求书6所述的方法,其中步骤8)中蒸的金属总厚度为120nm~250nm,其中Ti厚度为20nm~50nm,金属Au的厚度为100nm~200nm。
CN201710050683.5A 2017-01-23 2017-01-23 金属氧化物半导体场效应晶体管及其制作方法 Active CN106847881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710050683.5A CN106847881B (zh) 2017-01-23 2017-01-23 金属氧化物半导体场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710050683.5A CN106847881B (zh) 2017-01-23 2017-01-23 金属氧化物半导体场效应晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN106847881A CN106847881A (zh) 2017-06-13
CN106847881B true CN106847881B (zh) 2019-08-13

Family

ID=59121098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710050683.5A Active CN106847881B (zh) 2017-01-23 2017-01-23 金属氧化物半导体场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN106847881B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047925B (zh) * 2019-05-07 2022-02-01 西安邮电大学 一种半导体开关器件
CN110223920B (zh) * 2019-06-20 2021-05-18 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管及其制备方法
CN110690291A (zh) * 2019-09-30 2020-01-14 西安电子科技大学 增强型的Ga2O3金属氧化物半导体场效应晶体管及制作方法
CN111584359A (zh) * 2020-05-09 2020-08-25 中国科学院上海技术物理研究所 一种基于ALD沉积Al2O3作掩膜的超声湿法刻蚀方法
CN112133757B (zh) * 2020-10-07 2022-03-04 西安电子科技大学 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法
CN113921613B (zh) * 2021-10-09 2023-06-30 西安电子科技大学 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法
CN113921617B (zh) * 2021-10-09 2023-03-17 西安电子科技大学 一种Ga2O3金属氧化物半导体场效应管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349394A (en) * 1979-12-06 1982-09-14 Siemens Corporation Method of making a zener diode utilizing gas-phase epitaxial deposition
CN103781948A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 晶体层叠结构体及其制造方法
CN104201212A (zh) * 2014-04-21 2014-12-10 西安电子科技大学 具有块状沟槽和埋层的浮动结碳化硅sbd器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6873926B2 (ja) * 2015-06-09 2021-05-19 アーベーベー・シュバイツ・アーゲーABB Schweiz AG 炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349394A (en) * 1979-12-06 1982-09-14 Siemens Corporation Method of making a zener diode utilizing gas-phase epitaxial deposition
CN103781948A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 晶体层叠结构体及其制造方法
CN104201212A (zh) * 2014-04-21 2014-12-10 西安电子科技大学 具有块状沟槽和埋层的浮动结碳化硅sbd器件

Also Published As

Publication number Publication date
CN106847881A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106847881B (zh) 金属氧化物半导体场效应晶体管及其制作方法
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN102938413B (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN105870013A (zh) 通过p型钝化实现增强型HEMT的方法及增强型HEMT
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
CN106898644B (zh) 高击穿电压场效应晶体管及其制作方法
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN101789446A (zh) 一种双异质结mos-hemt器件
CN104037221B (zh) 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN105514157A (zh) 一种GaN基双异质结HEMT器件及其制作方法
CN110164976A (zh) 应变型氧化镓mosfet器件结构及制备方法
CN107240549B (zh) 一种GaN HEMT器件的制作方法
CN104064595B (zh) 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN111785776A (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN208819832U (zh) p型栅增强型HEMT器件
CN104037217B (zh) 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法
CN104037215B (zh) 一种基于聚合物的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN104716189A (zh) 一种具有界面钝化层的锑化镓基半导体器件及其制备方法
CN104037222A (zh) 一种基于有机聚合物极化效应的高压槽栅AlGaN/GaN HEMT器件结构及制作方法
CN104037220B (zh) 一种基于偶极子层浮栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN103779411B (zh) 基于超结槽栅的高压器件及其制作方法
CN104037216B (zh) 一种基于偶极层的高压AlGaN/GaN MISHEMT器件结构及其制作方法
CN103779410B (zh) 基于超结漏场板的槽栅高压器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant