CN113921617B - 一种Ga2O3金属氧化物半导体场效应管及制备方法 - Google Patents

一种Ga2O3金属氧化物半导体场效应管及制备方法 Download PDF

Info

Publication number
CN113921617B
CN113921617B CN202111179484.7A CN202111179484A CN113921617B CN 113921617 B CN113921617 B CN 113921617B CN 202111179484 A CN202111179484 A CN 202111179484A CN 113921617 B CN113921617 B CN 113921617B
Authority
CN
China
Prior art keywords
layer
charge storage
metal
dielectric layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111179484.7A
Other languages
English (en)
Other versions
CN113921617A (zh
Inventor
冯倩
王正兴
蔡云匆
田旭升
张春福
周弘
张进成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202111179484.7A priority Critical patent/CN113921617B/zh
Publication of CN113921617A publication Critical patent/CN113921617A/zh
Application granted granted Critical
Publication of CN113921617B publication Critical patent/CN113921617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种Ga2O3金属氧化物半导体场效应管及制备方法，主要解决现有MOSFET器件阈值电压低、击穿电压小及工艺复杂、制作难度大的问题。其自下而上包括衬底、缓冲层、外延层以及栅介质层，外延层上方的左右两侧分别为源、漏电极，绝缘栅介质层上方为栅电极。所述栅介质采用高k介质层与电荷存储层交替堆叠的结构，且电荷存储层的长度按照自下而上的顺序从靠近源极一侧到靠近漏极一侧逐渐减小。本发明通过采用上述栅介质层结构，使栅介质层电子在不同程度上耗尽沟道电子，不仅提高了阈值电压，而且能有效平滑沟道电场分布、抑制沟道尖峰电场强度，进一步提高器件击穿电压，且降低制作成本和难度，可用于功率器件和高压开关器件。

Description

一种Ga2O3金属氧化物半导体场效应管及制备方法
技术领域
本发明属于微电子技术领域，特别涉及一种Ga2O3的半导体器件，可用于功率器件和高压开关器件。
背景技术
近些年来，在硅基材料制备的器件性能已经难以满足目前的大功率器件需求的背景下，以Ga2O3为代表的第三代宽禁带半导体已然成为大功率器件的重要发展领域，受到了广泛的关注。Ga2O3作为一种宽禁带半导体材料，它有五种同分异构体，其中单斜晶体β型Ga2O3稳定性最好，且β-Ga2O3相较于另外两种性能优良的宽禁带半导体碳化硅和氮化镓材料更好，其禁带宽度约为4.8eV-4.9eV，理论击穿电场可以达到8MV/cm，是碳化硅和氮化镓材料二倍，巴利加优值为3444，约为碳化硅的八倍、氮化镓的四倍。这表明β-Ga2O3功率器件与碳化硅和氮化镓器件中在相同的耐压情况下，导通电阻更低，功耗更小，性能更优越。因此β-Ga2O3是一种性能更为优越的大功率开关器件制备材料。
目前制备的Ga2O3金属氧化物半导体场效应管，不仅由于p型掺杂的缺乏而导致增强型Ga2O3 MOSFET难以实现以及β-Ga2O3自身材料特性而导致的导热率低，而且击穿电压小，不利于制备高压和大功率器件。为此，研究者们采用了各种方法去解决这个问题，从通过采用栅极场板的结构，制备出了击穿电压达750V的Ga2O3 MOSFET器件到采用栅源复合场板结构，在器件特征导通电阻几乎不变的情况下，将器件击穿电压提高至2430V；再到采用聚合物钝化液隔绝器件的方法，使Ga2O3器件的击穿特性有了巨大的提升，其击穿电压达到了8000V。但是，其工艺难度和制造成本较高，在实际应用上有难度，且相对于Ga2O3材料特性其击穿电压还远低于预期的击穿电压值。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种Ga2O3金属氧化物半导体场效应管及制备方法，通过高k介质层和电荷存储层交替堆叠的栅介质结构进一步提高器件的击穿电压，并有效降低工艺难度和制造成本。
为实现上述目的，本发明的一种Ga2O3金属氧化物半导体场效应管，自下而上包括衬底、缓冲层、外延层以及栅介质层，外延层上方的栅介质层的左右两侧分别是源电极和漏电极，栅介质层上方是栅电极，其特征在于：
所述栅介质层，采用高k介质层与电荷存储层交替堆叠的结构，且电荷存储层的长度按照自下而上的顺序从靠近源极一侧到靠近漏极一侧逐渐减小。
进一步，组成栅介质层的高k介质层材料包括Si2O3、Al2O3、HfO2和ZrO2，每层高k 介质层的厚度为10-50nm，且最上层的高k介质层最厚，其他高k介质层厚度相同。
进一步，组成栅介质层的电荷存储层材料包括Ni、Au、Pt、HfO2和AlN，其厚度为 1-10nm，其长度为100nm-10μm。
进一步，所述栅电极的长度为100nm-10μm。
进一步，n型β-Ga2O3外延层的电子浓度为1016cm-3-1018cm-3，厚度为50nm-1μm。
进一步，所述衬底采用Fe掺杂的β-Ga2O3半绝缘衬底或Mg掺杂的β-Ga2O3半绝缘衬底。
为实现上述目的，本发明制备Ga2O3金属氧化物半导体场效应管的方法，其特征在于，包括如下:
1)对生长了UIDβ-Ga2O3层的半绝缘衬底进行标准清洗，将完成标准清洗的样品放入 MBE设备中，用分子束外延的方法生长50nm-1μm厚的β-Ga2O3外延层；
2)在n型β-Ga2O3外延层上依次进行清洗、光刻、RIE刻蚀和光刻胶去除，形成间隔相等的多个隔离小块；
3)在每个隔离小块上光刻出源漏区，再放入离子注入机中在光刻出的源漏区进行深度为50-200nm的高掺杂n型离子注入，形成电子浓度为1018-1020cm-3的源漏区域，并进行清洗、退火；
4)在完成3)之后的样品上先光刻出源漏金属沉积区，将其放入电子束蒸发台中，再在样品表面依次蒸发金属厚度为20-80nm的Ti和厚度为100-200nm的Au，形成源电极和漏电极；
5)将完成金属沉积的样品使用丙酮剥离进行金属剥离，再在400-500℃的氮气氛围下退火30s-600s；
6)对完成5)的样品进行栅介质层沉积：
6a)在完成5)的样品上先用原子层沉积ALD进行10-50nm厚的高k介质沉积，然后在高k介质层上进行电荷存储层沉积区光刻，再进行1-10nm厚、100nm-10μm长的电荷存储层沉积；
6b)重复步骤6a)，重复次数根据需要沉积的电荷存储层的层数确定，每次沉积的电荷存储层从靠近源极一侧到靠近漏极一侧的长度逐渐减小，即当前沉积的电荷存储层长度要比前一次的短50％；
6c)完成最后一层电荷存储层沉积后，进行最上层的高k介质层沉积，该层厚度比其他高k介质层厚；
7)对完成栅介质沉积的样品先进行栅极光刻，并依次进行厚度为20-80nm的Ni和厚度为100-200nm的Au的金属蒸发，再对完成金属蒸发的样品进行金属剥离，形成栅极，完成器件制作。
本明与现有技术相比具有如下优点：
1、本发明由于在结构上只对栅介质层做了改进，因此工艺难度和制造成本均不高。
2、本发明由于采用高k介质层/电荷存储层交替堆叠的结构作为栅介质层，使得栅介质层能够存储电荷，从而通过存储电荷耗尽外延层电子，可以起到提高阈值电压的作用。
3、本发明由于采用高k介质层/电荷存储层交替堆叠的结构作为栅介质层，且电荷存储层的长度按照自下而上的顺序从靠近源极一侧到靠近漏极一侧逐渐减小，使得栅介质层中存储的电子对沟道的耗尽程度从靠近源极到靠近漏极逐渐减小，因此能有效平滑沟道电场分布、抑制沟道尖峰电场强度，进而大幅改善器件的击穿电压。
附图说明
图1是本发明器件的剖面结构示意图；
图2是本发明制作图1器件的工艺流程示意图。
具体实施方式
以下结合附图对本发明的实施例进行详细描述。
参照图1，本发明器件自下而上包括衬底1、缓冲层2、外延层3以及栅介质层4，外延层3上方的栅介质层4的左右两侧分别是源电极5和漏电极6，栅介质层上方是栅电极 7。其中，栅介质层4采用高k介质层与电荷存储层交替堆叠的结构，且电荷存储层的长度按照自下而上的顺序从靠近源极一侧到靠近漏极一侧逐渐减小；组成栅介质层4的高k 介质层材料包括Si2O3、Al2O3、HfO2和ZrO2，每层高k介质层的厚度为10-50nm，且最上层的高k介质层最厚，其他高k介质层厚度相同；组成栅介质层4的电荷存储层材料包括Ni、Au、Pt、HfO2和AlN，其厚度为1-10nm，其长度为100nm-10μm；栅电极7长度为 100nm-10μm；外延层3采用电子浓度为1016cm-3-1018cm-3的n型β-Ga2O3，厚度为 50nm-1μm；衬底1采用Fe掺杂的β-Ga2O3半绝缘衬底或Mg掺杂的β-Ga2O3半绝缘衬底。
参照图2，本发明制作Ga2O3 MOSFET器件的方法给出如下三种实施例。
实施例1，在Fe掺杂的β-Ga2O3半绝缘衬底上制作栅介质层为上下两层是高k介质层、中间是电荷存储层的Al2O3/Au/Al2O3三层结构，且电荷存储层长度为10μm的Ga2O3MOSFET器件。
步骤1，对Fe掺杂的β-Ga2O3半绝缘衬底进行标准清洗，如图2(a)。
将生长有UIDβ-Ga2O3缓冲层的Fe掺杂β-Ga2O3半绝缘衬底，先置于50ml的丙酮中在80W功率下超声清洗5min；
再依次使用50ml乙醇和去离子水在80W下超声1min，最后用高纯氮气吹干。
步骤2，在缓冲层上用分子束外延工艺生长n型β-Ga2O3外延层，如图2(b)。
将完成标准清洗的样品放入MBE设备中，在800℃的K室中加热蒸发纯度为99.9999％的Ga金属和纯度为99.99％的SnO2粉末以提供Ga元素和Sn元素，用5％的臭氧和95％氧气混合物作为O元素来源；
对得到的Ga原子束施加大小为2*10-4Pa的等效压强使其进入反应腔室内，向反应腔室内通入流速为5sccm的O3和O2混合气体，并加热衬底使其温度为600℃，最终得到长有300nm厚的电子浓度为5*1017cm-3的n型β-Ga2O3外延层的样品。
步骤3，将外延层隔离成小块，如图2(c)。
将完成外延层生长的样品依次进行光刻和刻蚀，设等离子体刻蚀机的反应室压力为20mTorr,射频功率为200W，并同时通入流量为25sccm的BCl3和流量为5sccm的Ar2，得到刻蚀深度为500nm的样品；
对刻蚀后的样品进行光刻胶去除，形成间隔相等的多个隔离小块。
步骤4，对完成隔离的样品进行光刻和离子注入，如图2(d)。
在完成器件隔离的样品上光刻出源漏区，再将光刻后的样品放入离子注入机中进行离子注入，在光刻出的源漏区注入的离子类型为Si，注入能量为8KeV，注入剂量为 1×1015cm-2，注入角度为6°；
离子注入后，再在温度为900℃的氮气环境下退火30s，得到源漏区电子浓度为1018cm-3、掺杂深度为50nm的样品。
步骤5，对离子注入后的样品进行光刻和金属沉积，形成源漏电极，如图2(e)。
将完成离子注入的样品光刻出源漏金属沉积区，放入电子束蒸发台中，在源漏金属沉积区上依次蒸发金属Ti和Au，其中金属Ti厚度为20nm，金属Au厚度为100nm。
步骤6，对金属沉积后的样品进行金属剥离和退火，如图2(f)。
将形成源漏电极的样品先用50ml丙酮浸泡1小时去除顶层光刻胶以及附着在顶层光刻胶上的金属，再将样品置于剥离液中进行水浴加热去除底层光刻胶；然后依次使用50ml 乙醇和去离子水在80W下超声1min，最后用高纯氮气吹干，完成金属剥离，再在400℃、氮气氛围下退火1min。
步骤7，在退火后的样品上沉积栅介质层，如图2(g)。
首先，将完成退火的样品放入ALD设备中，选用TMA和H2O作为生长源，设置生长源温度均为20℃、反应腔室温度为300℃，生长出厚度为30nm的Al2O3，完成下层高k 介质沉积；
然后，在Al2O3介质层上进行电荷存储层沉积区光刻，再将光刻后的样品放入电子束蒸发台中，蒸镀1nm厚、10μm长的Au纳米层，完成电荷存储层的沉积；
最后，将完成下层高k介质层和中间电荷存储层沉积的样品放入ALD设备中，选用TMA和H2O作为生长源，设置生长源温度均为20℃、反应腔室温度为300℃，在电荷存储层上生长出厚度为50nm的Al2O3，完成上层高k介质沉积，形成Al2O3/Au/Al2O3三层结构的栅介质层。
步骤8，在完成栅介质沉积的样品上沉积栅电极，如图2(h)。
首先，对完成栅介质沉积的样品进行栅金属沉积区光刻；
再在栅极金属沉积区进行金属蒸发，其中，蒸发的金属依次为厚度为20nm的Ni和厚度为100nm的Au；
最后对完成金属蒸发的样品进行金属剥离，即先使用丙酮和剥离液剥离多余金属，再依次使用丙酮、乙醇和去离子水超声清洗，形成栅电极，完成器件制作。
实施例2，在Mg掺杂的β-Ga2O3半绝缘衬底上制作高k介质层与电荷存储层交替堆叠的五层结构的栅介质层Al2O3/Ni/Al2O3/Ni/Al2O3，且上、下层电荷存储层Ni长度分别为5μm和10μm的Ga2O3 MOSFET器件。
步骤一，对Mg掺杂的β-Ga2O3半绝缘衬底进行标准清洗，如图2(a)。
本步骤的具体实现与实施例1的步骤1相同。
步骤二，在缓冲层上利用分子束外延工艺生长n型β-Ga2O3外延层，如图2(b)。
2.1)将完成标准清洗的样品放入MBE设备中，在760℃的K室中加热蒸发纯度为99.9999％的Ga金属和纯度为99.99％的SnO2粉末以提供Ga元素和Sn元素，用5％的臭氧和95％氧气混合物作为O元素来源；
2.2)对得到的Ga原子束施加大小为2*10-4Pa的等效压强使其进入反应腔室内，向反应腔室内通入流速为5sccm的O3和O2混合气体，并加热衬底使其温度为700℃，最终得到长有350nm厚的电子浓度为5*1016cm-3的n型β-Ga2O3外延层的样品。
步骤三，将外延层隔离成小块，如图2(c)。
本步骤的具体实现与实施例1的步骤3相同。
步骤四，对完成隔离的样品进行光刻和离子注入，如图2(d)。
在完成器件隔离的样品上光刻出源漏区，再将光刻后的样品放入离子注入机中进行离子注入，在光刻出的源漏区注入的离子类型为Si，注入能量为10KeV，注入剂量为 3×1015cm-2，注入角度为6°；
离子注入后，再在温度为900℃的氮气环境下退火30s，得到源漏区电子浓度为5×1018、掺杂深度为75nm的样品。
步骤五，对离子注入后的样品进行光刻和金属沉积，形成源漏电极，如图2(e)。
在完成离子注入的样品上二次光刻出源漏金属沉积区，放入电子束蒸发台中，在源漏金属沉积区上依次蒸发厚度为30nm的Ti和厚度为150nm的Au。
步骤六，对金属沉积后的样品进行金属剥离和退火，如图2(f)。
6.1)将形成源漏电极的样品先用50ml丙酮浸泡1.5小时去除顶层光刻胶以及附着在顶层光刻胶上的金属，再将样品置于剥离液中进行水浴加热去除底层光刻胶；
6.2)依次使用50ml乙醇和去离子水在80W下超声1min，再用高纯氮气吹干，完成金属剥离，并在450℃、氮气氛围下退火1min。
步骤七，在退火后的样品上沉积栅介质层，如图2(g)。
7.1)将完成退火的样品放入ALD设备中，选用TMA和H2O作为生长源，设置生长源温度均为20℃、反应腔室温度为300℃，生长出厚度为20nm的Al2O3，完成第一层高k 介质沉积；
7.2)在第一层Al2O3介质层上进行电荷存储层沉积区光刻，再将光刻后的样品放入电子束蒸发台中，蒸镀2nm厚、10μm长的Ni纳米层，然后进行金属剥离，完成下层电荷存储层沉积；
7.3)将完成下层电荷存储层沉积的样品放入ALD设备中，选用TMA和H2O作为生长源，设置生长源温度均为20℃、反应腔室温度为300℃，生长出厚度为20nm的Al2O3，完成第二层高k介质沉积；
7.4)在第二层Al2O3介质层上进行电荷存储层沉积区光刻，再将光刻后的样品放入电子束蒸发台中，蒸镀2nm厚、5μm长的Ni纳米层，然后进行金属剥离，完成上层电荷存储层沉积；
7.5)将完成上层电荷存储层沉积的样品放入ALD设备中，选用TMA和H2O作为生长源，设置生长源温度均为20℃、反应腔室温度为300℃，在电荷存储层上生长出厚度为 50nm的Al2O3，完成上层高k介质沉积，形成Al2O3/Ni/Al2O3/Ni/Al2O3五层结构的栅介质层。
步骤八，在完成栅介质沉积的样品上沉积栅电极，如图2(h)。
8.1)对完成栅介质沉积的样品进行栅金属沉积区光刻；
8.2)在栅极金属沉积区进行金属蒸发，其中，蒸发的金属依次为厚度为50nm的Ni和厚度为150nm的Au；
8.3)对完成金属蒸发的样品进行金属剥离，即先使用丙酮和剥离液剥离多余金属，再依次使用丙酮、乙醇和去离子水超声清洗，形成栅电极，完成器件制作。
实施例3，在Fe掺杂的β-Ga2O3半绝缘衬底上制作制作高k介质层与电荷存储层交替堆叠的七层结构栅介质层HfO2/Pt/HfO2/Pt/HfO2/Pt/HfO2，且电荷存储层Pt由下至上长度分别为10μm、5μm和2.5μm的Ga2O3 MOSFET器件。
步骤A，对Fe掺杂的β-Ga2O3半绝缘衬底进行标准清洗，如图2(a)。
本步骤的具体实现与实施例1的步骤1相同。
步骤B，在缓冲层上用分子束外延工艺生长n型β-Ga2O3外延层，如图2(b)。
B1)将完成标准清洗的样品放入MBE设备中，在860℃的K室中加热蒸发纯度为99.9999％的Ga金属和纯度为99.99％的SnO2粉末以提供Ga元素和Sn元素，用5％的臭氧和95％氧气混合物作为O元素来源；
B2)对得到的Ga原子束施加大小为2*10-4Pa的等效压强使其进入反应腔室内，向反应腔室内通入流速为5sccm的O3和O2混合气体，并加热衬底使其温度为800℃，最终得到长有400nm厚的电子浓度为1018cm-3的n型β-Ga2O3外延层的样品。
步骤C，将外延层隔离成小块，如图2(c)。
本步骤的具体实现与实施例1的步骤3相同。
步骤D，对完成隔离的样品进行光刻和离子注入，如图2(d)。
在完成器件隔离的样品上光刻出源漏区，再将光刻后的样品放入离子注入机中进行离子注入，在光刻出的源漏区注入的离子类型为Si，注入能量为12KeV，注入剂量为5×1015cm-2，注入角度为6°；
离子注入后，再在温度为900℃的氮气环境下退火30s，得到源漏区电子浓度为5×1019、掺杂深度为100nm的样品。
步骤E，对离子注入后的样品进行光刻和金属沉积，形成源漏电极，如图2(e)。
在完成离子注入的样品上二次光刻出源漏金属沉积区，放入电子束蒸发台中，在源漏金属沉积区上依次蒸发厚度为60nm的Ti和厚度为200nm的Au。
步骤F，对金属沉积后的样品进行金属剥离和退火，如图2(f)。
F1)将形成源漏电极的样品先用50ml丙酮浸泡2小时去除顶层光刻胶以及附着在顶层光刻胶上的金属，再将样品置于剥离液中进行水浴加热去除底层光刻胶；
F2)依次使用50ml乙醇和去离子水在80W下超声1min，最后用高纯氮气吹干，完成金属剥离，再在500℃、氮气氛围下退火1min。
步骤G，在退火后的样品上沉积栅介质层，如图2(g)。
G1)将完成退火的样品放入ALD设备中，选用TDMAHf和H2O作为生长源，生长源温度分别设置为70℃、20℃，反应腔室温度设置为250℃，生长厚度为10nm的HfO2，完成第一层高k介质沉积；
G2)在第一层HfO2介质层上进行电荷存储层沉积区光刻，再将光刻后的样品放入电子束蒸发台中，蒸镀3nm厚、10μm长的Pt纳米层，然后进行金属剥离，完成第一层电荷存储层沉积；
G3)将完成第一层电荷存储层沉积的样品放入ALD设备中，选用TDMAHf和H2O作为生长源，生长源温度分别设置为70℃、20℃，反应腔室温度设置为250℃，生长厚度为 10nm的HfO2，完成第二层高k介质沉积；
G4)在第二层HfO2介质层上进行电荷存储层沉积区光刻，再将光刻后的样品放入电子束蒸发台中，蒸镀3nm厚、5μm长的Pt纳米层，然后进行金属剥离，完成第二层电荷存储层沉积；
G5)将完成第二层电荷存储层沉积的样品放入ALD设备中，选选用TDMAHf和H2O 作为生长源，生长源温度分别设置为70℃、20℃，反应腔室温度设置为250℃，生长厚度为10nm的HfO2，完成第三层高k介质沉积；
G6)在第三层HfO2介质层上进行电荷存储层沉积区光刻，再将光刻后的样品放入电子束蒸发台中，蒸镀3nm厚、2.5μm长的Pt纳米层，然后进行金属剥离，完成第三层电荷存储层沉积；
G7)将完成第三层电荷存储层沉积的样品放入ALD设备中，选选用TDMAHf和H2O 作为生长源，生长源温度分别设置为70℃、20℃，反应腔室温度设置为250℃，生长厚度为50nm的HfO2，完成第四层高k介质沉积，形成七层结构HfO2/Pt/HfO2/Pt/HfO2/Pt/HfO2栅介质层。
步骤H，在完成栅介质沉积的样品上沉积栅电极，完成器件制作，如图2(h)。
H1)对完成栅介质沉积的样品进行栅金属沉积区光刻；
H2)在栅极金属沉积区进行金属蒸发，其中，蒸发的金属依次为厚度为80nm的Ni和厚度为200nm的Au；
H3)对完成金属蒸发的样品进行金属剥离，即先使用丙酮和剥离液剥离多余金属，再依次使用丙酮、乙醇和去离子水超声清洗，形成栅电极，完成器件制作。
以上描述仅是本发明的三个具体实例，并不构成对本发明的任何限制，显然对于本领域的专业人士来说，在了解了本发明的内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种参数修正和改变，例如，栅介质中的高k介质材料除了采用Al2O3、HfO2，还可以采用SiO2、ZrO2以及电荷存储层除了采用Au、Ni、Pt，还可以采用HfO2、AlN，但是这些基于本发明思想修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种Ga2O3金属氧化物半导体场效应管，自下而上包括衬底(1)、缓冲层(2)、外延层(3)以及栅介质层(4)，外延层上方的栅介质层的左右两侧分别是源电极(5)和漏电极(6)，栅介质层上方是栅电极(7)，其特征在于：
所述缓冲层(2)为UIDβ-Ga2O3，外延层(3)为n型β-Ga2O3；
所述栅介质层(4)，采用高k介质层与电荷存储层交替堆叠的结构，且电荷存储层的长度按照自下而上的顺序从靠近源极一侧到靠近漏极一侧逐渐减小，所述电荷存储层在靠近源极一侧对齐；其中所述电荷存储层材料包括Ni、Au、Pt。
2.根据权利要求1所述的场效应管，其特征在于：
组成栅介质层(4)的高k介质层材料包括Si2O3、Al2O3、HfO2和ZrO2，每层高k介质层的厚度为10-50nm，且最上层的高k介质层最厚，其他高k介质层厚度相同。
3.根据权利要求1所述的场效应管，其特征在于：
组成栅介质层(4)的电荷存储层材料，其厚度为1-10nm，其长度为100nm-10μm；
n型β-Ga2O3外延层(3)的电子浓度为1016cm-3-1018cm-3，厚度为50nm-1μm。
4.根据权利要求1所述的场效应管，其特征在于：所述栅电极(7)的长度为100nm-10μm。
5.根据权利要求1所述的场效应管，其特征在于：所述衬底(1)采用Fe掺杂的β-Ga2O3半绝缘衬底或Mg掺杂的β-Ga2O3半绝缘衬底。
6.一种Ga2O3金属氧化物半导体场效应管的制备方法，其特征在于，包括如下步骤:
1)对生长了UIDβ-Ga2O3层的半绝缘衬底进行标准清洗，将完成标准清洗的样品放入MBE设备中，用分子束外延的方法生长50nm-1μm厚的n型β-Ga2O3外延层；
2)在n型β-Ga2O3外延层上依次进行清洗、光刻、RIE刻蚀和光刻胶去除，形成间隔相等的多个隔离小块；
3)在每个隔离小块上光刻出源漏区，再放入离子注入机中在光刻出的源漏区进行深度为50-200nm的高掺杂n型离子注入，形成电子浓度为1018-1020cm-3的源漏区域，并进行清洗、退火；
4)在完成步骤3)之后的样品上先光刻出源漏金属沉积区，将其放入电子束蒸发台中，再在样品表面依次蒸发金属厚度为20-80nm的Ti和厚度为100-200nm的Au，形成源电极和漏电极；
5)将完成金属沉积的样品使用丙酮剥离进行金属剥离，再在400-500℃的氮气氛围下退火30s-600s；
6)对完成步骤5)的样品进行栅介质层沉积：
6a)在完成步骤5)的样品上先用原子层沉积ALD进行10-50nm厚的高k介质沉积，然后在高k介质层上进行电荷存储层沉积区光刻，再进行1-10nm厚、100nm-10μm长的电荷存储层沉积；其中所述电荷存储层材料包括Ni、Au、Pt；
6b)重复步骤6a)，重复次数根据需要沉积的电荷存储层的层数确定，每次沉积的电荷存储层从靠近源极一侧到靠近漏极一侧的长度逐渐减小，所述电荷存储层在靠近源极一侧对齐；即当前沉积的电荷存储层长度要比前一次的短50％；
6c)完成最后一层电荷存储层沉积后，进行最上层的高k介质层沉积，该层厚度比其他高k介质层厚；
7)对完成栅介质沉积的样品先进行栅极光刻，并依次进行厚度为20-80nm的Ni和厚度为100-200nm的Au的金属蒸发，再对完成金属蒸发的样品进行金属剥离，形成栅极，完成器件制作。
7.根据权利要求6所述的方法，其特征在于：步骤1)中对半绝缘衬底进行标准清洗，是先用50ml丙酮在80W功率下超声清洗5min，再依次使用50ml乙醇和去离子水在80W下超声1min，最后用高纯氮气吹干。
8.根据权利要求6所述的方法，其特征在于：步骤1)中用分子束外延的方法生长n型β-Ga2O3外延层的工艺条件如下：
将MBE设备中的K室温度设为760-860℃，并在其中加热蒸发纯度为99.9999％的Ga金属和纯度为99.99％的SnO2粉末，以提供Ga元素和Sn元素；
用5％的臭氧和95％氧气混合物作为O元素的来源；
设Ga原子束的等效压强为2*10-4Pa；
O3和O2混合气体的流速为5sccm；
加热衬底，使其温度为600-800℃。
9.根据权利要求6所述方法，其特征在于：步骤5)和8)中的金属剥离，是将完成金属蒸发的样品先用丙酮浸泡一段时间以去除顶层光刻胶以及附着在顶层光刻胶上的金属，再将样品置于剥离液中进行水浴加热去除底层光刻胶，完成金属剥离。
10.根据权利要求6所述方法，其特征在于：步骤6a)中原子层沉积ALD，是先根据所需沉积的高k介质选用对应的源、设置源对应的加热温度以及反应腔室温度；然后根据所需沉积的高k介质厚度设置所选用源的沉积层数，最后开启ALD设备进行沉积。
CN202111179484.7A 2021-10-09 2021-10-09 一种Ga2O3金属氧化物半导体场效应管及制备方法 Active CN113921617B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111179484.7A CN113921617B (zh) 2021-10-09 2021-10-09 一种Ga2O3金属氧化物半导体场效应管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111179484.7A CN113921617B (zh) 2021-10-09 2021-10-09 一种Ga2O3金属氧化物半导体场效应管及制备方法

Publications (2)

Publication Number Publication Date
CN113921617A CN113921617A (zh) 2022-01-11
CN113921617B true CN113921617B (zh) 2023-03-17

Family

ID=79238855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111179484.7A Active CN113921617B (zh) 2021-10-09 2021-10-09 一种Ga2O3金属氧化物半导体场效应管及制备方法

Country Status (1)

Country Link
CN (1) CN113921617B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084245B (zh) * 2022-07-25 2023-01-17 北京芯可鉴科技有限公司 Ldmos器件及其制备方法以及芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639673B1 (ko) * 2003-12-22 2006-10-30 삼성전자주식회사 고유전 합금으로 이루어지는 게이트 유전막을 구비하는반도체 소자 및 그 제조 방법
JP5491982B2 (ja) * 2010-06-21 2014-05-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
CN103065955B (zh) * 2012-11-21 2015-11-18 中国科学院微电子研究所 一种利用ald制备栅介质结构的方法
CN106847881B (zh) * 2017-01-23 2019-08-13 西安电子科技大学 金属氧化物半导体场效应晶体管及其制作方法
CN112038409A (zh) * 2020-09-15 2020-12-04 西安电子科技大学 双异质结增强型金属氧化物场效应晶体管及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Normally-Off β-Ga2O3 Power MOSFET With Ferroelectric Charge Storage Gate Stack Structure;Zhaoqing Feng;《IEEE Electron Device Letters》;第41卷(第3期);第333-336页 *

Also Published As

Publication number Publication date
CN113921617A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
CN101000884B (zh) 应变绝缘体上半导体材料的制造方法
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN112038408B (zh) 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN110690291A (zh) 增强型的Ga2O3金属氧化物半导体场效应晶体管及制作方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
CN112736131A (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
CN112542508A (zh) ScAlN/GaN高电子迁移率晶体管及其制作方法
CN110649092A (zh) 二维材料异质结背栅负电容隧穿晶体管及制备方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN113921617B (zh) 一种Ga2O3金属氧化物半导体场效应管及制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN106898644B (zh) 高击穿电压场效应晶体管及其制作方法
CN107180759A (zh) 一种增强型P型栅GaN HEMT器件的制作方法
CN103377926A (zh) 一种常闭型氮化镓场效应晶体管的制造方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN111430239B (zh) 基于表面处理及氧化工艺的GaN器件及其制备方法
CN110676172B (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN116387361A (zh) SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
CN113921613B (zh) 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法
CN114300538A (zh) 基于带源场板结构的pn结栅控氧化镓场效应晶体管及其制备方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN112133757B (zh) 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant