CN106876484B - 高击穿电压氧化镓肖特基二极管及其制作方法 - Google Patents

高击穿电压氧化镓肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN106876484B
CN106876484B CN201710057175.XA CN201710057175A CN106876484B CN 106876484 B CN106876484 B CN 106876484B CN 201710057175 A CN201710057175 A CN 201710057175A CN 106876484 B CN106876484 B CN 106876484B
Authority
CN
China
Prior art keywords
anode electrode
trfe
vdf
thickness
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710057175.XA
Other languages
English (en)
Other versions
CN106876484A (zh
Inventor
冯倩
李翔
韩根全
黄璐
方立伟
邢翔宇
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Electronic Science and Technology
Original Assignee
Xian University of Electronic Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Electronic Science and Technology filed Critical Xian University of Electronic Science and Technology
Priority to CN201710057175.XA priority Critical patent/CN106876484B/zh
Publication of CN106876484A publication Critical patent/CN106876484A/zh
Application granted granted Critical
Publication of CN106876484B publication Critical patent/CN106876484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种高击穿电压氧化镓肖特基二极管结构,自下而上包括高掺杂n型Ga2O3衬底(1)和低掺杂n型Ga2O3外延层(2)和阳极电极(4),衬底的下表面沉积有阴极电极(5),阳极电极与外延层(2)形成肖特基接触,阴极电极与衬底(1)形成欧姆接触,外延层(2)的上表面沉积有厚度为300~500nm的有机铁电介质层(3);有机铁电介质层上刻蚀有圆形孔,阳极电极沉积在有机铁电介质层的孔内,孔的边缘沉积有场板(6),该场板位于有机铁电介质层之上,并与阳极电极连接。本发明提高了反向击穿电压,且保持其正向特性不变,可用于高速集成电路和微波电路。

Description

高击穿电压氧化镓肖特基二极管及其制作方法
技术领域
本发明属于半导体器件技术领域,具体的说是一种肖特基二极管器件结构及制作方法,可用于高速集成电路和微波技术。
背景技术
Ga2O3半导体材料作为新近发展起来的宽禁带半导体材料,以其禁带宽度大、击穿场强高、导通电阻小等特点引起人们广泛的兴趣,由于它的禁带宽度比较大,因此可以制备大功率器件和高压开关器件,而较高的迁移率也保证了器件具有较高的响应速度。因此基于Ga2O3材料的电力电子器件具有非常广泛的军用和民用前景。2015年,Kohei Sasaki等人采用场板结构,实现了击穿电压达920V的肖特基二极管,参考Kohei Sasaki,MasatakaHigashiwaki,Ken Goto et al,First Demonstration ofβ-Ga2O3Schoottky BarrierDiode with Field Plate Edge Termination,2015International Conference onSolidState Devices and Materials,Sapporo,2015,pp1076~1077。同年,Masaya Oda等人利用喷雾化学气相沉积法制作的肖特基二极管势垒高度为1.7eV~2.0eV,开态电流与漏电流的比率达到1016,参考Masaya Oda,Junjiroh Kikawa,et al,Vertical Schottky BarrierDiodes of α-Ga203Fabricated by Mist Epitaxy,IEEE Device Research Conference(DRC),2015 73rd Annual,p137~138。也是这一年,Toshiyuki Oishi等人制作出了霍尔电子迁移率达到886cm2/(V·s),高于以往文献提及的霍尔电子迁移率,参考ToshiyukiOishi,Yuta Koga et al,High-mobilityβ-Ga2O3(201)single crystals grown by edge-defined film-fed growth method and their Schottky barrier diodes with Nicontact,The Japan Society of Applied Physics·Applied Physics Express,Volume8,Number 3,2015。而且,Masataka Higashiwaki等人也在这一年用氢化物气相外延(HVPE)的方法制作出的肖特基二极管,其理想因子达到1.02,参考Masataka Higashiwaki,KoheiSasaki,Ga2O3Schottky Barrier Diodes with n-Ga2O3Drift Layers Grown by HVPE,IEEE Device Research Conference(DRC),2015 73rd Annual,p23~30。在电力电子系统中,电力电子器件的特性对系统性能的实现和改善起着至关重要的作用。pn结二极管和肖特基二级管(SBD)是最常用的两种器件,与pn结二极管相比较,肖特基二级管具有频率高、正向压降小以及反向恢复时间短的优点,但是肖特基二级管的击穿电压在很大程度上取决于结曲率引起的边缘强电场,因此使得肖特基二级管的击穿电压远小于理想值,故为了降低结边缘电场,提高器件的实际击穿电场,各种结终端技术在电力电子器件中得到了广泛的应用,场限环技术和场板技术是使用最为广泛的终端技术,但是场限环终端对于界面电荷十分敏感,而场板技术则很难达到很高的反向击穿电压。
发明内容
本发明的目的在于针对上述现有技术的不足,提出一种高击穿电压氧化镓肖特基二极管及其制作方法,以减小边缘处的电场强度,提高肖特基二极管的击穿电压。
本发明的技术方案是这样实现的:
一,技术原理
由于肖特基电极端处的边缘效应,使得端处电场比其他地方更高,击穿点也通常出现在这里。为此,在有机铁电介质层的边缘处沉积带有场板结构的肖特基二极管,不仅使得场板具有调节肖特基边缘电场分布和提高击穿电压的作用,而且在肖特基接触电极即阳极电极负向偏置电压不断增加的情况下时,有机铁电介质内部形成下表面为负电荷、上表面为正电荷的偶极子,从而对半导体材料中的电子产生排斥的作用,使得阳极电极边缘处的载流子浓度减小,电场也随之减小,进而提高器件的击穿电压。为此,可通过在氧化镓外延层与阴极电极的边缘之间制备一层有机铁电介质层,将氧化镓外延层与阴极电极的边缘进行隔离,能有效减小边缘处的电场强度,从而达到提升整个肖特基二极管击穿电压的效果。
二.实现方案:
1.一种高击穿电压氧化镓肖特基二极管,自下而上包括高掺杂n型Ga2O3衬底1和低掺杂n型Ga2O3外延层2和阳极电极4,衬底1的下表面沉积有阴极电极5,阳极电极4与n型Ga2O3外延层2形成肖特基接触,阴极电极5与高掺杂n型Ga2O3衬底1形成欧姆接触,其特征在于:
外延层2的上表面沉积有有机铁电介质层3,在有机铁电介质层3刻蚀有一个圆形孔,阳极电极4沉积在有机铁电介质层3的孔内,孔的边缘沉积有场板6,该场板6位于有机铁电介质层3之上,且与阳极电极4连接;
所述有机铁电介质3包括偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)、银纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物Ag-P(VDF-TrFE)、硫化锌纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物ZnS-P(VDF-TrFE)和钛酸铜钙纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物CCTO-P(VDF-TrFE)在内的薄膜介质材料,其厚度为300~500nm。
2.一种制作高击穿电压氧化镓肖特基二极管的器件的方法,包括如下步骤:
(1)对已外延生长Ga2O3材料的样品进行有机清洗,然后放入HF:H2O=1:1的溶液中腐蚀30-60s,最后用流动的去离子水清洗,并用高纯氮气吹干;
(2)将清洗好的Ga2O3材料正面朝下放入ICP刻蚀反应室中进行刻蚀,使Ga2O3材料的下表面平整;
(3)将刻蚀好的Ga2O3材料正面朝下放入电子束蒸发台中蒸发金属Ti/Au并进行剥离,再在氮气环境中进行550℃的60s快速热退火,形成阴极欧姆接触电极,其中Ti厚度为20-50nm,Au厚度为100-200nm;
(4)将配置好的偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)溶液以3000rpm的转速旋涂到氧化镓外延层上,并在150℃的烘箱中烘烤5分钟,形成稳定的P(VDF-TrFE)介质薄膜,重复该过程3~5次,形成介质薄膜厚度达到300~500nm的样品;
(5)对样品的正面进行光刻,形成铁电材料P(VDF-TrFE)绝缘层的刻蚀窗口区,窗口的直径为150μm~250μm;
(6)对光刻好的样品放入ICP刻蚀反应室中进行刻蚀,去除刻蚀窗口区的铁电材料P(VDF-TrFE)绝缘层,形成阳极电极及场板区域;
(7)将光刻好的样品放入等离子体反应室中去除光刻胶掩膜,再放入电子束蒸发台中蒸发Ni/Au并进行剥离,金属Ni厚度为20nm-50nm,金属Au厚度为300nm-500nm,完成整体器件的制备。
本发明具有如下的优点:
器件性能好。
本发明由于采用有机铁电介质将阳极电极边缘和外延层隔离,形成场板结构,使得有机铁电介质层上面的场板不仅具有调节阳极电极边缘处电场的作用,而且在阳极电极反偏时,有机铁电介质内部形成上表面产生正电荷而下表面产生负电荷的偶极子,从而对半导体材料中的电子产生排斥的作用,使得肖特基势垒的耗尽作用增强,提高了肖特基二极管的击穿电压。
1.制作工艺简单
本发明由于采用旋涂和烘烤的方式在外延层沉积有机铁电介质,因而工艺简单,重复性好。
附图说明
图1是本发明器件的剖面结构示意图;
图2是本发明器件的制作流程示意图。
具体实施方式
以下结合附图对本发明作进一步详细描述。
参照图1,本发明的二极管包括高掺杂n型氧化镓衬底1、低掺杂n型氧化镓外延层2、有机铁电介质3、阳极电极4、阴极电极5和场板6。低掺杂n型Ga2O3外延层2位于高掺杂n型Ga2O3衬底1之上,高掺杂n型Ga2O3衬底1的载流子浓度为1017cm-3,厚度大于1μm;低掺杂n型Ga2O3外延层2的载流子浓度为1014cm-3,厚度大于1μm;阴极电极5位于高掺杂n型Ga2O3衬底1的下表面,其与衬底1形成欧姆接触,该阴极电极5所用金属包括Ti、Al、In、Au中的一种或多种;有机铁电介质层3沉积在低掺杂n型Ga2O3外延层2的上表面,该有机铁电介质层3中间有一个圆形开口,开口直径D为
150μm~250μm,阳极电极4沉积在有机铁电介质层3的开口内,并与外延层2形成肖特基接触,场板6设在有机铁电介质层3中间开口的边缘之上,且与阳极电极4连接;阳极电极4所用的金属包括Pt、Ni、Au、Pd、Mo、W和TaN中的一种或多种;场板6的长度为1μm~3μm;场板6及阳极电极4所用金属材料相同;有机铁电介质可使用偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)、银纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物Ag-P(VDF-TrFE)、硫化锌纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物ZnS-P(VDF-TrFE)和钛酸铜钙纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物CCTO-P(VDF-TrFE)这四种薄膜介质材料中的任意一种,该有机铁电介质的厚度为300~500nm。例如,对于一个肖特基二极管,使用偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)作为有机铁电介质,其厚度为300nm。
参照图2,本发明制作肖特基二极管的方法,给出如下四种实施例:
实施例1,制作有机铁电介质厚度为300nm,且有机铁电介质使用偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)材料的肖特基二极管。
步骤1,对已在载流子浓度为1018cm-3的衬底上外延生长了载流子浓度为1016cm-3的Ga2O3外延层样品进行清洗,如图2a。
将对已在衬底上外延生长了Ga2O3的样品进行有机清洗,即将其先放入丙酮溶液中超声5min,再放入乙醇溶液中超声5min;然后用去离子水清洗;之后放入HF:H2O=1:1的溶液中进行腐蚀50s;最后用流动的去离子水清洗并用高纯氮气吹干。
步骤2,刻蚀,如图2b。
将清洗好的样品正面朝下放入ICP刻蚀反应室中,对衬底下表面进行刻蚀处理,工艺条件为:上电极功率为100W,下电极功率为10W,反应室压力为20Pa,BCl3的流量为10sccm,Ar气的流量为20sccm,刻蚀时间为5min。
步骤3,制备阴极电极,如图2c。
将刻蚀后的样品正面朝下放入电子束蒸发台中蒸发金属Ti/Au,其中金属Ti厚度为20nm,金属Au厚度为100nm,最后在氮气环境中进行550℃的60s快速热退火,形成阴极欧姆接触电极。
步骤4,沉积有机铁电介质,如图2d。
将配置好的P(VDF-TrFE)溶液以3000rpm的转速旋涂到样品上,并在150℃的烘箱中烘烤5分钟,重复该过程3次,形成厚度为300nm的稳定P(VDF-TrFE)介质薄膜。
步骤5,光刻,如图2e。
对长有P(VDF-TrFE)介质薄膜的样品的正面进行光刻,形成直径为150μm的圆形开口,作为阳极电极区域。
步骤6,去除阳极电极区域内的P(VDF-TrFE)介质薄膜,如图2f。
将形成阳极电极区域的样品放入氧气等离子体刻蚀机中,在氧气流量为200sccm,反应室压力为30Pa,射频功率为200W的工艺条件下进行5min的刻蚀,刻蚀掉阳极电极区域内的P(VDF-TrFE)薄膜。
步骤7,去胶,如图2g。
将刻蚀好的样品放入等离子体反应室中,在氧气流量为200sccm,反应室压力为30Pa,射频功率为300W的工艺条件下进行10分钟的去胶处理,以去除掉光刻胶掩膜。
步骤8,制备场板及阳极电极,如图2h。
对去除掉光刻胶掩膜的样品进行光刻,形成场板及阳极电极区域,再放入电子束蒸发台中蒸发厚度为50nm的Ni和厚度为200nm的Au,以在低掺杂n型Ga2O3外延层上形成阳极电极和长度为1μm的场板。
步骤9,剥离掉场板及阳极电极区域之外的金属,完成整个器件的制作。
实施例2,制作有机铁电介质厚度为400nm、有机铁电介质使用银纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物Ag-P(VDF-TrFE)材料的肖特基二极管。
步骤一,对已在载流子浓度为1019cm-3的衬底上外延生长了载流子浓度为1015cm-3的Ga2O3外延层样品进行清洗,如图2a。
本步骤的具体实现与实施例1的步骤1相同。
步骤二,刻蚀。
将清洗好的样品正面朝下放入ICP刻蚀反应室中,对衬底下表面进行刻蚀处理,工艺条件为:上电极功率为100W,下电极功率为10W,反应室压力为25Pa,BCl3的流量为10sccm,Ar气的流量为20sccm,刻蚀时间为5min。
步骤三,制备阴极电极。
将刻蚀后的样品正面朝下放入电子束蒸发台中蒸发金属Ti/Al,其中金属Ti厚度为30nm,金属Al厚度为140nm,最后在氮气环境中进行550℃的60s快速热退火,形成阴极欧姆接触电极。
步骤四,沉积有机铁电介质。
4.1)将配置好的Ag-P(VDF-TrFE)溶液以3000rpm的转速旋涂到样品上,并在150℃的烘箱中烘烤5分钟;
4.2)重复步骤4.1)共3次,形成厚度为400nm的稳定Ag-P(VDF-TrFE)介质薄膜。
步骤五,光刻。
对长有Ag-P(VDF-TrFE)介质薄膜的样品的正面进行光刻,形成直径为180μm的圆形开口,作为阳极电极区域。
步骤六,去除阳极电极区域内的Ag-P(VDF-TrFE)介质薄膜。
将形成阳极电极区域的样品放入氧气等离子体刻蚀机中,在氧气流量为200sccm,反应室压力为35Pa,射频功率为200W的工艺条件下进行5min的刻蚀,刻蚀掉阳极电极区域内的Ag-P(VDF-TrFE)薄膜。
步骤七,去胶。
将刻蚀好的样品放入等离子体反应室中,在氧气流量为200sccm,反应室压力为35Pa,射频功率为300W的工艺条件下进行10分钟的去胶处理,以去除掉光刻胶掩膜。
步骤八,制备场板及阳极电极
对去除掉光刻胶掩膜的样品进行光刻,形成场板及阳极电极区域,再放入电子束蒸发台中蒸发厚度为50nm的Ni和厚度为220nm的Pt,以在低掺杂n型Ga2O3外延层上形成阳极电极和长度为2μm的场板。
步骤九,剥离掉场板及阳极电极区域之外的金属,完成整个器件的制作。
实施例3,制作有机铁电介质厚度为450nm、有机铁电介质使用硫化锌纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物ZnS-P(VDF-TrFE)材料的肖特基二极管。
步骤A,对已在载流子浓度为1019cm-3的衬底上外延生长了载流子浓度为1015cm-3的Ga2O3外延层样品进行清洗。
本步骤的具体实现与实施例1的步骤1相同。
步骤B,将清洗好的样品正面朝下放入ICP刻蚀反应室中,对衬底下表面进行刻蚀处理,工艺条件为:上电极功率为100W,下电极功率为10W,反应室压力为30Pa,BCl3的流量为10sccm,Ar气的流量为20sccm,刻蚀时间为5min。
步骤C,将刻蚀后的样品正面朝下放入电子束蒸发台中蒸发金属Ti/In,其中金属Ti厚度为40nm,金属In厚度为160nm,最后在氮气环境中进行550℃的60s快速热退火,形成阴极欧姆接触电极。
步骤D,将配置好的ZnS-P(VDF-TrFE)溶液以3000rpm的转速旋涂到样品上,并在150℃的烘箱中烘烤5分钟,再以3000rpm的转速在样品上旋涂ZnS-P(VDF-TrFE)溶液,和烘烤的过程共三次,形成厚度为450nm的稳定ZnS-P(VDF-TrFE)介质薄膜。
步骤E,对长有ZnS-P(VDF-TrFE)介质薄膜的样品的正面进行光刻,形成直径为220μm的圆形开口,作为。
步骤F,将形成阳极电极区域的样品放入氧气等离子体刻蚀机中,在氧气流量为200sccm,反应室压力为40Pa,射频功率为200W的工艺条件下进行5min的刻蚀,刻蚀掉阳极电极区域内的ZnS-P(VDF-TrFE)薄膜。
步骤G,将刻蚀掉阳极电极区域内的ZnS-P(VDF-TrFE)薄膜的样品放入等离子体反应室中,在氧气流量为200sccm,反应室压力为40Pa,射频功率为300W的工艺条件下进行10分钟的去胶处理,以去除掉光刻胶掩膜。
步骤H,对去除掉光刻胶掩膜的样品进行光刻,形成场板及阳极电极区域,再放入电子束蒸发台中蒸发厚度为50nm的Ni和厚度为240nm的Pd,以在低掺杂n型Ga2O3外延层上形成阳极电极和长度为3μm的场板。
步骤I,剥离掉场板及阳极电极区域之外的金属,完成整个器件的制作。
实施例4,制作有机铁电介质厚度为500nm、有机铁电介质使用钛酸铜钙纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物CCTO-P(VDF-TrFE)材料的肖特基二极管。
第一步,对已在载流子浓度为1020cm-3的衬底上外延生长了载流子浓度为1014cm-3的Ga2O3外延层样品进行清洗。
本步骤的具体实现与实施例1的步骤1相同。
第二步,刻蚀。
本步骤的具体实现与实施例3的步骤B相同。
第三步,制备阴极电极。
将刻蚀后的样品正面朝下放入电子束蒸发台中蒸发金属Au,其中金属Au厚度为200nm,最后在氮气环境中进行550℃的60s快速热退火,形成阴极欧姆接触电极。
第四步,沉积有机铁电介质。
将配置好的CCTO-P(VDF-TrFE)溶液以3000rpm的转速旋涂到样品上,并在150℃的烘箱中烘烤5分钟,重复该过程5次,形成厚度为500nm的稳定CCTO-P(VDF-TrFE)介质薄膜。
第五步,光刻。
对长有-P(VDF-TrFE)介质薄膜样品的正面进行光刻,形成直径为250μm的圆形开口,作为阳极电极区域。
第六步,去除阳极电极区域内的CCTO-P(VDF-TrFE)介质薄膜。
将形成阳极电极区域的样品放入氧气等离子体刻蚀机中,在氧气流量为200sccm,反应室压力为40Pa,射频功率为200W的工艺条件下进行5min的刻蚀,刻蚀掉阳极电极区域内的CCTO-P(VDF-TrFE)薄膜。
第七步,去胶。
将刻蚀掉阳极电极区域内的CCTO-P(VDF-TrFE)薄膜的样品放入等离子体反应室中,在氧气流量为200sccm,反应室压力为35Pa,射频功率为300W的工艺条件下进行10分钟的去胶处理,以去除掉光刻胶掩膜。
第八步,制备场板及阳极电极。
对去除掉光刻胶掩膜的样品进行光刻,形成场板及阳极电极区域,再放入电子束蒸发台中蒸发厚度为180nm的Mo,以在低掺杂n型Ga2O3外延层上形成阳极电极和长度为1μm的场板。
第九步,剥离掉场板及阳极电极区域之外的金属,完成整个器件的制作。
以上通过优选实例详细描述了本发明所提出的一种高击穿电压氧化镓肖特基二极管器件的制备方法,并不构成对本发明的任何限制,显然对于本领域的专业人士来说,在了解了本发明的内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种参数修正和改变,但是这些基于本发明思想修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种高击穿电压氧化镓肖特基二极管,自下而上包括高掺杂n型Ga2O3衬底(1)和低掺杂n型Ga2O3外延层(2)和阳极电极(4),衬底(1)的下表面沉积有阴极电极(5),阳极电极(4)与n型Ga2O3外延层(2)形成肖特基接触,阴极电极(5)与高掺杂n型Ga2O3衬底(1)形成欧姆接触,其特征在于:
外延层(2)的上表面沉积有有机铁电介质层(3),在有机铁电介质层(3)刻蚀有一个圆形孔,阳极电极(4)沉积在有机铁电介质层(3)的孔内,孔的边缘沉积有场板(6),该场板(6)位于有机铁电介质层(3)之上,且与阳极电极(4)连接;
所述有机铁电介质层(3)包括偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)、银纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物Ag-P(VDF-TrFE)、硫化锌纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物ZnS-P(VDF-TrFE)和钛酸铜钙纳米颗粒掺杂的偏二氟乙烯-三氟乙烯共聚物CCTO-P(VDF-TrFE)在内的薄膜介质材料,其厚度为300~500nm。
2.根据权利要求1所述的二极管,其特征在于:
高掺杂n型Ga2O3衬底(1)的载流子浓度为1018~1020cm-3,厚度大于1μm;
低掺杂n型Ga2O3外延层(2)的载流子浓度为1014cm-3~1016cm-3,厚度大于1μm。
3.根据权利要求1所述的二极管,其特征在于:
阳极电极(4)采用Pt、Ni、Au、Pd、Mo、W和TaN中的一种或多种;
阴极电极(5)采用Ti、Al、In、Au中的一种或多种。
4.根据权利要求1所述的二极管,其特征在于:场板(6)的长度为1μm~3μm。
5.根据权利要求1所述的二极管,其特征在于:场板(6)采用的材料与阳极电极(4)的材料相同。
6.根据权利要求1所述的二极管,其特征在于:有机铁电介质层(3)的圆形孔孔径D为150μm~250μm。
7.一种制作高击穿电压氧化镓肖特基二极管的器件的方法,包括如下步骤:
(1)对已外延生长Ga2O3材料的样品进行有机清洗,然后放入HF:H2O=1:1的溶液中腐蚀50s,最后用流动的去离子水清洗,并用高纯氮气吹干;
(2)将清洗好的Ga2O3材料正面朝下放入ICP刻蚀反应室中进行刻蚀,使Ga2O3材料的下表面平整;
(3)将刻蚀好的Ga2O3材料正面朝下放入电子束蒸发台中蒸发金属Ti/Au并进行剥离,再在氮气环境中进行550℃的60s快速热退火,形成阴极欧姆接触电极,其中Ti厚度为20-50nm,Au厚度为100-200nm;
(4)将配置好的偏二氟乙烯-三氟乙烯共聚物P(VDF-TrFE)溶液以3000rpm的转速旋涂到氧化镓外延层上,并在150℃的烘箱中烘烤5分钟,形成稳定的P(VDF-TrFE)介质薄膜;
(5)重复(4)过程3~5次,形成介质薄膜厚度达到300~500nm的样品;
(6)对样品的正面进行光刻,形成铁电材料P(VDF-TrFE)绝缘层的刻蚀窗口区,窗口的直径为150μm~250μm;
(7)对光刻好的样品放入ICP刻蚀反应室中进行刻蚀,去除刻蚀窗口区的铁电材料P(VDF-TrFE)绝缘层,形成阳极电极及场板区域;
(8)将光刻好的样品放入等离子体反应室中去除光刻胶掩膜,再放入电子束蒸发台中蒸发Ni/Au并进行剥离,金属Ni厚度为20nm-50nm,金属Au厚度为300nm-500nm,完成整体器件的制备。
8.根据权利要求7所述的方法,其中步骤(2)中刻蚀的工艺条件是:上电极功率为100W,下电极功率为10W,反应室压力为20~30Pa,BCl3的流量为10sccm,Ar气的流量为20sccm,刻蚀时间为5min。
9.根据权利要求7所述的方法,其中步骤(6)中刻蚀的工艺条件是:氧气流量为200sccm,反应室压力为30~40Pa,射频功率为200W,刻蚀时间为5分钟。
10.根据权利要求7所述的方法,其中步骤(7)中去除光刻胶的工艺条件是:氧气流量为200sccm,反应室压力为30~40Pa,射频功率为300W,去胶时间为10分钟。
CN201710057175.XA 2017-01-23 2017-01-23 高击穿电压氧化镓肖特基二极管及其制作方法 Active CN106876484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710057175.XA CN106876484B (zh) 2017-01-23 2017-01-23 高击穿电压氧化镓肖特基二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710057175.XA CN106876484B (zh) 2017-01-23 2017-01-23 高击穿电压氧化镓肖特基二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN106876484A CN106876484A (zh) 2017-06-20
CN106876484B true CN106876484B (zh) 2019-10-11

Family

ID=59158193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710057175.XA Active CN106876484B (zh) 2017-01-23 2017-01-23 高击穿电压氧化镓肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN106876484B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110809826B (zh) * 2017-06-29 2022-10-28 三菱电机株式会社 氧化物半导体装置以及氧化物半导体装置的制造方法
CN109037355B (zh) * 2018-08-27 2020-04-10 湘潭大学 一种基于铁电栅调控的肖特基二极管及其制备方法
JP6966740B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
CN110164962B (zh) * 2019-05-22 2020-11-03 西安电子科技大学 高击穿电压的肖特基二极管及其制作方法
CN110197854B (zh) * 2019-06-20 2023-02-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
CN110556430B (zh) * 2019-07-31 2021-07-09 中国科学技术大学 氧化镓基肖特基二极管及其制备方法
CN110797391B (zh) * 2019-10-23 2023-07-18 中国电子科技集团公司第十三研究所 肖特基二极管的制备方法
CN110783413B (zh) * 2019-11-08 2023-05-09 中国电子科技集团公司第十三研究所 横向结构氧化镓的制备方法及横向结构氧化镓
CN111192926B (zh) * 2020-01-07 2021-09-03 中国电子科技集团公司第十三研究所 氧化镓肖特基二极管及其制备方法
CN111192927B (zh) * 2020-01-07 2021-12-24 中国电子科技集团公司第十三研究所 氧化镓肖特基二极管及其制作方法
CN111509051A (zh) * 2020-04-30 2020-08-07 北京国联万众半导体科技有限公司 新型毫米波Ga2O3肖特基二极管
CN111524998A (zh) * 2020-05-07 2020-08-11 西安电子科技大学 太阳光盲区肖特基背栅金属氧化物半导体场效应光电晶体管
CN113838905B (zh) * 2020-06-23 2024-07-30 芯恩(青岛)集成电路有限公司 含铁电材料的混合结终端保护结构的高压器件及制备方法
CN112038417B (zh) * 2020-09-15 2022-04-19 西安电子科技大学 基于顺电介质的肖特基二极管及其制作方法
CN113745350A (zh) * 2021-07-20 2021-12-03 合肥师范学院 势垒可调的n型氧化镓肖特基二极管的结构及其制备方法
CN113594229A (zh) * 2021-07-26 2021-11-02 西安电子科技大学 具有高k场板的氮化镓肖特基势垒二极管及其制作方法
CN115985970B (zh) * 2022-12-30 2024-03-22 江南大学 一种低正向导通电压氧化镓肖特基二极管及其制备方法
CN116435343B (zh) * 2023-04-17 2024-02-09 西安电子科技大学 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997002A (zh) * 2009-08-25 2011-03-30 韩国电子通信研究院 非易失性存储单元及其制造方法
JP2012049170A (ja) * 2010-08-24 2012-03-08 New Japan Radio Co Ltd 窒化物半導体装置
JP2012138552A (ja) * 2010-12-28 2012-07-19 Taiyo Yuden Co Ltd ショットキーダイオードおよびその製造方法
CN103781948A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 晶体层叠结构体及其制造方法
CN103918082A (zh) * 2011-11-09 2014-07-09 株式会社田村制作所 肖特基势垒二极管
CN104617099A (zh) * 2015-01-23 2015-05-13 清华大学 有机铁电栅石墨烯柔性存储器件及其制造方法
CN104726935A (zh) * 2013-12-24 2015-06-24 株式会社田村制作所 Ga2O3系晶体膜的成膜方法和晶体层叠结构体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647103B2 (en) * 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997002A (zh) * 2009-08-25 2011-03-30 韩国电子通信研究院 非易失性存储单元及其制造方法
JP2012049170A (ja) * 2010-08-24 2012-03-08 New Japan Radio Co Ltd 窒化物半導体装置
JP2012138552A (ja) * 2010-12-28 2012-07-19 Taiyo Yuden Co Ltd ショットキーダイオードおよびその製造方法
CN103781948A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 晶体层叠结构体及其制造方法
CN103918082A (zh) * 2011-11-09 2014-07-09 株式会社田村制作所 肖特基势垒二极管
CN104726935A (zh) * 2013-12-24 2015-06-24 株式会社田村制作所 Ga2O3系晶体膜的成膜方法和晶体层叠结构体
CN104617099A (zh) * 2015-01-23 2015-05-13 清华大学 有机铁电栅石墨烯柔性存储器件及其制造方法

Also Published As

Publication number Publication date
CN106876484A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
CN106876484B (zh) 高击穿电压氧化镓肖特基二极管及其制作方法
CN106935661B (zh) 垂直型肖特基二极管及其制作方法
CN106887470B (zh) Ga2O3肖特基二极管器件结构及其制作方法
CN106876483B (zh) 高击穿电压肖特基二极管及制作方法
CN110379857B (zh) 一种包含p型氧化镓薄层的开关器件及其制备方法
CN104465748B (zh) 一种GaN基增强型HEMT器件及其制备方法
CN108682695A (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
CN108369964A (zh) 层叠体
Badali et al. Effects of a thin Ru-doped PVP interface layer on electrical behavior of Ag/n-Si structures
CN108063090A (zh) 一种低势垒肖特基二极管及其制备方法
CN108281491A (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
CN110364575A (zh) 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
CN107978642A (zh) 一种GaN基异质结二极管及其制备方法
CN109755325A (zh) 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
CN104037218B (zh) 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法
CN110600535A (zh) 一种肖特基二极管芯片及其制备方法
CN116053312A (zh) 一种p型栅增强型氧化镓基CAVET器件及其制备方法
CN106898644A (zh) 高击穿电压场效应晶体管及其制作方法
CN113659013A (zh) p型氧化物介质复合混合阳极的肖特基二极管及制作方法
EP3465767B1 (en) Thin film transistor and display panel having the same, and fabricating method thereof
CN104064595A (zh) 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法
CN208478345U (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片
CN116387367A (zh) 沟槽与场板复合终端结构的高压氧化镓肖特基势垒二极管
CN105810756B (zh) 一种混合pin肖特基二极管及其制备方法
CN104979195B (zh) SiC基HEMT器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant