CN116435343B - 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 - Google Patents
一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 Download PDFInfo
- Publication number
- CN116435343B CN116435343B CN202310409502.9A CN202310409502A CN116435343B CN 116435343 B CN116435343 B CN 116435343B CN 202310409502 A CN202310409502 A CN 202310409502A CN 116435343 B CN116435343 B CN 116435343B
- Authority
- CN
- China
- Prior art keywords
- layer
- mos
- power device
- drift layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 230000008439 repair process Effects 0.000 title abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000005684 electric field Effects 0.000 claims abstract description 18
- 230000010287 polarization Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 69
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical group [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 22
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 22
- 239000003989 dielectric material Substances 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- UOTBHSCPQOFPDJ-UHFFFAOYSA-N [Hf]=O Chemical compound [Hf]=O UOTBHSCPQOFPDJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 150000004820 halides Chemical class 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 7
- 238000010893 electron trap Methods 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 description 15
- 239000010931 gold Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052735 hafnium Inorganic materials 0.000 description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001883 metal evaporation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本发明公开了一种侧壁刻蚀修复的Mos‑Type沟槽型功率器件，包括：由下至上依次设置的阴极、衬底和漂移层；漂移层上开设有多个凹槽，凹槽的内壁上以及靠近凹槽的顶部侧边缘处的上方覆盖有介质层；介质层和漂移层上覆盖有阳极；介质层用于在器件工作在正向模式下或施加预正向电压应力时产生非线性极化电场以及形成MOS区域。本发明还公开了一种侧壁刻蚀修复的Mos‑Type沟槽型功率器件的制备方法，本发明的介质层的非线性极化电场可以有效缓解沟槽侧壁刻蚀损伤引起缺陷导致的电子俘获效应，从而达到有效优化界面质量、提高器件正向导通电流密度的目的。同时，本发明制备工艺简单，大幅度降低了工艺的复杂度和难度，进一步减少了制备工艺对器件性能的影响。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法。
背景技术
干法刻蚀是Mos-Type沟槽型功率器件的必要工艺，在制备Mos-Type沟槽型功率器件时，通常以金属为硬掩膜采用反应离子刻蚀(ICP)进行深槽刻蚀。ICP通常包括物理刻蚀和化学刻蚀两部分。物理刻蚀的原理是等离子体经电场加速，撞击样品表面，使表面原子溅射出来以达到刻蚀目的。物理刻蚀具有各向异性好的优点，但离子的撞击会不可避免的损伤材料的表面形貌，且随着刻蚀时间的增加，使刻蚀选择比降低，刻蚀掩膜被快速消耗。化学刻蚀的原理是高密度的等离子体与材料发生化学反应生成挥发性气体以达到刻蚀目的。虽然化学刻蚀对材料表面影响较小，但却具有各向同性的缺点，易使刻蚀所得沟槽的宽度变大超出预期，且使沟槽侧壁弧度增加。理想的ICP刻蚀需结合两者的优势，既保证刻蚀速率高、各向异性，同时使刻蚀的沟槽侧壁形貌满足需求。
但由于ICP刻蚀过程中不可避免的产生的等离子体在电场的加速作用下以较高的速度轰击半导体材料表面，增大半导体材料表面粗糙度，造成严重的晶格损伤，从而在材料表面引入缺陷，具体的表现为在半导体材料表面引入界面态，以陷阱电荷的形式存在于半导体材料的沟槽表面，影响Mos-Type沟槽型功率器件的电学性能。目前针对器件沟槽侧壁的刻蚀损伤修复以湿法蚀刻修复为主，在ICP刻蚀后，通过硫酸和过氧化氢比例为1:1的溶液或浓度为25wt％的四甲基氢氧化铵溶液在90℃的环境下进行5分钟处理，以减少干性蚀刻引起的半导体材料的表面损伤。但是，湿法腐蚀溶液的主要缺点在于稳定性较差，不可控的工艺变量过多。其中溶液配比和腐蚀时间尤为关键，较小的溶液配比差异、时间和温度变化，都会影响修复效果，不可避免的对半导体材料和器件特性产生较大影响。且即使在使用控制较好的湿法蚀刻修复之后，器件依旧呈现随着沟槽角度的增加(沿[010]晶相依次旋转增加角度)而逐渐增加的沟槽侧壁晶相依赖性的刻蚀损伤，[100]晶相沟槽的刻蚀损伤最为严重。刻蚀损伤引起的界面电荷带来的导通电流下降影响Mos-Type沟槽型功率器件的电学性能。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例的第一方面提供一种侧壁刻蚀修复的Mos-Type沟槽型功率器件，包括：由下至上依次设置的阴极、衬底和漂移层；
所述漂移层上开设有多个凹槽，所述凹槽的内壁上以及靠近所述凹槽的顶部侧边缘处的上方覆盖有介质层；
所述介质层和所述漂移层上覆盖有阳极；靠近所述凹槽的顶部侧边缘处的介质层与所述漂移层之间覆盖有部分阳极；
所述介质层用于在器件工作在正向模式下或施加预正向电压应力时产生非线性极化电场以及形成MOS区域。
在本发明的一个实施例中，所述介质层的材料包括铁电材料或铁电材料与介电材料的混合材料。
在本发明的一个实施例中，所述铁电材料为铪镐氧。
在本发明的一个实施例中，所述衬底的材料为氧化镓。
在本发明的一个实施例中，所述漂移层的材料为氧化镓。
本发明实施例的第二方面提供一种侧壁刻蚀修复的Mos-Type沟槽型功率器件的制备方法，包括以下步骤：
步骤一：在衬底上表面生长漂移层；
步骤二：在衬底下表面生长阴极金属，之后高温退火，以形成欧姆接触；
步骤三：在所述漂移层上生长第一肖特基金属层与漂移层形成肖特基接触，同时第一肖特基金属层作为刻蚀沟槽的金属掩膜；
步骤四：在所述漂移层上刻蚀多个凹槽；
步骤五：在所述步骤四制备的产品的表面生长介质层；
步骤六：刻蚀鳍栅顶部的中间部分的介质层开孔暴露出肖特基区域；所述介质层用于在器件工作在正向模式下或施加预正向电压应力时产生非线性极化电场以及形成MOS区域；
步骤七：在所述步骤六制备的产品表面生长第二肖特基金属层，所述第一肖特基金属层与所述第二肖特基金属层形成阳极，制备完成得到本发明实施例第一方面提供的器件。
在本发明的一个实施例中，所述步骤五中采用脉冲激光沉积或原子层沉积工艺生长所述介质层；
所述介质层的材料包括铁电材料或铁电材料与介电材料的混合材料；所述铁电材料为铪镐氧。
在本发明的一个实施例中，所述步骤一中采用卤化物气相外延工艺生长所述漂移层；所述漂移层的材料为氧化镓；
所述衬底的材料为氧化镓。
在本发明的一个实施例中，所述步骤四采用反应离子刻蚀工艺刻蚀所述凹槽。
本发明的有益效果：
本发明的器件工作在正向模式下或施加预正向电压应力时，介质层的非线性极化电场可以有效缓解沟槽侧壁刻蚀损伤引起缺陷导致的电子俘获效应，从而达到有效优化界面质量、提高器件正向电流密度的目的。同时，本发明制备工艺简单，大幅度降低了工艺的复杂度和难度，进一步减少了制备工艺对器件性能的影响。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1a-图1g为本发明实施例提供的一种侧壁刻蚀修复的Mos-Type沟槽型功率器件的工艺过程图；
图2为本发明实施例提供的一种侧壁刻蚀修复的Mos-Type沟槽型功率器件的制备方法的流程示意图。
10-阴极；20-衬底；30-漂移层；31-凹槽；40-介质层；50-阳极；51-第一肖特基金属层。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
一种侧壁刻蚀修复的Mos-Type沟槽型功率器件，包括：由下至上依次设置的阴极、衬底和漂移层。
漂移层上有多个凹槽，凹槽的内壁上以及靠近凹槽的顶部侧边缘处的上方覆盖有介质层。介质层和漂移层上覆盖有阳极；靠近凹槽的顶部侧边缘处的介质层与漂移层之间覆盖有阳极；介质层用于在器件工作在正向模式下或施加预正向电压应力时产生非线性极化电场以及形成MOS区域。其中，非线性极化电场可以有效缓解沟槽侧壁刻蚀损伤引起缺陷导致的电子俘获效应，从而达到有效优化界面质量、提高器件正向导通电流密度的目的。
优选地，介质层的材料包括铁电材料或铁电材料与介电材料的混合材料。
本实施例的器件工作在正向模式下或施加预正向电压应力时，介质层的非线性极化电场可以有效缓解沟槽侧壁刻蚀损伤引起缺陷导致的电子俘获效应，从而达到有效优化界面质量、提高正向电流密度的目的，进而优化了Mos-Type沟槽型功率器件的电学性能。铁电材料的选择可以为铪镐氧等铁电材料，铁电材料的选择和配比可以根据不同器件实际热电性能的要求进行调整，为了进一步优化器件特性，亦可采用铁电材料和其他常规介电材料(氧化铝、氧化铪等)的混合介质策略，在提升沟槽器件热电性能的同时，缓解反向漏电，进一步提升器件的巴利加优值水平。
实施例二
如图1g所示，一种侧壁刻蚀修复的Mos-Type沟槽型功率器件，包括：由下至上依次设置的阴极10、衬底20和漂移层30。
漂移层30上沿[100]晶向开设有多个凹槽，凹槽的内壁上以及靠近凹槽的顶部侧边缘处的上方覆盖有介质层40；介质层40和漂移层30上覆盖有阳极50；靠近凹槽的顶部侧边缘处的介质层与漂移层30之间覆盖有部分阳极50；介质层40用于在器件工作在正向模式下或施加预正向电压应力时产生非线性极化电场以及形成MOS区域。
本实施例中，优选地，介质层40的材料包括铁电材料或铁电材料与介电材料的混合材料。铁电材料为铪镐氧。衬底20的材料为氧化镓。漂移层30的材料为氧化镓。阴极10为由上至下依次层叠的钛/金(Ti/Au)金属层，阳极50为由下至上依次层叠的镍/金(Ni/Au)金属层。
本实施例的器件工作在正向模式下或施加预正向电压应力时，介质层40的非线性极化电场可以有效缓解沟槽侧壁刻蚀损伤引起缺陷导致的电子俘获效应，从而达到有效优化界面质量、提高器件正向导通电流密度的目的，进而优化了Mos-Type沟槽型功率器件的电学性能。铁电材料的选择可以为铪镐氧等铁电材料，铁电材料的选择和配比可以根据不同器件实际热电性能的要求进行调整，为了进一步优化器件特性，亦可采用铁电材料和其他常规介电材料(氧化铝、氧化铪等)的混合介质策略，在提升沟槽器件热电性能的同时，缓解反向漏电，进一步提升器件的巴利加优值水平。
需要说明的是，对于HVPE生长的氧化镓材料，通过ICP进行刻蚀的气体为C12/BCl3组合气体，其中C12作为刻蚀反应气体、而BCl3作为间接保护气体以确保刻蚀得到平滑沟槽侧壁。在实际的工艺流程中，通过优化ICP刻蚀的射频源功率、温度和气压等参数以确保沟槽侧壁达到良好的刻蚀形貌要求。
但由于ICP刻蚀过程中不可避免的产生的等离子体在电场的加速作用下会以较高的速度轰击氧化镓材料表面，从而在材料表面引入缺陷，对Mos-Type沟槽型氧化镓基功率器件的电学性能造成严重影响。研究证实，对于沟槽型氧化镓器件，即使在使用控制较好的湿法蚀刻修复之后器件沟槽侧壁晶相依赖性的刻蚀损伤依旧随着沟槽角度的增加(沿[010]晶相依次旋转增加角度)而逐渐增加，这将对器件热电性能产生严重影响。且随着沟槽角度的增加，沿[010]晶相旋转90°([100]晶向取向的沟槽沟道)的沟槽侧壁的刻蚀损伤最为严重，刻蚀损伤引起的界面电荷带来的导通电流下降问题也最为显著，所以现有技术中Ga2O3 Mos-Type沟槽型功率器件均采用热导率较低的具有沿[010]晶向取向的沟槽沟道，无法采用热导率较高的[100]晶向取向的沟槽沟道。同时不能忽视的是，其[010]晶向取向的沟槽沟道的热导率仅为11W/mK([100]晶向取向的沟槽沟道的热导率较高，约27W/mK)，只有SiC材料1/20左右，特别是在浪涌工况条件，氧化镓二极管在肖特基结处将聚集大量热量导致器件温度瞬间上升带来烧毁危险。
针对Ga2O3 Mos-Type沟槽型功率器件侧壁修复技术的不足，本实施例的基于铁电材料的Ga2O3 Mos-Type沟槽型功率器件，能够有效优化氧化镓器件沟槽侧壁界面质量、全面提高氧化镓沟槽型功率器件的热电性能。特别针对[100]晶向取向的沟槽沟道侧壁刻蚀损伤的严重问题，有效利用[100]晶向取向沟槽沟道侧壁高热导率的优点，有效优化界面质量的同时提升了器件的散热性能，为此类热敏感器件的稳/瞬态热电特性优化设计提供更多可借鉴的新型实用思路。
实施例三
一种侧壁刻蚀修复的Mos-Type沟槽型功率器件的制备方法，包括以下步骤：
步骤一：在衬底上表面生长漂移层；
步骤二：在衬底的下表面生长阴极金属，之后高温退火，以形成欧姆接触；
步骤三：在漂移层上生长第一肖特基金属层与漂移层形成肖特基接触，同时做刻蚀沟槽的金属掩膜；
步骤四：在氧化镓漂移层上刻蚀多个凹槽；
步骤五：在步骤四制备的产品的表面生长介质层；
步骤六：刻蚀鳍栅顶部的中间部分的介质层开孔暴露出肖特基区域；介质层用于在器件工作在正向模式下或施加预正向电压应力时产生非线性极化电场以及形成MOS区域；介质层的材料包括铁电材料或铁电材料与介电材料的混合材料；
步骤七：在步骤六制备的产品表面生长第二肖特基金属层，第一肖特基金属层与第二肖特基金属层共同形成阳极，制备完成得到实施例一的器件。
本实施例的器件工作在正向模式下或施加预正向电压应力时，介质层的非线性极化电场可以有效缓解沟槽侧壁刻蚀损伤引起缺陷导致的电子俘获效应，从而达到有效优化界面质量、提高器件正向电流密度的目的，进而优化了Mos-Type沟槽型功率器件的电学性能。铁电材料的选择可以为铪镐氧等铁电材料，铁电材料的选择和配比可以根据不同器件实际热电性能的要求进行调整，为了进一步优化器件特性，亦可采用铁铁电材料和其他常规介电材料(氧化铝、氧化铪等)的混合介质策略，在提升沟槽器件热电性能的同时，缓解反向漏电，进一步提升器件的巴利加优值水平。
实施例四
如图2所示，一种侧壁刻蚀修复的Mos-Type沟槽型功率器件的制备方法，包括以下步骤：
步骤101：在衬底20上表面采用卤化物气相外延工艺生长漂移层30；漂移层30的材料为氧化镓；衬底20的材料为氧化镓，如图1a所示。
步骤102：采用金属蒸发及退火工艺在衬底20的下表面依次生长钛(Ti)/金(Au)金属后高温退火，以形成欧姆接触的阴极10，如图1b所示；
步骤103：采用光刻及金属蒸发工艺，在漂移层30上生长多个第一肖特基金属层51-由下至上的镍(Ni)/金(Au)金属层，与漂移层30形成肖特基接触的同时作为后续步骤104刻蚀沟槽的金属掩膜，如图1c所示，多个第一肖特基金属层51依次间隔均匀分布；
步骤104：采用ICP刻蚀工艺在漂移层30上沿[100]晶向刻蚀多个均匀排布的深度大于1μm的凹槽阵列，如图1d所示；
步骤105：采用PLD或ALD工艺在凹槽阵列中的每一个凹槽31内以及第一肖特基金属层51上表面生长约30nm的介质层，如图1e所示；
步骤106：采用光刻及ICP刻蚀工艺刻蚀鳍栅顶部的中间部分的介质层开孔暴露出肖特基区域，形成介质层40；介质层40用于在器件工作在正向模式下或施加预正向电压应力时产生非线性极化电场以及形成MOS区域；介质层40的材料为铁电材料铪镐氧，如图1f所示；
步骤107：采用光刻及金属蒸发工艺在介质层40上和第一肖特基金属层51上生长第二肖特基金属层-由下至上的镍(Ni)/金(Au)金属层，形成阳极50，制备完成得到实施例二的器件，如图1g所示。
本发明提出的基于铁电材料的Ga2O3 Mos-type沟槽型功率器件侧壁界面质量优化技术有效解决了目前湿法修复技术的不足，能够充分改善沟槽侧壁的刻蚀损伤，特别是[100]晶向取向的沟槽沟道侧壁刻蚀损伤的严重问题，有效利用[100]晶向取向沟槽沟道侧壁高热导率的优点。另外铁电材料介质的选择可以为铪镐氧等铁电材料，其选择和配比可以根据不同器件实际热电性能的要求进行调整，为了进一步优化器件特性，亦可采用铁电材料和其他常规介电材料(氧化铝、氧化铪等)混合的介质策略。本发明为有效优化氧化镓沟槽侧壁界面质量、全面提高沟槽型氧化镓器件的热电性能的器件级热电协同设计提出解决方案。为此类热敏感器件的稳/瞬态热电特性优化设计提供更多可借鉴的新型实用思路。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种侧壁刻蚀修复的Mos-Type沟槽型功率器件，其特征在于，包括：由下至上依次设置的阴极、衬底和漂移层；
所述漂移层上开设有多个凹槽，所述凹槽的内壁上以及靠近所述凹槽的顶部侧边缘处的上方覆盖有介质层，所述介质层的材料包括铁电材料或铁电材料与介电材料的混合材料；
所述介质层和所述漂移层上覆盖有阳极；靠近所述凹槽的顶部侧边缘处的介质层与所述漂移层之间覆盖有部分阳极，所述凹槽内填充有介质层，所述介质层上覆盖有阳极；
所述介质层用于在器件工作在正向模式下或施加预正向电压应力时产生非线性极化电场以及形成MOS区域。
2.根据权利要求1所述的一种侧壁刻蚀修复的Mos-Type沟槽型功率器件，其特征在于，所述铁电材料为铪镐氧。
3.根据权利要求1所述的一种侧壁刻蚀修复的Mos-Type沟槽型功率器件，其特征在于，所述衬底的材料为氧化镓。
4.根据权利要求1所述的一种侧壁刻蚀修复的Mos-Type沟槽型功率器件，其特征在于，所述漂移层的材料为氧化镓。
5.一种侧壁刻蚀修复的Mos-Type沟槽型功率器件的制备方法，其特征在于，包括以下步骤：
步骤一：在衬底上表面生长漂移层；
步骤二：在衬底下表面生长阴极金属，之后高温退火，以形成欧姆接触；
步骤三：在所述漂移层上生长第一肖特基金属层与漂移层形成肖特基接触，同时第一肖特基金属层作为刻蚀沟槽的金属掩膜；
步骤四：在所述漂移层上刻蚀多个凹槽；
步骤五：在所述步骤四制备的产品的表面生长介质层，所述介质层的材料包括铁电材料或铁电材料与介电材料的混合材料；
步骤六：刻蚀鳍栅顶部的中间部分的介质层开孔暴露出肖特基区域；所述介质层用于在器件工作在正向模式下或施加预正向电压应力时产生非线性极化电场以及形成MOS区域；
步骤七：在所述步骤六制备的产品表面生长第二肖特基金属层，所述第一肖特基金属层与所述第二肖特基金属层形成阳极，制备完成得到如权利要求1-4任一项所述的器件，所述凹槽内填充有介质层，所述介质层上覆盖有阳极。
6.根据权利要求5所述的一种侧壁修复的Mos-Type沟槽型功率器件的制备方法，其特征在于，所述步骤五中采用脉冲激光沉积或原子层沉积工艺生长所述介质层；
所述铁电材料为铪镐氧。
7.根据权利要求5所述的一种侧壁刻蚀修复的Mos-Type沟槽型功率器件的制备方法，其特征在于，所述步骤一中采用卤化物气相外延工艺生长所述漂移层；所述漂移层的材料为氧化镓；
所述衬底的材料为氧化镓。
8.根据权利要求5所述的一种侧壁刻蚀修复的Mos-Type沟槽型功率器件的制备方法，其特征在于，所述步骤四采用反应离子刻蚀工艺刻蚀所述凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310409502.9A CN116435343B (zh) | 2023-04-17 | 2023-04-17 | 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310409502.9A CN116435343B (zh) | 2023-04-17 | 2023-04-17 | 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116435343A CN116435343A (zh) | 2023-07-14 |
| CN116435343B true CN116435343B (zh) | 2024-02-09 |
Family
ID=87092365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310409502.9A Active CN116435343B (zh) | 2023-04-17 | 2023-04-17 | 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116435343B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916782A (zh) * | 2010-08-12 | 2010-12-15 | 复旦大学 | 使用铁电材料的凹陷沟道型晶体管及其制造方法 |
| CN106876484A (zh) * | 2017-01-23 | 2017-06-20 | 西安电子科技大学 | 高击穿电压氧化镓肖特基二极管及其制作方法 |
| CN106935661A (zh) * | 2017-01-23 | 2017-07-07 | 西安电子科技大学 | 垂直型肖特基二极管及其制作方法 |
| CN107316901A (zh) * | 2017-07-10 | 2017-11-03 | 西安电子科技大学 | 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法 |
| CN109755325A (zh) * | 2017-11-01 | 2019-05-14 | 北京大学 | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 |
| CN110473920A (zh) * | 2018-05-10 | 2019-11-19 | 爱思开海力士有限公司 | 铁电半导体器件及其制造方法 |
| CN111801804A (zh) * | 2018-03-01 | 2020-10-20 | 株式会社田村制作所 | 沟槽mos型肖特基二极管及其制造方法 |
| CN113964042A (zh) * | 2021-09-13 | 2022-01-21 | 西安电子科技大学 | 一种异质p型终端氧化镓功率二极管及其制备方法 |
| CN114361257A (zh) * | 2022-01-04 | 2022-04-15 | 北京大学 | 一种高速度、高耐久、低涨落的FeFET及其制备方法 |
| CN114725220A (zh) * | 2022-02-16 | 2022-07-08 | 西安电子科技大学 | 一种异质结沟槽t型栅功率mosfet器件及其制备方法 |
| CN115842060A (zh) * | 2022-11-28 | 2023-03-24 | 西安电子科技大学 | 热电优化设计的沟槽mos型氧化镓功率二极管及制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6967238B2 (ja) * | 2017-02-28 | 2021-11-17 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
-
2023
- 2023-04-17 CN CN202310409502.9A patent/CN116435343B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916782A (zh) * | 2010-08-12 | 2010-12-15 | 复旦大学 | 使用铁电材料的凹陷沟道型晶体管及其制造方法 |
| CN106876484A (zh) * | 2017-01-23 | 2017-06-20 | 西安电子科技大学 | 高击穿电压氧化镓肖特基二极管及其制作方法 |
| CN106935661A (zh) * | 2017-01-23 | 2017-07-07 | 西安电子科技大学 | 垂直型肖特基二极管及其制作方法 |
| CN107316901A (zh) * | 2017-07-10 | 2017-11-03 | 西安电子科技大学 | 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法 |
| CN109755325A (zh) * | 2017-11-01 | 2019-05-14 | 北京大学 | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 |
| CN111801804A (zh) * | 2018-03-01 | 2020-10-20 | 株式会社田村制作所 | 沟槽mos型肖特基二极管及其制造方法 |
| CN110473920A (zh) * | 2018-05-10 | 2019-11-19 | 爱思开海力士有限公司 | 铁电半导体器件及其制造方法 |
| CN113964042A (zh) * | 2021-09-13 | 2022-01-21 | 西安电子科技大学 | 一种异质p型终端氧化镓功率二极管及其制备方法 |
| CN114361257A (zh) * | 2022-01-04 | 2022-04-15 | 北京大学 | 一种高速度、高耐久、低涨落的FeFET及其制备方法 |
| CN114725220A (zh) * | 2022-02-16 | 2022-07-08 | 西安电子科技大学 | 一种异质结沟槽t型栅功率mosfet器件及其制备方法 |
| CN115842060A (zh) * | 2022-11-28 | 2023-03-24 | 西安电子科技大学 | 热电优化设计的沟槽mos型氧化镓功率二极管及制作方法 |
Non-Patent Citations (2)
| Title |
|---|
| First Demonstration of Ga2O3 Trench MOS-Type Schottky Barrier Diodes;Kohei Sasaki, et al.;IEEE Electron Device Letters;第38卷(第6期);783-785 * |
| Normally-Off- β -Ga2O3 Power MOSFET With Ferroelectric Charge Storage Gate Stack Structure;Zhaoqing Feng, et al.;IEEE;第41卷(第3期);333-336 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116435343A (zh) | 2023-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020207098A1 (zh) | 一种半导体器件及其制备方法 | |
| US10580879B2 (en) | Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof | |
| CN110379857B (zh) | 一种包含p型氧化镓薄层的开关器件及其制备方法 | |
| US20090230433A1 (en) | Nitride semiconductor device | |
| US20090039421A1 (en) | Nitride semiconductor device and method for producing nitride semiconductor device | |
| CN111430458A (zh) | 多沟道绝缘鳍式栅复合槽栅的AlGaAs/GaAs高电子迁移率晶体管及其制备方法 | |
| CN111384171B (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN116435343B (zh) | 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 | |
| CN113782587A (zh) | 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 | |
| CN114883406B (zh) | 一种增强型GaN功率器件及其制备方法 | |
| CN116387361A (zh) | SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 | |
| CN115692184A (zh) | 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法 | |
| CN114639718A (zh) | 一种氮化镓基垂直型超级结肖特基二极管及其制备方法 | |
| CN115376919A (zh) | 一种增强型GaN功率器件及其制备方法 | |
| CN114725220A (zh) | 一种异质结沟槽t型栅功率mosfet器件及其制备方法 | |
| CN109273527B (zh) | 一种半导体结构及其形成方法 | |
| CN115020499A (zh) | 基于p型GaN结构的结型肖特基二极管及其制备方法 | |
| CN109560135B (zh) | 一种半导体结构及其形成方法 | |
| CN109346522B (zh) | 一种半导体结构及其形成方法 | |
| CN114121656A (zh) | 一种基于硅衬底的新型hemt器件的制备方法及器件 | |
| CN112736130A (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
| CN114220869B (zh) | 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法 | |
| CN109638073B (zh) | 一种半导体结构及其形成方法 | |
| CN219832664U (zh) | 一种基于氧处理的高性能p-GaN栅增强型晶体管 | |
| CN109742232B (zh) | 一种凹槽阳极平面耿氏二极管及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |